JP5246478B2 - ロジック信号測定装置 - Google Patents

ロジック信号測定装置 Download PDF

Info

Publication number
JP5246478B2
JP5246478B2 JP2008112611A JP2008112611A JP5246478B2 JP 5246478 B2 JP5246478 B2 JP 5246478B2 JP 2008112611 A JP2008112611 A JP 2008112611A JP 2008112611 A JP2008112611 A JP 2008112611A JP 5246478 B2 JP5246478 B2 JP 5246478B2
Authority
JP
Japan
Prior art keywords
sampling clock
sampling
delay time
resolution
time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008112611A
Other languages
English (en)
Other versions
JP2009264827A (ja
Inventor
仁 堀内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Electric Corp filed Critical Yokogawa Electric Corp
Priority to JP2008112611A priority Critical patent/JP5246478B2/ja
Publication of JP2009264827A publication Critical patent/JP2009264827A/ja
Application granted granted Critical
Publication of JP5246478B2 publication Critical patent/JP5246478B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Analogue/Digital Conversion (AREA)
  • Measurement Of Unknown Time Intervals (AREA)
  • Tests Of Electronic Circuits (AREA)

Description

本発明は、ロジック信号測定装置に関し、詳しくは、時間測定分解能の改善に関するものである。
従来から、ミックスドシグナルオシロスコープ(ＭＳＯ)やロジックアナライザ(ＬＡ)などの繰り返し波形の測定装置では、ロジック入力信号をサンプリングして２値化し、データ変化点をシステムクロック基準で測定することにより、パルス幅や繰り返し周期などの時間パラメータの測定を行っている。
このような測定装置では、被測定信号の高速化に伴い、時間測定の高分解能が求められているが、時間測定を高分解能化するためにはサンプリングクロック周波数を高くすることが必要であり、技術およびコストの両面で実現は困難になりつつある。
図４は従来のロジック信号測定装置の一例を示すブロック図である。図４において、システムクロック源１から出力されるシステムクロックＳＹＣＫは、位相比較器２の一方の入力端子に入力されるとともに、メモリ４にも入力されている。位相比較器２の出力端子には電圧制御発振器(ＶＣＯ)３が接続されている。電圧制御発振器３の出力端子は、位相比較器２の他方の入力端子に接続されるとともに、メモリ４およびサンプリング素子として用いるＤ型フリップフロップ５のクロック端子に接続されている。
位相比較器２と電圧制御発振器３は位相同期回路(ＰＬＬ；Phase Locked Loop）を構成するものであり、低速のシステムクロックＳＹＣＫを逓倍して高速なサンプリングクロックＳＰＣＫを生成し、メモリ４およびＤ型フリップフロップ５にクロックとして供給している。図４の例では、２５ＭＨｚのシステムクロックＳＹＣＫをＰＬＬで１０逓倍することにより２５０ＭＨｚのサンプリングクロックＳＰＣＫを生成している。
Ｄ型フリップフロップ５のＤ端子には被測定信号源６の出力端子が接続されていて、被測定信号源６から被測定信号としてロジック信号ＣＨ［ｎ］が入力されている。
これにより、Ｄ型フリップフロップ５は入力されるロジック信号ＣＨ［ｎ］について直接サンプリングを行い、サンプリングしたデータを時系列にメモリ４に格納する。なお、この場合のサンプリング周期は４ｎｓ(１／２５０ＭＨｚ)である。
ここで、システムクロックＳＹＣＫとサンプリングクロックＳＰＣＫはＰＬＬにより同期化されているので、システムクロックＳＹＣＫを基準として、メモリ４に格納されている各サンプリングデータに対する時間パラメータ測定が行える。
ところが、図４の構成によれば、図５のタイミングチャートに示すように、サンプリングクロックＳＰＣＫの周期内にロジック入力信号ＣＨ［ｎ］に変化があった場合でも、次のサンプリングクロックＳＰＣＫが入力されるまでロジック入力信号ＣＨ［ｎ］の変化はサンプリングされないため、ロジック入力信号ＣＨ［ｎ］の時間測定結果には最大でサンプリングクロックＳＰＣＫの周期分(図４の場合は４ｎｓ)の誤差が発生することになる。
すなわち、図４の構成における時間測定の分解能はサンプリング周期で決まるので、時間測定を高分解能化するためにはサンプリングクロックＳＰＣＫの周波数を高くしなければならないが、サンプリングクロックＳＰＣＫの周波数を高くすることは技術的にもコスト的にも困難である。
これに対し、図６に示すように、図４と同様に低速のシステムクロックＳＹＣＫをＰＬＬで逓倍した高速サンプリングクロックＳＰＣＫを用いてオーバーサンプリングすることにより、高い時間分解能を得る構成が提案されている。
図６において、図４と共通する部分には同一の符号を付けている。図７のタイミングチャートに示すように、２５ＭＨｚのシステムクロックＳＹＣＫをＰＬＬで１０逓倍した２５０ＭＨｚのサンプリングクロックＳＰＣＫを基準とし、５００ｐｓの遅延時間を有する遅延素子７１〜７７の直列回路で５００ｐｓずつ遅延させたクロックを対応する各Ｄ型フリップフロップ５２〜５８のクロック端子に供給することでオーバーサンプリングを行う。
図６の構成によれば、Ｄ型フリップフロップ５１〜５８でサンプリングしたデータをラッチ８を介してメモリ４に取り込み、時系列にソートすることにより、オーバーサンプリングデータが得られる。５００ｐｓの遅延素子７１〜７７の直列回路を用いることで、４ｎｓ／５００ｐｓ＝８倍(≡２ＧＨｚ)のオーバーサンプリングを行い、時間分解能を高めている。このような構成におけるロジック入力信号ＣＨ［ｎ］の時間測定結果の最大誤差は、サンプリングクロックＳＰＣＫの周期分４ｎｓの１／８である５００ｐｓに圧縮されることになる。
特許文献１には、図６のようなオーバーサンプリング方式を用いたロジックアナライザが記載されている。
特開平７−２４４０７８号公報
このように時間分解能向上のためオーバーサンプリング手法を用いることにより、一度のサンプリングクロックＳＰＣＫで高分解能の時間測定が行えるものの、時間分解能が遅延素子の遅延時間に依存するため、さらに高分解能を実現のためには遅延時間の小さい高速素子を用いなければならず、高速半導体プロセス素子などの高価な実現手段を必要とする。
また、測定可能範囲は遅延素子で得られる遅延時間×遅延素子数で決まるため、高時間分解能を得るためには多段の遅延素子が必要になり、回路が大規模になるという問題もある。
本発明は、これらの課題を解決するものであり、その目的は、繰り返しロジック入力信号の高分解能時間測定を、比較的安価で小規模な回路で実現するとともに、複数のロジック入力信号の測定を行う場合にも高分解能が得やすいロジック信号測定装置を実現することにある。
このような課題を達成するために、本発明のうち請求項１記載の発明は、
繰り返しロジック入力信号を測定するロジック信号測定装置であって、
遅延機能が付加され所定の時間間隔で遅延時間がスィープされたサンプリングクロックを生成出力するＰＬＬ回路と、このＰＬＬ回路から生成出力されるサンプリングクロックの遅延時間毎に設けられ、これらサンプリングクロックでサンプリングされた測定データが遅延時間毎に格納される複数のメモリ区間を有するメモリと、これらメモリ区間に格納された測定データを読み出してサンプリングクロックの遅延時間に基づいてソートすることにより等価的にオーバーサンプリングを行うデータ処理部とを備え、
前記ＰＬＬ回路の遅延時間設定手段として高分解能電流出力Ｄ／Ａ変換器を用いるとともに、サンプリングクロックを共用して同時に複数のロジック入力信号を測定することを特徴とする。
本発明によれば、繰り返しロジック入力信号の高分解能時間測定を、比較的安価で小規模な回路で実現するとともに、複数のロジック入力信号の測定を行う場合にも高分解能が得られるロジック信号測定装置を実現できる。
以下、本発明について、図面を用いて詳細に説明する。図１は本発明の一実施例を示すブロック図であり、図４と共通する部分には同一の符号を付けている。図１において、ＰＬＬ回路を構成する位相比較器２と電圧制御発振器３の間には、加算器９が設けられている。この加算器９の一方の入力端子には位相比較器２の出力信号が入力され、他方の入力端子には可変直流電流源１０が接続されている。
この可変直流電流源１０は、ＰＬＬ回路から出力されるサンプリングクロックＳＰＣＫに対して出力電流値に応じた所定の遅延時間を与えるものであり、本実施例ではたとえば１００ｐｓ間隔で最大３９００ｐｓの遅延時間を周期的に繰り返して与えるように設定されている。このような可変直流電流源１０としては、たとえば高分解能電流出力Ｄ／Ａ変換器を用いる。
図１のＰＬＬ回路は、たとえば２５ＭＨｚのシステムクロックＳＹＣＫを１０逓倍して２５０ＭＨｚとし、さらに、１００ｐｓ間隔で最大３９００ｐｓの遅延時間を周期的に繰り返すことによりサンプリングクロックＳＰＣＫのスイープを行い、スイープされたサンプリングクロックＳＰＣＫをＤ型フリップフロップ５のクロック端子に出力する。すなわち、図１のＰＬＬ回路には、遅延機能が付加されている。
Ｄ型フリップフロップ５のＤ端子には、被測定信号源６から被測定信号としてロジック信号ＣＨ［ｎ］が入力されている。Ｄ型フリップフロップ５の出力端子Ｑには、サンプリングクロックＳＰＣＫの遅延時間毎に設けられた複数のメモリ区間４１〜４ｎが並列に接続されている。なお、これらメモリ区間４１〜４ｎはたとえば１個の大容量メモリのメモリ領域を複数に分割して割り当てられていて、各メモリ区間４１〜４ｎにはそれぞれ対応した遅延時間が与えられたサンプリングクロックＳＰＣＫでサンプリングされた測定データが格納される。
このように遅延時間１００ｐｓをスイープすることで、遅延させない場合のサンプリングクロック間のサンプリングを行うことができて等価的にオーバーサンプリングが実現でき、高分解能の時間測定が行える。ただし、１システムクロックに対し１回の遅延設定しかできないため、ロジック入力信号ＣＨ［ｎ］は繰り返し波形とする。
サンプリングクロックＳＰＣＫのスイープが終了した後、遅延時間が異なるようにスイープされたサンプリングクロックＳＰＣＫでサンプリングされてメモリ区間４１〜４ｎにそれぞれ格納されたサンプリングデータをたとえばパラレル／シリアル（Ｐ/Ｓ）変換部１１に入力し、サンプリングクロックＳＰＣＫの遅延時間に基づいてソートすることにより、等価的にオーバーサンプリングを行うことができ、時間測定における時間分解能を高めることができる。
図１の動作について、図２のタイミングチャートを用いて説明する。図２の例では、４ｎｓ(１／２５０ＭＨｚ)のサンプリングクロックを用いて、１００ｐｓ毎に３９回サンプリングを行い、サンプリングデータについて１００ｐｓの時間分解能を得ている。
これらのサンプリングデータは、
０）遅延時間０のサンプリングデータをメモリ４１に格納
１）遅延時間１００ｐｓのサンプリングデータをメモリ４２に格納
・
・
ｎ）遅延時間３９００ｐｓのサンプリングデータをメモリ４ｎに格納
のように、１００ｐｓ間隔で３９００ｐｓまで遅延時間をスイープすることにより得たサンプリングデータ＃０〜＃３９を、それぞれの遅延時間に対応したメモリ４１〜４ｎに格納する。
これらのメモリ４１〜４ｎに格納されたサンプリングデータ＃０〜＃３９をＰ/Ｓ変換部１１に入力し、サンプリングクロックＳＰＣＫの遅延時間に基づいて時系列的に並べ変えることにより、等価的に１０ＧＨｚでオーバーサンプリングしたサンプリングデータが得られ、１００ｐｓの時間分解能が得られる。つまり、２５０ＭＨｚサンプリングを１０ＧＨｚでオーバーサンプリングし、時間分解能を４ｎｓから１００ｐｓまで４０倍に高めることができる。
図３は本発明の他の実施例を示すブロック図である。図３の例によれば、サンプリングクロックを共用することにより、同時に複数のロジック入力信号ＣＨ［０］〜ＣＨ［ｎ］について高い時間分解能での時間測定を行うことができる。
このように構成することにより、ＰＬＬ回路は直流回路であるため高速素子は必要とせず、低速半導体プロセスなど比較的安価な素子で高い時間分解能が実現できる。
また、測定分解能(遅延時間分解能)はＰＬＬチャージポンプ出力電流と可変直流電流源１０として用いる高分解能電流出力Ｄ／Ａ変換器の出力電流を設定するＬＳＢの比で決まることから分解能だけ遅延素子を多段接続する必要はなく、比較的小さな回路規模で実現できる。
以上説明したように、本発明によれば、繰り返しロジック入力信号の高分解能時間測定を、比較的安価で小規模な回路で実現するとともに、複数のロジック入力信号の測定を行う場合にも高分解能が得やすいロジック信号測定装置が実現できる。
本発明の一実施例を示すブロック図である。 図１の動作を説明するタイミングチャートである。 本発明の一実施例を示すブロック図である。 従来のロジック信号測定装置の一例を示すブロック図である。 図４の動作を説明するタイミングチャートである。 従来のロジック信号測定装置の他の例を示すブロック図である。 図６の動作を説明するタイミングチャートである。
符号の説明
１ システムクロック源
２ 位相比較器
３ 電圧制御発振器
４ メモリ
５ Ｄ型フリップフロップ
６ 被測定信号源
７ 遅延素子
８ レジスタ
９ 加算器
１０ 可変直流電流源
１１ パラレル／シリアル（Ｐ/Ｓ）変換部

Claims (1)

  1. 繰り返しロジック入力信号を測定するロジック信号測定装置であって、
    遅延機能が付加され所定の時間間隔で遅延時間がスィープされたサンプリングクロックを生成出力するＰＬＬ回路と、このＰＬＬ回路から生成出力されるサンプリングクロックの遅延時間毎に設けられ、これらサンプリングクロックでサンプリングされた測定データが遅延時間毎に格納される複数のメモリ区間を有するメモリと、これらメモリ区間に格納された測定データを読み出してサンプリングクロックの遅延時間に基づいてソートすることにより等価的にオーバーサンプリングを行うデータ処理部とを備え、
    前記ＰＬＬ回路の遅延時間設定手段として高分解能電流出力Ｄ／Ａ変換器を用いるとともに、サンプリングクロックを共用して同時に複数のロジック入力信号を測定する
    ことを特徴とするロジック信号測定装置。
JP2008112611A 2008-04-23 2008-04-23 ロジック信号測定装置 Expired - Fee Related JP5246478B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008112611A JP5246478B2 (ja) 2008-04-23 2008-04-23 ロジック信号測定装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008112611A JP5246478B2 (ja) 2008-04-23 2008-04-23 ロジック信号測定装置

Publications (2)

Publication Number Publication Date
JP2009264827A JP2009264827A (ja) 2009-11-12
JP5246478B2 true JP5246478B2 (ja) 2013-07-24

Family

ID=41390872

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008112611A Expired - Fee Related JP5246478B2 (ja) 2008-04-23 2008-04-23 ロジック信号測定装置

Country Status (1)

Country Link
JP (1) JP5246478B2 (ja)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55130232A (en) * 1979-03-30 1980-10-08 Yokogawa Hokushin Electric Corp Ad conversion system for repetitive waveform
JPS6391570A (ja) * 1986-10-07 1988-04-22 Mitsubishi Electric Corp ロジツク信号観測装置
US5159337A (en) * 1990-05-01 1992-10-27 U.S. Philips Corp. Self-aligning sampling system and logic analyzer comprising a number of such sampling systems
JP3057734B2 (ja) * 1990-08-29 2000-07-04 岩崎通信機株式会社 遅延掃引回路
JP4806599B2 (ja) * 2006-07-20 2011-11-02 株式会社アドバンテスト 電気回路および試験装置

Also Published As

Publication number Publication date
JP2009264827A (ja) 2009-11-12

Similar Documents

Publication Publication Date Title
KR101243627B1 (ko) 위상 변이된 주기파형을 사용한 타임 측정
US10191097B2 (en) Square-wave-based impedance analysis
US7496137B2 (en) Apparatus for measuring jitter and method of measuring jitter
JP4808398B2 (ja) 信号純度を高めた高分解能シンセサイザ
CN101548167B (zh) 使用主要为数字的时基发生器的信号完整性测量系统和方法
US7173443B1 (en) Semiconductor test system
CN108061848B (zh) 基于fpga的加法进位链延时的测量方法及系统
EP2041542A2 (en) Signal integrity measurement systems and methods using a predominantly digital time-base generator
KR101239743B1 (ko) 디지털 신호를 타임 스탬핑하기 위한 스트로브 기술
EP2041584B1 (en) High-speed signal testing system having oscilloscope functionality
Wu Uneven bin width digitization and a timing calibration method using cascaded PLL
JP2005156495A (ja) 時間間隔測定器および補正量決定方法
WO2003042709A1 (fr) Generateur de synchronisation et appareil d'essai
JP5246478B2 (ja) ロジック信号測定装置
JP2000221248A (ja) 半導体試験装置
Aloisio et al. High-precision time-to-digital converters in a fpga device
Chen et al. A PVT insensitive field programmable gate array time-to-digital converter
KR20220166259A (ko) 디지털 및 아날로그 사이에서 신호를 변환하기 위한 회로
Afaneh et al. Implementation of accurate frame interleaved sampling in a low cost FPGA-based data acquisition system
Aloisio et al. High-resolution time-to-digital converter in field programmable gate array
Huang et al. An fpga-based data receiver for digital ic testing
JP3847150B2 (ja) 半導体集積回路とそのジッタ測定方法
JP2002260577A (ja) 飛行時間型質量分析装置用データ収集方法及び装置
CN105490666B (zh) 高解析度时脉产生装置及雷达侦测系统
CN115278402B (zh) 一种信息采集设备及方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110209

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121012

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121016

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121228

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130225

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130314

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130327

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160419

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees