JP2002260577A

JP2002260577A - 飛行時間型質量分析装置用データ収集方法及び装置

Info

Publication number: JP2002260577A
Application number: JP2001056251A
Authority: JP
Inventors: Tadashi Watanabe; 正渡邉
Original assignee: Jeol Ltd
Current assignee: Jeol Ltd
Priority date: 2001-03-01
Filing date: 2001-03-01
Publication date: 2002-09-13

Abstract

(57)【要約】【課題】レベル検出方式によるＴＤＣ回路を用いたＴＯ
ＦＭＳ用データ収集において時間分解能を向上させる。【解決手段】時間分解能優先モード時には、シフトレジ
スタ１２Ａ、１２Ｂには同一閾値レベルで２値化された
信号が入力される。シフトレジスタ１２Ａ、１２Ｂに供
給されるＰ相クロック、Ｎ相クロックは位相が互いに逆
相になっている。そして、得られた時間データを合成す
る。パルス高測定モード時には、コンパレータ１０Ａ、
１０Ｂでは異なる閾値レベルで２値化される。２回のス
キャンを１セットとし、１回目のスキャンではシフトレ
ジスタ１２Ａ、１２ＢはそれぞれＰ相クロック、Ｎ相ク
ロックで動作し、２回目のスキャンではシフトレジスタ
１２Ａ、１２ＢはそれぞれＮ相クロック、Ｐ相クロック
で動作する。そして、１セットのスキャンで得られた時
間データを合成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、イオン化された試
料を加速し、質量の相違に基づく検出器への到達時間差
を測定して試料分析を行う飛行時間型質量分析装置（Ti
me Of Flight Mass Spctrometer：ＴＯＦＭＳ）用のデ
ータ収集方法及び装置に関する。

【０００２】

【従来の技術】従来、ＴＯＦＭＳにおけるＴＯＦデータ
を収集する方式には、アナログ・ツー・デジタル（Anal
ogue to Digital Converter）方式（本明細書ではこの
方式をＡＤＣ方式と称す）と、タイム・ツー・デジタル
（Time to Digital）方式（本明細書ではこの方式をＴ
ＤＣ方式と称す）の２つの方式がある。ＡＤＣ方式は、
イオン化された試料を加速した時間を起点として、スペ
クトルをＡ／Ｄ変換する方式であり、ＴＤＣ方式は、イ
オン化された試料を加速した時間を起点として、イオン
が検出器に到達した時間を、次々にストップオツチ方式
で記録する方式である。

【０００３】ＡＤＣ方式は、検出器のパルス領域から電
流領域までＡ／Ｄ変換できるため、扱えるイオン量が多
いという利点があるが、その一方、Ａ／Ｄ変換速度が遅
いと検出器の出力パルス幅が狭い場合にはパルスをＡ／
Ｄ変換し損ねるため、高速のＡ／Ｄ変換器を高速のクロ
ックで動作させる必要があり、これによりメモリが大量
に必要となり、またＡ／Ｄ変換器が高速であったとして
もメモリの動作は低速なので、Ａ／Ｄ変換器とメモリを
接続する制御回路は複数、通常は８個以上を並列に動作
させる必要があり、回路規模が大きくなるという欠点が
ある。また、高速Ａ／Ｄ変換器は高価である、ＴＤＣ方
式に比ベノイズの影響を受けやすいという欠点もある。
これに対して、ＴＤＣ方式は、ある閾値レベル以下のパ
ルスを計数しないように設定できるためノイズに強く、
またイオンが検出器に到着した時間のみ記録するので、
必要とするメモリが少なくてすむという利点があるが、
パルスが連続してきた時にストップオツチ動作が間に合
わず数え落とし（不感時間：Dead Time）があるため、
計測できるイオン量が少なく、試料導入系で絞っておか
なければならないという欠点がある。そして、ＴＯＦＭ
Ｓにおいては、ＴＯＦデータを収集するため、ＡＤＣ方
式あるいはＴＤＣ方式のどちらか一方を標準として搭載
しているのが通常である。

【０００４】ところで、ＴＤＣ方式には、リーディング
エッジ方式と称される方式と、レベル検出方式と称され
る２つの方式がある。リーディングエッジ方式は、検出
器から出力されるパルスが正極性とした場合、パルスの
立ち上がりを検出して、スタートパルスから当該パルス
を検出した時点までの時間を記録する方式であり、レベ
ル検出方式は、検出器出力を閾値レベルと比較して、検
出器出力が閾値レベル以上である場合に”１”、閾値レ
ベル未満の場合には”０”として２値化し、その２値化
された信号を連続的にシリアルシフトレジスタに入
れ、”１”が立っている時刻を記録する方式である。

【０００５】そして、本出願人は、特願平１１−３７４
２５５号において、レベル検出方式を用いたＴＤＣ方式
によるＴＯＦデータの収集装置を提案した。これは、Ｔ
ＯＦデータを収集する際、ＴＯＦＭＳの扱える試料のダ
イナミツクレンジを大きくでき、少ないメモリ容量、小
さな回路規模で、且つ低コストでデータ収集ができるよ
うにすることを目的としたものである。

【０００６】以下、特願平１１−３７４２５５号で提案
した構成について説明する。図５は上記出願で提案した
ＴＯＦＭＳ用データ収集装置の全体構成を示す図、図６
は図５のＴＤＣ回路Ａを例にした説明図、図７、図８は
検出器信号と各ＴＤＣ回路に設定される閾値レベルの関
係を説明する図である。

【０００７】まず、図５、図６を参照して、ＴＯＦＭＳ
用データ収集装置の各部について説明する。発振回路
（ＯＳＣ）２は、ＴＯＦＭＳ（図示せず）から、試料の
イオンの飛行時間の起点となるスタートパルスを受ける
と所定の周波数のクロックの発生を開始し、ＴＯＦＭＳ
からストップパルスを受けるとクロックの発生を停止す
る。ＴＯＦＭＳの時間分解能はＯＳＣ２のクロック周波
数で決まるため、ＯＳＣ２は可能な限り高い周波数、例
えば１ＧＨｚ程度のクロックを発生させるようにする。

【０００８】ＯＳＣ２からのクロックは、分周回路３、
及びＴＤＣ回路Ａ〜Ｄのシフトレジスタ１２のクロック
入力端子に供給される。分周回路３は、ＯＳＣ２からの
クロックを１／２ⁿ （ｎは自然数）に分周して、値が”
１”のパルス信号である書き込み信号（write）を生成
する。そして、この書き込み信号はカウンタ４、及び図
６に示すように各ＴＤＣ回路のＡＮＤ回路１４の一方の
入力端子に供給される。カウンタ４は、書き込み信号の
個数を計数し、その計数値をｍビットのタイムコードと
して出力する。このタイムコードは、後述するように、
ヒストグラム演算装置５において、パルスが検出された
位置のスタートパルスからの時間を求めるタイムエンコ
ード処理を行う際に、スタートパルスからの時間の上位
桁として用いられることになる。なお、このタイムコー
ドは質量分析を行っている間発生される必要があるが、
そのビット数ｍの値は、ＴＯＦＭＳから供給されるスタ
ートパルスからストップパルスまでのスキャン時間、Ｏ
ＳＣ２のクロック周波数、及び分周回路３の分周比に基
づいて決定すればよい。

【０００９】さて、図５の各ＴＤＣ回路Ａ〜Ｄは、コン
パレータ１０の閾値レベルが異なるだけで同一構成であ
るので、ＴＤＣ回路Ａを例にした図６を参照してより詳
細に説明する。各系統のＴＤＣ回路は、図６に示すよう
に、コンパレータ１０、ＤＡＣ１１、シフトレジスタ１
２、ＯＲ回路１３、ＡＮＤ回路１４及びＦＩＦＯメモリ
１５で構成されている。

【００１０】ＴＯＦＭＳの検出器信号は、バッファアン
プ１を介してＴＤＣ回路Ａ〜Ｄの４系統のコンパレータ
１０の一方の入力にそれぞれ供給される。コンパレータ
１０の他方の入力には、制御回路２０から与えられたデ
ジタルの閾値レベルがＤＡＣ１５によってアナログ信号
に変換されて供給されている。そして、コンパレータ１
０は、バッファアンプ１の出力信号レベルを閾値レベル
と比較し、バッファアンプ１の出力レベルが閾値レベル
以上の場合には”１”、閾値レベル未満であれば”０”
を出力する。即ち、コンパレータ１０はバッファアンプ
出力を閾値レベルによって２値化するのであり、コンパ
レータ１０の出力が”１”のときはパルスが検出された
ことになる。そして、コンパレータ１０の出力はシフト
レジスタ１２のシリアルイン端子に入力される。

【００１１】シフトレジスタ１２は、２ⁿ ビットのシリ
アルイン−パラレルアウトのシフトレジスタである。即
ち、シフトレジスタ１２のシフトビット数は分周回路３
の分周比に合わせてある。具体的には、分周回路３の分
周比を上記のように１／２ⁿと表すものとすると、シフ
トレジスタ１２のシフトビット数と、分周回路３の分周
比とは互いに逆数の関係になされているのである。従っ
て、分周回路３の出力は書き込み信号であるから、書き
込み信号はシフトレジスタ１２のシフトビット数と一致
されているということができる。そして、シフトレジス
タ１２は、ＯＳＣ２からシリアルシフトクロック端子に
供給されたクロックのタイミングでコンパレータ１０か
らのデジタル信号を取り込む。そして、シフトレジスタ
１２は２ⁿ ビットだけ取り込むと、その２ⁿ ビットのデ
ータをパラレルアウトから出力する。

【００１２】ＯＲ回路１３はシフトレジスタ１２のパラ
レルアウトから出力される２ⁿ ビットの全ビットの論理
和（ＯＲ）をとり、この２ⁿ ビットの中に一つでも値
が”１”のビットがあれば”１”を出力し、２ⁿ ビット
の中に値が”１”のビットが一つもなければ”０”を出
力する。

【００１３】ＡＮＤ回路１４は分周回路３からの書き込
み信号と、ＯＲ回路１３の出力を入力して両者の論理積
（ＡＮＤ）を演算する。従って、２つの入力が共に”
１”である場合にのみＡＮＤ回路１４から”１”の値が
出力され、これによってＡＮＤ回路１４は分周回路３か
らの書き込み信号を通過する。なお、本明細書では、シ
フトレジスタ１２からパラレルアウトされる２ⁿ ビット
のデータをシフトデータと称することにする。

【００１４】ＦＩＦＯメモリ１５には、シフトレジスタ
１２からのシフトデータと、カウンタ４からのタイムコ
ードと、ＡＮＤ回路１４の出力が入力されるが、ＦＩＦ
Ｏメモリ１５は、ＡＮＤ回路１４からの書き込み信号が
ある場合にのみ、シフトデータとタイムコードの書き込
みを行う。つまり、シフトデータの中に一つでも値が”
１”のビットがある場合にのみ、シフトデータとタイム
コードがＦＩＦＯメモリ１５に書き込まれることにな
る。従って、ＦＩＦＯメモリ１５に必要な最低限のメモ
リ容量は（ｍ＋２ⁿ ）ビットである。

【００１５】この分周回路３からの書き込み信号、従っ
てＡＮＤ回路１４の出力である書き込み信号は、シフト
レジスタ１２のシフトビット数と合わされているため、
シフトレジスタ１２からパラレルアウトされるシフトデ
ータ中に１個でも”１”の値のビットがあれば、シフト
データ２ⁿ 個に一回ＦＩＦＯメモリ１５に書き込みが行
われることになるのである。

【００１６】ヒストグラム演算装置５は、所定の周期で
ＦＩＦＯメモリ１５に読み取り信号（read clock）を送
ってＦＩＦＯメモリ１５からデータを読み取り、読み取
ったタイムコードと２ⁿ 個のシフトデータに基づいて、
２ⁿ 個のシフトデータデータ中の値が”１”のビットの
スタートパルスからの時間を解読するタイムエンコード
の処理を行う。このタイムエンコードの処理は次のよう
である。まず、ＯＳＣ２のクロック周波数及び分周回路
３の分周比は既知であるから、ＦＩＦＯメモリ１５から
読み込んだタイムコードの値から、当該２ⁿ 個のシフト
データが何番目の書き込み信号によって書き込まれたも
のか、より具体的にはスタートパルスからどの時間から
どの時間までのデータであるかが分かる。このような意
味で、タイムコードはスタートパルスからの時間の上位
桁として用いられるのである。そして、値が”１”のビ
ットがそのシフトデータの中の何番目にあるかによっ
て、当該ビットのスタートパルスからの時間を求めるの
である。これがスタートパルスからの時間の下位桁とな
る。そして、ヒストグラム演算装置５は、タイムエンコ
ード処理の結果得られた検出パルスの時間データを保存
する。

【００１７】ところで、質量分析を行う際には一つの試
料について、複数回のスキャンが行われる。そしてその
都度上記の処理が行われ、スキャン毎にタイムエンコー
ドされた時間データが蓄積されていく。

【００１８】そして、測定が終了すると、ヒストグラム
演算装置５は、蓄積されたスキャン毎の検出パルスの時
間データを、スタートパルスからの時間が一致する時間
データの個数を計数してヒストグラムを作成する。これ
によってスペクトルが得られる。本明細書では、これを
スペクトル展開あるいはスペクトルに展開するというこ
とにする。

【００１９】以上、ＴＯＦＭＳ用データ収集装置の各部
について説明したが、次に全体的な動作について説明す
る。先ず、各ＴＤＣ回路Ａ〜Ｄのコンパレータ１０には
それぞれ互いに異なる閾値レベルが設定されている。Ｏ
ＳＣ２はＴＯＦＭＳからスタートパルスを受けると、ク
ロックの発振を開始する。このときには同時に検出器信
号がバッファアンプ１を介して、各ＴＤＣ回路Ａ〜Ｄの
コンパレータ１０の一方に入力される。そして、バッフ
ァアンプ１の出力は各コンパレータ１０によって２値化
される。各ＴＤＣ回路のシフトレジスタ１２は、ＯＳＣ
２から供給されるクロックのタイミングでコンパレータ
１０からの２値化信号を順次取り込み、クロックによっ
て順次シフトしていく。そして、各ＴＤＣ回路のシフト
レジスタ１２において２ⁿ ビット分だけシフトすると、
分周回路３から書き込み信号が発生され、カウンタ４
と、ＡＮＤ回路１４に供給される。

【００２０】そして、このとき、２ⁿ ビットのシフトデ
ータの中に１個でも値が”１”のビットがあれば、ＡＮ
Ｄ回路１４は書き込み信号を通過させるので、ＦＩＦＯ
メモリ１５は当該シフトビットと、カウンタ４からのタ
イムコードを書き込む。シフトデータの中に値が”１”
のビットが一つも無ければＡＮＤ回路１４は書き込み信
号を通過させないのでＦＩＦＯメモリ１５はシフトデー
タとタイムコードの書き込みは行わない。

【００２１】以上の動作がＴＤＣ回路Ａ〜Ｄの４系統の
ＴＤＣ回路においてそれぞれ行われる。そして、ヒスト
グラム演算装置５は、所定の周期毎に各ＴＤＣ回路のＦ
ＩＦＯメモリ１５に読み取り信号を送ってＦＩＦＯメモ
リ１５からデータを読み取り、タイムエンコードの処理
を行い、得られた時間データを保存する。以上の動作が
１スキャン毎に繰り返され、スキャンの度毎に、各ＴＤ
Ｃ回路系統毎に時間データが蓄積されていく。そして、
ヒストグラム演算装置５は、スペクトル展開の処理を行
う。

【００２２】図７、図８に検出器信号と４つの閾値レベ
ルの関係、ＦＩＦＯメモリ１５に書き込まれるシフトデ
ータの例、及びヒストグラムの例を示す。図の横軸は時
間である。なお、図では便宜上、図７、図８の２図に分
けているがこれらは連続しているものとする。図７
（ａ）、図８（ａ）のレベル１、レベル２、レベル３、
レベル４は、それぞれ、図５のＴＤＣ回路Ａ、ＴＤＣ回
路Ｂ、ＴＤＣ回路Ｃ、ＴＤＣ回路Ｄのコンパレータ１０
の閾値レベルとしている。また、図７、図８はｎ＝４の
場合を示している。

【００２３】検出器信号が図７（ａ）、図８（ｂ）に示
すようであるとすると、ＴＤＣ回路Ａ〜ＴＤＣ回路Ｄの
それぞれのＦＩＦＯメモリ１５に書き込まれる１６ビッ
トのシフトデータは図７（ｂ）、図８（ｂ）に示すよう
になり、ヒストグラム演算装置５によって作成されるヒ
ストグラムは図７（ｃ）、図８（ｃ）に示すようにな
る。図７（ｃ）及び図８（ｃ）から、検出器信号の各パ
ルスについて、その高さと幅の情報が得られていること
が分かる。即ち、検出器からのパルスの到達時間と、パ
ルス高さ、パルス幅が同時に計測されているのである。
これがスペクトル展開である。

【００２４】なお、図５ではＴＤＣ回路を４系統用いた
が、２系統以上であればよい。勿論、４系統より多くの
ＴＤＣ回路を用いてもよく、多くのＴＤＣ回路を用いる
程、スペクトル展開されたものは実際のスペクトルに近
いものとなる。

【００２５】以上のようであるので、図５、図６に示す
構成によれば、複数系統のＴＤＣ回路を用いることによ
って、検出器信号を複数の閾値レベルで弁別し、弁別さ
れた各信号をシリアルイン−パラレルアウトの各シフト
レジスタに入力し、シフトクロックで一定のビット数シ
フトする毎に、シフトレジスタに弁別した信号入力があ
ったことを条件に、クロックスタートからの時間とシフ
トデータを読み出して記録するので、検出器からのパル
スの到達時間、パルス幅、パルス高を同時計測すること
ができ、ＴＯＦＭＳの扱える試料のダイナミツクレンジ
を大きくし、少ないメモリ、小さな回路規模で、かつ低
コストでデータ収集することが可能である。

【００２６】

【発明が解決しようとする課題】図５、図６に示す構成
では、コンパレータ１０からの２値化信号は、ＯＳＣ２
からのクロック毎にシフトレジスタ１２に書き込まれ、
順次シフトされていくから、時間分解能はクロック周波
数で決定されることになる。そして、レベル検出方式を
用いたＴＤＣ方式では、時間分解能はそのまま質量分解
能であるから、ＯＳＣ２のクロック周波数は高いのが望
ましいのである。クロック周波数を高くする一つの手法
としてはＯＳＣ２の発信周波数を高くすればよいが、高
い周波数を発振できる発振回路の構成は難しいものであ
る。

【００２７】そこで、本発明は、レベル検出方式による
ＴＤＣ回路を用いたＴＯＦＭＳ用データ収集を行う場合
に、従来用いられていると同様の発振回路を用いた場合
にも時間分解能を向上させることができ、また所望の場
合には時間分解能を向上させると共に、検出器信号中の
パルスの高さの情報をも得ることができる飛行時間型質
量分析装置用データ収集方法及び装置を提供することを
目的とする。

【００２８】

【課題を解決するための手段】上記の目的を達成するた
めに、請求項１記載の飛行時間型質量分析装置用データ
収集方法は、検出器信号を互いに異なる複数の閾値レベ
ルにより２値化し、２値化された各信号をシリアルイン
−パラレルアウトの各シフトレジスタに入力し、シフト
クロックで所定のビット数シフトしてシフトデータを出
力する毎に、試料のイオンの飛行時間の起点となるスタ
ートパルスからの時間を示すタイムコードと、メモリへ
の書き込み信号を発生する構成を少なくとも備えるＴＤ
Ｃ回路をｋ（ただし、ｋは２以上の自然数）系統用いて
飛行時間型質量分析装置用データを収集する方法であっ
て、各ＴＤＣ回路のシフトレジスタに、互いに３６０°
／ｋずつ位相が異なるシフトクロックをそれぞれ供給
し、同一の閾値レベルで２値化された信号を各系統のＴ
ＤＣ回路で読み込んでデータシフトしていき、前記各系
統のＴＤＣ回路のシフトレジスタのシフトデータ中に所
定の値のビットがあったことを条件に当該シフトデータ
とそのときのタイムコードとを前記メモリに書き込むモ
ードを少なくとも備えることを特徴とする。請求項２記
載の飛行時間型質量分析装置用データ収集方法は、検出
器信号を互いに異なる複数の閾値レベルにより２値化
し、２値化された各信号をシリアルイン−パラレルアウ
トの各シフトレジスタに入力し、シフトクロックで所定
のビット数シフトしてシフトデータを出力する毎に、試
料のイオンの飛行時間の起点となるスタートパルスから
の時間を示すタイムコードと、メモリへの書き込み信号
を発生する構成を少なくとも備えるＴＤＣ回路をｋ（た
だし、ｋは２以上の自然数）系統用いて飛行時間型質量
分析装置用データを収集する方法であって、各ＴＤＣ回
路のシフトレジスタに供給する、互いに３６０°／ｋず
つ位相が異なるシフトクロックを生成し、ｋ回のスキャ
ンを１セットとして、その１セットを構成するスキャン
毎に各ＴＤＣ回路のシフトレジスタに供給するクロック
の位相を順次切り替えると共に、互いに異なる位相のク
ロックを供給し、各ＴＤＣ回路では互いに異なる閾値レ
ベルで２値化された信号を読み込んでデータシフトして
いき、前記各系統のＴＤＣ回路のシフトレジスタのシフ
トデータ中に所定の値のビットがあったことを条件に当
該シフトデータとそのときのタイムコードとを前記メモ
リに書き込むモードを少なくとも備えることを特徴とす
る。請求項３記載の飛行時間型質量分析装置用データ収
集方法は、検出器信号を互いに異なる複数の閾値レベル
により２値化し、２値化された各信号をシリアルイン−
パラレルアウトの各シフトレジスタに入力し、シフトク
ロックで所定のビット数シフトしてシフトデータを出力
する毎に、試料のイオンの飛行時間の起点となるスター
トパルスからの時間を示すタイムコードと、メモリへの
書き込み信号を発生する構成を少なくとも備えるＴＤＣ
回路をｋ（ただし、ｋは２以上の自然数）系統用いて飛
行時間型質量分析装置用データを収集する方法であっ
て、各ＴＤＣ回路のシフトレジスタに、互いに３６０°
／ｋずつ位相が異なるシフトクロックをそれぞれ供給
し、同一の閾値レベルで２値化された信号を各系統のＴ
ＤＣ回路で読み込んでデータシフトしていき、前記各系
統のＴＤＣ回路のシフトレジスタのシフトデータ中に所
定の値のビットがあったことを条件に当該シフトデータ
とそのときのタイムコードとを前記メモリに書き込む第
１のモードと、各ＴＤＣ回路のシフトレジスタに供給す
る、互いに３６０°／ｋずつ位相が異なるシフトクロッ
クを生成し、ｋ回のスキャンを１セットとして、その１
セットを構成するスキャン毎に各ＴＤＣ回路のシフトレ
ジスタに供給するクロックの位相を順次切り替えると共
に、互いに異なる位相のクロックを供給し、各ＴＤＣ回
路では互いに異なる閾値レベルで２値化された信号を読
み込んでデータシフトしていき、前記各系統のＴＤＣ回
路のシフトレジスタのシフトデータ中に所定の値のビッ
トがあったことを条件に当該シフトデータとそのときの
タイムコードとを前記メモリに書き込む第２のモードと
が切り替え可能となされていることを特徴とする。請求
項４記載の飛行時間型質量分析装置用データ収集装置
は、互いに異なるｋ相のクロックを発生する発振回路
と、発振回路から発生されたそれぞれの位相のクロック
に基づいて、各位相のクロックに対応する書き込み信号
を生成する分周回路と、所定の位相のクロックに対応す
る書き込み信号を計数して、試料のイオンの飛行時間の
起点となるスタートパルスからの時間を示すタイムコー
ドを生成するカウンタと、検出器信号を互いに異なる複
数の閾値レベルにより２値化するコンパレータと、コン
パレータからの２値化信号を前記発振回路から供給され
るクロックのタイミングで読み込んでデータシフトして
所定のビット数シフト毎にシフトデータをパラレルアウ
トとして出力するシリアルイン−パラレルアウトのシフ
トレジスタと、前記シフトデータの全ビットの論理和を
演算する第１の論理回路と、第１の論理回路と分周回路
からの書き込み信号の論理積を演算する第２の論理回路
と、第２の論理回路から所定の値の信号が出力された場
合に前記シフトレジスタからのシフトデータと、前記カ
ウンタからのタイムコードとを書き込むメモリとをそれ
ぞれが備えるｋ系統のＴＤＣ回路と、第１のモードが設
定された場合には、各系統のＴＤＣ回路のシフトレジス
タに互いに異なる位相のクロックをそれぞれ供給すると
共に、各系統のＴＤＣ回路のシフトレジスタでは同一の
閾値レベルで２値化された２値化信号を読み込むよう
に、第２のモードが設定された場合には、ｋ回のスキャ
ンを１セットとして、その１セットを構成するスキャン
毎に各ＴＤＣ回路のシフトレジスタに供給するクロック
の位相を順次切り替えると共に、各系統のＴＤＣ回路の
コンパレータにはリファレンス電圧としてそれぞれ互い
に異なる閾値レベルを供給する動作を行う切り替え手段
とを備えることを特徴とする。

【００２９】

【発明の実施の形態】以下、図面を参照しつつ発明の実
施の形態について説明する。図１は本発明に係る飛行時
間型質量分析装置用データ収集装置の一実施形態の構成
を示す図であり、２系統のＴＤＣ回路を用いた場合の構
成を示す。なお、図１において、図６に示す構成要素と
同等なものについては同一の番号を付すが、一方の系統
のＴＤＣ回路の構成要素については番号の後ろにＡを付
し、もう一方の系統のＴＤＣ回路の構成要素については
番号の後ろにＢを付している。従って、例えば図１の
「１２Ａ」、「１２Ｂ」が付されているシフトレジスタ
は、それぞれ、図６のシフトレジスタ１２と同等のもの
であるが、「１２Ａ」は一方のＡ系統のＴＤＣ回路のシ
フトレジスタであることを示し、「１２Ｂ」はもう一方
のＢ系統のＴＤＣ回路のシフトレジスタであることを示
している。その他についても同様である。

【００３０】図１において、Ｓ１Ａ，Ｓ２Ａ，Ｓ１Ｂ，
Ｓ２Ｂはそれぞれ切り替えスイッチであり、その状態は
制御回路２０によって制御される。また、ＭＳはモード
スイッチであり、この状態も制御回路２０によって制御
される。

【００３１】このＴＯＦＭＳ用データ収集装置では、２
つの動作モードを有している。一つは、時間分解能を向
上させるモード（これを時間分解能優先モードと称する
ことにする）であり、もう一つは、時間分解能を向上さ
せるだけではなく、検出器信号中のパルスの高さの情報
をも得ることができるモード（これをパルス高測定モー
ドと称することにする）である。そして、オペレータ
は、図示しない入力装置から時間分解能優先モード、パ
ルス高測定モードの何れかのモードを設定する。例え
ば、サンプル量が少ない場合には測定感度を上げること
が望まれるから時間分解能優先モードを設定すればよ
く、サンプル量が多い場合にはスペクトルの波形を精度
よく再現するのが望まれるからパルス高測定モードを設
定すればよい。

【００３２】ＯＳＣ２は、２相のクロックを発生する。
ここでは一方をＰ（ポジティブ）相クロック、他方をＮ
（ネガティブ）相クロックと称することにする。これら
Ｐ相クロックと、Ｎ相クロックは周波数は同じで、位相
が１８０°異なっている。Ｐ相クロックは分周回路３Ｐ
と、切り替えスイッチＳ１Ａ、Ｓ１ＢのＰ側に供給され
る。Ｎ相クロックは分周回路３Ｎと、切り替えスイッチ
Ｓ１Ａ、Ｓ１ＢのＮ側に供給される。

【００３３】分周回路３Ｐと分周回路３Ｎの分周比は同
じである。そして、従来と同様に、これらの分周比は２
つのシフトレジスタ１２Ａ及びシフトレジスタ１２Ｂの
シフトビット数に合わされている。分周回路３ＰはＰ相
クロックを所定の分周比で分周して、書き込み信号を生
成する。この分周回路３Ｐで生成される書き込み信号を
Ｐ相書き込み信号と称する。同様に、分周回路３ＮはＮ
相クロックを所定の分周比で分周して、書き込み信号を
生成する。この分周回路３Ｎで生成される書き込み信号
をＮ相書き込み信号と称する。従って、例えばＮ相クロ
ックがＰ相クロックより半周期遅れて出力されるものと
すると、Ｎ相書き込み信号はＰ相書き込み信号より、Ｐ
相クロックの半周期遅れて出力されることになる。そし
て、Ｐ相書き込み信号は、カウンタ４と、切り替えスイ
ッチＳ２Ａ、Ｓ２ＢのＰ側に供給され、Ｎ相書き込み信
号は、切り替えスイッチＳ２Ａ、Ｓ２ＢのＮ側に供給さ
れる。カウンタ４は従来と同じである。

【００３４】［時間分解能優先モード時の動作］まず、
時間分解能優先モード時の動作について説明する。時間
分解能優先モードが設定されると、制御回路２０は、モ
ードスイッチＭＳを１側に設定し、切り替えスイッチＳ
１Ａ、Ｓ２Ａは共にＰ側、切り替えスイッチＳ１Ｂ、Ｓ
２Ｂは共にＮ側に設定し、ヒストグラム演算装置５に時
間分解能優先モードを指示し、ＤＡＣ１１Ａに所定の閾
値レベルのデジタルデータを与える。ここではこの閾値
レベルはレベル１であるとする。従って、Ａ系統のＴＤ
Ｃ回路のコンパレータ１０Ａには、リファレンス電圧と
して、ＤＡＣ１１Ａでアナログ化されたレベル１の電圧
が供給されることになる。なお、この時間分解能優先モ
ードでは、もう一方の系統のＴＤＣ回路のＤＡＣ１１Ｂ
には閾値レベルのデジタルデータは与えられない。

【００３５】さて、ＯＳＣ２はＴＯＦＭＳからスタート
パルスを受けると、クロックの発振を開始して、Ｐ相ク
ロックとＮ相クロックを出力する。このときには同時に
検出器信号がバッファアンプ１を介して、系統ＡのＴＤ
Ｃ回路のコンパレータ１０Ａに信号入力に入力される。
勿論、系統ＢのＴＤＣ回路のコンパレータ１０Ｂの信号
入力にも検出器信号が入力されるが、この場合にはＤＡ
Ｃ１１Ｂには閾値レベルのデジタルデータは与えられ
ず、しかも切り替えモードスイッチＭＳは１側に設定さ
れているので、コンパレータ１０Ｂの出力は利用されな
い。

【００３６】そして、シフトレジスタ１２ＡはＰ相クロ
ックのタイミングでコンパレータ１０Ａのレベル１で２
値化された２値化信号を書き込み、Ｐ相クロックで順次
シフトしていく。同様に、シフトレジスタ１２ＢはＮ相
クロックのタイミングでコンパレータ１０Ａからの２値
化信号を書き込み、Ｎ相クロックで順次シフトしてい
く。

【００３７】そして、シフトレジスタ１２Ａは、Ｐ相ク
ロックによって所定のビット数分だけシフトすると、パ
ラレルアウトにシフトデータをセットする。このときに
は分周回路３ＰからＰ相書き込み信号が発生され、切り
替えスイッチＳ２ＡのＰ側を介してＡＮＤ回路１４Ａの
一方の入力端子に入力される。そして、この時点でシフ
トレジスタ１２Ａのシフトデータの中に１個でも値が”
１”のビットがあれば、ＯＲ回路１３Ａの出力は”１”
となるので、ＡＮＤ回路１４ＡはＰ相書き込み信号を通
過させる。これにより、ＦＩＦＯメモリ１５Ａはカウン
タ４からのタイムコード及びシフトレジスタ１２Ａから
のシフトデータを書き込む。しかし、シフトデータの全
ビットが”０”の場合にはＯＲ回路１３Ａの出力は”
０”となり、ＡＮＤ回路１４ＡはＰ相書き込み信号を通
過させないので、ＦＩＦＯメモリ１５Ａはタイムコード
とシフトデータの書き込みは行わない。

【００３８】同様に、シフトレジスタ１２Ｂは、Ｎ相ク
ロックによって所定のビット数分だけシフトすると、パ
ラレルアウトにシフトデータをセットする。このとき分
周回路３ＮからＮ相書き込み信号が発生され、切り替え
スイッチＳ２ＢのＮ側を介してＡＮＤ回路１４Ｂの一方
の入力端子に入力される。そして、この時点でシフトレ
ジスタ１２Ｂのシフトデータの中に１個でも値が”１”
のビットがあれば、ＯＲ回路１３Ｂの出力は”１”とな
るので、ＡＮＤ回路１４ＢはＮ相書き込み信号を通過さ
せる。これにより、ＦＩＦＯメモリ１５Ｂはカウンタ４
からのタイムコード及びシフトレジスタ１２Ｂからのシ
フトデータを書き込む。しかし、シフトデータの全ビッ
トが”０”の場合にはＯＲ回路１３Ｂの出力は”０”と
なり、ＡＮＤ回路１４ＢはＮ相書き込み信号を通過させ
ないので、ＦＩＦＯメモリ１５Ｂはタイムコードとシフ
トデータの書き込みは行わない。

【００３９】そして、ヒストグラム演算装置５は、所定
の周期毎に各ＴＤＣ回路のＦＩＦＯメモリ１５Ａ、１５
Ｂに読み取り信号を送ってＦＩＦＯメモリ１５Ａ、１５
Ｂからデータを読み取り、それぞれのデータに対してタ
イムエンコード処理を行って時間データを得、更にそれ
ら２つの時間データを時間軸を一致させて合成し、それ
を保存する。

【００４０】以上の動作が１スキャン毎に繰り返され、
スキャン毎にヒストグラム演算装置５には合成された時
間データが蓄積されていく。そして、ヒストグラム演算
装置５は、蓄積した時間データに基づいてスペクトル展
開の処理を行う。

【００４１】図２は、上述した時間分解能優先モード時
の動作を説明するための図であり、コンパレータ１０Ａ
に与えられるレベル１という閾値レベルと、検出器信号
が図２（ａ）に示すような関係にあるとする。そして、
Ｐ相クロックによってシフトレジスタ１２Ａに読み込ま
れる２値化信号が図２（ｂ）に示すようであるとする
と、Ｐ相クロックと位相が１８０°ずれているＮ相クロ
ックによってシフトレジスタ１２Ｂに読み込まれる２値
化信号は図２（ｃ）に示すようになる。そして、図２
（ｂ）、（ｃ）に示す２値化信号がタイムコードと共
に、それぞれＦＩＦＯメモリ１５Ａ、１５Ｂに書き込ま
れ、ヒストグラム演算装置５によってタイムエンコード
されて合成されることになるが、合成された時間データ
をパルスとして表すと、図２（ｄ）に示すようになる。

【００４２】以上のようであるので、この時間分解能優
先モードでは、クロックを複数相に分割して、クロック
の分割する数と同数のＴＤＣ回路のシフトレジスタに互
いに異なる相のクロックを供給し、同一の閾値レベルで
２値化された信号を取り込んでデータシフトしていくの
で、ＯＳＣ２のクロック周波数が従来と同程度であって
も、時間分解能を向上させることができる。そして、こ
のことにより測定感度を向上させることができるので、
サンプル量が少ない場合に有効である。

【００４３】［パルス高測定モード時の動作］次に、パ
ルス高測定モード時の動作について説明する。パルス高
測定モード時には、複数回のスキャンを１セットとす
る。図１に示す構成ではＴＤＣ回路が２系統設けられて
いるので、２回のスキャンで１セットとなる。

【００４４】パルス高測定モードが設定されると、制御
回路２０は、モードスイッチＭＳを２側に設定すると共
に、ヒストグラム演算装置５にパルス高測定モードを指
示し、更に、ＤＡＣ１１Ａ、１２Ａに互いに異なる所定
の閾値レベルのデジタルデータをそれぞれ与える。ここ
では、ＤＡＣ１１Ａにはレベル１のデジタルデータが与
えられ、ＤＡＣ１１Ｂにはレベル２（＞レベル１）のデ
ジタルデータが与えられるものとする。従って、Ａ系統
のＴＤＣ回路のコンパレータ１０Ａには、リファレンス
電圧として、ＤＡＣ１１Ａでアナログ化されたレベル１
の電圧が供給され、Ｂ系統のＴＤＣ回路のコンパレータ
１０Ｂには、リファレンス電圧として、ＤＡＣ１１Ｂで
アナログ化されたレベル２の電圧が供給さることにな
る。

【００４５】さて、１回目のスキャン時の動作は次のよ
うである。１回目のスキャン時には、制御回路２０は、
Ａ系統のＴＤＣ回路の切り替えスイッチＳ１Ａ、Ｓ２Ａ
は共にＰ側、Ｂ系統のＴＤＣ回路の切り替えスイッチＳ
１Ｂ、Ｓ２Ｂは共にＮ側に設定する。

【００４６】そして、ＯＳＣ２はＴＯＦＭＳからスター
トパルスを受けると、クロックの発振を開始して、Ｐ相
クロックとＮ相クロックを出力する。このときには同時
に検出器信号がバッファアンプ１を介して、コンパレー
タ１０Ａ、１０Ｂの信号入力にそれぞれ入力される。

【００４７】そして、シフトレジスタ１２ＡはＰ相クロ
ックのタイミングでコンパレータ１０Ａのレベル１で２
値化された２値化信号を書き込み、Ｐ相クロックで順次
シフトしていく。同様に、シフトレジスタ１２ＢはＮ相
クロックのタイミングでコンパレータ１０Ｂのレベル２
で２値化された２値化信号を書き込み、Ｎ相クロックで
順次シフトしていく。

【００４８】そして、シフトレジスタ１２Ａは、Ｐ相ク
ロックによって所定のビット数分だけシフトすると、パ
ラレルアウトにシフトデータをセットする。このときに
は分周回路３ＰからＰ相書き込み信号が発生され、切り
替えスイッチＳ２ＡのＰ側を介してＡＮＤ回路１４Ａの
一方の入力端子に入力される。そして、この時点でシフ
トレジスタ１２Ａのシフトデータの中に１個でも値が”
１”のビットがあれば、ＯＲ回路１３Ａの出力は”１”
となるので、ＡＮＤ回路１４ＡはＰ相書き込み信号を通
過させる。これにより、ＦＩＦＯメモリ１５Ａはカウン
タ４からのタイムコード及びシフトレジスタ１２Ａから
のシフトデータを書き込む。しかし、シフトデータの全
ビットが”０”の場合にはＯＲ回路１３Ａの出力は”
０”となり、ＡＮＤ回路１４ＡはＰ相書き込み信号を通
過させないので、ＦＩＦＯメモリ１５Ａはタイムコード
とシフトデータの書き込みは行わない。

【００４９】同様に、シフトレジスタ１２Ｂは、Ｎ相ク
ロックによって所定のビット数分だけシフトすると、パ
ラレルアウトにシフトデータをセットする。このとき分
周回路３ＮからＮ相書き込み信号が発生され、切り替え
スイッチＳ２ＢのＮ側を介してＡＮＤ回路１４Ｂの一方
の入力端子に入力される。そして、この時点でシフトレ
ジスタ１２Ｂのシフトデータの中に１個でも値が”１”
のビットがあれば、ＯＲ回路１３Ｂの出力は”１”とな
るので、ＡＮＤ回路１４ＢはＮ相書き込み信号を通過さ
せる。これにより、ＦＩＦＯメモリ１５Ｂはカウンタ４
からのタイムコード及びシフトレジスタ１２Ｂからのシ
フトデータを書き込む。しかし、シフトデータの全ビッ
トが”０”の場合にはＯＲ回路１３Ｂの出力は”０”と
なり、ＡＮＤ回路１４ＢはＮ相書き込み信号を通過させ
ないので、ＦＩＦＯメモリ１５Ｂはタイムコードとシフ
トデータの書き込みは行わない。

【００５０】そして、ヒストグラム演算装置５は、所定
の周期毎に各ＴＤＣ回路のＦＩＦＯメモリ１５Ａ、１５
Ｂに読み取り信号を送ってＦＩＦＯメモリ１５Ａ、１５
Ｂからデータを読み取り、それぞれのデータに対してタ
イムエンコード処理を行って時間データを得、更にそれ
ら２つの時間データを時間軸を一致させて合成し、それ
を保存する。

【００５１】いま、例えば、コンパレータ１０Ａ、１０
Ｂに与えられるレベル１、レベル２という閾値レベル
と、検出器信号が図３（ａ）に示すような関係にあると
する。そして、Ｐ相クロックによってシフトレジスタ１
２Ａに読み込まれる２値化信号が図３（ｂ）に示すよう
であるとすると、Ｐ相クロックと位相が１８０°ずれて
いるＮ相クロックによってシフトレジスタ１２Ｂに読み
込まれる２値化信号は図３（ｃ）に示すようになる。な
お、図３（ｂ）〜（ｈ）の縦軸の１、２は、それぞれレ
ベル１で検出されたパルスのパルス高、レベル２で検出
されたパルスのパルス高を示している。

【００５２】そして、図３（ｂ）、（ｃ）に示す２値化
信号がタイムコードと共に、それぞれＦＩＦＯメモリ１
５Ａ、１５Ｂに書き込まれ、ヒストグラム演算装置５に
よってタイムエンコードされて合成されることになる
が、合成された時間データをパルスとして表すと、図３
（ｄ）に示すようになる。

【００５３】以上が１回目のスキャン時の動作であり、
２回目のスキャン時の動作は次のようである。２回目の
スキャン時には、制御回路２０は、Ａ系統のＴＤＣ回路
の切り替えスイッチＳ１Ａ、Ｓ２Ａは共にＮ側、Ｂ系統
のＴＤＣ回路の切り替えスイッチＳ１Ｂ、Ｓ２Ｂは共に
Ｐ側に設定する。即ち、切り替えスイッチＳ１Ａ、Ｓ２
Ａ、Ｓ１Ｂ、Ｓ２Ｂの接続は、１回目のスキャン時と反
対になされる。

【００５４】そして、ＯＳＣ２はＴＯＦＭＳからスター
トパルスを受けると、クロックの発振を開始して、Ｐ相
クロックとＮ相クロックを出力する。このときには同時
に検出器信号がバッファアンプ１を介して、コンパレー
タ１０Ａ、１０Ｂの信号入力にそれぞれ入力される。

【００５５】そして、シフトレジスタ１２ＡはＮ相クロ
ックのタイミングでコンパレータ１０Ａのレベル１で２
値化された２値化信号を書き込み、Ｎ相クロックで順次
シフトしていく。同様に、シフトレジスタ１２ＢはＰ相
クロックのタイミングでコンパレータ１０Ｂのレベル２
で２値化された２値化信号を書き込み、Ｐ相クロックで
順次シフトしていく。

【００５６】そして、シフトレジスタ１２Ａは、Ｎ相ク
ロックによって所定のビット数分だけシフトすると、パ
ラレルアウトにシフトデータをセットする。このときに
は分周回路３ＮからＮ相書き込み信号が発生され、切り
替えスイッチＳ２ＡのＮ側を介してＡＮＤ回路１４Ａの
一方の入力端子に入力される。そして、この時点でシフ
トレジスタ１２Ａのシフトデータの中に１個でも値が”
１”のビットがあれば、ＯＲ回路１３Ａの出力は”１”
となるので、ＡＮＤ回路１４ＡはＮ相書き込み信号を通
過させるので、ＦＩＦＯメモリ１５Ａはカウンタ４から
のタイムコード及びシフトレジスタ１２Ａからのシフト
データを書き込む。しかし、シフトデータの全ビット
が”０”の場合にはＯＲ回路１３Ａの出力は”０”とな
り、ＡＮＤ回路１４ＡはＮ相書き込み信号を通過させな
いので、ＦＩＦＯメモリ１５Ａはタイムコードとシフト
データの書き込みは行わない。

【００５７】同様に、シフトレジスタ１２Ｂは、Ｐ相ク
ロックによって所定のビット数分だけシフトすると、パ
ラレルアウトにシフトデータをセットする。このとき分
周回路３ＰからＰ相書き込み信号が発生され、切り替え
スイッチＳ２ＢのＰ側を介してＡＮＤ回路１４Ｂの一方
の入力端子に入力される。そして、この時点でシフトレ
ジスタ１２Ｂのシフトデータの中に１個でも値が”１”
のビットがあれば、ＯＲ回路１３Ｂの出力は”１”とな
るので、ＡＮＤ回路１４ＢはＰ相書き込み信号を通過さ
せる。これにより、ＦＩＦＯメモリ１５Ｂはカウンタ４
からのタイムコード及びシフトレジスタ１２Ｂからのシ
フトデータを書き込む。しかし、シフトデータの全ビッ
トが”０”の場合にはＯＲ回路１３Ｂの出力は”０”と
なり、ＡＮＤ回路１４ＢはＰ相書き込み信号を通過させ
ないので、ＦＩＦＯメモリ１５Ｂはタイムコードとシフ
トデータの書き込みは行わない。

【００５８】そして、ヒストグラム演算装置５は、所定
の周期毎に各ＴＤＣ回路のＦＩＦＯメモリ１５Ａ、１５
Ｂに読み取り信号を送ってＦＩＦＯメモリ１５Ａ、１５
Ｂからデータを読み取り、それぞれのデータに対してタ
イムエンコード処理を行って時間データを得、更にそれ
ら２つの時間データを時間軸を一致させて合成し、それ
を保存する。

【００５９】いま、例えば、コンパレータ１０Ａ、１０
Ｂに与えられるレベル１、レベル２という閾値レベル
と、検出器信号が図３（ａ）に示すような関係にあると
する。そして、２回目のスキャン時にＮ相クロックによ
ってシフトレジスタ１２Ａに読み込まれる２値化信号が
図３（ｅ）に示すようであるとすると、Ｎ相クロックと
位相が１８０°ずれているＰ相クロックによってシフト
レジスタ１２Ｂに読み込まれる２値化信号は図３（ｆ）
に示すようになる。

【００６０】そして、図３（ｅ）、（ｆ）に示す２値化
信号がタイムコードと共に、それぞれＦＩＦＯメモリ１
５Ａ、１５Ｂに書き込まれ、ヒストグラム演算装置５に
よってタイムエンコードされて合成されることになる
が、合成された時間データをパルスとして表すと、図３
（ｇ）に示すようになる。

【００６１】以上のようにして、１回目のスキャン時の
合成時間データと、２回目のスキャン時の合成時間デー
タを得ると、ヒストグラム演算装置５は、これら１回目
のスキャン時の合成時間データと、２回目のスキャン時
の合成時間データを時間軸を一致させて合成する。この
１回目と２回目のスキャン時の合成時間データを合成し
た時間データをパルスとして表すと、図３（ｈ）に示す
ようになる。

【００６２】以上の動作が２回のスキャンを１セットと
して繰り返される。これによってヒストグラム演算装置
５にはセット単位の合成時間データが蓄積されていく。
そして、ヒストグラム演算装置５は、蓄積したセット単
位の合成時間データに基づいてスペクトル展開の処理を
行う。

【００６３】以上のようであるので、このパルス高測定
モードでは、クロックを複数相に分割して、クロックの
分割する数と同数のＴＤＣ回路のシフトレジスタに、１
セットを構成するスキャン毎に切り替えて互いに異なる
相のクロックを供給し、各ＴＤＣ回路では互いに異なる
閾値レベルで２値化された信号を取り込んでデータシフ
トしていくので、ＯＳＣ２のクロック周波数が従来と同
程度であっても、時間分解能を向上させることができ、
且つ従来例で示したものと同様に、検出器信号中のパル
スの到達時間、パルス幅、パルス高をも計測することが
できる。そして、このパルス高測定モードでは、スキャ
ンをセット単位で多数回行うことによってスペクトルの
パルス波形を良好に再現できるので、サンプル量が多い
場合に有効である。

【００６４】以上、一実施形態について説明したが、そ
の変形例を図４を参照して説明する。図４に示す構成
と、図１に示す構成とはモードスイッチＭＳが設けられ
る位置が異なっているだけで、その他は図１と同じであ
る。即ち、図１ではモードスイッチＭＳはコンパレータ
１０Ａの出力と、コンパレータ１０Ｂの出力とを切り替
えるようになされているが、図４ではモードスイッチＭ
Ｓは、Ｂ系統のＴＤＣ回路のコンパレータ１０Ｂのリフ
ァレンス電圧を切り替えるようになされている。このモ
ードスイッチＭＳは、時間分解能優先モード時には１
側、パルス高測定モード時には２側に切り替えられる点
は図１と同じである。これにより、コンパレータ１０Ｂ
のリファレンス電圧は、時間分解能優先モード時にはＤ
ＡＣ１１Ａからコンパレータ１０Ａに与えられるリファ
レンス電圧と同じ電圧が与えられ、パルス高測定モード
時にはＤＡＣ１１Ｂからレベル２のリファレンス電圧が
与えられることになる。その他の動作は上述したと同じ
である。

【００６５】以上、本発明の実施形態について説明した
が、本発明は上記実施形態に限定されるものではなく、
種々の変形が可能である。例えば、図１、図４ではＴＤ
Ｃ回路を２系統設けた場合について説明したが、より多
くの系統のＴＤＣ回路を設けることも可能であることは
当然である。そして、例えば、ｋ（ｋは２以上の自然
数）系統のＴＤＣ回路を設けた場合には、位相が互いに
３６０°／ｋだけ異なるｋ相のクロックを生成し、各系
統のＴＤＣ回路のシフトレジスタには互いに異なる位相
のクロックを供給し、且つ各系統のＴＤＣ回路のＦＩＦ
Ｏメモリに対してはシフトレジスタに供給されるクロッ
クの位相に対応した書き込み信号を与えるようにすれば
よい。

【００６６】そして、時間分解能優先モード時には、各
系統のＴＤＣ回路のシフトレジスタにはそれぞれ互いに
異なる位相のクロックを供給して、同一の閾値レベルで
２値化された２値化信号の読み込み、データシフトを行
うようにし、パルス高測定モード時には、各系統のＴＤ
Ｃ回路では互いに異なる閾値レベルで２値化すると共
に、ｋ回のスキャンを１セットとして、各回のスキャン
毎に順次異なる位相のクロックをシフトレジスタに供給
して２値化信号の読み込み、データシフトを行わせるよ
うにすればよい。

【００６７】また、ヒストグラム演算装置５において、
どのようなタイミングで時間データを合成するかは任意
に定めることができ、例えば、全てのスキャンが終了し
てから各スキャンで得た時間データの全てを合成するよ
うにしてもよいものである。

【００６８】以上のようであるので、このＴＯＦＭＳ用
データ収集装置によれば、１つのデータ収集装置で、時
間分解能を向上させることができるモードと、時間分解
能を向上させると共に検出器信号中のパルスの高さの情
報をも得ることができるモードとを、測定の目的に応じ
て切り替えることができる。

【図面の簡単な説明】

【図１】本発明に係る飛行時間型質量分析装置用データ
収集装置の一実施形態の構成を示す図である。

【図２】図１に示す装置における時間分解能優先モード
時の動作を説明するための図である。

【図３】図１に示す装置におけるパルス高測定モード時
の動作を説明するための図である。

【図４】本発明に係る飛行時間型質量分析装置用データ
収集装置の変形例の構成を示す図である。

【図５】本出願人が先に提案した飛行時間型質量分析装
置用データ収集装置の全体構成を示す図である。

【図６】図５においてＴＤＣ回路Ａを例にした説明図で
ある。

【図７】検出器信号と各ＴＤＣ回路に設定される閾値レ
ベルの関係を説明する図である。

【図８】検出器信号と各ＴＤＣ回路に設定される閾値レ
ベルの関係を説明する図である。

【符号の説明】

１…バッファアンプ、２…ＯＳＣ、３…分周回路、４…
カウンタ、５…ヒストグラム演算装置、１０…コンパレ
ータ、１１…ＤＡＣ、１２…シフトレジスタ、１３…Ｏ
Ｒ回路、１４…ＡＮＤ回路、１５…ＦＩＦＯメモリ、２
０…制御回路。

Claims

【特許請求の範囲】

【請求項１】検出器信号を互いに異なる複数の閾値レベ
ルにより２値化し、２値化された各信号をシリアルイン
−パラレルアウトの各シフトレジスタに入力し、シフト
クロックで所定のビット数シフトしてシフトデータを出
力する毎に、試料のイオンの飛行時間の起点となるスタ
ートパルスからの時間を示すタイムコードと、メモリへ
の書き込み信号を発生する構成を少なくとも備えるＴＤ
Ｃ回路をｋ（ただし、ｋは２以上の自然数）系統用いて
飛行時間型質量分析装置用データを収集する方法であっ
て、各ＴＤＣ回路のシフトレジスタに、互いに３６０°／ｋ
ずつ位相が異なるシフトクロックをそれぞれ供給し、同
一の閾値レベルで２値化された信号を各系統のＴＤＣ回
路で読み込んでデータシフトしていき、前記各系統のＴ
ＤＣ回路のシフトレジスタのシフトデータ中に所定の値
のビットがあったことを条件に当該シフトデータとその
ときのタイムコードとを前記メモリに書き込むモードを
少なくとも備えることを特徴とする飛行時間型質量分析
装置用データ収集方法。
【請求項２】検出器信号を互いに異なる複数の閾値レベ
ルにより２値化し、２値化された各信号をシリアルイン
−パラレルアウトの各シフトレジスタに入力し、シフト
クロックで所定のビット数シフトしてシフトデータを出
力する毎に、試料のイオンの飛行時間の起点となるスタ
ートパルスからの時間を示すタイムコードと、メモリへ
の書き込み信号を発生する構成を少なくとも備えるＴＤ
Ｃ回路をｋ（ただし、ｋは２以上の自然数）系統用いて
飛行時間型質量分析装置用データを収集する方法であっ
て、各ＴＤＣ回路のシフトレジスタに供給する、互いに３６
０°／ｋずつ位相が異なるシフトクロックを生成し、ｋ
回のスキャンを１セットとして、その１セットを構成す
るスキャン毎に各ＴＤＣ回路のシフトレジスタに供給す
るクロックの位相を順次切り替えると共に、互いに異な
る位相のクロックを供給し、各ＴＤＣ回路では互いに異
なる閾値レベルで２値化された信号を読み込んでデータ
シフトしていき、前記各系統のＴＤＣ回路のシフトレジ
スタのシフトデータ中に所定の値のビットがあったこと
を条件に当該シフトデータとそのときのタイムコードと
を前記メモリに書き込むモードを少なくとも備えること
を特徴とする飛行時間型質量分析装置用データ収集方
法。
【請求項３】検出器信号を互いに異なる複数の閾値レベ
ルにより２値化し、２値化された各信号をシリアルイン
−パラレルアウトの各シフトレジスタに入力し、シフト
クロックで所定のビット数シフトしてシフトデータを出
力する毎に、試料のイオンの飛行時間の起点となるスタ
ートパルスからの時間を示すタイムコードと、メモリへ
の書き込み信号を発生する構成を少なくとも備えるＴＤ
Ｃ回路をｋ（ただし、ｋは２以上の自然数）系統用いて
飛行時間型質量分析装置用データを収集する方法であっ
て、各ＴＤＣ回路のシフトレジスタに、互いに３６０°／ｋ
ずつ位相が異なるシフトクロックをそれぞれ供給し、同
一の閾値レベルで２値化された信号を各系統のＴＤＣ回
路で読み込んでデータシフトしていき、前記各系統のＴ
ＤＣ回路のシフトレジスタのシフトデータ中に所定の値
のビットがあったことを条件に当該シフトデータとその
ときのタイムコードとを前記メモリに書き込む第１のモ
ードと、各ＴＤＣ回路のシフトレジスタに供給する、互いに３６
０°／ｋずつ位相が異なるシフトクロックを生成し、ｋ
回のスキャンを１セットとして、その１セットを構成す
るスキャン毎に各ＴＤＣ回路のシフトレジスタに供給す
るクロックの位相を順次切り替えると共に、互いに異な
る位相のクロックを供給し、各ＴＤＣ回路では互いに異
なる閾値レベルで２値化された信号を読み込んでデータ
シフトしていき、前記各系統のＴＤＣ回路のシフトレジ
スタのシフトデータ中に所定の値のビットがあったこと
を条件に当該シフトデータとそのときのタイムコードと
を前記メモリに書き込む第２のモードとが切り替え可能
となされていることを特徴とする飛行時間型質量分析装
置用データ収集方法。
【請求項４】互いに異なるｋ相のクロックを発生する発
振回路と、発振回路から発生されたそれぞれの位相のクロックに基
づいて、各位相のクロックに対応する書き込み信号を生
成する分周回路と、所定の位相のクロックに対応する書き込み信号を計数し
て、試料のイオンの飛行時間の起点となるスタートパル
スからの時間を示すタイムコードを生成するカウンタ
と、検出器信号を互いに異なる複数の閾値レベルにより２値
化するコンパレータと、コンパレータからの２値化信号
を前記発振回路から供給されるクロックのタイミングで
読み込んでデータシフトして所定のビット数シフト毎に
シフトデータをパラレルアウトとして出力するシリアル
イン−パラレルアウトのシフトレジスタと、前記シフト
データの全ビットの論理和を演算する第１の論理回路
と、第１の論理回路と分周回路からの書き込み信号の論
理積を演算する第２の論理回路と、第２の論理回路から
所定の値の信号が出力された場合に前記シフトレジスタ
からのシフトデータと、前記カウンタからのタイムコー
ドとを書き込むメモリとをそれぞれが備えるｋ系統のＴ
ＤＣ回路と、第１のモードが設定された場合には、各系統のＴＤＣ回
路のシフトレジスタに互いに異なる位相のクロックをそ
れぞれ供給すると共に、各系統のＴＤＣ回路のシフトレ
ジスタでは同一の閾値レベルで２値化された２値化信号
を読み込むように、第２のモードが設定された場合に
は、ｋ回のスキャンを１セットとして、その１セットを
構成するスキャン毎に各ＴＤＣ回路のシフトレジスタに
供給するクロックの位相を順次切り替えると共に、各系
統のＴＤＣ回路のコンパレータにはリファレンス電圧と
してそれぞれ互いに異なる閾値レベルを供給する動作を
行う切り替え手段とを備えることを特徴とする飛行時間
型質量分析装置用データ収集装置。