JPS6085373A - 調波分析器 - Google Patents
調波分析器Info
- Publication number
- JPS6085373A JPS6085373A JP19328783A JP19328783A JPS6085373A JP S6085373 A JPS6085373 A JP S6085373A JP 19328783 A JP19328783 A JP 19328783A JP 19328783 A JP19328783 A JP 19328783A JP S6085373 A JPS6085373 A JP S6085373A
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- analog
- comparator
- output
- pulse train
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Investigating Or Analysing Materials By Optical Means (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は調波分析器に関するものである。
近年、サイリスタ応用器機などの高調波発生源が電源系
統に負荷として使用されるに従い、電源（電力）系統の
高調波問題はますます大きくなっている。この電源系統
の高調波成分の振嘔および位相を分析する調波分析器が
市場に提供されている。
統に負荷として使用されるに従い、電源（電力）系統の
高調波問題はますます大きくなっている。この電源系統
の高調波成分の振嘔および位相を分析する調波分析器が
市場に提供されている。
第１図は商用周波における高次調波の振幅および位相を
測定する調波分析器のプロ・ツク図を示している。第１
図に２いて、１は入力アナログ信号Ａの帯域を制限する
ためのローパスフィＭり、２はローパスフィルタ１から
入力されるアナログ信号をサンプリングしてホールドす
るサンプル・ホールド回路、３はサンプＭ・ホールド回
路２の出力をデジタフし化するＡ／Ｄ変換器、７は外部
アナログ同期信号Ｂをゼロクロスパルス信号に変換する
比較器、６けゼロクロスパルス信号と同期音とりながら
サンプＭ・ホールド回路２およびＡ／Ｄ変換器３に対す
るサンプＶおよびＡ／Ｄ変換クロりクを生成するＰＬＩ
、回路、４はＡ／Ｄ変換器３によってデジタμ化された
信号にデジタルフーリエ変換ヲ行い、各調波の成分等金
求めるＣＰＵ回路、５はＣＰＵ回路４Ｖｃよる解析結果
を示すプリンタである０第２図はＰＬＬ回路６の一般的
な具体構成を示すプロリグ図である。第２図において、
８は比較器７からの第１の入力周波数と第２の入力周波
数とを位相比較しその誤差信号を出力する位相比較器、
９は位相比較器８の誤差信号出力全平滑するＯ −パス
フイｆＶ夕、１０はローパスフイＶ夕９の出力に応じた
周波数で発振する電圧制御発振器、１１は電圧制御発振
器ｌＯの発振出力を胃に分周する分局器で、この出力が
位相比較器８の第２の入力周波数となり、サンプリング
信号は分局器１１の適当な段から出力される。
測定する調波分析器のプロ・ツク図を示している。第１
図に２いて、１は入力アナログ信号Ａの帯域を制限する
ためのローパスフィＭり、２はローパスフィルタ１から
入力されるアナログ信号をサンプリングしてホールドす
るサンプル・ホールド回路、３はサンプＭ・ホールド回
路２の出力をデジタフし化するＡ／Ｄ変換器、７は外部
アナログ同期信号Ｂをゼロクロスパルス信号に変換する
比較器、６けゼロクロスパルス信号と同期音とりながら
サンプＭ・ホールド回路２およびＡ／Ｄ変換器３に対す
るサンプＶおよびＡ／Ｄ変換クロりクを生成するＰＬＩ
、回路、４はＡ／Ｄ変換器３によってデジタμ化された
信号にデジタルフーリエ変換ヲ行い、各調波の成分等金
求めるＣＰＵ回路、５はＣＰＵ回路４Ｖｃよる解析結果
を示すプリンタである０第２図はＰＬＬ回路６の一般的
な具体構成を示すプロリグ図である。第２図において、
８は比較器７からの第１の入力周波数と第２の入力周波
数とを位相比較しその誤差信号を出力する位相比較器、
９は位相比較器８の誤差信号出力全平滑するＯ −パス
フイｆＶ夕、１０はローパスフイＶ夕９の出力に応じた
周波数で発振する電圧制御発振器、１１は電圧制御発振
器ｌＯの発振出力を胃に分周する分局器で、この出力が
位相比較器８の第２の入力周波数となり、サンプリング
信号は分局器１１の適当な段から出力される。
しかし、このような構成では、外部アナログ同期信号Ｂ
Ｖｃ大きな高調波が重畳した場合、比較器７の出力が基
本波に相当しない方形波を出力し、ＰＬＬ回路６はこの
方形波信号に同期音とるように動作することになる。こ
のため、Ａ／Ｄ変換器３でデジタμ化された信号全処理
したｌ［は全（の異常データとなってし１う。
Ｖｃ大きな高調波が重畳した場合、比較器７の出力が基
本波に相当しない方形波を出力し、ＰＬＬ回路６はこの
方形波信号に同期音とるように動作することになる。こ
のため、Ａ／Ｄ変換器３でデジタμ化された信号全処理
したｌ［は全（の異常データとなってし１う。
これ全防止するためには、比較器７の入力側Ｉにフィ〃
り回路全挿入することが考えられるが、これは、データ
処理上、同期信号と入力アナログ信号Ａとの位相関係を
くずすことになり、好ましくないし、フィルタ凹路では
嘩去できない場合もある。
り回路全挿入することが考えられるが、これは、データ
処理上、同期信号と入力アナログ信号Ａとの位相関係を
くずすことになり、好ましくないし、フィルタ凹路では
嘩去できない場合もある。
そこで、同期信号の異常を検出することができれば、異
常なデータを出力することを防止できる。
常なデータを出力することを防止できる。
したがって、この発明の目的は、同期異常全検出するこ
とができる調波分析器全提供することを目的とする。
とができる調波分析器全提供することを目的とする。
この発明の一実施例を第３図および第４図に基づいて説
明する。この調波分析器は、第３図に示すように、比較
器７の出力ｅ−Ｈ分周器１２で分周することにより、比
較器７に入力される外部アナログ同期信号Ｂの例えば奇
数番目の周期毎にその１周期をパルス幅とする第１のパ
フレス列を作り、この第１のパルス列をインバータ１４
で反転することにより、外部アナログ同期信号の偶数番
目の周期毎にその１周期をパルス幅とする第２の〕（ル
ス列を作り、第１のパルス列の各パルスのパルス期間中
に基準発振器１３から出力される一定周期の基準パルス
列のパルス数をカウンタ１５でカウント（パルスの時間
幅の測定）するとともに、第２のパルス列の各パルスの
パルス期間中に基準発振器１３から出力される基準パル
ス列のパルス数全カウンタ１６でカウントし、カウンタ
１５．１６から交互に出力されるカウントデータ（周波
ｉデータ）をＣＰＵ回路４で順次読込み、ＣＰＵ回路４
に内蔵された引算器１７によって順次読込まれる力ヴン
トデータ列の隣接するカウントデータ間の差をめ、この
差の絶対値金さらにＣＰｔＪ回路４に内蔵された比較器
１８で基準値と比較し、上記差の絶対値が基準値より大
きいと３に同期信号が異常であると判話し、ＣＰＵ回路
４からの解析データの出力を阻止するようにしている。
明する。この調波分析器は、第３図に示すように、比較
器７の出力ｅ−Ｈ分周器１２で分周することにより、比
較器７に入力される外部アナログ同期信号Ｂの例えば奇
数番目の周期毎にその１周期をパルス幅とする第１のパ
フレス列を作り、この第１のパルス列をインバータ１４
で反転することにより、外部アナログ同期信号の偶数番
目の周期毎にその１周期をパルス幅とする第２の〕（ル
ス列を作り、第１のパルス列の各パルスのパルス期間中
に基準発振器１３から出力される一定周期の基準パルス
列のパルス数をカウンタ１５でカウント（パルスの時間
幅の測定）するとともに、第２のパルス列の各パルスの
パルス期間中に基準発振器１３から出力される基準パル
ス列のパルス数全カウンタ１６でカウントし、カウンタ
１５．１６から交互に出力されるカウントデータ（周波
ｉデータ）をＣＰＵ回路４で順次読込み、ＣＰＵ回路４
に内蔵された引算器１７によって順次読込まれる力ヴン
トデータ列の隣接するカウントデータ間の差をめ、この
差の絶対値金さらにＣＰｔＪ回路４に内蔵された比較器
１８で基準値と比較し、上記差の絶対値が基準値より大
きいと３に同期信号が異常であると判話し、ＣＰＵ回路
４からの解析データの出力を阻止するようにしている。
カウンタ１５，１６のカウントブータラ６１．Ｃ２とす
ると、一般的に安定した系統Ｃ１中０２となる。
ると、一般的に安定した系統Ｃ１中０２となる。
ところが、零近傍の波形歪から、比較器７への外部アナ
ログ同期信号が第４図（５）のようになった場合、同期
異常になり、得られる解析データも異常となる。この場
合、ｉ分周器１２の出力が第４図（Ｂ）のようになり、
インバータ１４の出力が第４図（Ｃ）のようになり、カ
ウンタ１５．１６のカウントデータ間工、０２はＣ１へ
Ｃ２となる。そこで、引算器１７によってｌ Ｃ１−Ｃ
２１’をめ、比較器１８により、Ｉｃｍ−Ｃ２１を基準
値εと比較し、 ＩＣよ−Ｃ２１〉 となる場合に同期異常であると判断する。このとき、基
準値εは系統の周波数変動から考えれば艮い。例えば５
０比の周波数をＩＭＨｚのクロラグで計測する場合、そ
の値は２００００となるが、系統の周波数変動を最大９
．５庵／秒と考えた場合、ＩＣよ−０２１−＋４ 程度となり、基準値εをほぼこの値で制限すれば艮い。
ログ同期信号が第４図（５）のようになった場合、同期
異常になり、得られる解析データも異常となる。この場
合、ｉ分周器１２の出力が第４図（Ｂ）のようになり、
インバータ１４の出力が第４図（Ｃ）のようになり、カ
ウンタ１５．１６のカウントデータ間工、０２はＣ１へ
Ｃ２となる。そこで、引算器１７によってｌ Ｃ１−Ｃ
２１’をめ、比較器１８により、Ｉｃｍ−Ｃ２１を基準
値εと比較し、 ＩＣよ−Ｃ２１〉 となる場合に同期異常であると判断する。このとき、基
準値εは系統の周波数変動から考えれば艮い。例えば５
０比の周波数をＩＭＨｚのクロラグで計測する場合、そ
の値は２００００となるが、系統の周波数変動を最大９
．５庵／秒と考えた場合、ＩＣよ−０２１−＋４ 程度となり、基準値εをほぼこの値で制限すれば艮い。
この値は波形歪による異常値に比べ極めて小さな値とな
り、実用的に十分対応がとれる。
り、実用的に十分対応がとれる。
このようＶｒ−構成した結果、同期異常全検出すること
ができ、これにより異常な解析データの出力を阻止する
ことができる。
ができ、これにより異常な解析データの出力を阻止する
ことができる。
なお、同期信号の異常検出時に管轄を発するようにして
もよい。
もよい。
以上のように、この発明の調波分析器は、入力信号を一
定時間毎にサンプル・ホールドするサンプル・ホーＭド
回絡と、このサンプＭ・ホー〃ド回路の出力全アナログ
・デンタμ変換するアナログ・デジタフし変換器と、こ
のアナログ・デジタル変換器の出力をフーリエ解析する
フーリエ解析手段と、外部アナログ同期信号をゼロクロ
スノ（ルス信号に変換する比較器と、この比較器から出
力されるゼロクロスパルス信号に同期したサンプルおよ
びアナログ・デジタル変換用クロック？生成する位相口
・ソゲループ回路と、前記ゼロクロスバμス信号全−分
周する分局器と、この分局器の出力の相互に隣接する高
レベル期間および低レベル期間の時間幅全測定する時間
幅測定手段と、この時間幅測定手段により測定した高レ
ベル期間および低レベル期間の時間幅の時間差を所定値
と比較判定する比較判定手段とを備えているので、同期
異常を検出することができるという効果がある。
定時間毎にサンプル・ホールドするサンプル・ホーＭド
回絡と、このサンプＭ・ホー〃ド回路の出力全アナログ
・デンタμ変換するアナログ・デジタフし変換器と、こ
のアナログ・デジタル変換器の出力をフーリエ解析する
フーリエ解析手段と、外部アナログ同期信号をゼロクロ
スノ（ルス信号に変換する比較器と、この比較器から出
力されるゼロクロスパルス信号に同期したサンプルおよ
びアナログ・デジタル変換用クロック？生成する位相口
・ソゲループ回路と、前記ゼロクロスバμス信号全−分
周する分局器と、この分局器の出力の相互に隣接する高
レベル期間および低レベル期間の時間幅全測定する時間
幅測定手段と、この時間幅測定手段により測定した高レ
ベル期間および低レベル期間の時間幅の時間差を所定値
と比較判定する比較判定手段とを備えているので、同期
異常を検出することができるという効果がある。
第１図は従来の調波分析器のプロ・ツク図、第２図はそ
の要部の１０−Ｊり図、第３図はこの発明の一実施例の
要部の１０．・ｌり図、ｉ４図はその各部の波形図であ
る。 １・・・ローパスフィ〃り、２・・・サンプル・ホーＭ
ド回絡、３・・・Ａ／Ｄ変換器、′４・・・ＣＰＵ回路
、６・・・ＰＬＬ回路、７・・・比較器、８・・・位相
比較器、９・・・ローμ周器、１２・・・ｉ分周器、１
３・・・基準発振器、１４・・・インバータ、１５．１
６・・・カウンタ、１７・・・引算器、１８・・・比較
器 田Ｐ！（：ξ±」
の要部の１０−Ｊり図、第３図はこの発明の一実施例の
要部の１０．・ｌり図、ｉ４図はその各部の波形図であ
る。 １・・・ローパスフィ〃り、２・・・サンプル・ホーＭ
ド回絡、３・・・Ａ／Ｄ変換器、′４・・・ＣＰＵ回路
、６・・・ＰＬＬ回路、７・・・比較器、８・・・位相
比較器、９・・・ローμ周器、１２・・・ｉ分周器、１
３・・・基準発振器、１４・・・インバータ、１５．１
６・・・カウンタ、１７・・・引算器、１８・・・比較
器 田Ｐ！（：ξ±」
Claims (1)
- 入力信号全一定時間毎にサンプル・ホールドするサンプ
Ａ／、ホールド回路と、このサンプル・ホールド回路の
出力をアナログ・デジタμ変換するアナログ・デジタル
変換器と、このアナログ・デジタル変換器の出力をフー
リエ解析するフーリエ解析手段と、外部アナログ同期信
号をゼロクロスパルス信号に変換する比較器と、この比
較器から出力されるゼロクロスパルス信号に同期したサ
ンプルおよびアナログ・デジタル変換層グロ・ツクを生
成する位相ローフクルー１回路と、前記ゼロクロスパル
ス信号をｉ分周する分局器と、この分局器の出力の相互
に隣接する高レベル期間および低しベμ期間の時間幅を
測定する時間幅測定手段と、この時間幅測定手段により
測定した高レベル期間お二び低しベＶ期間の時間幅の時
間差を所定値と比較判定する比較判定手段とを備えた調
波分析器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19328783A JPS6085373A (ja) | 1983-10-14 | 1983-10-14 | 調波分析器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19328783A JPS6085373A (ja) | 1983-10-14 | 1983-10-14 | 調波分析器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6085373A true JPS6085373A (ja) | 1985-05-14 |
| JPH0527066B2 JPH0527066B2 (ja) | 1993-04-20 |
Family
ID=16305406
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19328783A Granted JPS6085373A (ja) | 1983-10-14 | 1983-10-14 | 調波分析器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6085373A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE29718364U1 (de) | 1997-10-08 | 1997-12-11 | BEROLAB Communications GmbH, 13355 Berlin | Meßkit zur Messung der Taktfrequenz einer digitalen Datenleitung |
| JP2014016285A (ja) * | 2012-07-10 | 2014-01-30 | Rohm Co Ltd | 周波数測定回路 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5015381A (ja) * | 1973-06-13 | 1975-02-18 | ||
| JPS55129761A (en) * | 1979-02-09 | 1980-10-07 | Solartron Electronic Group | Method and device for analyzing cyclic wave shape |
| JPS5796269A (en) * | 1980-12-08 | 1982-06-15 | Nec Home Electronics Ltd | Pulse signal measurement device |
| JPS5821172A (ja) * | 1981-07-30 | 1983-02-07 | Ando Electric Co Ltd | ひずみ測定回路 |
-
1983
- 1983-10-14 JP JP19328783A patent/JPS6085373A/ja active Granted
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5015381A (ja) * | 1973-06-13 | 1975-02-18 | ||
| JPS55129761A (en) * | 1979-02-09 | 1980-10-07 | Solartron Electronic Group | Method and device for analyzing cyclic wave shape |
| JPS5796269A (en) * | 1980-12-08 | 1982-06-15 | Nec Home Electronics Ltd | Pulse signal measurement device |
| JPS5821172A (ja) * | 1981-07-30 | 1983-02-07 | Ando Electric Co Ltd | ひずみ測定回路 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE29718364U1 (de) | 1997-10-08 | 1997-12-11 | BEROLAB Communications GmbH, 13355 Berlin | Meßkit zur Messung der Taktfrequenz einer digitalen Datenleitung |
| JP2014016285A (ja) * | 2012-07-10 | 2014-01-30 | Rohm Co Ltd | 周波数測定回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0527066B2 (ja) | 1993-04-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8067932B2 (en) | Advanced real-time grid monitoring system and method | |
| US7787575B2 (en) | Method and system for wide-range synchronization to alternating current power signals | |
| US4723216A (en) | Digital frequency-locked loop for use with staggered sampling systems | |
| US4037095A (en) | Signal stabilizing circuits | |
| KR100839436B1 (ko) | 코사인 필터와 사인 필터의 이득차를 이용한 주파수 측정방법 | |
| JPS6085373A (ja) | 調波分析器 | |
| Djokic et al. | New method for reactive power and energy measurement | |
| Tyagi et al. | Frequency estimation based on moving-window DFT with fractional bin-index for capacitance measurement | |
| US6172533B1 (en) | Phase and frequency detector with high resolution | |
| JP2531269B2 (ja) | 同期検出方式 | |
| US6194918B1 (en) | Phase and frequency detector with high resolution | |
| JP3284145B2 (ja) | Ｐｌｌ同期式測定装置 | |
| JPS61223662A (ja) | 周波数計測方式 | |
| JPH04372226A (ja) | Ａ／ｄコンバータの入力回路 | |
| JPH0552882A (ja) | 周波数測定回路 | |
| JPH02212775A (ja) | Ｐｌｌ回路および交流電圧検出回路 | |
| JPS6310469B2 (ja) | ||
| JPS6211818B2 (ja) | ||
| JP4840113B2 (ja) | Ｐｌｌ同期はずれ検出回路 | |
| JPH0644307Y2 (ja) | 同期信号検出装置 | |
| JPS6248448B2 (ja) | ||
| JPH034619A (ja) | 位相同期回路 | |
| JPS60259022A (ja) | 同期発振回路およびこれを用いた位相分析装置 | |
| CN115865079A (zh) | 一种主备时钟链路高精度相位差测量装置及方法 | |
| KR890007454Y1 (ko) | 교류서보 모터의 위상검파 회로 |