JPH0552882A - 周波数測定回路 - Google Patents
周波数測定回路Info
- Publication number
- JPH0552882A JPH0552882A JP3242656A JP24265691A JPH0552882A JP H0552882 A JPH0552882 A JP H0552882A JP 3242656 A JP3242656 A JP 3242656A JP 24265691 A JP24265691 A JP 24265691A JP H0552882 A JPH0552882 A JP H0552882A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- output
- signal
- under measurement
- oscillator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Measuring Frequencies, Analyzing Spectra (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【目的】 雑音等を含む被測定信号の周波数を正しく測
定する。 【構成】 外部制御入力により制御され、基準信号によ
り駆動される数値制御発振器２０と、この発振器２０の
出力位相データを、被測定信号の遷移タイミングでサン
プルするＤFF５と、このサンプル出力を、互いに直交す
る２つの信号に変換かるサイン変換器６及びコサイン変
換器７と、この変換された２つの信号を夫々積算する積
算器３０及び４０と、この積算出力から位相誤差を算出
するアークタンジェント演算器１０とを設け、この算出
出力を上記制御入力とするとともに、この算出出力によ
り被測定信号の周波数を得る。
定する。 【構成】 外部制御入力により制御され、基準信号によ
り駆動される数値制御発振器２０と、この発振器２０の
出力位相データを、被測定信号の遷移タイミングでサン
プルするＤFF５と、このサンプル出力を、互いに直交す
る２つの信号に変換かるサイン変換器６及びコサイン変
換器７と、この変換された２つの信号を夫々積算する積
算器３０及び４０と、この積算出力から位相誤差を算出
するアークタンジェント演算器１０とを設け、この算出
出力を上記制御入力とするとともに、この算出出力によ
り被測定信号の周波数を得る。
Description
【０００１】
【技術分野】本発明は周波数測定回路に関し、特に雑音
を含む被測定信号の周波数を測定する回路に関する。
を含む被測定信号の周波数を測定する回路に関する。
【０００２】
【従来技術】一般に、人工衛星等の飛翔体の移動速度を
求める場合、ドップラ周波数を計測することによって移
動速度を算出している。すなわち、飛翔体の移動速度を
正しく算出するには、被測定信号の周波数を正しく計測
する必要がある。
求める場合、ドップラ周波数を計測することによって移
動速度を算出している。すなわち、飛翔体の移動速度を
正しく算出するには、被測定信号の周波数を正しく計測
する必要がある。
【０００３】従来、被測定信号の周波数を計測しようと
する場合、図２（ａ）又は（ｂ）のような構成の回路が
用いられてきた。まず、図２（ａ）に示されている回路
は、リミッタ100 と、基準信号発振器101 と、ゲート信
号発生回路102 と、アンドゲート103 と、波数カウンタ
104 とから構成されている。この回路では、被測定信号
を入力とし、リミッタ100 により論理レベルに変換し、
基準信号発振器101 、ゲート信号発生回路102 により一
定時間の計測ゲート信号を作り、この一定時間の間だけ
アンドゲート103 を介して被測定信号の波数をカウント
するよう動作する。しかし、この回路では、測定周波数
の分解能がアンドゲートを通過する被測定信号の波数に
依存するため、高分解能を得るためには被測定信号の周
波数を高くすることが必要となる。
する場合、図２（ａ）又は（ｂ）のような構成の回路が
用いられてきた。まず、図２（ａ）に示されている回路
は、リミッタ100 と、基準信号発振器101 と、ゲート信
号発生回路102 と、アンドゲート103 と、波数カウンタ
104 とから構成されている。この回路では、被測定信号
を入力とし、リミッタ100 により論理レベルに変換し、
基準信号発振器101 、ゲート信号発生回路102 により一
定時間の計測ゲート信号を作り、この一定時間の間だけ
アンドゲート103 を介して被測定信号の波数をカウント
するよう動作する。しかし、この回路では、測定周波数
の分解能がアンドゲートを通過する被測定信号の波数に
依存するため、高分解能を得るためには被測定信号の周
波数を高くすることが必要となる。
【０００４】これに対し、図２（ｂ）に示されている回
路は、リミッタ200と、基準信号発振器201 と、波数カ
ウンタ202 と、アンドゲート203 と、計数カウンタ204
と、演算回路205 とから構成されている。この回路で
は、被測定信号の波数カウンタ202 でカウントし、一定
の波数を計数する時間を基準信号発振器201 からクロッ
クを計数することによって求め、演算回路205 により被
測定信号の周波数を算出しようとするものである。この
回路では、被測定信号の周波数が低くても基準信号発振
器202 の発振周波数が高ければ分解能を上げられるた
め、図２（ａ）の回路の欠点を改善できる。
路は、リミッタ200と、基準信号発振器201 と、波数カ
ウンタ202 と、アンドゲート203 と、計数カウンタ204
と、演算回路205 とから構成されている。この回路で
は、被測定信号の波数カウンタ202 でカウントし、一定
の波数を計数する時間を基準信号発振器201 からクロッ
クを計数することによって求め、演算回路205 により被
測定信号の周波数を算出しようとするものである。この
回路では、被測定信号の周波数が低くても基準信号発振
器202 の発振周波数が高ければ分解能を上げられるた
め、図２（ａ）の回路の欠点を改善できる。
【０００５】上述した従来の回路では、被測定信号をリ
ミッタにより論理レベルに変換し、これを直接、波数カ
ウンタに入力し周波数計数を行っている。従って、被測
定信号に雑音、ジッタ等が重畳した場合、リミッタの出
力には多くのイベントを含み、これを直接計数すること
となり、測定周波数に多大な誤差が生ずる。このため、
リミッタの前段に特別な波形整形回路を必要とするとい
う欠点がある。また、波数カウンタが十分大きい場合に
は、ゲート時間を大きくとることによって、波数カウン
タによる平滑化により平均的な周波数を算出する対策も
考えられるが、それでは周波数の計測に時間がかかると
いう欠点がある。
ミッタにより論理レベルに変換し、これを直接、波数カ
ウンタに入力し周波数計数を行っている。従って、被測
定信号に雑音、ジッタ等が重畳した場合、リミッタの出
力には多くのイベントを含み、これを直接計数すること
となり、測定周波数に多大な誤差が生ずる。このため、
リミッタの前段に特別な波形整形回路を必要とするとい
う欠点がある。また、波数カウンタが十分大きい場合に
は、ゲート時間を大きくとることによって、波数カウン
タによる平滑化により平均的な周波数を算出する対策も
考えられるが、それでは周波数の計測に時間がかかると
いう欠点がある。
【０００６】
【発明の目的】本発明は上述した従来の欠点を解決する
ためになされたものであり、その目的は被測定信号に雑
音、ジッタ等が重畳している場合でも簡単な構成で周波
数を正しく計測することのできる周波数測定回路を提供
することである。
ためになされたものであり、その目的は被測定信号に雑
音、ジッタ等が重畳している場合でも簡単な構成で周波
数を正しく計測することのできる周波数測定回路を提供
することである。
【０００７】
【発明の構成】本発明による周波数測定回路は、外部制
御入力により制御され、基準信号により駆動される数値
制御発振器と、この発振器の出力位相データを、被測定
信号の遷移タイミングでサンプルする手段と、このサン
プル出力を、互いに直交する２つの信号に変換する手段
と、この変換された２つの信号を夫々積算する手段と、
この積算出力から前記発振器の出力と前記被測定信号と
の位相誤差を算出する手段とを含み、この算出出力を前
記制御入力とすると共にこの算出出力により前記被測定
信号の周波数を得るようにしたことを特徴とする。
御入力により制御され、基準信号により駆動される数値
制御発振器と、この発振器の出力位相データを、被測定
信号の遷移タイミングでサンプルする手段と、このサン
プル出力を、互いに直交する２つの信号に変換する手段
と、この変換された２つの信号を夫々積算する手段と、
この積算出力から前記発振器の出力と前記被測定信号と
の位相誤差を算出する手段とを含み、この算出出力を前
記制御入力とすると共にこの算出出力により前記被測定
信号の周波数を得るようにしたことを特徴とする。
【０００８】
【実施例】次に、本発明について図面を参照して説明す
る。図１は本発明による周波数測定回路の一実施例の構
成を示すブロック図である。図において、本発明の一実
施例による周波数測定回路は、ゼロクロスコンパレータ
たるリミッタ１と、基準クロック信号発振器２及び加算
器３並びにＤ型フリップフロップ（以下、ＤFFと略す
る）４からなる数値制御発振器２０と、リミッタ１の出
力タイミングで発振器２０の出力をサンプリングするた
めのＤFF５とを含んで構成されている。
る。図１は本発明による周波数測定回路の一実施例の構
成を示すブロック図である。図において、本発明の一実
施例による周波数測定回路は、ゼロクロスコンパレータ
たるリミッタ１と、基準クロック信号発振器２及び加算
器３並びにＤ型フリップフロップ（以下、ＤFFと略す
る）４からなる数値制御発振器２０と、リミッタ１の出
力タイミングで発振器２０の出力をサンプリングするた
めのＤFF５とを含んで構成されている。
【０００９】また、本実施例の周波数測定回路は、ＤFF
５によるサンプル出力を、互いに直交する２つの信号に
変換するためのサイン変換器６及びコサイン変換器７
と、この変換後のデータの平均値を求めるための加算器
８及びＤFF１２からなる積算器３０並びに加算器９及び
ＤFF１３からなる積算器４０と、両積算器３０及び４０
の出力を逆変換するためのアークタンジェント演算器１
０と、ループフィルタ１１とを含んで構成されている。
５によるサンプル出力を、互いに直交する２つの信号に
変換するためのサイン変換器６及びコサイン変換器７
と、この変換後のデータの平均値を求めるための加算器
８及びＤFF１２からなる積算器３０並びに加算器９及び
ＤFF１３からなる積算器４０と、両積算器３０及び４０
の出力を逆変換するためのアークタンジェント演算器１
０と、ループフィルタ１１とを含んで構成されている。
【００１０】なお、各データは８ビット又は１６ビット
であるものとする。また、サイン変換器６及びコサイン
変換器７については、ＲＯＭ（Read Only Memory）を用
いたテーブルとして当業者が容易に実現できる。さらに
また、アークタンジェント演算器１０は、θ＝tan
-1（sin Ａ／cos Ｂ）により直交信号をもとの位相デー
タに逆変換するものであり、これもＲＯＭを用いたテー
ブルとして当業者が容易に実現できる。
であるものとする。また、サイン変換器６及びコサイン
変換器７については、ＲＯＭ（Read Only Memory）を用
いたテーブルとして当業者が容易に実現できる。さらに
また、アークタンジェント演算器１０は、θ＝tan
-1（sin Ａ／cos Ｂ）により直交信号をもとの位相デー
タに逆変換するものであり、これもＲＯＭを用いたテー
ブルとして当業者が容易に実現できる。
【００１１】本回路では、リミッタ１で検出した被測定
信号の変化点（遷移タイミング）により数値制御発振器
２０の出力位相データをサンプリングすることで、被測
定信号と数値制御発振器２０の発振出力との位相差を計
測している。ここで、被測定信号の信号対雑音電力比が
十分高くない場合、計測される位相差が雑音によってラ
ンダムに変動する。この計測位相の信号対雑音比を改善
するためにサイン及びコサインの直交信号に変換した
後、積算を行い信号対雑音比を改善して位相差を算出し
ている。また、これにより得られた位相誤差をゼロにす
るように位相同期ループが動作することによって数値制
御発振器２０の発振周波数は被測定信号の周波数に合致
する。すなわち、数値制御発振器２０を制御するループ
フィルタ１１の出力が被測定信号の周波数となり、この
周波数データは、位相同期ループの積分時間に無関係に
サンプルすることができるため、時々刻々の周波数を得
ることが可能となる。
信号の変化点（遷移タイミング）により数値制御発振器
２０の出力位相データをサンプリングすることで、被測
定信号と数値制御発振器２０の発振出力との位相差を計
測している。ここで、被測定信号の信号対雑音電力比が
十分高くない場合、計測される位相差が雑音によってラ
ンダムに変動する。この計測位相の信号対雑音比を改善
するためにサイン及びコサインの直交信号に変換した
後、積算を行い信号対雑音比を改善して位相差を算出し
ている。また、これにより得られた位相誤差をゼロにす
るように位相同期ループが動作することによって数値制
御発振器２０の発振周波数は被測定信号の周波数に合致
する。すなわち、数値制御発振器２０を制御するループ
フィルタ１１の出力が被測定信号の周波数となり、この
周波数データは、位相同期ループの積分時間に無関係に
サンプルすることができるため、時々刻々の周波数を得
ることが可能となる。
【００１２】次に、図１の回路の動作をより詳細に説明
する。回路に入力される被測定信号はリミッタ１を用い
て、振幅が一定化され１又は０の論理レベルに変換され
る。一方、基準クロック信号発振器２により駆動される
加算器３、ＤFF４の数値制御発振器２０はループフィル
タ１１により制御された制御周波数データにて動作し、
時々刻々の位相データをＤFF５に対して出力している。
ＤFF５に入力されるラッチタイミングは上記の被測定信
号の０から１への変化点であるので、ＤFF５によりサン
プルされる位相データは、被測定信号と数値制御発振器
２０の発振出力との位相差を示すことになる。
する。回路に入力される被測定信号はリミッタ１を用い
て、振幅が一定化され１又は０の論理レベルに変換され
る。一方、基準クロック信号発振器２により駆動される
加算器３、ＤFF４の数値制御発振器２０はループフィル
タ１１により制御された制御周波数データにて動作し、
時々刻々の位相データをＤFF５に対して出力している。
ＤFF５に入力されるラッチタイミングは上記の被測定信
号の０から１への変化点であるので、ＤFF５によりサン
プルされる位相データは、被測定信号と数値制御発振器
２０の発振出力との位相差を示すことになる。
【００１３】通常、基準クロック信号発振器２の発振周
波数は、被測定信号の周波数よりも高く、数値制御発振
器２０の発振周波数は、おおよそで被測定信号の周波数
に合わせて置く必要がある。
波数は、被測定信号の周波数よりも高く、数値制御発振
器２０の発振周波数は、おおよそで被測定信号の周波数
に合わせて置く必要がある。
【００１４】ＤFF５にサンプルされた位相差はサイン変
換器６、コサイン変換器７に入力され、直交信号に変換
される。この出力は信号対雑音比を改善する目的で積算
器３０，４０に夫々入力される。その積算結果をもと
に、アークタンジェント変換器１０で位相誤差か求めら
れ、その結果をループフィルタ１１に出力する。ループ
フィルタ１１の出力は周波数制御レベルとなっており、
数値制御発振器２０の制御量となり、ループが閉じられ
る。ループは位相誤差がゼロとなるように動作するた
め、被測定信号に追尾し、ループフィルタ１１出力が被
測定信号の周波数データとなる。この周波数データを用
いれば正しい周波数か得られることになる。
換器６、コサイン変換器７に入力され、直交信号に変換
される。この出力は信号対雑音比を改善する目的で積算
器３０，４０に夫々入力される。その積算結果をもと
に、アークタンジェント変換器１０で位相誤差か求めら
れ、その結果をループフィルタ１１に出力する。ループ
フィルタ１１の出力は周波数制御レベルとなっており、
数値制御発振器２０の制御量となり、ループが閉じられ
る。ループは位相誤差がゼロとなるように動作するた
め、被測定信号に追尾し、ループフィルタ１１出力が被
測定信号の周波数データとなる。この周波数データを用
いれば正しい周波数か得られることになる。
【００１５】なお、以上は、飛翔体の移動速度を算出す
る場合の周波数の計測について説明したが、その他の雑
音を含む信号の周波数を検出する場合に本測定回路が広
く利用できることは明らかである。
る場合の周波数の計測について説明したが、その他の雑
音を含む信号の周波数を検出する場合に本測定回路が広
く利用できることは明らかである。
【００１６】
【発明の効果】以上説明したように本発明は、被測定信
号の遷移タイミングで数値制御発振器の出力をサンプル
し、その後はディジタルデータとして処理して周波数デ
ータに変換することにより、特別な波形整形回路を必要
とせず、簡単な構成で正しく周波数を計測できるという
効果がある。
号の遷移タイミングで数値制御発振器の出力をサンプル
し、その後はディジタルデータとして処理して周波数デ
ータに変換することにより、特別な波形整形回路を必要
とせず、簡単な構成で正しく周波数を計測できるという
効果がある。
【図１】本発明の実施例による周波数測定回路の構成を
示すブロック図である。
示すブロック図である。
【図２】従来の周波数測定回路の構成を示すブロック図
である。
である。
１ リミッタ ６ サイン変換器 ７ コサイン変換器 １０ アークタンジェント演算器 １１ ループフィルタ ２０ 数値制御発振器 ３０，４０ 積算器
Claims (1)
- 【請求項１】 外部制御入力により制御され、基準信号
により駆動される数値制御発振器と、この発振器の出力
位相データを、被測定信号の遷移タイミングでサンプル
する手段と、このサンプル出力を、互いに直交する２つ
の信号に変換する手段と、この変換された２つの信号を
夫々積算する手段と、この積算出力から前記発振器の出
力と前記被測定信号との位相誤差を算出する手段とを含
み、この算出出力を前記制御入力とすると共にこの算出
出力により前記被測定信号の周波数を得るようにしたこ
とを特徴とする周波数測定回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3242656A JP2967622B2 (ja) | 1991-08-28 | 1991-08-28 | 周波数測定回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3242656A JP2967622B2 (ja) | 1991-08-28 | 1991-08-28 | 周波数測定回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0552882A true JPH0552882A (ja) | 1993-03-02 |
| JP2967622B2 JP2967622B2 (ja) | 1999-10-25 |
Family
ID=17092290
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3242656A Expired - Lifetime JP2967622B2 (ja) | 1991-08-28 | 1991-08-28 | 周波数測定回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2967622B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7385574B1 (en) | 1995-12-29 | 2008-06-10 | Cree, Inc. | True color flat panel display module |
| KR100839436B1 (ko) * | 2006-10-25 | 2008-06-19 | 명지대학교 산학협력단 | 코사인 필터와 사인 필터의 이득차를 이용한 주파수 측정방법 |
| US8267543B2 (en) | 2005-05-26 | 2012-09-18 | Lg Innotek Co., Ltd. | Backlight assembly having LEDs and side reflectors and display apparatus having the same |
| KR101538738B1 (ko) * | 2014-05-21 | 2015-07-27 | 와이피피 주식회사 | 삼단 이산 푸리에 변환을 이용한 주파수 측정 장치 및 방법 |
-
1991
- 1991-08-28 JP JP3242656A patent/JP2967622B2/ja not_active Expired - Lifetime
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7385574B1 (en) | 1995-12-29 | 2008-06-10 | Cree, Inc. | True color flat panel display module |
| US8766885B2 (en) | 1995-12-29 | 2014-07-01 | Cree, Inc. | True color flat panel display module |
| US8267543B2 (en) | 2005-05-26 | 2012-09-18 | Lg Innotek Co., Ltd. | Backlight assembly having LEDs and side reflectors and display apparatus having the same |
| US8480251B2 (en) | 2005-05-26 | 2013-07-09 | Lg Innotek Co., Ltd. | Backlight assembly having LEDs and side reflectors and display apparatus having the same |
| US8801219B2 (en) | 2005-05-26 | 2014-08-12 | Lg Innotek Co., Ltd. | Backlight assembly having LEDs and side reflectors and display apparatus having the same |
| KR100839436B1 (ko) * | 2006-10-25 | 2008-06-19 | 명지대학교 산학협력단 | 코사인 필터와 사인 필터의 이득차를 이용한 주파수 측정방법 |
| KR101538738B1 (ko) * | 2014-05-21 | 2015-07-27 | 와이피피 주식회사 | 삼단 이산 푸리에 변환을 이용한 주파수 측정 장치 및 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2967622B2 (ja) | 1999-10-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3956710A (en) | Phase locked loop lock detector and method | |
| US4715001A (en) | Extremely accurate automatic frequency control circuit and method therefor | |
| GB2217051A (en) | A servo system for a motor | |
| GB2113932A (en) | System for detecting mechanical movement | |
| JP3446031B2 (ja) | タイムインターバルカウンタ装置 | |
| JP2967622B2 (ja) | 周波数測定回路 | |
| JPS6128258A (ja) | Ｆｓｋ復調回路 | |
| US5198750A (en) | Extremely wide range frequency measurement method | |
| JPH07229910A (ja) | パルスカウンタ回路 | |
| US4816722A (en) | Digital phase-locked loop filter | |
| JP2600820B2 (ja) | 標本化周波数変換装置 | |
| JPH02298872A (ja) | 位相計測回路 | |
| JP2687349B2 (ja) | ディジタルｐｌｌ回路 | |
| US7468601B2 (en) | Direct phase and frequency demodulation | |
| JP2863161B2 (ja) | 位相同期クロック信号発生装置 | |
| JPS6310469B2 (ja) | ||
| JPH08313567A (ja) | 信号周期計測装置 | |
| JPH1062203A (ja) | 位置検出装置 | |
| JPS61157282A (ja) | モ−タ制御装置 | |
| JPH04355326A (ja) | 電気角出力機能付きロータリエンコーダ | |
| US3893030A (en) | Coincidence measuring circuit for indicating time intervals | |
| SU752425A1 (ru) | Преобразователь угла поворота вала в код | |
| JP3055360B2 (ja) | 流量計 | |
| US5438409A (en) | Readout for a ring laser angular rate sensor | |
| JPS61182579A (ja) | レゾルバ速度検出方式 |