KR20160046696A - 고해상도 아날로그-디지털 변환기를 포함하는 센서 장치 - Google Patents

고해상도 아날로그-디지털 변환기를 포함하는 센서 장치 Download PDF

Info

Publication number
KR20160046696A
KR20160046696A KR1020150007297A KR20150007297A KR20160046696A KR 20160046696 A KR20160046696 A KR 20160046696A KR 1020150007297 A KR1020150007297 A KR 1020150007297A KR 20150007297 A KR20150007297 A KR 20150007297A KR 20160046696 A KR20160046696 A KR 20160046696A
Authority
KR
South Korea
Prior art keywords
signal
capacitor
sensing
pulse
sensing signal
Prior art date
Application number
KR1020150007297A
Other languages
English (en)
Other versions
KR102028555B1 (ko
Inventor
박지만
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to US14/863,398 priority Critical patent/US9374101B2/en
Publication of KR20160046696A publication Critical patent/KR20160046696A/ko
Application granted granted Critical
Publication of KR102028555B1 publication Critical patent/KR102028555B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/25—Arrangements for measuring currents or voltages or for indicating presence or sign thereof using digital measurement techniques
    • G01R19/252—Arrangements for measuring currents or voltages or for indicating presence or sign thereof using digital measurement techniques using analogue/digital converters of the type with conversion of voltage or current into frequency and measuring of this frequency
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S505/00—Superconductor technology: apparatus, material, process
    • Y10S505/825—Apparatus per se, device per se, or process of making or operating same
    • Y10S505/842—Measuring and testing
    • Y10S505/843—Electrical

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

본 발명에 따른 센서 장치는, 클록 신호를 참조하여 주기적으로 스위칭되는 커패시터의 전압을 펄스 신호로 변환하여 제 1 센싱 신호로 제공하는 센서부, 그리고 상기 제 1 센싱 신호의 주기를 2n배(n은 정수) 증폭하고, 상기 클록 신호의 주기를 2n-1배 증폭하며, 상기 증폭된 클록 신호를 상기 증폭된 제 1 센싱 신호로부터 제거하여 상기 커패시터의 스위칭 시간이 제거된 제 2 센싱 신호를 생성하는 고해상도 아날로그-디지털 변환기를 포함한다.

Description

고해상도 아날로그-디지털 변환기를 포함하는 센서 장치{SENSOR DEVICE INCLUDING HIGH RESOLUTIONAL ANALOG TO DIGITAL CONVERTER}
본 발명은 센서에 관한 것으로, 더 상세하게는 센싱된 신호를 고해상도의 디지털 신호로 변환할 수 있는 아날로그-디지털 변환기를 포함하는 센서 장치에 관한 것이다.
아날로그-디지털 변환기(ADC)란 아날로그 신호를 디지털 신호로 변환하는 장치 또는 회로이다. 아날로그-디지털 변환기(ADC)는 아날로그 종단(Analog Front End)에서 출력되는 아날로그 신호를 양자화하여 디지털 데이터로 변환할 수 있다. 따라서, 아날로그-디지털 변환기(ADC)는 이동 통신의 단말이나 기지국, 디지털 카메라, 반도체 장치, 센서 등에 폭넓게 사용되고 있다.
일반적으로 아날로그-디지털 변환기(ADC)로는 연산 증폭기(OP-AMP)를 사용하는 이중 적분형 ADC나, 연속 근접 레지스터(Successive Approximation Register: 이하, SAR) ADC 등이 사용되어 왔다. 이들 아날로그-디지털 변환기(ADC)가 반도체 칩으로 구현되기 위해서는, 연산 증폭기나 복수의 커패시터 소자들을 사용해야 한다. 따라서, 상대적으로 사이즈가 증가하게 되고, 소모 전력의 증가도 불가피하게 된다. 따라서, 모바일 장치나 사물 인터넷(IoT) 등의 저전력, 경박 단소화를 요구하는 시스템이나 장치에 적용하기에는 여전히 문제가 많다.
본 발명의 목적은 소모 전력을 저감할 수 있는 아날로그-디지털 변환기 및 그것을 포함하는 센서 장치를 제공하는데 있다.
본 발명의 다른 목적은 고해상도의 아날로그-디지털 변환기 및 그것을 포함하는 센서 장치를 제공하는데 있다.
본 발명의 또다른 목적은 칩면적의 소모를 최소화할 수 있는 아날로그-디지털 변환기 및 그것을 포함하는 센서 장치를 제공하는 데 있다.
상기 목적을 달성하기 위한 본 발명에 따른 센서 장치는, 클록 신호를 참조하여 주기적으로 스위칭되는 커패시터의 전압을 펄스 신호로 변환하여 제 1 센싱 신호로 제공하는 센서부, 그리고 상기 제 1 센싱 신호의 주기를 2n배(n은 정수) 증폭하고, 상기 클록 신호의 주기를 2n-1배 증폭하며, 상기 증폭된 클록 신호를 상기 증폭된 제 1 센싱 신호로부터 제거하여 상기 커패시터의 스위칭 시간이 제거된 제 2 센싱 신호를 생성하는 고해상도 아날로그-디지털 변환기를 포함한다.
상기 목적을 달성하기 위한 본 발명의 다른 실시 예에 따른 클록 신호를 참조하여 제 1 커패시터를 주기적으로 충전 및 방전하고, 상기 제 1 커패시터의 전압을 펄스 신호로 변환하여 제 1 센싱 신호로 제공하는 제 1 센서부, 상기 클록 신호를 참조하여 제 2 커패시터를 주기적으로 충전 및 방전하고, 상기 제 2 커패시터의 전압을 펄스 신호로 변환하여 제 2 센싱 신호로 출력하는 제 2 센서부, 상기 제 1 센싱 신호의 펄스폭을 특정 배수로 증폭하는 제 1 고해상도 아날로그-디지털 변환기, 상기 제 2 센싱 신호의 펄스폭을 상기 특정 배수로 증폭하는 제 2 고해상도 아날로그-디지털 변환기, 상기 제 1 고해상도 아날로그-디지털 변환기의 출력을 제 1 센싱 데이터로 변환하는 제 1 카운터, 상기 제 2 고해상도 아날로그-디지털 변환기의 출력을 제 2 센싱 데이터로 변환하는 제 2 카운터, 그리고 상기 제 1 센싱 데이터와 상기 제 2 센싱 데이터의 공통 모드 데이터를 제거하는 뺄셈기를 포함한다.
상기 목적을 달성하기 위한 본 발명의 센서 장치는 클록 신호를 참조하여 커패시터를 주기적으로 충전 및 방전하고, 상기 커패시터의 전압을 펄스 신호로 변환하여 제 1 센싱 신호로 제공하는 센서부, 그리고 상기 제 1 센싱 신호의 펄스폭을 타깃 배수로 증폭하고, 상기 클록 신호의 펄스폭을 상기 타깃 배수의 반배 증폭하며, 상기 타깃 배수로 증폭된 제 1 센싱 신호로부터 상기 타깃 배수의 반배만큼 증폭된 클록 신호의 펄스 폭만큼 제거하여 상기 커패시터 전압의 방전 시간에 대응하는 성분을 제거하여 제 2 센싱 신호로 출력하는 고해상도 아날로그-디지털 변환 기능을 수행하는 마이크로 컨트롤 유닛을 포함한다.
본 발명의 실시 예에 따르면, 소모 전력을 저감할 수 있는 아날로그-디지털 변환기 및 그것을 포함하는 센서 장치를 구현할 수 있다. 본 발명의 실시 예에 따르면, 고해상도의 아날로그-디지털 변환기 및 그것을 포함하는 센서 장치를 제공할 수 있다. 본 발명의 실시 예에 따르면 칩면적의 소모를 최소화할 수 있는 아날로그-디지털 변환기 및 그것을 포함하는 센서 장치를 제공할 수 있다.
따라서, 모바일 장치나 사물 인터넷(IoT)과 같은 저전력 요구가 절실한 분야에서 고성능의 아날로그-디지털 변환기 및 센서 장치를 저가로 제공할 수 있다.
도 1은 본 발명의 실시 예에 따른 센서 장치를 개략적으로 보여주는 블록도이다.
도 2는 본 발명의 제 1 실시 예에 따라 도 1의 센서 장치를 구체적으로 보여주는 블록도이다.
도 3은 도 2의 고해상도 ADC(200)의 동작을 보여주는 타이밍도이다.
도 4는 본 발명의 제 2 실시 예에 따른 센서 장치(300)의 다른 실시 예를 보여주는 블록도이다.
도 5는 본 발명의 제 3 실시 예에 따른 센서 장치(400)를 보여주는 블록도이다.
도 6은 본 발명의 제 4 실시 예에 따른 센서 장치(500)를 보여주는 블록도이다.
도 7은 도 5 또는 도 6의 MCU(420, 520)에서 동작하는 ADC 알고리즘의 동작 방법을 간략히 보여주는 순서도이다.
도 8은 본 발명의 제 5 실시 예에 따른 센서 장치(600)를 보여주는 블록도이다.
도 9는 본 발명의 제 6 실시 예에 따른 센서 장치(700)를 보여주는 블록도이다.
도 10a, 10b, 10c, 10d, 10e는 도 8 또는 도 9의 버퍼(718)의 구성을 보여주는 회로도들이다.
도 11a 내지 도 11c는 복수의 채널을 갖는 센서 장치를 보여주는 블록도이다.
도 12a 및 도 12b는 본 발명의 일 실시 예에 따른 차동 아날로그-디지털 변환기(1000)를 보여주는 블록도들이다.
도 13a 및 도 13b는 다른 실시 예에 따른 차동 센서 장치(2000)를 보여주는 블록도이다.
도 14는 도 12a의 차동 아날로그-디지털 변환기(1000a)의 동작을 예시적으로 보여주는 타이밍도이다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 실시 예를 첨부된 도면을 참조하여 설명하기로 한다. 동일한 구성 요소들은 동일한 참조번호를 이용하여 인용될 것이다. 유사한 구성 요소들은 유사한 참조번호들을 이용하여 인용될 것이다. 아래에서 설명될 본 발명에 따른 아날로그-디저털 변환기와, 그것에 의해 수행되는 동작은 예를 들어 설명한 것에 불과하며, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 변화 및 변경이 가능하다.
도 1은 본 발명의 실시 예에 따른 센서 장치를 보여주는 블록도이다. 도 1을 참조하면, 센서 장치(100)는 센서부(110)와 고해상도 ADC(120)를 포함한다.
센서부(110)는 온도나 습도, 또는 광량의 변화에 따라 가변하는 저항(R)이나 용량(C)의 변화를 감지하여 전기적 신호로 변환한다. 센서부(110)는 변환된 전기적 신호를 펄스 폭의 크기로 출력하는 전류 모드 램프 적분기(Current mode ramp integrator)일 수 있다. 특히, 센서부(110)는 주기적으로 충전-방전되는 용량(C) 전압의 크기를 센싱하여 펄스 폭에 센싱 정보를 담아서 제 1 센싱 신호(SP1)로 출력한다. 이 때, 용량(C)의 충전-방전을 위한 스위칭 시간이 제 1 센싱 신호(SP1)에 불가피하게 포함될 수 있다.
센서부(110)의 구성이나 기능은 여기에 국한되지 않음은 잘 이해될 것이다. 즉, 센서부(110)는 다양한 물리, 화학적 변화를 센싱하고, 센싱된 정보를 펄스 폭으로 제공하는 임의의 센서들을 포함할 수 있다.
고해상도 ADC(120)는 제 1 센싱 신호(SP1)를 증폭하고, 증폭된 제 1 센싱 신호(SP1)로부터 센서부(110)의 구조상 불가피하게 포함되는 스위칭 시간의 증폭분을 제거할 수 있다. 따라서, 본 발명의 고해상도 ADC(120)는 고해상도로 증폭된 제 1 센싱 신호(SP1)로부터 잡음으로 작용하는 스위칭 시간에 대응하는 신호 성분을 제거할 수 있다. 따라서, 고해상도 ADC(120)는 높은 정확도 및 고해상도의 신호 변환이 가능하다. 이러한 기능을 구비하기 위하여, 고해상도 ADC(120)는 펄스 분주기(121), 클록 분주기(123), 그리고 펄스 뺄셈기(125)를 포함할 수 있다.
펄스 분주기(121)는 펄스 신호인 제 1 센싱 신호(SP1)를 2n배 분주(Divide)한다. 여기서, 분주(Divide)는 펄스 신호의 주파수를 나눈다는 의미이다. 따라서, 펄스를 2n배 분주(Divide)한다는 것은 펄스의 주기를 2n배 증가시키는 것을 의미한다. 펄스의 주기의 증가는 결국 펄스 신호의 펄스 폭이 증가하는 증폭(Amplify)의 의미를 가지게 된다. 따라서, 이후로 펄스를 분주한다는 의미는 펄스 신호를 증폭한다는 의미로 이해되어야 할 것이다.
펄스 분주기(121)는 클록 신호를 참조하여 제 1 센싱 신호(SP1)의 펄스 주기를 2n배 증폭하여 펄스 분주 신호(SP2n)를 생성한다. 예를 들면, 제 1 센싱 신호(SP1)의 펄스 주기가 (TP1+TSW)인 경우, 펄스 분주기(121)는 펄스 폭을 증폭하여 2n(TP1+TSW)으로 펄스 폭을 증폭한다. 여기서, 충전 시간(TP1)은 센서부(110)의 용량(C, 미도시)이 충전되는 시간을 의미한다. 따라서, 충전 시간(TP1)에는 센서부(110)가 감지하는 센싱 정보가 포함된다. 그리고 스위칭 시간(TSW)은 센서부(110)의 용량(C)이 방전되는 시간을 의미한다.
클록 분주기(123)는 펄스 분주기(121)보다 2-1배로 클록 신호(CLK)의 주기를 증폭시킨다. 펄스 분주기(121)에 의해서 증폭된 펄스 신호에는 센서부(110)의 스위칭 시간(TSW)에 해당하는 펄스 성분이 포함된다. 그리고 이러한 스위칭 시간(TSW)에 해당하는 성분도 펄스 분주기(121)에 의해서 증폭될 것이다. 스위칭 시간(TSW)의 주기는 결국 클록 신호(CLK)에 따라 결정된다. 그리고 증폭된 스위칭 시간 2n(TSW)은 클록 신호(CLK)를 2n-1배로 증폭한 신호의 펄스 폭과 동일하게 된다. 이러한 관계는 후술하는 타이밍도를 통해서 상세히 설명될 것이다.
펄스 뺄셈기(125)는 클록 분주기(121)에 의해서 펄스 폭이 2n(TP1+TSW)로 증폭된 펄스 분주 신호(SP2n)로부터 2n(TSW)에 대응하는 스위칭 시간을 제거한다. 즉, 펄스 뺄셈기(125)는 증폭된 펄스 분주 신호(SP2n)로부터 센싱 정보를 포함하지 않는 클록 신호 성분을 제거할 것이다. 그리고 그 결과로 펄스 뺄셈기(125)는 스위칭 시간 성분이 제거되어 순수한 센싱 성분만을 포함하는 제 2 센싱 신호(SP_OUT)를 출력할 수 있다.
이상에서 설명된 구성과 기능은 본 발명의 기술적 특징을 설명하기 위하여 간략화하여 도시되었다. 고해상도 ADC(120)에 제공되는 클록 신호(CLK)와 센서부(110)에 제공되는 스위칭 신호는 도시되지 않았으나, 후술하는 구체적인 실시 예들에서는 이들 신호들의 동작이 상세히 설명될 것이다.
도 2는 본 발명의 제 1 실시 예에 따른 도 1의 센서 장치를 좀더 구체적으로 보여주는 블록도이다. 도 2를 참조하면, 센서 장치(200)는 센서부(210)와 고해상도 ADC(220)를 포함한다.
센서부(210)는 전류 소스(212), 센싱 커패시터(214), 스위치(216), 그리고 비교기(218)를 포함할 수 있다. 전류 소스(212)는 센싱 커패시터(214)를 충전하기 위하여 일정한 레벨의 충전 전류(Is)를 제공할 수 있다. 센싱 커패시터(214)는 충전 전류(Is)에 의해서 충전될 수 있다. 그리고 센싱 커패시터(214)는 스위치(216)에 의해서 방전될 수 있다. 센싱 커패시터(214)는 가변 용량으로 제공될 것이다. 즉, 물리, 화학적 변화에 따라 용량의 크기가 가변되는 구조로 센싱 커패시터(214)가 제공될 수 있다.
스위치(216)는 스위치 제어 신호(SWCNTL)에 응답하여 센싱 커패시터(214)를 방전시킨다. 즉, 센싱 커패시터(214)의 충전에 따른 커패시터 전압(Vc)의 패턴의 변화가 센싱 결과로 출력되는데, 스위치(216)는 주기적인 센싱 커패시터(214)를 방전시켜 커패시터 전압(Vc)을 초기화시킬 것이다. 비교기(218)는 주기적으로 충방전에 의해서 출력되는 커패시터 전압(Vc)과 기준 전압(Vref)을 비교한다. 커패시터 전압(Vc)은 비교기(218)의 음입력단(-)으로, 기준 전압(Vref)은 비교기(128)의 양입력단(+)으로 제공될 것이다. 그리고 비교기(218)는 비교 결과를 제 1 센싱 신호(SP1)로 출력한다.
상술한 구성 및 기능에 의해서 센서부(210)는 전류 모드 램프 적분기(Current mode ramp integrator) 형태로 구성될 수 있다. 즉, 일정 크기의 전류(Is)에 의해서 센싱 커패시터(214)가 충전되고, 스위치(216)에 의해서 방전된다. 그리고 커패시터 전압(Vc)의 상승과 방전 패턴은 센싱 커패시터(214)의 용량 변화에 따라 변화하게 되고, 이러한 센싱 결과는 제 1 센싱 신호(SP1)의 펄스 폭으로 출력될 것이다.
고해상도 ADC(220)는 시작 신호(Start)와 클록 신호(CLK)를 이용하여 센서부(210)를 제어하기 위한 스위치 제어 신호(SWCNTL)를 생성한다. 고해상도 ADC(220)는 센서부(210)의 센싱 결과로 출력되는 제 1 센싱 신호(SP1)를 증폭한다. 그리고 고해상도 ADC(220)는 증폭된 펄스 신호로부터 스위치(216)에 의해서 발생하는 스위칭 구간에 해당되는 펄스 부분을 제거한다. 이러한 동작을 위해서 고해상도 ADC(220)는 펄스 분주기(221), 제 1 낸드 게이트(222), 클록 분주기(223), 인버터(224), RS 플립플롭(225), 카운터(226), D 플립플롭(227), 그리고 제 2 낸드 게이트(228)를 포함할 수 있다.
펄스 분주기(221)는 제 1 센싱 신호(SP1)를 타깃 해상도(예를 들면, 2n배)의 주기를 갖도록 분주한다. 즉, 펄스 분주기(221)에 의해서 제 1 센싱 신호(SP1)의 펄스폭은 2n배 증폭하게 될 것이다. 즉, 펄스 분주기(221)에 의해서 제 1 센싱 신호(SP1)의 주기가 2n배 증가된 펄스 분주 신호(SP2n)로 출력된다. 제 1 센싱 신호(SP1)에는 센서부(210)에 의해서 센싱된 센싱 신호 성분과 센서부(210)를 구동하기 위한 스위칭 신호 성분이 모두 포함된다. 결국, 펄스 분주기(221)에 의해서 제 1 센싱 신호(SP1)가 증폭되면, 센싱 신호 성분과 스위칭 신호 성분이 모두 증폭될 것이다.
제 1 낸드 게이트(222)는 펄스 분주기(221)로부터 제공되는 펄스 분주 신호(SP2n)와 클록 신호(CLK)에 대해서 논리곱 연산(AND)을 수행한다. 그리고 제 1 낸드 게이트(222)는 연산 결과로 제공되는 제 1 클록 펄스(CP1)를 클록 분주기(223)로 전달할 것이다. 제 1 낸드 게이트(222)의 출력인 제 1 클록 펄스(CP1)에는 펄스 분주 신호(SP2n)의 하이 구간에 포함되는 클록 신호(CLK)를 포함한다. 제 1 낸드 게이트(222)의 출력 신호인 제 1 클록 펄스(CP1)에는 펄스 분주 신호(SP2n)의 로우 구간에 대응하는 클록 신호(CLK)는 제거된다.
클록 분주기(223)는 제 1 낸드 게이트(222)로부터 제공되는 제 1 클록 펄스(CP1)를 2n-1 배 증폭한다. 즉, 클록 분주기(223)에 의해서 제 1 낸드 게이트(222)의 출력 신호인 제 1 클록 펄스(CP1)의 펄스폭은 2n-1 배 증가하게 될 것이다. 클록 분주기(223)에 의해서 클록 신호가 2n-1배 증폭된다. 결국, 클록 분주기(223)는 클록 신호(CLK)를 증폭한 클록 분주 신호(CP2n-1)를 출력할 것이다. 인버터(224)는 펄스 분주기(221)로부터 제공되는 펄스 분주 신호(SP2n)를 반전시킨다.
RS 플립플롭(225)은 반전된 펄스 분주 신호(SP2n)를 리셋 입력단(R)으로, 그리고 클록 분주 신호(CP2n-1)를 셋 입력단(S)으로 제공받는다. RS 플립플롭(225)은 리셋 입력단(R)의 상태와 셋 입력단(S)의 상태, 그리고 이전의 출력 상태 Q(t-1)에 따라 현재의 출력 상태 Q(t)가 결정된다. RS 플립플롭(225)에 의해서 펄스 분주 신호(SP2n)에 포함되는 스위칭 시간(2nTSW)을 제거할 수 있다. 왜냐하면, 펄스 분주 신호(SP2n)에 포함되는 스위칭 시간(2nTSW)은 클록 분주 신호(CP2n-1)의 반주기에 대응하기 때문이다. RS 플립플롭(225)에 의해서 제 1 분주 신호(CP2n)에서 스위칭 시간(2nTSW)의 영향이 제거된 제 2 센싱 신호(SP_OUT)가 출력된다. 여기서, RS 플립플롭(225)은 펄스 분주 신호(SP2n)로부터 클록 분주 신호(CP2n-1)의 반주기에 대응하는 펄스폭을 제거하기 위한 어떠한 구성이어도 무방하다. 예를 들면, RS 플립플롭(225)은 클록에 동기되지 않는 조합 회로로 구성되는 RS 래치(RS Latch)로 구성될 수도 있음은 이 분야의 당업자들에게는 잘 이해될 것이다.
카운터(226)는 순수한 센싱 성분만을 포함하는 펄스폭 증폭된 제 2 센싱 신호(SP_OUT)의 펄스 길이를 카운트하여 이진 데이터(Data)열로 출력할 수 있다. 카운터(226)의 펄스 카운트 동작은 기본적으로 제공되는 클록 신호(CLK)를 기초로 수행된다.
D 플립플롭(227)은 제 1 센싱 신호(SP1)를 클록 신호(CLK)에 동기하여 반전시킨다. 반전된 제 1 센싱 신호(SP1)는 제 2 낸드 게이트(228)에 시작 신호(Start)와 함께 입력된다. 결국, 센서부(210)의 스위치(216)는 반전되어 피드백되는 제 1 센싱 신호(SP1)에 의해서 제어될 것이다. 하지만, 제 1 센싱 신호(SP1)에는 스위칭 시간이 포함되어 있어 피드백 이후에도 스위칭 시간의 영향은 사라지지 않을 것이다.
이상에서는 본 발명의 센서 장치(200)는 센서부(210)에서 출력되는 제 1 센싱 신호(SP1)를 증폭하고, 증폭된 펄스 신호에 포함되는 불필요한 스위칭 성분을 제거하여 제 2 센싱 신호(SP_OUT)로 출력한다. 제 2 센싱 신호(SP_OUT)를 카운트하면 제 1 센싱 신호(SP1)에서 순수한 센싱 성분만이 디지털 데이터로 생성될 수 있다.
도 3은 도 2의 센서 장치(200)의 동작을 보여주는 타이밍도이다. 도 3을 참조하면, 고해상도 ADC(220)는 센서부(210)에서 출력되는 제 1 센싱 신호(SP1)를 증폭하고, 증폭된 제 1 센싱 신호(SP1)에 포함되는 불필요한 스위칭 성분을 제거하여 제 2 센싱 신호(SP_OUT)로 출력한다. 제 2 센싱 신호(SP_OUT)를 카운트하면 제 1 센싱 신호(SP1)의 센싱 성분만이 순수하게 디지털 데이터(Data)로 출력될 수 있다.
먼저, 센서부(210)에서 소스 전류(Is)에 의해 센싱 커패시터(214)가 주기적으로 충전 및 방전될 것이다. T0 시점에서, 시작 신호(Start)가 활성화된다. 스위치 제어 신호(SWCNTL)가 로우 레벨(Low)로 출력되는 구간(T0~T1)에서 센싱 커패시터(214)는 충전된다. 따라서, 커패시터 전압(Vc)은 설정된 기울기로 상승하게 될 것이다. 이 구간(T0~T1)에서, 커패시터 전압(Vc)은 기준 전압(Vref)보다 낮기 때문에 비교기(218)의 출력인 제 1 센싱 신호(SP1)의 레벨은 로직 하이(High)를 유지할 것이다. 반면, T1 시점에서 커패시터 전압(Vc)의 레벨이 기준 전압(Vref)에 도달하게 된다. 그러면, 비교기(218)는 로직 로우(Low) 레벨의 제 1 센싱 신호(SP1)를 출력할 것이다. 제 1 센싱 신호(SP1)의 로직 로우 구간은 클록 신호의 한 주기에 대응한다. 즉, 제 1 센싱 신호(SP1)의 반전된 신호가 스위치 제어 신호(SWCNTL)로 제공되기 때문에, 구간(T1~T2)에서 스위치(216)가 턴온되고, 센싱 커패시터(214)는 방전될 것이다. 클록 신호의 한 주기가 경과하면, 즉, T2 시점에서 스위치 제어 신호(SWCNTL)는 다시 로우 레벨(Low)로 하강한다. 그러면, 센싱 커패시터(214)의 충전이 시작될 것이다. 센서부(210)의 동작은 이러한 스위치 제어 신호(SWCNTL)에 의해서 충전-방전을 주기적으로 반복하게 될 것이다. 그리고 물리, 화학적 환경의 변화에 의해서 센싱 커패시터(214)의 용량이 변화하면, 이러한 주기에 영향을 미치게 되고, 이러한 영향은 제 1 센싱 신호(SP1)의 펄스폭에 반영될 것이다.
고해상도 ADC(220)는 제 1 센싱 신호(SP1)를 증폭시킨다. 즉, 펄스 분주기(221)은 제 1 센싱 신호(SP1)의 주기를 복수의 플립플롭을 사용하여 타깃 배수(2n)로 확장한다. 제 1 센싱 신호(SP1)에는 센싱 커패시터(214)의 충전 구간에 대응하는 센싱 시간(TP1)과 센싱 시간과는 관계없는 스위칭 시간(TSW)이 모두 포함된다. 따라서, 펄스 분주기(221)에 의해서 펄스폭이 증폭되면 센싱 시간(TP1)과 스위칭 시간(TSW)이 모두 증폭될 것이다. 펄스 분주기(221)에 의해서, 제 1 센싱 신호(SP1)는 타깃 배수(2n)만큼 주기가 증폭된 펄스 분주 신호(SP2n)로 변환된다.
펄스 분주 신호(SP2n)가 복수의 플립플롭을 사용해서 생성되는 경우, 입력되는 제 1 센싱 신호(SP1)에 대해서 각각의 스테이지 별로 2 배(SP21) 분주, 4 배(SP22) 분주, 8 배(SP23) 분주, …, 2n 배(SP2n) 분주 과정을 거치게 될 것이다. 이 경우, 각각의 스테이지에서 센싱 시간(TP1)의 증폭과 더불어 스위칭 시간(TSW)도 동일한 비율로 증폭될 것이다.
이러한 펄스폭의 증폭은 클록 분주기(223)에 의해서도 동일하게 수행된다. 하지만, 클록 분주기(223)는 펄스 분주 신호(SP2n)의 하이 레벨에 대응하는 구간에서 클록 신호(CLK)를 2n-1배 증폭한다. 클록 분주기(223)에 의해서 증폭된 클록 분주 신호(CP2n-1)는 도시된 형태로 펄스 분주 신호(SP2n)의 하이 구간에 출력된다. 여기서, 분주 배수를 나타내는 n은 10으로 가정하기로 한다.
제 2 센싱 신호(SP_OUT)을 생성하기 위한 RS 플립플롭의(225)의 리셋 입력단(R)에는 반전된 펄스 분주 신호(/SP2n)가 전달된다. 그리고 RS 플립플롭의(225)의 셋 입력단(S)에는 클록 분주 신호(CP2n-1)가 제공될 것이다.
T3 시점을 참조하면, T3 시점 이전에는 리셋 입력단(R)의 상태는 논리 '1', 셋 입력단(S)은 논리 '0', 출력단(Q)은 논리 '0'을 유지할 것이다. 그러나, T3 시점에서, 반전된 펄스 분주 신호(/SP2n)가 논리 '0'으로 천이하고, 클록 분주 신호(CP2n-1)는 논리 '0'을 유지함에 따라 출력단(Q)은 논리 '0'을 유지한다. 따라서, 제 2 센싱 신호(SP_OUT)는 논리 '0'을 유지할 것이다.
T4 시점에서, RS 플립플롭의(225)의 리셋 입력단(R)의 상태는 논리 '0'을 유지하고, 셋 입력단(S)은 논리 '1'로 천이한다. 따라서, T4 시점에서는 출력단(Q)은 논리 '1'로 천이한다. 따라서, 제 2 센싱 신호(SP_OUT)는 논리 '1'로 천이할 것이다.
T5 시점에서, RS 플립플롭의(225)의 리셋 입력단(R)의 상태는 논리 '0'을 유지하고, 셋 입력단(S)은 논리 '0'으로 천이한다. 따라서, T5 시점에서는 출력단( Q)은 논리 '1'을 유지한다. 따라서, 제 2 센싱 신호(SP_OUT)는 논리 '1'로 유지할 것이다. 이러한 제 2 센싱 신호(SP_OUT)의 논리 '1'의 상태는 리셋 입력단(R)이 논리 '1'로 천이하는 T8 시점까지 유지된다.
결과적으로 RS 플립플롭의(225)에 의해서 펄스 분주 신호(SP2n)에 포함된 스위칭 시간은 제거될 수 있음이 설명되었다. 클록 분주 신호(CP2n-1)를 통해서 펄스폭 증폭된 스위칭 구간(TSW2n-1)의 성분이 펄스 분주 신호(SP2n)로부터 제거되었다.
도 4는 본 발명의 제 2 실시 예에 따른 센서 장치(300)를 보여주는 블록도이다. 도 5를 참조하면, 센서 장치(300)는 센서부(310)와 MCU(320, Micro Controller Unit), 그리고 ADC 알고리즘(335)을 구비하는 메모리(330)를 포함할 수 있다.
센서부(310)는 도 2에 도시된 센서부(210)와 실질적으로 동일하다. 즉, 전류 소스(312)로부터 제공되는 일정 크기의 충전 전류(IS)에 의해서 센서 커패시터(314)가 충전된다. 그리고 센서 커패시터(314)에 충전된 전하는 스위치 제어 신호(SWCNTL)에 의해서 제어되는 스위치(316)에 의해서 주기적으로 방전될 것이다. 센서 커패시터(314)의 주기적인 충방전에 의해서 형성된 커패시터 전압(Vc)은 비교기(318)에 의해서 기준 전압(Vref)와 비교되고, 펄스 형태의 신호인 제 1 센싱 신호(SP1)로 출력될 것이다. 펄스 형태의 제 1 센싱 신호(SP1)는 MCU(320)로 제공된다.
MCU(320)는 센서부(310)에서 제공되는 제 1 센싱 신호(SP1)를 디지털 데이터(Data)로 변환한다. MCU(320)는 클록 신호(CLK)의 주기를 참조하여 센서부(320)의 충방전을 제어하기 위한 스위치 제어 신호(SWCNTL)를 생성할 수 있다. MCU(320)는 도 2에서 설명된 고해상도 ADC(220)의 기능을 수행한다. 즉, MCU(320)는 제 1 센싱 신호(SP1)의 펄스폭을 타깃 배수(2n)만큼 증폭하여 펄스 분주 신호(SP2n)를 생성한다. 그리고 MCU(320)는 클록 신호(CLK)의 펄스폭을 2n-1배 증폭하여 클록 분주 신호(CP2n-1)를 생성한다. MCU(320)는 이러한 펄스 분주 신호(SP2n)로부터 클록 분주 신호(CP2n-1)를 제거하여 스위칭 성분을 제거할 수 있다.
즉, MCU(320)는 도 2에서 설명된 고해상도 ADC(220)의 제반 구성들에 대응하는 알고리즘을 구동할 수 있다. 이러한 알고리즘은 MCU(320)의 내부에 구비되는 임베디드 메모리를 통해서 제공될 수도 있다. 또는, 도 2에서 설명된 고해상도 ADC(220)의 기능을 수행하기 위한 ADC 알고리즘(335)은 MCU(320)의 외부에 연결되는 메모리(330)로부터 제공될 수도 있을 것이다.
도 5는 제 3 실시 예에 따른 센서 장치(400)를 보여주는 블록도이다. 도 5를 참조하면, 센서 장치(400)는 가변 저항을 포함하는 센서부(410)와 고해상도 ADC(420)를 포함한다.
센서부(410)는 전류 소스들(412, 413), 충전 커패시터(414), 스위치(416), 비교기(418), 그리고 저항 센서(Rvar)를 포함할 수 있다. 제 1 전류 소스(412)는 충전 커패시터(414)를 충전하기 위한 용도로 제공된다. 제 2 전류 소스(413)는 가변 저항(Rvar)에 흐르는 일정한 크기의 전류(IS2)를 제공한다. 따라서, 물리적, 화학적 센싱에 의해서 가변 저항(Rvar)의 크기가 변화하면, 전류(IS2)의 크기가 일정하게 유지됨에 따라 기준 전압(Vref)이 변화한다. 기준 전압(Vref)의 변화가 결국에는 센싱되는 것이다. 여기서, 전류 소스들(412, 413) 각각이 제공하는 전류의 크기들(IS1, IS2)은 바람직하게는 동일하게 제공될 수 있다. 하지만, 전류의 크기들(IS1, IS2)은 필요에 따라 다른 값을 가질 수도 있음은 잘 이해될 것이다.
충전 커패시터(414)는 도 2의 센싱 커패시터(214)와는 달리 고정된 크기의 용량을 제공한다. 충전 커패시터(414)는 제 1 전류 소스(IS1)에 의해서 충전될 수 있다. 그리고 충전 커패시터(414)에 충전된 전하들은 스위치(416)에 의해서 방전될 것이다. 충전 커패시터(414)의 용량에 따라 충전 시간의 길이가 설정될 수 있다.
스위치(416)는 스위치 제어 신호(SWCNTL)에 응답하여 충전 커패시터(414)를 방전시킨다. 즉, 충전 커패시터(414)의 충전에 따른 커패시터 전압(Vc)이 생성되고, 스위치(416)는 주기적으로 충전 커패시터(414)를 방전시켜 커패시터 전압(Vc)을 초기화시킬 것이다. 비교기(418)는 충전 커패시터(414)의 주기적으로 충전-방전에 의해서 출력되는 커패시터 전압(Vc)과 기준 전압(Vref)을 비교한다. 커패시터 전압(Vc)은 비교기(418)의 음입력단(-)으로, 기준 전압(Vref)은 비교기(418)의 양입력단(+)으로 제공될 것이다. 그리고 비교기(418)는 비교 결과를 제 1 센싱 신호(SP1)로 출력한다.
상술한 구성 및 기능에 의해서 센서부(410)는 전류 모드 램프 적분기(Current mode ramp integrator) 형태로 구성될 수 있다. 즉, 일정 크기의 전류(IS1)에 의해서 충전 커패시터(414)가 충전되고, 스위치(416)에 의해서 방전된다. 그리고 커패시터 전압(Vc)의 상승과 방전 패턴은 가변 저항(Rvar)의 크기 변화로 야기되는 기준 전압(Vref)의 변화에 따라 변화하게 된다. 이러한 센싱 결과는 제 1 센싱 신호(SP1)의 펄스 폭으로 출력될 것이다.
고해상도 ADC(420)는 실질적으로 도 2의 고해상도 ADC(220)와 동일하게 제공될 수 있다. 고해상도 ADC(420)는 시작 신호(Start)와 클록 신호(CLK)를 이용하여 센서부(410)를 제어하기 위한 스위치 제어 신호(SWCNTL)를 생성한다. 고해상도 ADC(420)는 센서부(410)의 센싱 결과로 출력되는 제 1 센싱 신호(SP1)를 증폭한다. 그리고 고해상도 ADC(420)는 증폭된 펄스 신호로부터 스위치(416)에 의해서 발생하는 스위칭 구간에 해당되는 펄스 부분을 제거한다. 이러한 동작을 위해서 고해상도 ADC(420)는 펄스 분주기(421), 제 1 낸드 게이트(422), 클록 분주기(423), 인버터(424), RS 플립플롭(425), 카운터(426), D 플립플롭(427), 그리고 제 2 낸드 게이트(428)를 포함할 수 있다.
펄스 분주기(421)는 제 1 센싱 신호(SP1)를 타깃 해상도(예를 들면, 2n배)의 펄스폭을 갖도록 분주(Divide)한다. 펄스 분주기(421)에 의해서 제 1 센싱 신호(SP1)의 펄스폭은 2n 배 증가하게 될 것이다. 즉, 펄스 분주기(421)에 의해서 제 1 센싱 신호(SP1)는 2n배 증폭되어 펄스 분주 신호(SP2n)로 출력된다. 제 1 센싱 신호(SP1)에는 센서부(410)에 의해서 센싱된 센싱 신호 성분과 센서부(410)를 구동하기 위한 스위칭 성분이 모두 포함된다. 결국, 펄스 분주기(421)에 의해서 펄스폭이 증폭되면, 센싱 신호 성분과 스위칭 성분이 모두 증폭될 것이다.
제 1 낸드 게이트(422)는 펄스 분주기(421)로부터 제공되는 펄스 분주 신호(SP2n)와 클록 신호(CLK)에 대한 논리곱 연산(AND)을 수행한다. 그리고 제 1 낸드 게이트(422)는 연산 결과로 제공되는 제 1 클록 펄스(CP1)를 클록 분주기(423)로 전달할 것이다. 제 1 낸드 게이트(422)의 출력인 제 1 클록 펄스(CP1)에는 펄스 분주 신호(SP2n)의 하이 구간에 포함되는 클록 신호(CLK)를 포함한다. 제 1 낸드 게이트(422)의 출력인 제 1 클록 펄스(CP1)에는 펄스 분주 신호(SP2n)의 로우(Low) 구간에 대응하는 클록 신호(CLK)는 제거된다.
클록 분주기(423)는 제 1 낸드 게이트(422)로부터 제공되는 제 1 클록 펄스(CP1)를 2n-1 배 분주한다. 즉, 클록 분주기(423)에 의해서 제 1 낸드 게이트(422)의 출력 신호인 제 1 클록 펄스(CP1)의 펄스폭은 2n-1 배 증가하게 될 것이다. 클록 분주기(423)에 의해서 클록 신호가 2n-1배 증폭된다. 결국, 클록 분주기(423)는 클록 신호(CLK)를 증폭한 클록 분주 신호(CP2n -1)를 출력할 것이다. 인버터(424)는 펄스 분주기(421)로부터 제공되는 펄스 분주 신호(SP2n)를 반전시킨다.
RS 플립플롭(425)은 반전된 펄스 분주 신호(SP2n)를 리셋 입력단(R)으로, 그리고 클록 분주 신호(CP2n -1)를 셋 입력단(S)으로 제공받는다. RS 플립플롭(425)은 리셋 입력단(R)의 상태와 셋 입력단(S)의 상태, 그리고 이전의 출력 상태 Q(t-1)에 따라 현재의 출력 상태 Q(t)가 결정된다. RS 플립플롭(425)에 의해서 펄스 분주 신호(SP2n)에 포함되는 스위칭 시간(2nTSW)을 제거할 수 있다. 왜냐하면, 펄스 분주 신호(SP2n)에 포함되는 스위칭 시간(2nTSW)은 클록 분주 신호(CP2n -1)의 반주기에 대응하기 때문이다. RS 플립플롭(425)에 의해서 펄스폭 증폭된 제 1 분주 신호(CP2n)에서 스위칭 시간(2nTSW)의 영향이 제거된 제 2 센싱 신호(SP_OUT)가 출력된다. 여기서, RS 플립플롭(425)은 펄스 분주 신호(SP2n)로부터 클록 분주 신호(CP2n -1)의 반주기(Half period)에 대응하는 펄스폭을 제거하기 위한 어떠한 구성으로 제공되어도 무방하다. 예를 들면, RS 플립플롭(425) 클록에 동기되지 않는 조합 회로로 구성되는 RS 래치(Latch)로 구성될 수 있을 것이다.
카운터(426)는 순수한 센싱 성분만을 포함하는 제 2 센싱 신호(SP_OUT)의 펄스 길이를 카운트하여 이진 데이터(Data) 열로 출력할 수 있다. 카운터(426)의 펄스 카운트 동작은 기본적으로 제공되는 클록 신호(CLK)를 기초로 수행된다.
D 플립플롭(427)은 제 1 센싱 신호(SP1)를 클록 신호(CLK)에 동기하여 반전시킨다. 반전된 제 1 센싱 신호(SP1)는 제 2 낸드 게이트(428)에 시작 신호(Start)와 함께 입력된다. 결국, 센서부(410)의 스위치(416)는 반전되어 피드백되는 제 1 센싱 신호(SP1)에 의해서 제어될 것이다. 하지만, 제 1 센싱 신호(SP1)에는 스위칭 시간이 포함되어 있어 피드백 이후에도 스위칭 시간의 영향은 사라지지 않을 것이다.
이상에서 설명된 본 발명의 제 3 실시 예에 따른 센서 장치(400)는 센서부(410)에서 출력되는 제 1 센싱 신호(SP1)를 증폭하고, 증폭된 펄스 신호에 포함되는 불필요한 스위칭 성분을 제거하여 제 2 센싱 신호(SP_OUT)로 출력한다. 제 2 센싱 신호(SP_OUT)를 카운트하면 센싱 성분만이 순수하게 증폭된 디지털 데이터가 생성될 수 있다. 여기서, 센서부(410)는 센싱의 결과로 저항의 크기가 변화하는 저항 센서를 포함하는 것으로 설명되었다. 하지만, 센서부(410)는 센싱된 신호를 펄스 형태로 제공하는 전류 모드 램프 적분기 형태의 어떠한 센서로도 구성될 수 있음은 잘 이해될 것이다. 더불어, 도 2와 도 5의 고해상도 ADC(220, 420)는 구조가 간단하고 경박단소화, 저전력화에 용이하여 반도체 칩으로 구현하기에 적절한 형태이다.
도 6은 본 발명의 제 4 실시 예에 따른 센서 장치(500)를 보여주는 블록도이다. 도 6을 참조하면, 센서 장치(500)는 센서부(510)와 MCU(520), 그리고 ADC 알고리즘(535)을 구비하는 메모리(530)를 포함할 수 있다. 여기서, ADC 알고리즘(535)을 구비하는 메모리(530)는 MCU(520)의 내부에 포함되는 임베디드 메모리일 수 있음은 잘 이해될 것이다.
센서부(510)는 도 5에 도시된 센서부(410)와 실질적으로 동일하다. 센서부(510)는 전류 소스들(512, 513), 충전 커패시터(514), 스위치(516), 비교기(518), 그리고 저항 센서(Rvar)를 포함할 수 있다. 제 1 전류 소스(512)는 충전 커패시터(514)를 충전하기 위한 용도로 제공된다. 제 2 전류 소스(513)는 가변 저항(Rvar)에 흐르는 일정한 크기의 전류(IS2)를 제공한다. 따라서, 물리적, 화학적 센싱에 의해서 가변 저항(Rvar)의 크기가 변화하면, 전류(IS2)의 크기가 일정하게 유지됨에 따라 기준 전압(Vref)이 변화한다. 기준 전압(Vref)의 변화가 결국에는 센싱되는 것이다. 여기서, 전류 소스들(512, 513) 각각이 제공하는 전류의 크기들(IS1, IS2)은 바람직하게는 동일하게 제공될 수 있다. 하지만, 전류의 크기들(IS1, IS2)은 필요에 따라 다른 값을 가질 수도 있음은 잘 이해될 것이다.
충전 커패시터(514)는 도 4의 센싱 커패시터(314)와는 달리 고정된 크기의 용량을 제공한다. 충전 커패시터(514)는 제 1 전류 소스(IS1)에 의해서 충전될 수 있다. 그리고 충전 커패시터(514)에 충전된 전하들은 스위치(516)에 의해서 방전될 것이다. 충전 커패시터(514)의 용량에 따라 충전 시간의 길이가 설정될 수 있다.
스위치(516)는 스위치 제어 신호(SWCNTL)에 응답하여 충전 커패시터(514)를 방전시킨다. 즉, 충전 커패시터(514)의 충전에 따른 커패시터 전압(Vc)이 생성되고, 스위치(516)는 주기적으로 충전 커패시터(514)를 방전시켜 커패시터 전압(Vc)을 초기화시킬 것이다. 비교기(518)는 충전 커패시터(514)의 주기적으로 충전-방전에 의해서 출력되는 커패시터 전압(Vc)과 기준 전압(Vref)을 비교한다. 커패시터 전압(Vc)은 비교기(518)의 음입력단(-)으로, 기준 전압(Vref)은 비교기(518)의 양입력단(+)으로 제공될 것이다. 그리고 비교기(518)는 비교 결과를 제 1 센싱 신호(SP1)로 출력한다.
상술한 구성 및 기능에 의해서 센서부(510)는 전류 모드 램프 적분기(Current mode ramp integrator) 형태로 구성될 수 있다. 즉, 일정 크기의 전류(IS1)에 의해서 충전 커패시터(514)가 충전되고, 스위치(516)에 의해서 방전된다. 그리고 커패시터 전압(Vc)의 상승과 방전 패턴은 가변 저항(Rvar)의 크기 변화로 야기되는 기준 전압(Vref)의 변화에 따라 변화하게 된다. 이러한 센싱 결과는 제 1 센싱 신호(SP1)의 펄스로 출력될 것이다. 펄스 형태의 제 1 센싱 신호(SP1)는 MCU(520)로 제공된다.
MCU(520)는 센서부(510)에서 제공되는 제 1 센싱 신호(SP1)를 디지털 데이터(Data)로 변환한다. MCU(520)는 클록 신호(CLK)의 주기를 참조하여 센서부(520)의 충방전을 제어하기 위한 스위치 제어 신호(SWCNTL)를 생성할 수 있다. MCU(520)는 도 2 및 도 5에서 설명된 고해상도 ADC(220, 420)의 기능을 수행한다. 즉, MCU(520)는 제 1 센싱 신호(SP1)의 주기를 타깃 배수(2n)만큼 증폭시킨다. 그리고 MCU(520)는 클록 신호(CLK)의 주기를 2n-1배 증폭한다. 이러한 증폭된 센싱 신호(SP2n)로부터 증폭된 클록 신호(CP2n -1)를 사용하여 센서부(510)의 센싱 동작에 의해서 부가된 스위칭 성분을 제거할 수 있다.
즉, MCU(520)는 도 2 또는 도 5의 고해상도 ADC(220, 420)의 제반 구성들에 대응하는 알고리즘을 구동할 수 있다. 이러한 알고리즘은 MCU(520)의 내부에 구비되는 임베디드 메모리(Embedded Memory)를 통해서 제공될 수도 있다. 또는, 도 2나 도 5에서 설명된 고해상도 ADC(220, 420)의 기능을 수행하기 위한 ADC 알고리즘(535)은 MCU(520)의 외부에 연결되는 플래시 메모리나 롬과 같은 메모리(530)를 통해서 제공될 수도 있을 것이다.
이상에서는 도 4 또는 도 6에 도시된 센서 장치들(300, 500)은 MCU들(320, 520)을 통해서 다양하게 구성할 수 있다. 즉, 도 2와 도 5에 도시된 칩 형태의 고해상도 ADC들(220, 420)이 소프트웨어 형태의 프로그램으로 구현될 수 있다. 대부분의 실질적인 ADC들은 MCU와 연결되어 사용된다. 고분해능의 ADC를 개발하기 위해, 많은 시간과 많은 비용이 요구되는 새로운 칩으로 개발될 수도 있다. 하지만, 경우 따라서 센서부(310, 510)와 같은 아날로그 파트만 칩으로 제작하고, 본 발명의 고해상도 ADC(220, 420)의 기능은 펌웨어나 논리 프로그램으로 실행할 수 있다. 또한, MCU(320, 520)에 다운로드할 펨웨어 형태의 ADC 알고리즘들(335, 535)는 HDL(Verilog, VHDL, C language 등)과 같은 디지털 코드로 구현할 수 있으며, FPGA를 사용하여 구현할 수 있다.
펌웨어로 제공되는 ADC 알고리즘들(335, 535)에 의해서 MCU(320, 520)는 다양하게 변경되거나 조정될 수 있다. 더불어, MCU(320, 520)에 사용되는 클록(CLK)은 MCU(320, 520)의 칩 내부 또는 외부에서 공급할 수 있다. 결과적으로, 본 발명은 전류 모드 램프 적분기로 구성되는 센서부(310, 510)만 하드웨어로 구성하고, 나머지는 프로그램할 수 있는 칩(MCU, FPGA 등)을 이용하여 응용 시스템이 원하는 형태의 ADC로 구성할 수 있다. ADC 알고리즘(335) 또는 ADC 알고리즘(535)은 실질적으로 하나 이상의 소프트웨어 모듈들이 결합되는 형태로 제공될 수도 있다.
도 7은 도 4 또는 도 6의 MCU(320, 520)에서 동작하는 ADC 알고리즘의 동작 방법을 간략히 보여주는 순서도이다. 도 7을 참조하면, MCU(520)에 의해서 구동되는 ADC 알고리즘(535)에 의해서 펄스폭 증폭된 센싱 신호로부터 증폭된 스위칭 성분이 제거될 수 있다. 여기서, 설명의 편의를 위해서 도 6의 MCU(520)를 참조하여 본 발명의 이점이 설명될 것이다.
S110 단계에서, MCU(520)는 센서부(510)를 구동하기 위하여 시작 신호(Start)를 활성화한다. 그러면, 스위치 제어 신호(SWCNTL)가 센서부(510)로 전달될 것이다. 스위치 제어 신호(SWCNTL)의 활성화 주기에 따라 센서부(510)의 충전 커패시터(514)는 주기적으로 충전되고 방전될 것이다. 그러면, 커패시터 전압(Vc)는 일정한 기울기로 상승하다가, 스위칭(516)가 턴온되는 시점에 0V로 강하한다. 이러한 과정은 스위치 제어 신호(SWCNTL)에 의해서 제어될 것이다. 그러면, 센서부(510)는 비교기(518)에서 출력되는 펄스 형태의 제 1 센싱 신호(SP1)를 출력할 것이다.
S120 단계에서, MCU(520)는 센서부(510)에서 제공되는 제 1 센싱 신호(SP1)를 2n배 증폭한다. 즉, MCU(520)는 제 1 센싱 신호(SP1)의 주기를 타깃 증폭률(2n)만큼 증폭한 펄스 분주 신호(SP2n)를 생성한다.
S130 단계에서, MCU(520)는 2n배 분주된 펄스 분주 신호(SP2n)의 한 펄스 구간에 대응하는 클록 신호(CLK)를 생성한다. 그리고 펄스 분주 신호(SP2n)의 한 펄스 구간에서의 클록 신호(CLK)는 제 1 센싱 신호(SP1)의 타깃 증폭률(2n)의 절반에 대응하는 2n-1배로 증폭될 것이다.
S140 단계에서, MCU(520)는 펄스 분주 신호(SP2n)에서 2n-1배 증폭된 클록 분주 신호(CPn-1)를 제거한다. 즉, MCU(520)는 2n배 분주된 펄스 신호(SP2n)에 포함된 스위칭 펄스 성분을 클록 신호를 사용해서 제거할 것이다.
S150 단계에서, MCU(520)는 펄스 분주 신호(SP2n)에 포함된 스위칭 펄스 성분을 제거하고, 그 결과로 생성되는 제 2 센싱 신호(SP_OUT)을 출력할 것이다. 제 2 센싱 신호(SP_OUT)의 펄스 길이를 카운트하면 순수하게 증폭된 센싱 신호가 디지털 데이터로 변환된다.
이상에서는 본 발명의 MCU(520)에서 구동되는 ADC 알고리즘(535)의 동작 절차가 간략히 설명되었다. 일반적으로, 아날로그 장치로 구성되는 센서부(510)와 ADC 회로의 출력은 추가적인 신호 처리를 위해서 MCU(520)나 다양한 DSP에 제공된다. 하지만, 별도의 ADC 회로를 구성하기보다, 펌웨어 형태로 MCU(520)에 ADC 회로의 기능을 내장하는 것이 좀더 높은 융통성을 제공할 것이다. 더불어, 추가적인 반도체 칩에 대한 비용을 줄이고도, 고해상도의 ADC 기능을 소프트웨어를 통해서 제공할 수 있다.
도 8은 본 발명의 제 5 실시 예에 따른 센서 장치(600)를 보여주는 블록도이다. 도 8을 참조하면, 센서 장치(600)는 센서부(610)와 고해상도 ADC(620)를 포함한다.
센서부(610)는 전류 소스(612), 센싱 커패시터(614), 스위치(616), 그리고 버퍼(618)을 포함한다. 전류 소스(612)는 센싱 커패시터(614)를 충전하기 위하여 일정한 레벨의 충전 전류(Is)를 제공할 수 있다. 센싱 커패시터(614)는 충전 전류(Is)에 의해서 충전될 수 있다. 그리고 센싱 커패시터(614)는 스위치(616)에 의해서 방전될 수 있다. 센싱 커패시터(614)는 가변 용량으로 제공될 것이다. 즉, 물리, 화학적 변화에 따라 용량의 크기가 가변되는 구조로 센싱 커패시터(614)가 제공될 수 있다.
스위치(616)는 스위치 제어 신호(SWCNTL)에 응답하여 센싱 커패시터(614)를 방전시킨다. 즉, 센싱 커패시터(614)의 충전에 따른 커패시터 전압(Vc)의 패턴의 변화가 센싱 결과로 출력되는데, 스위치(616)는 주기적인 센싱 커패시터(614)를 방전시켜 커패시터 전압(Vc)을 초기화시킬 것이다.
버퍼(618)는 기준 전압(Vref)을 사용하지 않고 단입력 신호를 펄스 신호로 출력할 수 있다. 버퍼(618)는 커패시터 전압(Vc)의 레벨에 따라 제 1 센싱 신호(SP1)를 출력한다. 예를 들면, 버퍼(618)는 커패시터 전압(Vc)의 레벨이 하한 임계치보다 낮은 경우, 제 1 센싱 신호(SP1)를 논리 '0'의 레벨로 출력할 것이다. 반면, 버퍼(618)는 커패시터 전압(Vc)의 레벨이 상한 임계치보다 높은 경우, 제 1 센싱 신호(SP1)를 논리 '1'의 레벨로 출력할 것이다. 버퍼(618)를 사용하는 경우, 기준 전압(Vref)을 사용하는데 따르는 회로 구성의 복잡도를 해소할 수 있다.
상술한 구성 및 기능에 의해서 센서부(610)는 전류 모드 램프 적분기(Current mode ramp integrator) 형태로 구성될 수 있다. 즉, 일정 크기의 전류(Is)에 의해서 센싱 커패시터(614)가 충전되고, 스위치(616)에 의해서 방전된다. 그리고 커패시터 전압(Vc)의 상승과 방전 패턴은 센싱 커패시터(614)의 용량 변화에 따라 변화하게 되고, 이러한 센싱 결과는 제 1 센싱 신호(SP1)의 펄스 폭으로 출력될 것이다.
고해상도 ADC(620)는 시작 신호(Start)와 클록 신호(CLK)를 이용하여 센서부(610)를 제어하기 위한 스위치 제어 신호(SWCNTL)를 생성한다. 고해상도 ADC(620)는 센서부(610)의 센싱 결과로 출력되는 제 1 센싱 신호(SP1)의 펄스 폭을 증폭한다. 그리고 고해상도 ADC(620)는 증폭된 펄스 신호로부터 스위치(616)에 의해서 발생하는 스위칭 구간에 해당되는 펄스 부분을 제거한다. 이러한 동작을 위해서 고해상도 ADC(620)는 펄스 분주기(621), 제 1 낸드 게이트(622), 클록 분주기(623), 인버터(624), RS 플립플롭(625), 카운터(626), D 플립플롭(627), 그리고 제 2 낸드 게이트(628)를 포함할 수 있다. 고해상도 ADC(620)는 실질적으로 도 2에서 설명한 고해상도 ADC(220)동일하게 구성될 수 있다. 따라서, 고해상도 ADC(620)에 대한 구체적은 설명은 생략하기로 한다.
이상에서는 본 발명의 센서 장치(600)는 센서부(610)에서 출력되는 제 1 센싱 신호(SP1)를 증폭하고, 증폭된 신호에 포함되는 불필요한 스위칭 성분을 제거하여 제 2 센싱 신호(SP_OUT)로 출력한다. 제 2 센싱 신호(SP_OUT)를 카운트하면 순수하게 제 1 센싱 신호(SP1)의 센싱 성분만이 증폭되어 디지털 데이터로 출력될 수 있다. 더불어, 센서부(610)를 구성하는 비교기를 단순한 버퍼(618)로 제공함에 따라, 기준 전압(Vref)을 사용할 필요가 없어 경박단소 및 저전력의 센싱 동작이 가능하다.
도 9는 본 발명의 제 6 실시 예에 따른 센서 장치(700)를 보여주는 블록도이다. 도 9를 참조하면, 센서 장치(700)는 센서부(710)와 고해상도 ADC의 기능을 수행하는 MCU(720)를 포함한다.
센서부(710)는 전류 소스(712), 센싱 커패시터(714), 스위치(716), 그리고 버퍼(718)을 포함한다. 전류 소스(712)는 센싱 커패시터(714)를 충전하기 위하여 일정한 레벨의 충전 전류(Is)를 제공할 수 있다. 센싱 커패시터(714)는 충전 전류(Is)에 의해서 충전될 수 있다. 그리고 센싱 커패시터(714)는 스위치(716)에 의해서 방전될 수 있다. 센싱 커패시터(714)는 가변 용량으로 제공될 것이다. 즉, 물리, 화학적 변화에 따라 용량의 크기가 가변되는 구조로 센싱 커패시터(714)가 제공될 수 있다. 센서부(710)의 구성은 도 8의 센서부(610)와 실질적으로 동일하게 제공될 수 있다. 따라서, 센서부(710)에 대한 구체적인 설명은 생략될 것이다.
MCU(720)는 센서부(710)에서 제공되는 제 1 센싱 신호(SP1)를 디지털 데이터(Data)로 변환한다. MCU(720)는 클록 신호(CLK)의 주기를 참조하여 센서부(720)의 충방전을 제어하기 위한 스위치 제어 신호(SWCNTL)를 생성할 수 있다. MCU(720)는 도 8에서 설명된 고해상도 ADC(620)의 기능을 수행할 수 있다. 즉, MCU(720)는 제 1 센싱 신호(SP1)의 주기를 타깃 배수(2n)만큼 증폭시킨다. 그리고 MCU(720)는 클록 신호(CLK)의 주기를 2n-1배 증폭한다. 이러한 증폭된 펄스 분주 신호(SP2n)로부터 증폭된 클록 분주 신호(CP2n-1)를 제거하여 센서부(710)에서 유입된 스위칭 성분을 제거할 수 있다.
MCU(720)는 도 8의 고해상도 ADC(620)의 제반 구성들에 대응하는 ADC 알고리즘(735)을 구동할 수 있다. 이러한 알고리즘은 MCU(720)의 내부에 구비되는 임베디드 메모리에 저장된 후에 MCU(720)에 제공될 수도 있다. 또는, ADC 알고리즘(735)은 MCU(720)의 외부에 연결되는 불휘발성 메모리(730)를 통해서 제공될 수도 있을 것이다.
이상에서는 본 발명의 센서 장치(700)는 기준 전압(Vref)을 사용하지 않는 센서부(710)와 구동되는 소프트웨어를 통해서 고해상도 ADC의 기능을 수행하는 MCU(720)를 포함할 수 있다. 고해상도 ADC의 기능을 펌웨어와 같은 소프트웨어로 구성하는 경우, 증폭률이나 다양한 기능을 저비용으로 용이하게 업데이트 할 수 있다. 더불어, 센서부(710)의 구성을 매우 간단하게 제공하고도 전류모드 램프 적분기를 구성할 수 있다.
도 10a, 10b, 10c, 10d, 10e는 도 8 또는 도 9의 버퍼의 형태를 보여주는 회로도들이다. 도 10a를 참조하면, 슈미터 트리거 타입의 버퍼(718a)를 보여준다. 슈미트 트리거 타입의 버퍼(718a)는 입력 신호(Vc)에 대한 히스테리시스 특성을 갖는 버퍼이다. 슈미터 트리거 타입의 버퍼(718a)는 하나의 입력 전압(Vc)에 대해서 두 개의 문턱 전압(Threshold voltage, VIH & VIL)을 기준으로 제 1 센싱 신호(SP1)의 논리를 결정한다. 예를 들면, 입력 전압(Vc)의 상승 구간에서는 입력 전압(Vc)의 레벨이 상한 문턱 문턱 전압(VIH)보다 높을 때에 제 1 센싱 신호(SP1)가 논리 '1'로 천이한다. 반면, 입력 전압(Vc)의 하강 구간에서는 입력 전압(Vc)의 레벨이 하한 문턱 문턱 전압(VIL)보다 낮아야만 제 1 센싱 신호(SP1)가 논리 '0'로 천이한다. 따라서, 슈미트 트리거 타입의 버퍼(718a)의 출력 전압(SP1)에는 히스테리시스 특성으로 인하여 두 개의 문턱 전압(VIH, VIL) 사이에 존재하는 입력 전압(Vc)에 대한 노이즈가 나타나지 않는다.
도 10b를 참조하면, 두개의 인버터를 직렬 연결한 버퍼(718b)가 도시되어 있다. 버퍼(718b)는 입력 전압(Vc)에 대해서 히스테리시스 특성이 없이 제 1 센싱 신호(SP1)를 제공할 수 있다. 도 10c는 버퍼 기능을 제공하기 위한 다양한 논리 게이트들이 도시되어 있다. 버퍼(718c)는 낸드 게이트(NAND)의 입력단에 입력 전압(Vc)을 공통으로 인가하여 제 1 센싱 신호(SP1)를 생성하는 방식이고, 버퍼(718d)는 노어 게이트(NOR)의 입력단에 입력 전압(Vc)을 공통으로 인가하여 제 1 센싱 신호(SP1)를 생성하는 방식이다. 도 10d는 연산 증폭기(OPAMP)를 사용한 버퍼 회로를 보여준다.
이상의 도 10a 내지 도 10d에서 1입력 1출력 방식의 간략화된 버퍼를 센서부(710)의 출력단으로 사용할 수 있다. 따라서, 센서부(710)를 기준 전압(Vref)을 제공하기 위한 구성(예를 들면, 밴드갭 기준 전압 발생기)의 사용을 배제할 수 있을 것이다.
도 11a 내지 도 11c는 복수의 채널을 갖는 센서 장치들을 보여주는 블록도이다. 도 11a는 고해상도 ADC가 반도체 칩과 같은 하드웨어로 구성되는 예를 보여주며, 도 11b는 고해상도 ADC가 MCU의 내부에 하드웨어로 내장되는 예를 보여준다. 그리고 도 11c는 고해상도 ADC가 MCU에서 구동되는 소프트웨어로 구현되는 예를 보여준다.
도 11a를 참조하면, 도 11a는 복수 채널의 센싱 신호를 선택하여 펄스폭 증폭을 수행하고, 증폭된 신호로부터 스위칭 성분을 제거하여 디지털 데이터로 변환하여 MCU(820)에 제공하는 고해상도 ADC(810)를 보여준다. 고해상도 ADC(810)는 MCU(820)와 별도의 장치로 제공될 것이다. 따라서, MCU(820)와의 인터페이싱을 위한 별도의 입출력 회로(816)를 포함해야 한다.
여기서 복수의 채널들(CH1, CH2, CH3, CH4)은 각각 서로 다른 종류의 센싱 신호들에 대응한다. 예를 들면, 채널(CH1)에는 온도를 센싱한 펄스 신호가 제공되고, 채널(CH2)에는 습도를 센싱한 펄스 신호가, 그리고 채널(CH3)에는 가속도를 측정한 펄스 신호가, 그리고 채널(CH4)에는 다양한 물리, 화학적 조건들을 센싱한 펄스 신호가 제공될 수 있을 것이다. 그러면, ADC(812)에 이들 채널들 중 어느 하나의 채널 신호를 입력 신호(Vin)로 제공하기 위해서 제어 로직(818)은 복수의 스위치들(S1, S2, S3, S4) 중 어느 하나만을 턴온시킬 수 있다. 그러면 선택된 센싱 신호를 ADC(812)가 증폭하고, 증폭된 신호에서 스위칭 성분을 제거하여 펄스 파형의 출력 신호(SP_OUT)을 출력할 것이다. 이어서 카운터(814)가 펄스 길이를 카운트하여 데이터(Data)로 출력하면, 입출력 회로(816)가 특정 프로토콜에 따라 데이터를 MCU(820)로 전달할 수 있다. 입출력 회로(816)는 I2C(Inter-Intergrated Circuit), SPI(Serial-Peripheral Interface)와 같은 프로토콜의 인터페이스가 사용될 수 있을 것이다.
도 11b를 참조하면, 도 11b는 복수 채널의 센싱 신호를 선택하여 펄스폭 증폭을 수행하고, 증폭된 신호로부터 스위칭 성분을 제거하여 디지털 데이터로 변환하는 MCU(900b)를 보여준다. 여기서, 고해상도 ADC(910)는 하드웨어로 구현되지만 MCU(900a)의 내부에 포함될 수 있음을 보여준다. 이 경우, 디지털 데이터로 변환된 센싱 결과를 MCU(900a)에 전달하기 위한 별도의 인터페이스를 제거될 수 있다. MCU(900a)에는 고해상도 ADC(910)와 센싱 신호(SP_OUT)를 센싱 데이터(Data)로 변환하는 카운터(920), 그리고 이것들의 동작을 제어하고, 채널을 선택하기 위한 제어 로직(930)이 포함될 것이다.
도 11c를 참조하면, 도 11b의 고해상도 ADC(910)의 기능이 MCU(900b)에서 실행되는 ADC 아고리즘(925)과 같은 소프트웨어로 제공된다. MCU(900b)는 복수 채널의 센싱 신호를 선택할 수 있는 스위치들(S1, S2, S3, S4)을 제어하여 어느 하나의 채널을 선택할 수 있다. 선택된 채널의 신호는 입력 신호(Vin)로 프로세서(940b)에 전달된다. 프로세서(940b)는 메모리(920)로부터 로드된 ADC 알고리즘(925)을 실행하여 고해상도로 증폭하고, 증폭된 신호로부터 스위칭 시간을 제거하는 동작을 수행할 것이다. 여기서, 메모리(920)는 MCU(900b)에 내장되는 임베디드 메모리이거나, MCU(900b)의 외부에 구비되는 메모리로 제공될 수도 있다.
이상에서는 복수 채널의 센싱 신호 중에서 어느 하나를 선택하여 처리하는 센서 장치들의 기능이 설명되었다. 여기서, 센서 장치는 MCU에 내장될 수도 있고, MCU와는 별도의 칩으로 구성할 수도 있을 것이다. 더불어, 고해상도 ADC 기능은 MCU에서 구동되는 펌웨어와 같은 소프트웨어로 제공될 수도 있을 것이다.
도 12a 및 도 12b는 본 발명의 실시 예에 따른 차동 센서 장치(1000)를 보여주는 블록도들이다. 두 개의 센서부들(1100, 1200)을 통해서 센싱을 수행하고, 각각의 센서부(1100, 1200)에서 제공되는 신호를 디지털 데이터로 변환한 후에 뺄셈을 수행하는 차동 방식으로 센서 장치의 구현이 가능하다. 차동 센서를 통해서 공통으로 입력되는 노이즈 성분의 용이한 제거가 가능하다. 여기서, 도 12a는 차동 센서 장치(1000)의 전반부(1000a)를 나타내고, 도 12b는 차동 센서 장치(1000)의 후반부 구성을 각각 보여준다. 따라서, 도 12a 및 도 12b로 도시되는 차동 센서 장치(1000)는 분리된 구성이 아니라 하나의 구성임이 당업자에게는 잘 이해될 것이다.
제 1 센서부(1100)는 제 1 전류 소스(1102), 제 1 센싱 커패시터(1104), 제 1 스위치(1106), 그리고 제 1 비교기(1108)를 포함할 수 있다. 제 1 전류 소스(1102)는 제 1 센싱 커패시터(1104)를 충전하기 위하여 일정한 레벨의 제 1 충전 전류(Is1)를 제공할 수 있다. 제 1 센싱 커패시터(1104)는 제 1 충전 전류(Is1)에 의해서 충전될 수 있다. 그리고 제 1 센싱 커패시터(1104)는 제 1 스위치(1106)에 의해서 방전될 수 있다. 제 1 센싱 커패시터(1104)는 가변 용량으로 제공될 것이다. 즉, 물리, 화학적 변화에 따라 용량의 크기가 가변되는 구조로 제 1 센싱 커패시터(1104)가 제공될 수 있다.
제 1 스위치(1106)는 스위치 제어 신호(SWCNTL1)에 응답하여 제 1 센싱 커패시터(1104)를 방전시킨다. 즉, 제 1 센싱 커패시터(1104)의 충전에 따른 커패시터 전압(Vc)의 패턴의 변화가 센싱 결과로 출력되는데, 제 1 스위치(1106)는 주기적인 센싱 커패시터(1104)를 방전시켜 커패시터 전압(Vc)을 초기화시킬 것이다. 제 1 비교기(1108)는 주기적으로 충방전에 의해서 출력되는 제 1 커패시터 전압(Vc1)과 기준 전압(Vref)을 비교한다. 커패시터 전압(Vc)은 제 1 비교기(1108)의 음입력단(-)으로, 기준 전압(Vref)은 양입력단(+)으로 제공될 것이다. 그리고 제 1 비교기(1108)는 비교 결과를 센싱 신호(SPA1)로 출력한다.
제 2 센서부(1200)는 제 1 센서부(1100)와 동일하게 구성될 수 있다. 제 2 센서부(1200)는 제 2 전류 소스(1202), 제 2 센싱 커패시터(1204), 제 2 스위치(1206), 그리고 제 2 비교기(1208)를 포함할 수 있다. 제 2 전류 소스(1202)는 제 2 센싱 커패시터(1204)를 충전하기 위하여 제 2 충전 전류(Is2)를 제공할 수 있다. 여기서, 제 1 센싱 커패시터(1204), 제 2 충전 전류(Is2), 기준 전압(Vref)는 제 1 센서부(1100)의 그것들과 실질적으로 동일하게 구성될 수도 있을 것이다.
제 2 스위치(1206)는 스위치 제어 신호(SWCNTL2)에 응답하여 제 2 센싱 커패시터(1204)를 방전시킨다. 즉, 제 2 센싱 커패시터(1204)의 충전에 따른 커패시터 전압(Vc2)의 패턴의 변화가 센싱 결과로 출력되는데, 제 2 스위치(1206)는 주기적으로 제 2 센싱 커패시터(1204)를 방전시켜 커패시터 전압(Vc2)을 초기화시킬 것이다. 제 2 비교기(1208)는 주기적으로 충방전에 의해서 출력되는 제 2 커패시터 전압(Vc2)과 기준 전압(Vref)을 비교한다. 제 2 커패시터 전압(Vc2)은 제 2 비교기(1208)의 음입력단(-)으로, 기준 전압(Vref)은 양입력단(+)으로 제공될 것이다. 그리고 제 2 비교기(1208)는 비교 결과를 센싱 신호(SPB1)로 출력한다.
제 1 센서부(1100) 및 제 2 센서부(1200)로부터 제공되는 센싱 신호들(SPA1, SPB1)에 대한 고해상도 ADC 기능은 앞서 설명된 도 2의 고해상도 ADC(220)와 실질적으로 동일하게 구성될 수 있다. 즉, 센싱 신호(SPA1)에 대해서 증폭을 수행하고 증폭된 신호로부터 스위칭 시간을 제거하기 위하여, 펄스 분주기(1110), 낸드 게이트(1115), 클록 분주기(1120), 인버터(1125), 그리고 RS 플립플롭(1130)이 사용될 수 있다. RS 플립플롭(1130)에 의해서 스위칭 시간이 제거된 증폭된 센싱 신호(SPA_OUT)이 출력될 것이다.
센싱 신호(SPB1)에 대해서 증폭을 수행하고 증폭된 신호로부터 스위칭 시간을 제거하기 위하여, 펄스 분주기(1210), 낸드 게이트(1215), 클록 분주기(1220), 인버터(1225), 그리고 RS 플립플롭(1230)이 사용될 수 있다. RS 플립플롭(1230)에 의해서 스위칭 시간이 제거된 증폭된 센싱 신호(SPB_OUT)이 출력될 것이다.
여기서, 낸드 게이트들(1101, 1201)과 D 플립플롭들(1109, 1209)은 각각 제 1 센서부(1100)와 제 2 센서부(1200)에 스위칭 제어 신호들(SWCNTL1, SWCNTL2)를 제공하기 위한 구성들로, 시작 신호(Start)에 응답하여 활성화될 것이다. 그리고 활성화되면 스위칭 제어 신호들(SWCNTL1, SWCNTL2)은 클록 신호(CLK)에 동기되어 제 1 센서부(1100)와 제 2 센서부(1200)의 스위치들(1106, 1206)를 제어할 것이다.
도 12b는 차동 아날로그-디지털 변환기(1000)의 후반부(1000b)를 간략히 보여주는 블록도이다. 도 12b를 참조하면, 펄스폭에 정보를 담은 센싱 신호들(SPA_OUT, SPB_OUT)은 각각 카운터들(1140, 1240)에 의해서 디지털 데이터로 변환된다. 즉, 펄스폭의 크기가 카운트되어 센싱 정보를 담은 데이터로 출력되고, 레지스터들(1150, 1250)에 저장될 것이다. 그러면, 제 1 레지스터(1150)와 제 2 레지스터(1250)에 저장된 데이터는 N-비트 뺄셈기(1300)에 의해서 처리된다. 결국, 스위칭 시간이 제거된 2개의 증폭된 센싱 신호들(SPA_OUT, SPB_OUT) 각각에 포함되는 공통 모드 잡음은 제거될 수 있다.
도 13a 및 도 13b는 다른 실시 예에 따른 차동 센서 장치(2000)를 보여주는 블록도이다. 도 13a를 참조하면, 도 12a의 차동 센서 장치(1000a)에서 클록 분주 기능을 제거하더라도 본 발명의 고해상도의 차동 ADC 기능을 수행할 수 있음을 보여준다. 즉, 도 13a에는 도 12a의 차동 센서 장치(1000a)로부터 낸드 게이트들(1115, 1215), 클록 분주기들(1120, 1220), 인버터들(1125, 1225), 그리고 RS 플립플롭들(1130, 1230)이 제거된 차동 센서 장치(2000a)가 도시되어 있다. 결국, 스위칭 타임의 제거 효과는 감소하지만, 이러한 형태는 공통 모드의 잡음에 대해서 효과적인 필터링 기능을 제공할 수 있다.
도 13b는 도 12b의 차동 아날로그-디지털 변환기(1000)의 후반부 구성들(1000b)과 실질적으로 동일한 구성을 포함한다. 단지, 입력되는 신호가 스위칭 타임이 제거되지 않은 증폭된 신호들(SPA2n, SPB2n)이라는 점만 차이를 갖는다. 따라서, 도 13b의 구성들에 대한 구체적인 설명은 생략하기로 한다.
도 14는 도 12a의 차동 센서 장치(1000a)의 동작을 예시적으로 보여주는 타이밍도이다. 도 14를 참조하면, 제 1 센서부(1100)와 제 2 센서부(1200)는 동일한 클록 신호(CLK) 및 시작 신호(Start)에 응답하여 센싱을 시작할 것이다. 그리고 주기적인 센싱 커패시터들(C1, C2)의 충전 및 방전에 따라 커패시터 전압(Vc1, Vc2)이 형성되고, 비교기들(1108, 1208)에 의해서 센싱 신호들(SPA1, SPB1)이 출력될 것이다. 그리고 센싱 신호들(SPA1, SPB1)에 대한 펄스 분주기들(1110, 1210)에 의한 펄스폭 증폭이 수행되고 증폭된 센싱 신호들(SPA2n, SPB2n)이 생성될 것이다. 이어서, 클록 분주기들(1120, 1220)에 의한 클록 분주 및 RS 플립플롭들(1130, 1230)에 의한 스위칭 시간의 제거가 수행되면, 증폭된 센싱 신호들(SPA_OUT, SPB_OUT)이 출력될 것이다.
증폭된 센싱 신호들(SPA_OUT, SPB_OUT)에 대한 카운팅 및 차동 연산은 타이밍도에서 도시되지는 않았다. 하지만, 상술한 센싱 및 펄스폭 증폭을 수행하는 차동 아날로그-디지털 변환기의 기능에 의해서 노이즈에 대한 효과적인 필터링이 가능하다.
이상에서와 같이 도면과 명세서에서 실시 예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허 청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허 청구범위의 기술적 사상에 의해 정해져야 할 것이다.

Claims (20)

  1. 클록 신호를 참조하여 주기적으로 스위칭되는 커패시터의 전압을 펄스 신호로 변환하여 제 1 센싱 신호로 제공하는 센서부; 그리고
    상기 제 1 센싱 신호의 주기를 2n배(n은 정수) 증폭하고, 상기 클록 신호의 주기를 2n-1배 증폭하며, 상기 증폭된 클록 신호를 상기 증폭된 제 1 센싱 신호로부터 제거하여 상기 커패시터의 스위칭 시간이 제거된 제 2 센싱 신호를 생성하는 고해상도 아날로그-디지털 변환기를 포함하는 센서 장치.
  2. 제 1 항에 있어서,
    상기 센서부는:
    상기 커패시터를 충전하기 위한 충전 전류를 제공하는 제 1 전류 소스;
    상기 고해상도 아날로그-디지털 변환기로부터 제공되는 스위치 제어 신호에 따라 상기 커패시터를 방전시키는 스위치; 그리고
    상기 커패시터의 전압을 기준 전압과 비교하여 상기 제 1 센싱 신호로 출력하는 비교기를 포함하는 센서 장치.
  3. 제 2 항에 있어서,
    상기 커패시터는 외부의 물리/화학적 변화에 따라 가변되는 가변 용량 커패시터를 포함하는 센서 장치.
  4. 제 2 항에 있어서,
    상기 센서부는, 상기 기준 전압을 제공하기 위한 제 2 전류 소스; 그리고
    상기 제 2 전류 소스로부터 제공되는 전류에 따라 상기 기준 전압을 제공하는 가변 저항을 포함하되,
    상기 커패시터는 고정 용량 커패시터로 제공되고, 상기 가변 저항은 외부의 물리/화학적 변화에 따라 가변되는 센서 장치.
  5. 제 1 항에 있어서,
    상기 센서부는 상기 커패시터를 기준 전류로 충전 및 방전할때 발생하는 커패시터 전압을 펄스 신호로 변환하는 전류 모드 램프 적분기를 포함하는 센서 장치.
  6. 제 1 항에 있어서,
    상기 고해상도 아날로그-디지털 변환기는:
    상기 제 1 센싱 신호를 2n배(n은 정수) 분주하여 증폭된 상기 제 1 센싱 신호를 출력하는 펄스 분주기;
    상기 클록 신호의 펄스폭을 2n-1배 분주하여 증폭된 클록 신호를 생성하는 클록 분주기; 그리고
    상기 증폭된 클록 신호를 사용하여 상기 증폭된 제 1 센싱 신호로부터 스위칭 시간을 제거하는 신호 뺄셈기를 포함하는 센서 장치.
  7. 제 6 항에 있어서,
    상기 증폭된 제 1 센싱 신호와 상기 클록 신호를 논리곱 연산하여 상기 클록 분주기에 제공하는 낸드 게이트를 더 포함하는 센서 장치.
  8. 제 6 항에 있어서,
    상기 신호 뺄셈기는 상기 증폭된 클록 신호를 셋 입력단에, 반전된 상기 증폭된 제 1 센싱 신호를 리셋 입력단에 입력받는 RS 플립플롭을 포함하는 센서 장치.
  9. 제 6 항에 있어서,
    상기 신호 뺄셈기로부터 출력되는 스위칭 시간이 제거된 제 2 센싱 신호의 펄스 폭을 카운트하여 센싱 데이터로 출력하는 카운터를 더 포함하는 센서 장치.
  10. 제 6 항에 있어서,
    상기 제 1 센싱 신호를 상기 클록 신호의 상승 에지에 동기하여 저장하는 D 플립플롭; 그리고
    상기 D 플립플롭의 부출력단과 시작 신호를 논리곱하여 상기 스위치 제어 신호로 제공하는 낸드 게이트를 더 포함하는 센서 장치.
  11. 제 1 항에 있어서,
    상기 센서부는:
    상기 커패시터를 충전하기 위한 충전 전류를 제공하는 제 1 전류 소스;
    상기 고해상도 아날로그-디지털 변환기로부터 제공되는 스위치 제어 신호에 따라 상기 커패시터를 방전시키는 스위치; 그리고
    상기 커패시터의 전압을 펄스 신호인 상기 제 1 센싱 신호로 출력하는 버퍼를 포함하는 센서 장치.
  12. 클록 신호를 참조하여 제 1 커패시터를 주기적으로 충전 및 방전하고, 상기 제 1 커패시터의 전압을 펄스 신호로 변환하여 제 1 센싱 신호로 제공하는 제 1 센서부;
    상기 클록 신호를 참조하여 제 2 커패시터를 주기적으로 충전 및 방전하고, 상기 제 2 커패시터의 전압을 펄스 신호로 변환하여 제 2 센싱 신호로 출력하는 제 2 센서부;
    상기 제 1 센싱 신호의 펄스폭을 특정 배수로 증폭하는 제 1 고해상도 아날로그-디지털 변환기;
    상기 제 2 센싱 신호의 펄스폭을 상기 특정 배수로 증폭하는 제 2 고해상도 아날로그-디지털 변환기;
    상기 제 1 고해상도 아날로그-디지털 변환기의 출력을 제 1 센싱 데이터로 변환하는 제 1 카운터;
    상기 제 2 고해상도 아날로그-디지털 변환기의 출력을 제 2 센싱 데이터로 변환하는 제 2 카운터; 그리고
    상기 제 1 센싱 데이터와 상기 제 2 센싱 데이터의 공통 모드 데이터를 제거하는 뺄셈기를 포함하는 센서 장치.
  13. 제 12 항에 있어서,
    상기 클록 신호의 펄스폭을 상기 특정 배수의 반배만큼 증폭하여 제 1 클록 신호로 제공하는 제 1 클록 분주기;
    상기 증폭된 제 1 센싱 신호로부터 상기 제 1 클록 신호의 펄스 폭만큼 제거하여 상기 제 1 카운터로 제공하는 제 1 RS 플립플롭:
    상기 클록 신호의 펄스폭을 상기 특정 배수의 반배만큼 증폭하여 제 2 클록 신호로 제공하는 제 2 클록 분주기; 그리고
    상기 증폭된 제 2 센싱 신호로부터 상기 제 2 클록 신호의 펄스 폭만큼 제거하여 상기 제 2 카운터로 제공하는 제 2 RS 플립플롭을 더 포함하는 센서 장치.
  14. 클록 신호를 참조하여 커패시터를 주기적으로 충전 및 방전하고, 상기 커패시터의 전압을 펄스 신호로 변환하여 제 1 센싱 신호로 제공하는 센서부; 그리고
    상기 제 1 센싱 신호의 펄스폭을 타깃 배수로 증폭하고, 상기 클록 신호의 펄스폭을 상기 타깃 배수의 반배 증폭하며, 상기 타깃 배수로 증폭된 제 1 센싱 신호로부터 상기 타깃 배수의 반배만큼 증폭된 클록 신호의 펄스 폭만큼 제거하여 상기 커패시터 전압의 방전 시간에 대응하는 성분을 제거하여 제 2 센싱 신호로 출력하는 고해상도 아날로그-디지털 변환 기능을 수행하는 마이크로 컨트롤 유닛을 포함하는 센서 장치.
  15. 제 14 항에 있어서,
    상기 센서부는:
    상기 커패시터를 충전하기 위한 충전 전류를 제공하는 제 1 전류 소스;
    상기 마이크로 컨트롤 유닛으로부터 제공되는 스위치 제어 신호에 따라 상기 커패시터를 방전시키는 스위치; 그리고
    상기 커패시터의 전압을 기준 전압과 비교하여 상기 제 1 센싱 신호로 출력하는 비교기를 포함하는 센서 장치.
  16. 제 15 항에 있어서,
    상기 커패시터는 가변 용량 커패시터를 포함하는 센서 장치.
  17. 제 15 항에 있어서,
    상기 센서부는, 상기 기준 전압을 제공하기 위한 제 2 전류 소스; 그리고
    상기 제 2 전류 소스로부터 제공되는 전류에 따라 상기 기준 전압을 제공하는 가변 저항을 포함하되, 상기 커패시터는 고정 용량 커패시터로 제공되는 센서 장치.
  18. 제 14 항에 있어서,
    상기 센서부는 상기 커패시터를 기준 전류로 충전 및 방전할 때 발생하는 커패시터 전압을 펄스 신호로 변환하는 전류 모드 램프 적분기를 포함하는 센서 장치.
  19. 제 14 항에 있어서,
    상기 고해상도 아날로그-디지털 변환 기능을 수행하기 위한 알고리즘을 상기 마이크로 컨트롤러 유닛에 제공하는 메모리를 더 포함하는 센서 장치.
  20. 제 14 항에 있어서,
    상기 센서부는 각각 서로 다른 아날로그 센싱 신호를 복수의 채널을 통해서 출력하고, 상기 마이크로 컨트롤러 유닛은 상기 복수의 채널들 중 어느 하나를 선택하고, 선택된 아날로그 센싱 신호를 상기 센싱 데이터로 출력하는 센서 장치.
KR1020150007297A 2014-10-21 2015-01-15 고해상도 아날로그-디지털 변환기를 포함하는 센서 장치 KR102028555B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US14/863,398 US9374101B2 (en) 2014-10-21 2015-09-23 Sensor device including high-resolution analog to digital converter

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020140142557 2014-10-21
KR20140142557 2014-10-21

Publications (2)

Publication Number Publication Date
KR20160046696A true KR20160046696A (ko) 2016-04-29
KR102028555B1 KR102028555B1 (ko) 2019-10-04

Family

ID=55915796

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150007297A KR102028555B1 (ko) 2014-10-21 2015-01-15 고해상도 아날로그-디지털 변환기를 포함하는 센서 장치

Country Status (1)

Country Link
KR (1) KR102028555B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102014220B1 (ko) * 2018-05-11 2019-08-26 재단법인대구경북과학기술원 복수의 센서의 센싱 신호를 디지털 값으로 변환하는 가변 가능한 디지털 컨버터

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110038601A (ko) * 2008-07-01 2011-04-14 마이크로칩 테크놀로지 인코포레이티드 전류―시간 디지털―아날로그 변환기
JP2011097269A (ja) * 2009-10-28 2011-05-12 Renesas Electronics Corp アナログデジタル変換器

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110038601A (ko) * 2008-07-01 2011-04-14 마이크로칩 테크놀로지 인코포레이티드 전류―시간 디지털―아날로그 변환기
JP2011097269A (ja) * 2009-10-28 2011-05-12 Renesas Electronics Corp アナログデジタル変換器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102014220B1 (ko) * 2018-05-11 2019-08-26 재단법인대구경북과학기술원 복수의 센서의 센싱 신호를 디지털 값으로 변환하는 가변 가능한 디지털 컨버터
US10892766B2 (en) 2018-05-11 2021-01-12 Daegu Gyeongbuk Institute Of Science And Technology Reconfigurable digital converter for converting sensing signal of plurality of sensors into digital value

Also Published As

Publication number Publication date
KR102028555B1 (ko) 2019-10-04

Similar Documents

Publication Publication Date Title
US9300317B2 (en) Adaptive delay based asynchronous successive approximation analog-to-digital converter
JP5407685B2 (ja) 逐次比較型ａｄ変換器及び逐次比較型ａｄ変換器の動作クロック調整方法
US9369137B2 (en) Clock generation circuit, successive comparison A/D converter, and integrated circuit device
US8362940B2 (en) Successive approximation register analog-to-digital converter, and operating clock adjustment method therefor
US9385649B2 (en) RC oscillator based on delay-free comparator
CN106257838B (zh) 斜坡电压产生器以及用于测试模/数转换器的方法
US20130009796A1 (en) Clock generator circuit for successive approximatiom analog to-digital converter
US10263634B2 (en) Analog-digital converter
TWI496422B (zh) 差量調變裝置
JP2015115655A (ja) アナログデジタル変換器およびイメージセンサ
CN110521125B (zh) 模拟-数字转换器电路和模拟-数字转换方法
US20140218223A1 (en) Multiplexed sigma delta modulator
KR20000028902A (ko) 아날로그 디지털 변환기
WO2016124227A1 (en) Time register
WO2012079077A1 (en) Circuits and methods for implementing a residue amplifier
US10833654B2 (en) Oscillator circuit with comparator delay cancelation
CN110235372B (zh) 一种具有降低回扫噪声的双倍数据速率时间内插量化器
US9374101B2 (en) Sensor device including high-resolution analog to digital converter
KR20080075737A (ko) 스위치드 커패시터 회로를 이용한 아날로그 디지털 변환방법 및 장치
KR102028555B1 (ko) 고해상도 아날로그-디지털 변환기를 포함하는 센서 장치
US10498352B1 (en) Capacitative digital-to-analog converter with reduced data-dependent loading of voltage reference
JP2011188250A (ja) 時定数調整回路
CN109792499B (zh) 模数转换电路、图像传感器和模数转换方法
CN109412598B (zh) 一种逐次逼近式模数转换装置
CN106257839B (zh) 传感器装置以及检测方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right