CN113676162B - 脉冲信号电平的计算方法和计算电路 - Google Patents
脉冲信号电平的计算方法和计算电路 Download PDFInfo
- Publication number
- CN113676162B CN113676162B CN202111024193.0A CN202111024193A CN113676162B CN 113676162 B CN113676162 B CN 113676162B CN 202111024193 A CN202111024193 A CN 202111024193A CN 113676162 B CN113676162 B CN 113676162B
- Authority
- CN
- China
- Prior art keywords
- signal
- delay time
- clock signal
- state
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 19
- 238000004364 calculation method Methods 0.000 claims abstract description 38
- 238000001514 detection method Methods 0.000 claims description 51
- 230000003111 delayed effect Effects 0.000 claims description 16
- 230000000630 rising effect Effects 0.000 claims description 15
- 230000008859 change Effects 0.000 claims description 9
- 230000007704 transition Effects 0.000 claims description 8
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 12
- 230000001360 synchronised effect Effects 0.000 description 3
- 230000001960 triggered effect Effects 0.000 description 3
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/01—Details
- H03K3/017—Adjustment of width or dutycycle of pulses
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
- H03K5/133—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals using a chain of active delay devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
- H03K5/135—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Pulse Circuits (AREA)
Abstract
本发明公开了一种脉冲信号电平的计算方法和计算电路。本发明通过在脉冲信号电平变化时，检测时钟信号的状态，然后在所述脉冲信号的下个周期，根据所检测到的时钟信号的状态，控制时钟信号延迟不同时间触发，自所述时钟信号触发时刻起，分别对所述脉冲信号处于第一电平和当前周期内的时钟信号计数获得第一计数值和第二计数值，并据此获得所述脉冲信号的占空比。通过此方式获得的第一计数值、第二计数值及占空比在所述脉冲信号的每个周期内均相同，因此，可以有效地消除计数误差，提高占空比精度，消除屏幕闪烁。
Description
本申请是申请日为2018.03.26，申请号为CN 201810252025.9，发明创造名称为脉冲信号占空比的计算方法和计算电路的原专利申请的分案申请。
技术领域
本发明涉及电力电子技术，更具体地，涉及一种脉冲信号电平的计算方法和计算电路。
背景技术
LED背光模拟调光技术，通常需要获得PWM信号的占空比信息，而目前最广泛应用的是计数器法。例如，将基准时钟信号Clock作为采样信号，对PWM信号的高电平时间Ton和整个周期T分别采样计数，占空比即为Ton与T的计数比值。基准时钟信号Clock的频率越高，则计算得到的占空比越精确。
但是，PWM信号和基准时钟信号Clock可能不是同步的。如图1所示，为计数器法计算PWM信号占空比的信号时序图。图1中，由于PWM信号的高电平时间Ton和周期T的长度不一定是基准时钟信号Clock的整数倍，因此在不同的PWM周期内，高电平时间Ton和周期T的计数可能是不同的。在这种情况下，会降低占空比计算的精确度。
为了提高占空比计算的精确度，有一种方法是将PWM信号和基准时钟信号Clock同步。如图2所示，采用同步法计算PWM信号占空比的信号时序图。在图2中，PWM信号和基准时钟信号Clock同步。在第一个周期PWM信号的高电平时间Ton的下降沿，检测到基准时钟信号Clock是高电平，因该下降沿距离基准时钟信号Clock的上升沿很近，在噪声以及信号抖动的影响下，在下一个PWM周期高电平时间Ton的下降沿，检测到基准时钟信号Clock是低电平。如此，在这两个PWM周期里对高电平时间Ton的计数就会有1个误差。高电平时间Ton越小，因误差所产生的不同周期内的占空比变化就越大。若应用在电子设备的屏幕上，当占空比的变化达到一定值，人眼就会观察到闪烁的现象。
发明内容
有鉴于此，本发明实施例提供了一种脉冲信号电平的计算方法和计算电路，以有效地消除计数误差，提高占空比精度，消除屏幕闪烁。
一方面，本发明提供了一种脉冲信号电平的计算方法，包括以下步骤：
1)当接收到表征所述脉冲信号电平跳变的第一检测信号时，产生表征时钟信号状态的状态信号；所述第一检测信号表征所述脉冲信号由第一电平跳变为第二电平；
2)在所述脉冲信号的下个周期，根据所述状态信号，产生触发信号控制所述时钟信号延迟不同的延时时间触发，使得经延迟所述延时时间后，所述时钟信号的上升沿不会落在对所述时钟信号的上升沿产生误判的时间区间内；
3)对所述触发信号至所述第一检测信号之间的所述时钟信号计数，以获得表征所述第一电平持续时间长度的第一计数值。
优选地，所述计算方法还包括以下步骤：获得基于所述时钟信号周期的表征所述脉冲信号的周期长度的第二计数值，根据所述第一计数值和所述第二计数值的比值，获得所述脉冲信号的第一电平的占空比。
优选地，对所述触发信号至表征所述脉冲信号电平跳变的第二检测信号之间的所述时钟信号计数，以获得所述第二计数值，所述第二检测信号表征所述脉冲信号由第二电平跳变为第一电平。
优选地，所述第一计数值、所述第二计数值和所述占空比在所述脉冲信号的每个周期内均相同。
优选地，所述计算方法还包括以下步骤：根据N1*Tclock+Tdelay计算所述第一电平持续时间长度，其中N1为所述第一计数值，Tclock为所述时钟信号的周期，Tdelay为所述延时时间。
优选地，步骤2)包括：
若所述状态信号表征所述时钟信号处于第一状态，则在所述脉冲信号的下个周期，将所述时钟信号延迟第一延时时间触发；
若所述状态信号表征所述时钟信号处于第二状态，则在所述脉冲信号的下个周期，将所述时钟信号延迟第二延时时间触发。
优选地，所述第一延时时间大于所述第二延时时间。
优选地，所述第一延时时间和第二延时时间的差值被配置为不大于n/2Tclock-Tnoise，其中Tclock为所述时钟信号的周期，Tnoise为噪声和抖动对所述脉冲信号和所述时钟信号产生影响的时间，n为自然数。
优选地，在所述脉冲信号的第一个周期，对所述时钟信号延迟所述第一延时时间触发。
优选地，所述延时时间为所述时钟信号周期的整数倍。
另一方面，本发明还提供了一种脉冲信号电平的计算电路，所述计算电路包括：
时钟信号检测模块，用于接收表征所述脉冲信号电平变化的第一检测信号，并产生表征时钟信号状态的状态信号；
延时触发模块，用于在所述脉冲信号的下个周期，根据所述状态信号产生触发信号控制所述时钟信号延迟不同的延时时间触发，使得经延迟所述延时时间后，所述时钟信号的上升沿不会落在对所述时钟信号的上升沿产生误判的时间区间内；
计数器模块，用于对所述触发信号至所述第一检测信号之间的所述时钟信号计数，以获得第一计数值，所述第一检测信号表征所述脉冲信号由第一电平跳变为第二电平。
优选地，若检测到的所述时钟信号的状态为第一状态，所述延时触发模块则在所述脉冲信号的下个周期，产生所述触发信号来控制所述时钟信号延迟第一延时时间触发；
若检测到的所述时钟信号的状态为第二状态，所述延时触发模块则在所述脉冲信号的下个周期，产生所述触发信号来控制所述时钟信号延迟第二延时时间触发。
优选地，所述计算电路还包括：
占空比计算模块，根据所述第一计数值和第二计数值的比值，获得所述脉冲信号的第一电平的占空比，其中，所述第二计数值基于所述时钟信号周期获得，用来表征所述脉冲信号的周期长度。
优选地，所述计数器模块还对所述触发信号至第二检测信号之间的所述时钟信号计数，以获得所述第二计数值，所述第二检测信号表征所述脉冲信号由第二电平跳变为第一电平。
优选地，所述计算电路还包括：
脉冲信号检测模块，用于检测所述脉冲信号的电平变化，并产生用于表征所述脉冲信号电平变化的所述第一检测信号和所述第二检测信号。
优选地，所述延时触发模块包括：开关，第二延时时间产生电路和第三延时时间产生电路，
所述第二延时时间产生电路与所述第三延时时间产生电路串联连接，所述第二延时时间产生电路的输入端接收所述第二检测信号，所述第三延时时间的输出端产生所述触发信号；
所述开关与所述第三延时时间产生电路并联，所述开关的控制端由所述状态信号控制；若所述状态信号表征所述时钟信号处于第一状态，则在所述脉冲信号的下个周期，所述状态信号控制所述开关断开；若所述状态信号表征所述时钟信号处于第二状态，则在所述脉冲信号的下个周期，所述状态信号控制所述开关闭合使所述第三延时时间产生电路短路；
其中，所述第一延时时间为所述第二延时时间产生电路产生的第二延时时间和所述第三延时时间产生电路产生的第三延时时间之和。
优选地，所述计算电路还包括：时钟信号产生模块，用于接收所述触发信号，并产生所述时钟信号。
本发明实施例的技术方案通过在脉冲信号电平变化时，检测时钟信号的状态，然后在所述脉冲信号的下个周期，根据所检测到的时钟信号的状态，控制时钟信号延迟不同时间触发，自所述时钟信号触发时刻起，分别对所述脉冲信号处于第一电平和当前周期内的时钟信号计数获得第一计数值和第二计数值，并据此获得所述脉冲信号的占空比。通过此方式获得的占空比数值在所述脉冲信号的每个周期内均相同，因此，可以有效地消除计数误差，提高占空比精度，消除屏幕闪烁。
附图说明
通过以下参照附图对本发明实施例的描述，本发明的上述以及其它目的、特征和优点将更为清楚，在附图中：
图1是现有的采用计数器法计算PWM信号占空比的信号时序图；
图2是现有的采用同步法计算PWM信号占空比的信号时序图；
图3是依据本发明实施例的一种脉冲信号占空比的计算方法的流程图；
图4为采用图3所示计算方法的信号时序图；
图5-图7分别示出了采用图3所示的计算方式时对应3种不同PWM信号的稳态时序图；
图8是依据本发明实施例的一种脉冲信号占空比计算电路的框图；
图9是依据本发明实施例的一种延时触发模块的原理图。
具体实施方式
以下基于实施例对本发明进行描述，但是本发明并不仅仅限于这些实施例。在下文对本发明的细节描述中，详尽描述了一些特定的细节部分。对本领域技术人员来说没有这些细节部分的描述也可以完全理解本发明。为了避免混淆本发明的实质，公知的方法、过程、流程、元件和电路并没有详细叙述。
此外，本领域普通技术人员应当理解，在此提供的附图都是为了说明的目的，并且附图不一定是按比例绘制的。
同时，应当理解，在以下的描述中，“电路”是指由至少一个元件或子电路通过电气连接或电磁连接构成的导电回路。当称元件或电路“连接到”另一元件或称元件/电路“连接在”两个节点之间时，它可以是直接耦接或连接到另一元件或者可以存在中间元件，元件之间的连接可以是物理上的、逻辑上的、或者其结合。相反，当称元件“直接耦接到”或“直接连接到”另一元件时，意味着两者不存在中间元件。
除非上下文明确要求，否则整个说明书和权利要求书中的“包括”、“包含”等类似词语应当解释为包含的含义而不是排他或穷举的含义；也就是说，是“包括但不限于”的含义。
在本发明的描述中，需要理解的是，术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性。此外，在本发明的描述中，除非另有说明，“多个”的含义是两个或两个以上。
图3是依据本发明实施例的一种脉冲信号占空比的计算方法的流程图。如图3所示，所述计算方法包括：
步骤S100：当接收到表征所述脉冲信号电平跳变的第一检测信号时，产生表征时钟信号状态的状态信号。
步骤S200：在所述脉冲信号的下个周期，根据所述状态信号，产生触发信号控制所述时钟信号延迟不同的延时时间触发。
步骤S200具体包括：
步骤S201：若所述状态信号表征所述时钟信号处于第一状态，则在所述脉冲信号的下个周期，将所述时钟信号延迟第一延时时间Tdelay1触发；
步骤S202：若所述状态信号表征所述时钟信号处于第二状态，则在所述脉冲信号的下个周期，将所述时钟信号延迟第二延时时间Tdelay2触发。
所述第一延时时间大于所述第二延时时间。在一个示例中，所述第一延时时间Tdelay1和所述第二延时时间Tdelay2满足：Tnoise<Tdelay1-Tdelay2<n/2Tclock-Tnoise，Tnoise为噪声和抖动对所述脉冲信号和所述时钟信号产生的影响时间，Tclock为所述时钟信号的周期,n为自然数。
步骤S300：对所述触发信号至所述第一检测信号之间的所述时钟信号计数，以获得第一计数值。
步骤S400：对所述触发信号至表征所述脉冲信号电平跳变的第二检测信号之间的所述时钟信号计数，以获得第二数值；
步骤S500：根据所述第一计数值和所述第二计数值，获得所述脉冲信号的占空比。
具体地，在步骤S500中，由于延时时间很小，不会影响所述占空比的精度，因此，可以根据所述第一计数值和所述第二计数值的比值获得所述脉冲信号的占空比。在一个示例中，所述第一延时时间和所述第二延时时间可以设置为所述时钟信号周期的整数倍，并设置计时从所述时钟信号周期的整数倍开始，使得计时开始的时刻与所述触发信号保持一致。
在上述或下述实施例中，所述脉冲信号可以是PWM信号或者是其它具有不同电平的脉冲信号；第一电平可以为高电平，而第二电平可以相应地为低电平；或者第一电平可以为低电平，而第二电平可以相应地为高电平；所述时钟信号为高频信号，具有高于所述脉冲信号的频率。当然，脉冲信号和时钟信号的形式并不限于上述示例。所述第一状态可以为低电平状态，所述第二状态可以为高电平状态；或者所述第一状态可以为低电平状态，所述第二状态可以为高电平状态。当然，第一状态和第二状态的形式并不限于上述示例。
为了更好地理解图3中的计算方法，下面结合图4来进行具体说明。
为清楚起见，下面以脉冲信号为PWM信号并且第一检测信号表征所述PWM信号由高电平跳变为低电平，第二检测信号表征所述PWM信号由低电平跳变为高电平以及时钟信号的第一状态为低电平状态，第二状态为高电平状态为例进行说明。
如图4所示，为采用图3所示计算方法的信号时序图，其中，时钟信号Clock1和Clock2分别表示两种不同情况(即延时时间分别为第一延时时间和第二延时时间)的时序。
首先，在PWM信号由高电平跳变为低电平(即下降沿)时，检测所述时钟信号Clock的状态。
若检测到的所述时钟信号Clock1为低电平状态，则在PWM信号的下个周期，将所述时钟信号Clock1延迟第一延时时间Tdelay1触发。
若检测到的所述时钟信号Clock2为高电平状态，则在所述PWM信号的下个周期，将所述时钟信号Clock2延迟第二延时时间Tdelay2触发。
之前，在对图2的描述中曾提到，假设噪声和抖动对PWM信号和Clock信号的影响时间为Tnoise，当时钟信号Clock的上升沿落在Tnoise区间里时，计数值就会有1个误差，即所述Tnoise区间为可能会对所述时钟信号的上升沿产生误判的时间区间。而采用图3所示的计算方法后，如图4所示，无论延时时间为第一延时时间还是第二延时时间，时钟信号Clock的上升沿均不会落在Tnoise区间里，即经延迟所述延时时间后，所述时钟信号的上升沿不会落在对所述时钟信号的上升沿产生误判的时间区间内，由此消除了对PWM信号的导通时间、周期的计数误差。
图5-图7分别示出了采用图3所示计算方式时对应3种不同PWM信号的稳态时序图。
如图5所示，在每一个PWM信号的下降沿，检测到所述时钟信号Clock均为低电平，因此，在每一个PWM信号的下个周期，所述时钟信号Clock均延迟第一延时时间Tdelay1触发。对自所述时钟信号的触发时刻至所述PWM信号的下降沿时之间的时钟信号计数所获得的第一计数值为N1，对自所述时钟信号的触发时刻至所述PWM信号再次出现上升沿时之间的时钟信号计数所获得的第二计数值为N2，可知，PWM信号的高电平时间为N1*Tclock+Tdelay1，周期为N2*Tclock+Tdelay1，故占空比D＝(N1*Tclock+Tdelay1)/(N2*Tclock+Tdelay1)，因第一延时时间Tdelay1很小，可忽略不计，故占空比D计算可简化为D＝N1*Tclock/N2*Tclock＝N1/N2，即可根据所述第一计数值和所述第二计数值的比值获得所述PWM信号的占空比。在这种情况下，对于PWM信号的导通时间和周期的计数值在每一个周期内都是相同的。
如图6所示，在每一个PWM信号的下降沿，检测到所述时钟信号Clock均为高电平，因此，在每一个PWM信号的下个周期，所述时钟信号Clock均延迟第二延时时间Tdelay2触发。对自所述时钟信号的触发时刻至所述PWM信号的下降沿时之间的时钟信号计数所获得的第一计数值为N1’，对自所述时钟信号的触发时刻至所述PWM信号再次出现上升沿时之间的时钟信号计数所获得的第二计数值为N2’，可知，PWM信号的高电平时间为N1’*Tclock+Tdelay2，周期为N2’*Tclock+Tdelay2，故占空比D＝(N1’*Tclock+Tdelay2)/(N2’*Tclock+Tdelay2)，同样地，因第二延时时间Tdelay2很小，可忽略不计，故占空比D计算可简化为D＝N1’*Tclock/N2’*Tclock＝N1’/N2’，即可根据所述第一计数值和所述第二计数值的比值获得所述PWM信号的占空比。同样，在这种情况下，对于PWM信号的导通时间和周期的计数值在每一个周期内都是相同的。
如图7所示，在PWM信号的第一个周期的下降沿，检测到所述时钟信号Clock为低电平状态，则在PWM信号的第二个周期，所述时钟信号Clock延迟第一延时时间Tdealy1触发，而在第二个周期结束时，又检测到所述时钟信号Clock为高电平状态，此时，将所述时钟信号Clock延迟第二延时时间Tdelay2触发。之后，在PWM信号的第三个、第四个……第N个周期内，会不断重复第一个、第二个周期内的工作，所述时钟信号Clock会交替延迟第一延时时间Tdelay1和第二延时时间Tdelay2触发。在图7中，在所述PWM信号的第一个周期内，对自所述时钟信号的触发时刻至所述PWM信号的下降沿时之间的时钟信号计数所获得的第一计数值为N1”，对自所述时钟信号的触发时刻至所述PWM信号再次出现上升沿时之间的时钟信号计数所获得的第二计数值为N2”，可知，PWM信号的高电平时间为N1”*Tclock+Tdelay1，周期为N2”*Tclock+Tdelay1，故占空比D＝(N1”*Tclock+Tdelay1)/(N2”*Tclock+Tdelay1)，同样地，因延时时间Tdelay1很小，可忽略不计，故在所述PWM信号的第一个周期内，占空比D计算可简化为D＝N1”*Tclock/N2”*Tclock＝N1”/N2”。而在所述PWM信号的第二个周期内，虽然延时时间变为Tdelay2，但是占空比D的计算依据上述方式，经简化后，仍然为D＝N1”/N2”。因此，无论是延时时间为第一延时时间Tdelay1还是第二延时时间Tdelay2，均可根据所述第一计数值和所述第二计数值的比值获得所述PWM信号的占空比。同样，在这种情况下，对于PWM信号的导通时间和周期的计数值在每一个周期内都是相同的。
图8是依据本发明实施例的一种脉冲信号占空比计算电路的框图。如图8所示，所述脉冲信号占空比计算电路800包括：
时钟信号检测模块801，用于接收表征所述脉冲信号电平变化的第一检测信号VT1，并产生表征时钟信号状态的状态信号VS；
延时触发模块802，用于在所述脉冲信号的下个周期，根据所述状态信号VS产生触发信号Trigger控制所述时钟信号延迟不同的延时时间触发；
计数器模块803，用于对所述触发信号Trigger至所述第一检测信号VT1之间的所述时钟信号计数，以获得第一计数值N1；以及对所述触发信号Trigger至第二检测信号VT2之间的所述时钟信号计数，以获得第二数值N2；
占空比计算模块804，用于根据所述第一计数值N1和所述第二计数值N2，获得所述脉冲信号的占空比D。
在一个实施例中，所述脉冲信号占空比计算电路800还包括：脉冲信号检测模块805，用于接收脉冲信号，并产生用于表征所述脉冲信号电平变化的第一检测信号VT1和所述第二检测信号VT2。
所述第一检测信号表征所述脉冲信号由第一电平跳变为第二电平，所述第二检测信号表征所述脉冲信号由第二电平跳变为第一电平。
其中,脉冲信号可以由芯片的外部设备产生，例如PWM信号产生电路，再经过芯片的PWM引脚转换为内部的PWM信号；或者可以由芯片内部的PWM信号产生电路直接给出。当然，脉冲信号的产生并不限于上述方式。
在一个实施例中，所述脉冲信号占空比计算电路800还包括：时钟信号产生模块806，用于接收所述触发信号Trigger，并产生所述时钟信号Clock。
在一个实施例中，所述延时触发模块802的具体工作原理包括：例如，若所述状态信号VS表征所述时钟信号Clock处于第一状态，则在所述脉冲信号的下个周期，即接收到第二检测信号VT2时，所述触发信号Trigger控制所述时钟信号Clock相对所述第二检测信号VT2延迟第一延时时间Delay1触发；若所述状态信号VS表征所述时钟信号Clock处于第二状态，则在所述脉冲信号的下个周期，即接收到第二检测信号VT2时，所述触发信号Trigger控制所述时钟信号Clock相对所述第二检测信号VT2延迟第二延时时间Delay2触发。
图9是依据本发明实施例的一种延时触发模块的原理图。如图9所示，所述延时触发模块802包括开关Switch，第二延时时间产生电路和第三延时时间产生电路。
其中，所述第二延时时间产生电路与所述第三延时时间产生电路串联连接，所述第二延时时间产生电路的输入端接收所述第二检测信号VT2，所述第三延时时间的输出端产生所述触发信号Trigger，所述开关Switch与所述第三延时时间产生电路并联，所述开关Switch的控制端由所述状态信号VS控制。
若所述状态信号VS表征所述时钟信号Clock处于第一状态，则在所述脉冲信号的下个周期，所述状态信号VS控制所述开关Switch断开，所述触发信号Trigger控制所述时钟信号Clock相对所述第二检测信号VT2延迟第一延时时间Delay1触发，其中，所述第一延时时间Delay1为所述第二延时时间产生电路产生的第二延时时间Delay2和所述第三延时时间产生电路产生的第三延时时间Delay3之和；若所述状态信号VS表征所述时钟信号Clock处于第二状态，则在所述脉冲信号的下个周期，所述状态信号VS控制所述开关Switch闭合使所述第三延时时间产生电路短路，由此，所述触发信号Trigger控制所述时钟信号Clock相对所述第二检测信号VT2延迟第二延时时间Delay2触发。
在以上各个实施例中，作为一种优选的方式，在所述脉冲信号的第一个周期，所述时钟信号延迟第一延时时间触发。当然，所述时钟信号也可以延迟第二延时时间触发。
本发明实施例的技术方案通过在脉冲信号电平变化时，检测时钟信号的状态，然后在所述脉冲信号的下个周期，根据所检测到的时钟信号的状态，控制时钟信号延迟不同时间触发，自所述时钟信号触发时刻起，分别对所述脉冲信号处于第一电平和当前周期内的时钟信号计数获得第一计数值和第二计数值，并据此获得所述脉冲信号的占空比。通过此方式获得的占空比数值在所述脉冲信号的每个周期内均相同，因此，可以有效地消除计数误差，提高占空比精度，消除屏幕闪烁。
以上所述仅为本发明的优选实施例，并不用于限制本发明，对于本领域技术人员而言，本发明可以有各种改动和变化。凡在本发明的精神和原理之内所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (17)
1.一种脉冲信号的电平计算方法，其特征在于，包括以下步骤：
1)当接收到表征所述脉冲信号电平跳变的第一检测信号时，产生表征时钟信号状态的状态信号；所述第一检测信号表征所述脉冲信号由第一电平跳变为第二电平；
2)在所述脉冲信号的下个周期，根据所述状态信号，产生触发信号控制所述时钟信号延迟不同的延时时间触发；
3)对所述触发信号至所述第一检测信号之间的所述时钟信号计数，以获得表征所述第一电平持续时间长度的第一计数值；
其中，所述延时时间用以使得所述时钟信号的上升沿不会落在噪声和抖动对所述脉冲信号和时钟信号的影响时间内，以消除对脉冲信号的电平的计数误差。
2.根据权利要求1所述的计算方法，其特征在于，所述计算方法还包括以下步骤：获得基于所述时钟信号周期的表征所述脉冲信号的周期长度的第二计数值，根据所述第一计数值和所述第二计数值的比值，获得所述脉冲信号的第一电平的占空比。
3.根据权利要求2所述的计算方法，其特征在于：对所述触发信号至表征所述脉冲信号电平跳变的第二检测信号之间的所述时钟信号计数，以获得所述第二计数值，所述第二检测信号表征所述脉冲信号由第二电平跳变为第一电平。
4.根据权利要求2或3任意一项所述的计算方法，其特征在于：所述第一计数值、所述第二计数值和所述占空比在所述脉冲信号的每个周期内均相同。
5.根据权利要求1所述的计算方法，其特征在于：所述计算方法还包括以下步骤：根据N1*Tclock+Tdelay计算所述第一电平持续时间长度，其中N1为所述第一计数值，Tclock为所述时钟信号的周期，Tdelay为所述延时时间。
6.根据权利要求1所述的计算方法，其特征在于，其中步骤2)包括：
若所述状态信号表征所述时钟信号处于第一状态，则在所述脉冲信号的下个周期，将所述时钟信号延迟第一延时时间触发；
若所述状态信号表征所述时钟信号处于第二状态，则在所述脉冲信号的下个周期，将所述时钟信号延迟第二延时时间触发。
7.根据权利要求6所述的计算方法，其特征在于：所述第一延时时间大于所述第二延时时间。
8.根据权利要求7所述的计算方法，其特征在于：所述第一延时时间和第二延时时间的差值被配置为不大于n/2Tclock-Tnoise，其中Tclock为所述时钟信号的周期，Tnoise为噪声和抖动对所述脉冲信号和所述时钟信号产生影响的时间，n为自然数。
9.根据权利要求6所述的计算方法，其特征在于：在所述脉冲信号的第一个周期，对所述时钟信号延迟所述第一延时时间触发。
10.根据权利要求1所述的计算方法，其特征在于：所述延时时间为所述时钟信号周期的整数倍。
11.一种脉冲信号的电平计算电路，其特征在于，所述计算电路包括：
时钟信号检测模块，用于接收表征所述脉冲信号电平变化的第一检测信号，并产生表征时钟信号状态的状态信号；
延时触发模块，用于在所述脉冲信号的下个周期，根据所述状态信号产生触发信号控制所述时钟信号延迟不同的延时时间触发；
计数器模块，用于对所述触发信号至所述第一检测信号之间的所述时钟信号计数，以获得第一计数值，所述第一检测信号表征所述脉冲信号由第一电平跳变为第二电平；
其中，所述延时时间用以使得所述时钟信号的上升沿不会落在噪声和抖动对所述脉冲信号和时钟信号的影响时间内，以消除对脉冲信号的电平的计数误差。
12.根据权利要求11所述的计算电路，其特征在于：
若检测到的所述时钟信号的状态为第一状态，所述延时触发模块则在所述脉冲信号的下个周期，产生所述触发信号来控制所述时钟信号延迟第一延时时间触发；
若检测到的所述时钟信号的状态为第二状态，所述延时触发模块则在所述脉冲信号的下个周期，产生所述触发信号来控制所述时钟信号延迟第二延时时间触发。
13.根据权利要求12所述的计算电路，其特征在于，所述计算电路还包括：
占空比计算模块，根据所述第一计数值和第二计数值的比值，获得所述脉冲信号的第一电平的占空比，其中，所述第二计数值基于所述时钟信号周期获得，用来表征所述脉冲信号的周期长度。
14.根据权利要求13所述的的计算电路，其特征在于：所述计数器模块还对所述触发信号至第二检测信号之间的所述时钟信号计数，以获得所述第二计数值，所述第二检测信号表征所述脉冲信号由第二电平跳变为第一电平。
15.根据权利要求14所述的计算电路，其特征在于，所述计算电路还包括：
脉冲信号检测模块，用于检测所述脉冲信号的电平变化，并产生用于表征所述脉冲信号电平变化的所述第一检测信号和所述第二检测信号。
16.根据权利要求14所述的计算电路，其特征在于，所述延时触发模块包括：开关，第二延时时间产生电路和第三延时时间产生电路，
所述第二延时时间产生电路与所述第三延时时间产生电路串联连接，所述第二延时时间产生电路的输入端接收所述第二检测信号，所述第三延时时间的输出端产生所述触发信号；
所述开关与所述第三延时时间产生电路并联，所述开关的控制端由所述状态信号控制；若所述状态信号表征所述时钟信号处于第一状态，则在所述脉冲信号的下个周期，所述状态信号控制所述开关断开；若所述状态信号表征所述时钟信号处于第二状态，则在所述脉冲信号的下个周期，所述状态信号控制所述开关闭合使所述第三延时时间产生电路短路；
其中，所述第一延时时间为所述第二延时时间产生电路产生的第二延时时间和所述第三延时时间产生电路产生的第三延时时间之和。
17.根据权利要求11-16任一项所述的计算电路，其特征在于，所述计算电路还包括：
时钟信号产生模块，用于接收所述触发信号，并产生所述时钟信号。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111024193.0A CN113676162B (zh) | 2018-03-26 | 2018-03-26 | 脉冲信号电平的计算方法和计算电路 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810252025.9A CN108551336B (zh) | 2018-03-26 | 2018-03-26 | 脉冲信号占空比的计算方法和计算电路 |
| CN202111024193.0A CN113676162B (zh) | 2018-03-26 | 2018-03-26 | 脉冲信号电平的计算方法和计算电路 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810252025.9A Division CN108551336B (zh) | 2018-03-26 | 2018-03-26 | 脉冲信号占空比的计算方法和计算电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113676162A CN113676162A (zh) | 2021-11-19 |
| CN113676162B true CN113676162B (zh) | 2024-02-23 |
Family
ID=63517021
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111024193.0A Active CN113676162B (zh) | 2018-03-26 | 2018-03-26 | 脉冲信号电平的计算方法和计算电路 |
| CN201810252025.9A Active CN108551336B (zh) | 2018-03-26 | 2018-03-26 | 脉冲信号占空比的计算方法和计算电路 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810252025.9A Active CN108551336B (zh) | 2018-03-26 | 2018-03-26 | 脉冲信号占空比的计算方法和计算电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (2) | CN113676162B (zh) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111190089B (zh) * | 2018-11-14 | 2022-01-11 | 长鑫存储技术有限公司 | 抖动时间的确定方法及装置、存储介质和电子设备 |
| CN110261673B (zh) * | 2019-05-14 | 2021-10-15 | 哈尔滨工业大学 | 一种基于电压、电流双脉冲信号的虚拟脉冲功率测量系统及方法 |
| CN110142965B (zh) | 2019-05-17 | 2021-07-27 | 珠海赛纳三维科技有限公司 | 伺服电机驱动电路及3d打印装置 |
| CN112782487B (zh) * | 2019-11-08 | 2023-05-12 | 航天科工惯性技术有限公司 | 一种占空比检测系统 |
| CN111614345A (zh) * | 2020-07-16 | 2020-09-01 | 杭州瑞盟科技有限公司 | 一种测量pwm占空比的集成电路及方法 |
| CN113068291B (zh) * | 2021-03-30 | 2023-03-24 | 重庆长安汽车股份有限公司 | 一种基于pwm信号的迎送宾灯控制方法、系统及汽车 |
| CN114157145B (zh) * | 2021-11-30 | 2023-03-14 | 东南大学 | 一种dc-dc开关电源的电感电流预估方法 |
| CN114415060A (zh) * | 2022-01-26 | 2022-04-29 | 天津天元海科技开发有限公司 | 灯质检测装置以及航标灯灯质的室外检测器 |
| CN114785658A (zh) * | 2022-03-28 | 2022-07-22 | 上海峰飞航空科技有限公司 | 一种数据同步系统、方法及存储介质 |
| CN117240263A (zh) * | 2023-09-28 | 2023-12-15 | 成都利普芯微电子有限公司 | 一种pwm生成电路和电机控制芯片 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102025276A (zh) * | 2010-11-11 | 2011-04-20 | 东南大学 | 一种数字控制开关电源跨时钟域控制器及其控制方法 |
| CN103713171A (zh) * | 2012-10-08 | 2014-04-09 | 北京普源精电科技有限公司 | 一种具有延迟触发功能的示波器 |
| CN103780064A (zh) * | 2014-02-14 | 2014-05-07 | 成都启臣微电子有限公司 | 具备副边反馈电流检测的开关电源控制电路 |
| CN104202040A (zh) * | 2014-09-04 | 2014-12-10 | 南京矽力杰半导体技术有限公司 | 位电平检测电路以及方法 |
| CN104485947A (zh) * | 2014-12-30 | 2015-04-01 | 中南民族大学 | 一种用于gps驯服晶振的数字鉴相器 |
| CN104901657A (zh) * | 2015-05-22 | 2015-09-09 | 浙江大学 | 一种全数字去抖动电路及方法 |
| CN105958972A (zh) * | 2016-06-07 | 2016-09-21 | 矽力杰半导体技术(杭州)有限公司 | Pwm控制电路及pwm信号生成方法 |
| CN107147379A (zh) * | 2017-04-26 | 2017-09-08 | 烽火通信科技股份有限公司 | 基于fpga的边沿检测方法、系统及时钟数据恢复电路 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100473813B1 (ko) * | 2003-07-10 | 2005-03-14 | 학교법인 포항공과대학교 | 다중 위상 클럭을 위한 디지털 듀티 사이클 보정 회로 및그 방법 |
| US7564284B2 (en) * | 2007-03-26 | 2009-07-21 | Infineon Technologies Ag | Time delay circuit and time to digital converter |
| TWI337004B (en) * | 2007-05-24 | 2011-02-01 | Nanya Technology Corp | Duty cycle corrector and duty cycle correction method |
| CN101789774B (zh) * | 2009-01-22 | 2011-11-30 | 中芯国际集成电路制造(上海)有限公司 | 全数字脉宽控制电路 |
| US8004332B2 (en) * | 2009-11-03 | 2011-08-23 | Advantest Corporation | Duty ratio control apparatus and duty ratio control method |
| CN103176059B (zh) * | 2011-12-21 | 2016-12-21 | 北京普源精电科技有限公司 | 一种测量脉冲宽度的方法、装置和频率计 |
| CN102832913B (zh) * | 2012-08-21 | 2015-02-18 | 上海新进半导体制造有限公司 | 误差消除电路、方法以及占空比检测电路 |
| CN104158605B (zh) * | 2014-07-30 | 2016-08-17 | 华南理工大学 | 一种基于pwm码实现无线携能通信频率自适应的方法 |
| CN105577142A (zh) * | 2016-02-26 | 2016-05-11 | 昆腾微电子股份有限公司 | 时钟占空比调整装置及方法 |
| CN106374890B (zh) * | 2016-09-08 | 2019-06-21 | 电子科技大学 | 一种时钟占空比校正电路 |
-
2018
- 2018-03-26 CN CN202111024193.0A patent/CN113676162B/zh active Active
- 2018-03-26 CN CN201810252025.9A patent/CN108551336B/zh active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102025276A (zh) * | 2010-11-11 | 2011-04-20 | 东南大学 | 一种数字控制开关电源跨时钟域控制器及其控制方法 |
| CN103713171A (zh) * | 2012-10-08 | 2014-04-09 | 北京普源精电科技有限公司 | 一种具有延迟触发功能的示波器 |
| CN103780064A (zh) * | 2014-02-14 | 2014-05-07 | 成都启臣微电子有限公司 | 具备副边反馈电流检测的开关电源控制电路 |
| CN104202040A (zh) * | 2014-09-04 | 2014-12-10 | 南京矽力杰半导体技术有限公司 | 位电平检测电路以及方法 |
| CN104485947A (zh) * | 2014-12-30 | 2015-04-01 | 中南民族大学 | 一种用于gps驯服晶振的数字鉴相器 |
| CN104901657A (zh) * | 2015-05-22 | 2015-09-09 | 浙江大学 | 一种全数字去抖动电路及方法 |
| CN105958972A (zh) * | 2016-06-07 | 2016-09-21 | 矽力杰半导体技术(杭州)有限公司 | Pwm控制电路及pwm信号生成方法 |
| CN107147379A (zh) * | 2017-04-26 | 2017-09-08 | 烽火通信科技股份有限公司 | 基于fpga的边沿检测方法、系统及时钟数据恢复电路 |
Non-Patent Citations (2)
| Title |
|---|
| A 0.84.2 GHz monolithic all-digital PLL based frequency synthesizer for wireless communications;Yuanxin Zhao等;Journal of Semiconductors(第01期);228-231 * |
| 基于数字信号处理器和复杂可编程逻辑器件的单元级联多电平控制器的设计;张长勇;李志刚;刘子胥;;电机与控制应用(第11期);422-426 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108551336B (zh) | 2022-01-18 |
| CN108551336A (zh) | 2018-09-18 |
| CN113676162A (zh) | 2021-11-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN113676162B (zh) | 脉冲信号电平的计算方法和计算电路 | |
| KR101893185B1 (ko) | 반도체 장치의 데이터 출력 타이밍 제어 회로 | |
| RU2451391C2 (ru) | Схемное устройство и способ измерения дрожания тактового сигнала | |
| US20140375226A1 (en) | Signal process method, signal process circuit and led dimming circuit thereof | |
| US7804290B2 (en) | Event-driven time-interval measurement | |
| KR101982194B1 (ko) | 지연 제어회로 및 이를 포함하는 클럭 생성회로 | |
| EP1557681A2 (en) | Noise detection device | |
| JP5165708B2 (ja) | キャパシタンス測定回路 | |
| US7120215B2 (en) | Apparatus and method for on-chip jitter measurement | |
| CN103257569A (zh) | 时间测量电路、方法和系统 | |
| US8421512B2 (en) | Duty compensation circuit | |
| KR20190015062A (ko) | 클락 지터 측정 회로 및 이를 포함하는 반도체 장치 | |
| CN110535453B (zh) | 占空比补偿装置 | |
| CN105553444B (zh) | 自适应滤波器 | |
| CN110568750A (zh) | 计时电路及计时方法 | |
| US10958257B1 (en) | System and method for adjusting duty cycle of a signal | |
| US8854101B2 (en) | Adaptive clock generating apparatus and method thereof | |
| CN105406838A (zh) | 数字倍频电路及修正时钟占空比的方法 | |
| CN114441860B (zh) | 一种数字脉宽捕获系统及方法 | |
| KR101114561B1 (ko) | 커패시턴스 측정 회로 | |
| US7696803B2 (en) | Signal generating circuit | |
| JP2009175053A (ja) | 被測定信号の変化点を検出する装置、方法および試験装置 | |
| CN112129993B (zh) | 过零点信号输出和电力线数据发送方法及设备 | |
| WO2023033103A1 (ja) | 逐次比較型ａ／ｄコンバータ | |
| CN106411294B (zh) | 估测抖动容忍度的时脉数据回复电路与方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |