JPS6238906B2 - - Google Patents

Info

Publication number
JPS6238906B2
JPS6238906B2 JP53077411A JP7741178A JPS6238906B2 JP S6238906 B2 JPS6238906 B2 JP S6238906B2 JP 53077411 A JP53077411 A JP 53077411A JP 7741178 A JP7741178 A JP 7741178A JP S6238906 B2 JPS6238906 B2 JP S6238906B2
Authority
JP
Japan
Prior art keywords
resistor
transistor
signal
video signal
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP53077411A
Other languages
English (en)
Other versions
JPS554745A (en
Inventor
Kazuo Kondo
Akira Shibata
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP7741178A priority Critical patent/JPS554745A/ja
Publication of JPS554745A publication Critical patent/JPS554745A/ja
Publication of JPS6238906B2 publication Critical patent/JPS6238906B2/ja
Granted legal-status Critical Current

Links

Description

【発明の詳細な説明】 本発明は集積回路に適したビデオ信号記録回路
におけるAGC用検波回路に関するものである。
従来のAGC回路用検波回路における被検波信
号は、直流成分を含んでいるため、その検波電圧
は直流成分による温度ドリフトを生じるという問
題点があつた。
以下その問題点について説明する。ビデオ信号
記録回路のAGC回路においては、充分な性能を
得るためにはAGCアンプの出力ビデオ信号のペ
デスタル期間に基準パルスPを加算した第1図に
示すような加算信号を振幅検波し、その検波信号
でAGCアンプを制御することが行なわれる。第
2図に第1図に示すような被検波信号を得るため
の従来の検波回路の一具体例を示す。1,2は入
力端子、3はピーク値検波回路、4はスイツチ、
5は電圧源、6,7,8は電流源、9,10,1
1,12はNPNトランジスタ、13,14,1
5は抵抗である。
入力端子1よりAGCアンプの出力で同期信号
の先端をクランプされた同期負極性のビデオ信号
がトランジスタ10,11のベースに供給され
る。またトランジスタ9,12のベースには電圧
源5により該ビデオ信号の同期信号先端と等電位
の直流電圧が供給されているので、トランジスタ
10には電流源7による直流電流とビデオ信号の
大きさに比例したコレクタ電流が抵抗15を通し
て流れる。入力端子2からは、時間軸上同期信号
の後のペデスタル期間に位置するパルスが入力さ
れ、このパルスによりペデスタル期間のうち一定
時間だけスイツチ4が導通する。スイツチ4が導
通している期間は電流源8がトランジスタ12と
抵抗4の接続点に接続されるのでトランジスタ1
1にはスイツチ4が導通している期間だけ同期信
号の大きさに比例したコレクタ電流が抵抗15を
通して流れる。
ここにおいて、抵抗13と抵抗14の抵抗値の
比を7/3に設定することにより、トランジスタ
10のコレクタには加算パルスのピーク値が映像
信号の白レベルと等しい第3図に示すような電圧
波形が得られる。この信号を反転してピーク値検
波し、その検波電圧でAGCアンプを制御する。
ところが、トランジスタ10のコレクタ出力に
は電流源7による直流電圧が含まれているため、
検波電圧はその直流成分による温度ドリフト要因
をもつ。この要因はAGC回路の温度補償の設計
を困難にしている。
本発明の目的は上記の従来技術の欠点をなく
し、直流成分による温度ドリフトをもたない検波
電圧が得られる検波回路を提供することにある。
上記の目的を達成するために本発明は、PNPト
ランジスタで構成される差動アンプを使用し、信
号成分だけを取り出して検波することにより、直
流成分による温度ドリフトのない検波電圧を得る
ようにしたことを特徴とする。
第4図に本発明による検波回路の一実施例を示
す。16,17,18,19はPNPトランジスタ
であり、第2図と同一符号の素子またはブロツク
は同一の機能を有する素子またはブロツクを意味
するものとする。
以下図を用いて動作を説明する。AGCアンプ
の出力で同期信号の先端がクランプされた同期負
極性のビデオ信号が入力端子1よりトランジスタ
17,18のベースに供給され、トランジスタ1
6,19のベースには、該ビデオ信号の同期信号
先端と等電位の直流電圧が電圧源5により供給さ
れている。また、スイツチ4は入力端子2からパ
ルスが入力されている期間だけ導通し、電流源8
をトランジスタ18のエミツタと抵抗4の接続点
に接続するものである。入力端子2からは時間軸
上同期信号の後のペデスタル期間に位置するゲー
トパルスが入力される。したがつてこのゲートパ
ルスが入力されている期間だけ電流源8がスイツ
チ4を介してトランジスタ18,19に接続され
る。今、入力端子1から入力されるビデオ信号の
大きさ、すなわち、同期信号の先端からの振幅を
A、抵抗13,14,15の値をそれぞれR13
R14、R15とし、抵抗15に流れる電流を求める。
まずトランジスタ16,17、抵抗13、電流源
6で構成される差動増幅器による電流を求める。
トランジスタ16のベースには、入力端子1から
入力されたビデオ信号の同期信号先端と同電位の
電圧が供給されているので抵抗13の両端には、
ビデオ信号の大きさに対応する電位差Aが発生す
る。すなわち、抵抗13には、トランジスタ17
のエミツタ側から、トランジスタ16のエミツタ
側に向つてA/R13の大きさの電流だけが流れてい る。トランジスタ16のエミツタと抵抗13の接
続点には、他に何も接続されていないので抵抗1
5にはA/R13の大きさ、すなわち、入力端子1から 入力されるビデオ信号の大きさと、抵抗13の抵
抗値に依存した電流だけが流れる。したがつて電
流源6の電流値にはまつたく依存しない。次にト
ランジスタ18,19、抵抗14、スイツチ4、
電流源8で構成される差動増幅器による分を求め
る。入力端子2からパルスが入力されていない期
間は電流源8は切り離されているので電流は流れ
ない。入力端子2からパルスが入力されている期
間はスイツチ4が導通し、電流源8はトランジス
タ18のエミツタと抵抗14の接続点に接続され
る。この期間では、抵抗14の両端には、ビデオ
信号の大きさ、すなわちAの電位差が発生するの
で、抵抗14にはトランジスタ18のエミツタ側
からトランジスタ19のエミツタ側に向つてA/R14 の大きさの電流だけが流れる。トランジスタ19
のエミツタと抵抗14の接続点には他に何も接続
されていないので抵抗15にはA/R14の大きさの電 流、すなわち、入力端子1から入力されるビデオ
信号の大きさと抵抗14の抵抗値に依存した電流
だけが流れる。したがつて電流源8の電流値には
依存しない。
以上より、抵抗15の両端には入力端子2から
パルスが入力されていない期間には(R15/R13A
)の 電圧が、入力端子2からパルスが入力されている
期間すなわち同期信号の後のペデスタル期間には
(R15/R13+R15/R14)Aの電圧が発生す
る。集積回路の抵 抗素子の抵抗値は、絶対値ばらつきおよび温度依
存性は大きいが抵抗比は高精度で製造できる。ま
た、抵抗比は温度依存性は有しない。したがつて
抵抗15の両端に発生する被検波信号は温度依存
性を有しない。抵抗13と抵抗14の抵抗値の比
R13/R14を7/3とすると、スイツチ4が非導
通の期間には抵抗15にはR15/R13Aの大きさの
電圧 が発生し、スイツチ4が導通している期間、すな
わち、同期信号の後のペデスタル期間には10/3・ R15/R13Aの大きさの電圧が発生する。標準ビデ
オ信 号のペデスタルレベルから白ピークまでの大きさ
Avと同期信号の大きさすなわち同期信号先端か
らペデスタルレベルまでの大きさAsとの比Av/
Asが7/3とすると、白ピークではR15/R13(Av
+ As)=R15/R13・10/3As、同期信号の後のペ
デスタル期 間では10/3・R15/R13Asとなり、加算パルス
のピークと 白ピーク電圧は一致する。この信号をピーク値検
波回路3でピーク値検波し、その検波出力で
AGCアンプを制御する。
このように構成することにより、まつたく直流
成分を含まない被検波信号を得ることができ、直
流成分による温度ドリフトがないので、AGC回
路の温度補償設計が容易になり、温度安定度の高
いAGC回路が容易に得られる。
【図面の簡単な説明】
第1図はAGC回路における被検波信号の波形
図、第2図は従来の一具体例を示す回路図、第3
図は従来回路説明のための被検波信号の波形図、
第4図は本発明による検波回路の一実施例を示す
回路図である。 4……スイツチ、6,8……電流源、16,1
7,18,19……PNPトランジスタ、13,1
4……抵抗。

Claims (1)

    【特許請求の範囲】
  1. 1 同期信号の先端をクランプされた同期負極性
    のビデオ信号がベースに供給される第1、第2の
    PNPトランジスタと、同期信号先端電位とほぼ等
    しい直流電圧がベースに供給される第3、第4の
    PNPトランジスタと、該第1、第3のPNPトラン
    ジスタのエミツタを接続する抵抗と、該第2、第
    4のPNPトランジスタのエミツタを接続する抵抗
    と、該第1のPNPトランジスタのエミツタに接続
    される電流源と、該第2のPNPトランジスタのエ
    ミツタに接続されるスイツチと電流源の直列回路
    とを少なくとも有するとともに、該第3、第4の
    PNPトランジスタのコレクタに共通に接続される
    負荷手段と該負荷手段の出力を検波する手段を有
    することを特徴とするビデオ信号の検波回路。
JP7741178A 1978-06-28 1978-06-28 Video signal detection circuit Granted JPS554745A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7741178A JPS554745A (en) 1978-06-28 1978-06-28 Video signal detection circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7741178A JPS554745A (en) 1978-06-28 1978-06-28 Video signal detection circuit

Publications (2)

Publication Number Publication Date
JPS554745A JPS554745A (en) 1980-01-14
JPS6238906B2 true JPS6238906B2 (ja) 1987-08-20

Family

ID=13633176

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7741178A Granted JPS554745A (en) 1978-06-28 1978-06-28 Video signal detection circuit

Country Status (1)

Country Link
JP (1) JPS554745A (ja)

Also Published As

Publication number Publication date
JPS554745A (en) 1980-01-14

Similar Documents

Publication Publication Date Title
JPS6359197B2 (ja)
JPS6238906B2 (ja)
US4132907A (en) Full wave rectifier circuit
JP2572758B2 (ja) 直流再生回路
US5140185A (en) Integratable bipolar level detector for high-frequency sinusoidal signals
JP2512153B2 (ja) 同期信号分離装置
JPS61263305A (ja) ヒステリシスコンパレ−タ
JPS6131643B2 (ja)
JPS5844669Y2 (ja) シユミツトトリガ回路
US3986056A (en) Circuit for transforming a trigger signal into a pulse
JPH0533105Y2 (ja)
JPH084748Y2 (ja) 基準電圧回路及び発振回路
JP2553676B2 (ja) クランプ回路
JPS6118457Y2 (ja)
JPH0113463Y2 (ja)
JPS6336747Y2 (ja)
JPS6042497Y2 (ja) ミュ−ティング回路
JPH0588566B2 (ja)
JPH0451094B2 (ja)
JPH0216042B2 (ja)
JPS59172846A (ja) ステレオ復調回路
JPH065812B2 (ja) 振幅制限回路
JPH03154479A (ja) クランプ回路
JPH0347775B2 (ja)
JPS59116878A (ja) 絶対値回路