JPH03154479A - クランプ回路 - Google Patents

クランプ回路

Info

Publication number
JPH03154479A
JPH03154479A JP1293321A JP29332189A JPH03154479A JP H03154479 A JPH03154479 A JP H03154479A JP 1293321 A JP1293321 A JP 1293321A JP 29332189 A JP29332189 A JP 29332189A JP H03154479 A JPH03154479 A JP H03154479A
Authority
JP
Japan
Prior art keywords
differential pair
emitter follower
bias current
input
current source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1293321A
Other languages
English (en)
Inventor
Fumihide Murao
文秀 村尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP1293321A priority Critical patent/JPH03154479A/ja
Publication of JPH03154479A publication Critical patent/JPH03154479A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Picture Signal Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は例えば映像信号のペデスタルレベルを一定電
位にクランプするクランプ回路に関する。
〔従来の技術〕
第4図は従来のクランプ回路を示す回路図である。上段
部の回路構成について説明する。図において1はクラン
プレベルを決定するための基準電圧源、2及び3はNP
N トランジスタであり、この2つのトランジスタは差
動対Aを構成している。
トランジスタ2のベース(差動対Aの非反転入力)には
基準電圧源1が接続されている。4.5はPNPトラン
ジスタであり、これらのトランジスタはトランジスタ4
を基準とするカレントミラー回路を構成する。トランジ
スタ4.5のエミッタは電源Vccに接続され、トラン
ジスタ4,5のコレクタは各々トランジスタ2,3のコ
レクタに接続されている。トランジスタ2.3のエミッ
タの共通接続点とGND間には差動対Aにバイアス電流
を与えるためのバイアス電流源6が接続されている。
7はトランジスタ2.3.4.5より成る差動回路に負
帰還をかけるためのNPN )ランジスタであり、エミ
ッタ・フォロワを構成している。トランジスタ7は、ベ
ースがトランジスタ3のコレクタ(差動対Aの非反転出
力)に、コレクタが電源Vccに、エミッタがトランジ
スタ3のベース(差動対Aの反転入力)に各々接続され
ている。
また、トランジスタ7のエミッタは、出力端子9に接続
されるとともにコンデンサ10と信号源11の直列回路
体を介して接地されている。さらに、トランジスタ7の
エミッタは、トランジスタ7にバイアス電流を与えるた
めのバイアス電流源8を介し接地されている。
12は、クランプパルス入力端子13にクランプパルス
が入力されると、バイアス電流源6.8をオンさせるス
イッチ回路である。
下段部の回路構成は上段部の回路構成と同様である。差
動対Bが差動対Aに、NPN )ランジスタ22,23
.27がNPNトランジスタ2.3゜7に、PNP ト
ランジスタ24.25がPNPトランジスタ4.5に、
バイアス電流源26.28がバイアス電流源6.8に、
出力端子29が出力端子9に、コンデンサ30がコンデ
ンサ10に、信号源31が信号源11に各々対応してお
り、これらの素子の接続関係は上段部の回路と同様であ
る。
次に動作について、第5図を用いながら説明する。信号
源11は信号a、信号源31は信号すを出力する。今、
第5図に示すようなりランプパルスCLPがクランプパ
ルス入力端子13に入力されたとする。クランプパルス
入力端子13からクランプパルスCLPが入力されてい
るときは、スイッチ回路12によりバイアス電流源6.
8.26.28がオン状態となり、差動対Aと差動対B
はボルテージ−フォロワとして動作する。従って、出力
端子9.出力端子29にはクランプパルスCLPが入力
されている期間では基準電圧源1の電圧V  が出力さ
れる。このとき、コンデンサ1er 0.30には電圧V  が充電される。
ef クランプ入力端子12からのクランプパルスCLPが入
力されなくなると、スイッチ回路】2によりバイアス電
流源6,8.26.28はオフ状態となり、出力端子9
にはクランプパルスCLPが人力されなくなってからの
信号源11の信号aの変動分が、また出力端子29には
クランプパルスCLPが入力されなくなってからの信号
源31の信号すの変動分がそれぞれ基準電源1の電圧V
  に重畳されて信号X、Yとして出力される。
er 〔発明が解決しようとする課題〕 従来のクランプ回路は以上のように構成されているので
、出力信号の数だけ差動対が必要であり、素子数が増え
るという問題点があった。
この発明は上記のような問題点を解決するためになされ
たもので、素子数の少ないクランプ回路を得ることを目
的とする。
〔課題を解決するための手段〕
この発明に係るクランプ回路は、トランジスタの差動対
と、差動対の非反転入力に接続されクランプレベルを決
定するための基準電圧源と、差動対の非反転出力が入力
され、いずれか1つの出力が差動対の反転入力に入力さ
れている複数のエミッタ・フォロワ回路と、複数のエミ
ッタ・フォロワ回路の出力とクランプされるべき信号・
を与える複数の信号源との間に各々接続され、複数のエ
ミッタ・フォロワ回路の出力との各接続点から出力を導
出する複数のコンデンサと、差動対に接続され、差動対
にバイアス電流を与えるための差動対角バイアス電流源
と、複数のエミッタ・フォロワ回路に接続され、複数の
エミッタ・フォロワ回路の各々にバイアス電流を与える
ためのエミッタ・フォロワ用バイアス電流源と、制御信
号、が入力される制御信号入力端子と、差動対角バイア
ス電流源、エミッタ・フォロワ用バイアス電流源及び制
御信号入力端子に接続され、制御信号に応答して差動対
角バイアス電流源及びエミッタ・フォロワ用バイアス電
流源のオン/オフを制御する制御手段とを備えている。
〔作用〕
この発明においては、基準電圧源の電圧と同相である差
動対の非反転出力が入力され、いずれか1つの出力が前
記差動対の反転入力に入力されている複数のエミッタ・
フォロワ回路を設けているので、差動対1つでエミッタ
・フォロワ回路の数に応じた複数のクランプ出力を得る
ことができる。
〔実施例〕
第1図はこの発明に係るクランプ回路の一実施例を示す
回路図である。図において、第4図に示した従来回路と
の相違点は差動対Bをなくしたことである。差動対Bを
なくしたことに伴い、トランジスタ24.25及びバイ
アス電流源26をなくし、エミッタ・フォロワを構成す
るトランジスタ27のベースを上段部の回路のエミッタ
・フォロワを構成するトランジスタ7のベースに接続し
ている。その他の構成は、従来回路と同様である。
第2図は、スイッチ回路12及びバイアス電流源6,8
.28の一構成例を示す回路図である。
NPN トランジスタ104のベースはクランプパルス
入力端子13に、コレクタはNPN )ランジスタ10
0,101,102,103のベースに接続され、エミ
ッタは接地されている。トランジスタ100,101,
102.103はトランジスタ103を基準とするカレ
ントミラー回路を構成している。トランジスタ100〜
103のエミッタは接地されており、トランジスタ10
0〜103のコレクタは各々トランジスタ2.3のエミ
ッタ共通接続点、トランジスタ7のエミッタ、トランジ
スタ27のエミッタ、定電流源110に接続されている
次に動作について説明する。信号源11.31は従来同
様信号a、bを出力する。クランプパルス入力端子13
からクランプパルスCLPが入力されているときは、従
来同様スイッチ回路12によりバイアス電流源6,8が
オン状態となり、差動対Aはボルテージ−フォロワとし
て動作するので、出力端子9には従来同様、基準電圧源
】−の電圧V  が出力される。この状態では、バイア
スef 電流源28もオン状態でバイアス電流源8と同じ電流を
流すので、出力端子29にも基準電圧源1の電圧V  
が出力される。
ref’ クランプパルス入力端子13からのクランプパルスCL
Pが入力されなくなると、スイッチ回路12によりバイ
アス電流源6,8.28はオフ状態となる。そのため、
従来″同様、出力端子9にはクランプパルスCLPが入
力されなくなってからの信号源11の信号aの変動分が
、また出力端子29にはクランプパルスCLPが入力さ
れなくなってからの信号源31の信号すの変動分がそれ
ぞれ基準電源1の電圧V  に重畳され信号X、信re
f’ 号Y(第5図参照)として出力される。
このように差動対Bをなくしても、従来と同様の動作を
する。
なお、上記実施例での各トランジスタを逆極性にして、
第3図に示すような回路構成にしても上記実施例と同様
の効果を奏する。
また、上記実施例では2つの出力を得る場合について説
明したが、3つ以上の出力を得る場合にもこの発明は適
用できる。
〔発明の効果〕
以上のように、この発明によれば、基準電圧源の電圧と
同相である差動対の非反転出力が入力され、いずれか1
つの出力が差動対の反転入力に入力されている複数のエ
ミッタ・フォロワ回路を設け、差動対1つでエミッタ・
フォロワ回路の数に応じた複数のクランプ出力を得るこ
とができるようにしているので、素子数の軽減が図れる
という効果がある。
【図面の簡単な説明】
第1図はこの発明に係るクランプ回路の一実施例を示す
回路図、第2図は第1図に示したスイッチ回路及びバイ
アス電流源の一構成例を示す回路図、第3図はこの発明
の他の実施例を示す回路図、第4図は従来のクランプ回
路を示す回路図、第5図は第4図に示した回路の動作を
説明するための図である。 図において、Aは差動対、1は基準電圧源、6゜8及び
28はバイアス電流源、7及び27はNPNトランジス
タ、9及び29は出力端子、10及び30はコンデンサ
、11及び31は信号源、12はスイッチ回路、13は
クランプパルス入力端子である。 なお、各図中同一符号は同一または相当部分を示す。

Claims (1)

    【特許請求の範囲】
  1. (1)トランジスタの差動対と、 前記差動対の非反転入力に接続されクランプレベルを決
    定するための基準電圧源と、 前記差動対の非反転出力が入力され、いずれか1つの出
    力が前記差動対の反転入力に入力されている複数のエミ
    ッタ・フォロワ回路と、 前記複数のエミッタ・フォロワ回路の出力とクランプさ
    れるべき信号を与える複数の信号源との間に各々接続さ
    れ、前記複数のエミッタ・フォロワ回路の出力との各接
    続点から出力を導出する複数のコンデンサと、 前記差動対に接続され、前記差動対にバイアス電流を与
    えるための差動対角バイアス電流源と、前記複数のエミ
    ッタ・フォロワ回路に接続され、前記複数のエミッタ・
    フォロワ回路の各々にバイアス電流を与えるためのエミ
    ッタ・フォロワ用バイアス電流源と、 制御信号が入力される制御信号入力端子と、前記差動対
    角バイアス電流源、前記エミッタ・フォロワ用バイアス
    電流源及び前記制御信号入力端子に接続され、前記制御
    信号に応答して前記差動対角バイアス電流源及び前記エ
    ミッタ・フォロワ用バイアス電流源のオン/オフを制御
    する制御手段とを備えたクランプ回路。
JP1293321A 1989-11-10 1989-11-10 クランプ回路 Pending JPH03154479A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1293321A JPH03154479A (ja) 1989-11-10 1989-11-10 クランプ回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1293321A JPH03154479A (ja) 1989-11-10 1989-11-10 クランプ回路

Publications (1)

Publication Number Publication Date
JPH03154479A true JPH03154479A (ja) 1991-07-02

Family

ID=17793319

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1293321A Pending JPH03154479A (ja) 1989-11-10 1989-11-10 クランプ回路

Country Status (1)

Country Link
JP (1) JPH03154479A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0722883A (ja) * 1993-06-30 1995-01-24 Nec Corp クランプ回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0722883A (ja) * 1993-06-30 1995-01-24 Nec Corp クランプ回路

Similar Documents

Publication Publication Date Title
US4445054A (en) Full-wave rectifying circuit
JPS606576B2 (ja) 信号変換回路
JPH03154479A (ja) クランプ回路
US4314326A (en) Rectifying circuit with zero correction
JPS6146566A (ja) 絶対値回路
US4791325A (en) Class B clamp circuit
JP2572758B2 (ja) 直流再生回路
US4278954A (en) Suppressed carrier modulator using differential amplifier
JP2933443B2 (ja) 正負波形分離回路
JPH0139014Y2 (ja)
US4596960A (en) Current mirror circuit
JP2739953B2 (ja) ビデオ信号クランプ装置
JP2000004136A (ja) ゲイン切り換え増幅回路
JPS59116878A (ja) 絶対値回路
JPH0540456Y2 (ja)
JPS63269400A (ja) サンプル・ホ−ルド回路
JP3290264B2 (ja) ガンマ補正回路
JPH039418Y2 (ja)
JPH0372786A (ja) クランプ回路
JPH0484512A (ja) クランプ回路
JPH04113558A (ja) ヒステリシス付コンパレータ
JPH08265101A (ja) 電流減衰回路
JPH0415887A (ja) 演算増幅回路
JPH03127556A (ja) 同期信号伸長回路
JPH03249878A (ja) クランプ回路