JPH08265101A - 電流減衰回路 - Google Patents

電流減衰回路

Info

Publication number
JPH08265101A
JPH08265101A JP7067354A JP6735495A JPH08265101A JP H08265101 A JPH08265101 A JP H08265101A JP 7067354 A JP7067354 A JP 7067354A JP 6735495 A JP6735495 A JP 6735495A JP H08265101 A JPH08265101 A JP H08265101A
Authority
JP
Japan
Prior art keywords
transistor
current
base
emitter
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7067354A
Other languages
English (en)
Inventor
Tetsuya Wakuta
哲也 和久田
Kazuo Kondo
和夫 近藤
Kazuaki Hori
和明 堀
Tomoyuki Nonaka
智之 野中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP7067354A priority Critical patent/JPH08265101A/ja
Publication of JPH08265101A publication Critical patent/JPH08265101A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Picture Signal Circuits (AREA)
  • Networks Using Active Elements (AREA)

Abstract

(57)【要約】 【構成】入力端子にエミッタが接続された第一トランジ
スタと、第一トランジスタのベースにベースが接続され
た第二トランジスタと第二トランジスタのベースにベー
スが接続され、第二トランジスタのエミッタにエミッタ
が接続された第三トランジスタと、第二トランジスタの
コレクタにエミッタが接続された第四トランジスタと、
第四トランジスタのベースにベースが接続された第五ト
ランジスタと、第五トランジスタのコレクタにエミッタ
が接続された第六トランジスタと、第六トランジスタの
ベースに接続された出力端子と、第三トランジスタのコ
レクタにエミッタが接続され、ベースが出力端子に接続
された第七トランジスタとからなる。 【効果】平滑コンデンサの値を従来に比べ3桁小さく
し、コンデンサの集積化ができる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は電気製品の信号処理回路
の誤差検出回路に関する。
【0002】
【従来の技術】映像信号を扱う電気製品の信号処理回路
ではクランプ回路や、自動利得制御回路(以下、AGC
と記す)が多用される。これらの回路では誤差を検出し
フィードバックすることで温度変化や電源電圧の変動に
対し特性変化がないようにしている。この機能を実現す
るためには、誤差検出増幅器の出力を平滑するためのコ
ンデンサの接続が必要である。コンデンサの容量値は、
通常μFのオーダーの値が必要である。一方、製品のコ
スト低減、小型化のためコンデンサを含む信号処理回路
を集積化(IC化)したいという要求がある。ところ
が、現在の集積技術の実力は、0.001pF/μm2
で、100pFのコンデンサの面積でも100000μ
2となり、コストを考慮すると100pF程度が集積
化の上限である。また、トランジスタの動作電流は周波
数特性の劣化がない範囲は5μA以上である。これらの
制限から誤差検出出力の平滑の時定数に上限が存在する
ことになる。
【0003】図2(a)を用いて従来技術を説明する。
1は、電圧源で回路の電源に相当する。2は、入力端
子、3は、出力端子、26は、PNPトランジスタ、2
7は、PNPトランジスタ、28は、NPNトランジス
タ、29は、NPNトランジスタである。入力端子2か
ら電流Ioが流出した場合を考える。トランジスタ2
6、27はカレントミラー回路を構成しているのでトラ
ンジスタ27のコレクタにはIoの電流がながれる。更
に、トランジスタ28、29もカレントミラー回路を構
成しているのでトランジスタ29のコレクタにもIoの
電流がながれ、出力端子3からIoの電流を吸い込むこ
とができる。図2(b)の例は、同様に考えると、Io
の電流が出力することになる。一例として、誤差検出増
幅器の動作電流を10μA(入力端子2からの流出電流
Ioが5μAに相当)、NPNトランジスタの電流増幅
率hFENを100、集積化コンデンサの容量を100
pFとして、平滑時定数を計算すると0.1μSとな
る。
【0004】
【発明が解決しようとする課題】映像信号の水平走査周
期は64μSであり、フィードバッククランプ、AGC
の検波のためのサンプリング周期は、通常水平走査周期
であるので、平滑時定数は1mS程度必要である。上記
従来技術でコンデンサを集積化した場合の平滑時定数1
μSでは短か過ぎる。そのため、従来は、平滑コンデン
サとして0.1μFを使っている。従って、トランジス
タの動作電流を減らすことなく電流を従来より3桁下げ
る必要がある。
【0005】
【課題を解決するための手段】上記課題を解決するた
め、電流減衰回路の構成を以下(図1参照)のようにす
る。入力端子2と、入力端子にエミッタが接続された第
一のトランジスタ4と、前記第一のトランジスタ4のベ
ースにベースが接続された第二のトランジスタ5と、前
記第二のトランジスタ5のベースにベースが接続され、
前記第二のトランジスタ5のエミッタにエミッタが接続
された第三のトランジスタ10と、前記第二のトランジ
スタ5のコレクタにエミッタが接続された第四のトラン
ジスタ6と、前記第四のトランジスタ6のベースにベー
スが接続された第五のトランジスタ7と、前記第五のト
ランジスタのコレクタにエミッタが接続された第六のト
ランジスタ8と、前記第六のトランジスタのベースに接
続された出力端子3と、前記第三のトランジスタのコレ
クタにエミッタが接続され、ベースが前記出力端子3に
接続された第七のトランジスタ9とで構成し、第二のト
ランジスタ5と、第三のトランジスタ10のエミッタの
大きさを異ならせる。
【0006】
【作用】図1を用いて説明する。第二のトランジスタ5
と、第三のトランジスタ10のエミッタの大きさの比を
10対9とする。入力端子2からの流出電流をIoとす
る。NPNトランジスタ、およびPNPトランジスタの
電流増幅率をそれぞれhFEN、hFEPとすると、ト
ランジスタ4のベース電流はIo/hFENとなる。ト
ランジスタ5のコレクタ電流は10・Io・hFEP/
19・hFENとなり、トランジスタ8のベース電流は
10・Io/19・hFENとなる。一方、トランジス
タ10のコレクタ電流は、9・Io・hFEP/19・
hFENとなり、トランジスタ9のベース電流は9・I
o/19・hFENとなる。従って、出力端子3には、
トランジスタ8のベース電流とトランジスタ9のベース
電流の差の電流Io/19・hFENが流入することに
なる。すなわち、hFENを100とすると、従来例で
の流入電流値の約二千分の一の電流となる。トランジス
タの動作電流を従来と同等とすると、入力端子2からの
流出電流は従来例の2倍が必要であるから、実際的な出
力端子での流入電流は従来例の千分の一となる。その結
果、平滑コンデンサの値を約千分の一にすることができ
ることになる。また、第二のトランジスタ5と、第三の
トランジスタ10のエミッタの大きさの比を9対10と
すると、出力端子3からはIo/19・hFEN、すな
わち従来例での電流値の約二千分の一の電流が出力され
ることになる。以上述べたように、トランジスタの動作
電流を保ったまま電流減衰率を千分の一にすることがで
き、平滑コンデンサの値を千分の一にすることができる
ようになる。
【0007】
【実施例】本発明の実施例を図1に示す。動作原理は上
述したとうりである。図3に他の実施例を示す。図1と
異なる点はトランジスタ11を追加した点である。トラ
ンジスタ7とトランジスタ11のエミッタの大きさを9
対1に設定するとトランジスタ8のベース電流は10分
の9倍となり、結果として出力端子3からは従来例の二
千分の一の電流が出力することになる。
【0008】図4に他の実施例を示す。図1と異なる点
は、トランジスタ7のエミッタと、トランジスタ9のコ
レクタに電圧源12、13を挿入した点にある。電圧源
12、13の電圧値を適切に選ぶことによりトランジス
タ6、9のコレクタ、エミッタ間電圧を変えることがで
きアーリー効果による特性のずれを補正することができ
る。
【0009】図5に他の実施例を示す。この例は、フィ
ードバッククランプ回路の例である。14は映像信号
源、15はコンデンサ、16は抵抗、17はトランジス
タ、18はトランジスタ、19は電流源、20はスイッ
チ、21は電圧源、22は電流減衰回路、23は電流減
衰回路、24はコンデンサ、25はインピーダンス変換
器である。電流減衰回路22は入力端子から電流が流出
すると出力端子に電流が流入する極性であり、電流減衰
回路23は入力端子から電流が流出すると出力端子から
電流が出力する極性で、電流減衰回路22とは逆極性と
する。スイッチ20はクランプ期間にオンするもので、
通常水平同期期間中の一定期間にする場合が一般的であ
る。動作を説明する。信号源14からコンデンサ15を
介して正極性で映像信号がトランジスタ17のベースに
供給される。クランプ期間には、スイッチ20がオン
し、同期信号の先端電位と電圧源21の電圧値との差電
圧が電流に変換されて電流減衰回路22、23の入力端
子から流出する。電流減衰回路22、23の出力端子か
らは減衰された電流がコンデンサに対し入力または出力
される。コンデンサの端子電圧は、インピーダンス変換
器25、抵抗16を介してトランジスタ17のベースに
帰還され、映像信号の同期信号先端電位が電圧源21の
電圧値に近づくように制御される。
【0010】図6に他の実施例を示す。この例は、本発
明をAGCに適用した場合である。26は、映像信号の
入力端子、27は、可変利得増幅器、28は、クランプ
回路である。スイッチ20は、振幅比較期間にオンする
もので、通常同期信号後縁のペデスタル期間の一定期間
にオンし、同期信号の振幅を検出する。動作を説明す
る。入力端子26から映像信号が可変利得増幅器27に
入力され、クランプ回路28で同期信号先端電位が任意
の電圧に固定される。クランプ回路28からの出力は、
トランジスタ17のベースに供給され電圧源21の電圧
値と比較され、誤差電圧が電流に変換されて電流減衰回
路から電流を流出させる。コンデンサの端子電圧は、イ
ンピーダンス変換器25を介して可変利得増幅器27に
帰還され、トランジスタ17のベースにおけるペデスタ
ルの電位が電圧源21の電圧値と同じになるように制御
される。
【0011】
【発明の効果】本発明により、平滑コンデンサの値を従
来に比べ3桁ちいさくすることができ、従来困難であっ
たコンデンサを集積化することができるようになる。そ
の結果、部品点数の削減、及びICの外部端子の削減が
可能になる。
【図面の簡単な説明】
【図1】本発明の実施例の回路図。
【図2】従来例の回路図。
【図3】本発明の実施例の回路図。
【図4】本発明の実施例の回路図。
【図5】本発明の応用実施例の回路図。
【図6】本発明の応用実施例の回路図。
【符号の説明】
4、5、6、7、8、9、10…トランジスタ、 22、23…電流減衰回路。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 野中 智之 神奈川県横浜市戸塚区吉田町292番地株式 会社日立製作所映像メディア研究所内

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】入力端子と、前記入力端子にエミッタが接
    続された第一のトランジスタと、前記第一のトランジス
    タのベースにベースが接続された第二のトランジスタ
    と、前記第二のトランジスタのベースにベースが接続さ
    れ、前記第二のトランジスタのエミッタにエミッタが接
    続された第三のトランジスタと、前記第二のトランジス
    タのコレクタにエミッタが接続された第四のトランジス
    タと、前記第四のトランジスタのベースにベースが接続
    された第五のトランジスタと、前記第五のトランジスタ
    のコレクタにエミッタが接続された第六のトランジスタ
    と、前記第六のトランジスタのベースに接続された出力
    端子と、前記第三のトランジスタのコレクタにエミッタ
    が接続され、かつベースが前記出力端子に接続された第
    七のトランジスタとで構成されたことを特徴とする電流
    減衰回路。
JP7067354A 1995-03-27 1995-03-27 電流減衰回路 Pending JPH08265101A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7067354A JPH08265101A (ja) 1995-03-27 1995-03-27 電流減衰回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7067354A JPH08265101A (ja) 1995-03-27 1995-03-27 電流減衰回路

Publications (1)

Publication Number Publication Date
JPH08265101A true JPH08265101A (ja) 1996-10-11

Family

ID=13342606

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7067354A Pending JPH08265101A (ja) 1995-03-27 1995-03-27 電流減衰回路

Country Status (1)

Country Link
JP (1) JPH08265101A (ja)

Similar Documents

Publication Publication Date Title
US4941080A (en) Full wave rectifier circuit
US4701719A (en) Differential amplification circuit
US4463319A (en) Operational amplifier circuit
JPH056444A (ja) 絶対値検出用信号処理回路装置
JPH08265101A (ja) 電流減衰回路
US4945314A (en) Amplifier arrangement with saturation detection
US5467045A (en) Integrator including an offset eliminating circuit and capable of operating with low voltage
JPH01183908A (ja) フィルタ回路
JPS62117404A (ja) 可変利得増幅回路
JPH0348683B2 (ja)
JPH03154479A (ja) クランプ回路
JPH03201809A (ja) 差動出力回路
JP2725388B2 (ja) 映像信号平均レベル検出回路
JPH062337Y2 (ja) Alc回路
JPS59207716A (ja) 自動レベル制御回路
JPH0139014Y2 (ja)
JPS60149213A (ja) 自動レベル調整回路
JPH0671315B2 (ja) フイ−ドバツク型クランプ回路
JPH0219648B2 (ja)
JPS61101068A (ja) 半導体集積回路
JPH0462606B2 (ja)
JPH05227454A (ja) 利得制御回路
JPH0251318B2 (ja)
JPH01305609A (ja) 出力回路
JPS59191909A (ja) 増幅回路