JPH0372786A - クランプ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 Ｃ産業上の利用分野〕 この発明は、負帰還型のクランプ回路に関する。

〔発明の概要〕

この発明は、負帰還型のクランプ回路において、負帰還
用の演算増幅器とは逆極性で信号と所定電圧とを比較す
る比較器と、この比較器に制御されて結合コンデンサの
放電路を形成するスイッチとを設けることにより、ダイ
ナ多ツタレンジを拡大すると共に、波形歪を防止するよ
うにしたものである。

〔従来の技術〕

周知のように、コンデンサ結合回路では、直流成分が失
われて、波形の完全な伝送が行われない。

このため、従来の受像機等では、ダイオードを用いたピ
ーククランプ回路（図示せず）や、第３図に示すような
フィードバック型クランプ回路を用いて、アナログスイ
ッチが閉じられる期間の電圧を基準電圧Ｖｒｅｆに固定
（クランプ）し、映像信号波形を完全に伝送するように
していた。

即ち、第３図において、信号源（１）からの映像信号が
、入力端子（２）と結合コンデンサ（３）とを経て、バ
ッファ（１０）に供給される。このバッファ（１０）は
それぞれエミッタホロワ接続のトランジスタ（１１）及
び（１２）が縦続接続されて信号伝送路（本線）として
構成され、その出力が端子（４）に導出される。

画工ξツタホロワ（１１）　、　（１２）の接続中点Ｐ
が、電流出力型の演算増幅器（バートン・バッファ）（
１３）の反転入力端子に接続されて、Ｐ点の信号電位と
電圧源（１４）の基準電圧Ｖ　ＲＥＦとが演算増幅器（
１３）で比較される。

端子（１５）からの水平同期パルスによりオンとなるア
ナログスイッチ（１６）を介して、演算増幅器（１３）
の出力がトランジスタ（１７）のベースに供給される。

このトランジスタ（１７）のコレクタ及びエミッタが初
段のトランジスタ（１１）のコレクタ及びベースにそれ
ぞれ接続されてフィードバックループが形成される。

スイッチ（１６）がオンされると、演算増幅器（１３）
の出力端子からの誤差信号が反転入力端子にフィードバ
ックされて、Ｐ点の信号電位は、高精度で、基準電圧Ｖ
ｒｅｆにクランプされる。このとき、ｌ・ランジスタ（
１１）のベースとトランジスタ（１７）の工５ツタの接
続中点Ｑの電位Ｖ。は、Ｐ点の電位■２、即ち基準電位
Ｖ　ＲＥＦよりもトランジスタ（１１）のベース・工ご
ツタ間電圧ＶＲＥだけ高くなる。

〔発明が解決しようとする課題〕

第３図のクランプ回路では、クランプ時にＱ点の電位が
低下した場合、Ｐ点の電位低下に伴なって、トランジス
タ（１７）のベース電位が上昇し、このトランジスタ（
１７）のコレクタ電流が増大してＱ点の電位低下が補償
される。

ところが、Ｑ点の電位が上昇した場合には、トランジス
タ（１７）のベース電位が低下して、このトランジスタ
（１７）がオフ状態となる傾向があり、映像信号のＡＰ
Ｌ変動に充分追随することができないという問題があっ
た。

この問題を解消するため、第３図に破線で示すように、
Ｑ点とアースとの間に抵抗器Ｒを接続して、コンデンサ
（３）の放電ループを設けることも考えられる。しかし
ながら、この場合には、非クランプ時にも放電ループが
形成されているめ、本来水平であるべきパルストップ等
の平均傾斜が時間経過と共にベースラインに近づく波形
歪（サグ）が発生してしまう。

かかる点に鑑み、この発明の目的は、ダイナミックレン
ジが広く、波形歪のないクランプ回路を提供するところ
にある。

〔課題を解決するための手段〕

この発明は、結合コンデンサ（３）を介して本線（１０
）に供給された信号と電圧源（１４）の所定電圧Ｖ　Ｒ
ＥＦとを所定のクランプ期間に比較する電流出力型の演
算増幅器（１３）と、この演算増幅器の出力を本線に負
帰還するコレクタ接地接続のトランジスタ（１７）とを
有するクランプ回路において、本線の信号と所定電圧と
を比較する比較器（２４）と、この比較器ノ出力により
制御される第１のスイッチ（２３）と、所定のクランプ
期間に閉成される第２のスイッチ（２２）と、電流源（
２１）とを設け、この電流源と第１及び第２のスイッチ
とを本線と基準電位点との間に直列接続したクランプ回
路である。

〔作用〕

かかる構成によれば、ダイナＱ７クレンジが拡大され、
波形歪が防止される。

〔実施例〕

以下、第１図及び第２図を参照しながら、この発明によ
るクランプ回路の一実施例について説明する。

この発明の一実施例の基本的構成を第１図に示し、具体
的構成を第２図に示す。この両図において、前出第３図
に対応する部分には同一の符号を付して一部説明を省略
する。

第１図において、Ｑ点とアースとの間に定電流源（２１
）とアナログスイッチ（２２）及び（２３）が直列に接
続され、スイッチ（２２）には端子（１５）からの水平
同期パルスがスイッチ（１６）と共通に供給される。

スイッチ（２３）は比較器（２４）の出力により制御さ
れる。演算増幅器（１３）とは逆に、この比較器（２４
）の非反転入力端子がＰ点に接続され、反転入力端子に
電圧源（１４〉の基準電圧Ｖ□、が供給される。その余
の構成は前出第３図と同様である。

第２図において、演算増幅器（１３）は工くツタが互い
に接続された１対のｎｐｎ）ランジスタ（１３ａ）及び
（１３ｂ）が、カレントミラー接続の１対のｐｎｐトラ
ンジスタ（１３ｃ）及び（１３ｄ）を負荷とする差動増
幅器として構成される。一方のｎｐｎ）ランジスタ（１
３ａ）のベースに電圧源（１４）が接続されると共に、
他方のｎｐｎ　）ランジスタ（１３ｂ）のベースがＰ点
に接続され、このトランジスタ（１３ｂ）のコレクタが
、コンダクタンス増幅器としてのトランジスタ（１７）
のベースに接続される。

また、比較器（２４）はエミッタが共通の抵抗器（２４
ｒ）を介して電源Ｖｃｃに接続された１対のｐｎＰトラ
ンジスタ（２４ａ）及び（２４ｂ）が、カレントミラー
接続の１対のｎｐｎ　）ランジスタ（２４ｃ）及び（２
４ｄ）を負荷とする差動増幅器として構成される。

一方のＰｎＰトランジスタ（２４ａ）のベースに電圧源
（１４）が接続されると共に、他方のｐｎｐ　）ランジ
スタ（２４ｂ）のベースがＰ点に接続され、このトラン
ジスタ（２４ｂ）のコレクタが、エミックホロワ接続の
トランジスタ（２４ｅ）を介して、スイッチとしてのト
ランジスタ（２３）のベースに接続される。

演算増幅器（１３）のトランジスタ（１３ａ）及び（１
３ｂ）のエミッタはトランジスタ（１６ａ）のコレクタ
に接続される。このトランジスタ（１６ａ）のエミッタ
と、コレクタが電＠　Ｖ　ｃｃに直結されたトランジス
タ（１６ｂ）のエミッタとが共通の抵抗器（１６ｒ）に
よりアースに接続されてスイッチ（１６）が構成される
。

コレクタがＱ点に接続されたトランジスタ（２２ａ）の
エミッタと、コレクタが電源Ｖｃｃに直結されたトラン
ジスタ（２２ｂ）のエミッタとが共通の抵抗器（２１）
の一端に接続されてスイッチ（２２）が構成される。抵
抗器（２１）の他端はトランジスタ（２３）のコレクタ
・エミッタを介して接地される。

工ごツタが接地されたトランジスタ（２５）のベースが
端子（１５）に接続され、トランジスタ（２５）のコレ
クタが、抵抗器（２６）を介して電源Ｖｃｃに接続され
ると共に、共通の抵抗器（２７）を介して、スイッチ（
１６）及び（２２）の各一方のトランジスタ（１６ａ）
及び（２２ａ）のベースに接続される。更に各他方のト
ランジスタ（１６ｂ）及び（２２ｂ）のベースとの間に
共通の抵抗器（２８）が接続され、トランジスタ（１６
ｂ）及び（２２ｂ）のベースに共通に電圧源（２９）が
接続される。

電圧源（１４）の電圧Ｖ□、が例えば５．７■の場合、
電圧源（２９）の電圧ＶＺ９は例えば２．３■に設定さ
れる。また、抵抗器（２１）　、　（２７）　、　（２
８）の抵抗値は、適宜の動作点を得るため、例えばそれ
ぞれ次のように設定される。

Ｒｚ＋＝１０にΩ、　　　　Ｒ２？＝２８にΩＲｚｅ＝
１２にΩ 結合コンデンサ（３）及びコンデンサ（１８）の容量は
、例えばそれぞれ次のように設定されて、コンデンサ（
３）は集積回路の外部端子（５）に接続され、コンデン
サ（１８〉は集積回路に内蔵される。

Ｃ３＝４７０００ｐＦ、Ｃ＋ａ＝１０ｐＦこの実施例の
動作は次のとおりである。

端子（１５）からの水平同期パルスがトランジスタ（２
５）により反転増幅されて、スイッチ（１６）及び（２
２）の各一方のトランジスタ（１６ａ）及び（２２ａ）
がオンとなり、演算増幅器（１３）が動作状態となる。

ＡＰＬ変動によってＱ点の電位が低下した場合、Ｐ点の
電位も低下して、演算増幅器（１３）の他方のｎｐｎ　
）ランジスタ（１３ｂ）がオフとなり、他方のｐｎｐ）
ランジスタ（１３ｄ）のコレクタ電流がトランジスタ（
１７）のベースに流入して、このトランジスタ（１７〉
のコレクタ電流がコンデンサ（３）を充電する。

一方、比較器（２４）では、Ｐ点の電位が低下すると、
一方のｐｎｐ）ランジスタ（２４ａ）がオンとなり、他
方のｐｎｐ　トランジスタ（２４ｂ）がオフとなる。ト
ランジスタ（２４ｅ）のベース電流が遮断されて、トラ
ンジスタ（２４ｅ）がオフとなり、トランジスタ〈２３
〉もオフとなる。

これにより、Ｑ点からアースへの経路が遮断されて、Ｑ
点の電位が上昇し、Ｐ点の電位も上昇して、演算増幅器
（１３）の１対のトランジスタ（１３ａ）　。

（１３ｂ）が平衡した状態で安定する。

また、ＡＰＬ変動によってＱ点の電位が上昇した場合、
Ｐ点の電位も上昇して、演算増幅器（１３）の他方のｎ
ｐｎ　）ランジスタ（１３ｂ）がオンとなり、このトラ
ンジスタ（１３ｂ）のコレクタ電位、即ちトランジスタ
（１７）のベース電位が低下して、このトランジスタ（
１７）がオフとなり、フィードバックループが遮断され
る。

この場合、比較器（２４）では、Ｐ点の電位が上昇する
と、一方のＰｎＰ　）ランジスタ（２４ａ）がオフとな
り、他方のｐｎｐ　）ランジスタ（２４ｂ）がオンとな
る。トランジスタ（２４ｅ）にベース電流が供給されて
、トランジスタ（２４ｅ）がオンとなり、トランジスタ
（２３）もオンとなる。

これにより、Ｑ点からアースへの経路が形成されて、コ
ンデンサ（３）の電荷がトランジスタ（２２ａ）　。

抵抗器（２１）及びトランジスタ（２３）を介して放電
される。Ｑ点の電位が低下し、Ｐ点の電位も低下して、
演算増幅器（１３）の１対のトランジスタ（１３ａＬ（
１３ｂ）が平衡した状態で安定する。

上述の実施例によれば、演算増幅器（１３）とは逆極性
の比較器（２４）に制御されるスイッチ（２３）を用い
て、結合コンデンサ（３）を放電させるようにしたので
、波形歪を抑えて、ダイナｌ　７クレンジを拡大するこ
とができる。

また、スイッチ（１６）及び（２２）の各トランジスタ
対のベースに、適宜のバイアス電圧が与えられているた
め、スイッチ（１６）　、　（２２）が緩かに切り換え
られ、いわゆるソフトクランプがなされて、スパイク状
ノイズの発生が防止される。

なお、コンデンサ（１８）は演算増幅器（１３）を含む
フィードバックループが切れたとき、暫時電圧を保持す
るために設けられる。

また、非クランプ期間では、結合コンデンサ（３）の充
電電圧が保持されて、トランジスタ（１１）　、　（１
２）に所要のバイアス電圧が供給される。

１ 〔発明の効果〕 以上詳述のように、この発明によれば、負帰還用の演算
増幅器とは逆極性で信号と所定電圧とを比較する比較器
と、この比較器に制御されて結合コンデンサの放電路を
形成するスイッチとを設けるようにしたので、ダイナミ
ックレンジが拡大されると共に、波形歪が防止されたク
ランプ回路が得られる。

２

【図面の簡単な説明】

第１図は本発明によるクランプ回路の一実施例の基本的
構成を示すブロック図、第２図は本発明の一実施例の具
体的構成を示す結線図、第３図は従来のクランプ回路の
構成例を示すブロック図である。 （３）は結合コンデンサ、（１０）はバッファ（本線）
、（１３）は演算増幅器、（１４）は電圧源、（１７）
はトランジスタ、（２１）は電流源、（２２）　、　（
２３）はスイッチ、（２４）は比較器である。 ８区 ＼鴨 嬢■ 璽城

Claims (1)

1. 【特許請求の範囲】 　結合コンデンサを介して本線に供給された信号と電圧
   源の所定電圧とを所定のクランプ期間に比較する電流出
   力型の演算増幅器と、この演算増幅器の出力を上記本線
   に負帰還するコレクタ接地接続のトランジスタとを有す
   るクランプ回路において、 上記本線の信号と上記所定電圧とを比較する比較器と、 この比較器の出力により制御される第１のスイッチと、 上記所定のクランプ期間に閉成される第２のスイッチと
   、 電流源とを設け、 この電流源と上記第１及び第２のスイッチとを上記本線
   と基準電位点との間に直列接続したことを特徴とするク
   ランプ回路。