JPS6042497Y2 - ミュ−ティング回路 - Google Patents
ミュ−ティング回路Info
- Publication number
- JPS6042497Y2 JPS6042497Y2 JP1595880U JP1595880U JPS6042497Y2 JP S6042497 Y2 JPS6042497 Y2 JP S6042497Y2 JP 1595880 U JP1595880 U JP 1595880U JP 1595880 U JP1595880 U JP 1595880U JP S6042497 Y2 JPS6042497 Y2 JP S6042497Y2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- muting
- resistor
- capacitor
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Amplifiers (AREA)
- Noise Elimination (AREA)
- Electronic Switches (AREA)
Description
【考案の詳細な説明】
本考案は音響機器等に用いられるミューティング回路に
関し、スイッチを切換えてから一定時間の間出力をミュ
ーティングすることによりスイッチ切換時のノイズ等が
出力されないようにした安価で特性のよいミューティン
グ回路を提供するものである。
関し、スイッチを切換えてから一定時間の間出力をミュ
ーティングすることによりスイッチ切換時のノイズ等が
出力されないようにした安価で特性のよいミューティン
グ回路を提供するものである。
従来、トランジスタを用いたミューティング回路におい
て、抵抗とコンデンサで構成した時定数回路でミューテ
ィング時間を設定し、かつそのミューティング時間を比
較的長く設定した場合、ミューティングトランジスタは
オンからオフ時に非常にゆるやかに変わるため信号が出
力される時トランジスタの非直線性により信号が歪む欠
点がある。
て、抵抗とコンデンサで構成した時定数回路でミューテ
ィング時間を設定し、かつそのミューティング時間を比
較的長く設定した場合、ミューティングトランジスタは
オンからオフ時に非常にゆるやかに変わるため信号が出
力される時トランジスタの非直線性により信号が歪む欠
点がある。
この欠点を解消するには単安定マルチバイブレータ等を
用いればよいが、これは回路が複雑となって必常に高価
となるものである。
用いればよいが、これは回路が複雑となって必常に高価
となるものである。
本考案は簡単な回路により上記のような従来の欠点を解
消したもので、以下その一実施例について図面を用いて
説明する。
消したもので、以下その一実施例について図面を用いて
説明する。
１は信号の入力端子、２は出力端子、Ｒ５はその両端子
間に挿入された抵抗である。
間に挿入された抵抗である。
Ｑはコレクタが出力端子２に接続され、エミッタが接地
されたミューティングトランジスタであり、そのベース
は抵抗Ｒ４を介してＮＰＮ ）ランジスタＱ２のエミッ
タに接続されている。
されたミューティングトランジスタであり、そのベース
は抵抗Ｒ４を介してＮＰＮ ）ランジスタＱ２のエミッ
タに接続されている。
Ｖｃｃは電源であり、この電源間にはミューティングス
イッチ５ＸＰＮＰトランジスタＱ１のエミッタ、ベース
、抵抗Ｒ１、コンデンサＣの直列回路が接続され、かつ
トランジスタＱ１のコレクタは抵抗Ｒ３を介してトラン
ジスタＱ２のベースに接続されている。
イッチ５ＸＰＮＰトランジスタＱ１のエミッタ、ベース
、抵抗Ｒ１、コンデンサＣの直列回路が接続され、かつ
トランジスタＱ１のコレクタは抵抗Ｒ３を介してトラン
ジスタＱ２のベースに接続されている。
一方ミューティングスイッチＳとトランジスタＱ□のエ
ミッタとの接続部とトランジスタＱ２のコレクタ間には
抵柄Ｂ２が接続され、かつそのトランジスタＱ２のコレ
クタと上記抵抗Ｒ１とコンデンサＣとの接続部間にダイ
オードＤが接続されている。
ミッタとの接続部とトランジスタＱ２のコレクタ間には
抵柄Ｂ２が接続され、かつそのトランジスタＱ２のコレ
クタと上記抵抗Ｒ１とコンデンサＣとの接続部間にダイ
オードＤが接続されている。
以上のような構成からなり、いまミューティングスイッ
チＳを閉じると、トランジスタＱ□のエミッタ、ベース
、抵１． 、コンデンサＣを通して電流が流れ、そのコ
ンデンサＣは充電されて行く。
チＳを閉じると、トランジスタＱ□のエミッタ、ベース
、抵１． 、コンデンサＣを通して電流が流れ、そのコ
ンデンサＣは充電されて行く。
これによりトランジスタＱ１はオン状態となり、トラン
ジスタＱ２のベースに抵抗Ｒ３を通してベース電流が流
れてこのトランジスタＱ２もオン状態となる。
ジスタＱ２のベースに抵抗Ｒ３を通してベース電流が流
れてこのトランジスタＱ２もオン状態となる。
したがって抵抗Ｒ２、トランジスタＱ２のコレクタ、エ
ミッタ、抵抗Ｒ１を通してミューティングトランジスタ
ｑのベースに電流が流れ、このミューティングトランジ
スタｑはオン状態となって出力端子２への信号をミュー
ティングする。
ミッタ、抵抗Ｒ１を通してミューティングトランジスタ
ｑのベースに電流が流れ、このミューティングトランジ
スタｑはオン状態となって出力端子２への信号をミュー
ティングする。
なお、ミューティングスイッチＳを閉じた時、ダイオー
ドＤを通してコンデンサＣに充電電流が流れるが、抵ａ
Ｒ２による電圧降下のためにダイオードＤのアノード側
端子の電位をカソード側電位よりも低くなるように抵抗
Ｒ２，Ｒ４の定数を設定することによってそのダイオー
ドＤは瞬時にオフ状態となり、コンデンサＣへの充電経
路はトランジスタＱ、のエミッタ→ベース→抵抗Ｒ１→
コンデンサＣの経路からなる第１の充電回路だけとなり
、したがって抵抗Ｒ１とコンデンサＣで決める時定数に
ほぼ沿ってそのコンデンサＣは充電されて行く。
ドＤを通してコンデンサＣに充電電流が流れるが、抵ａ
Ｒ２による電圧降下のためにダイオードＤのアノード側
端子の電位をカソード側電位よりも低くなるように抵抗
Ｒ２，Ｒ４の定数を設定することによってそのダイオー
ドＤは瞬時にオフ状態となり、コンデンサＣへの充電経
路はトランジスタＱ、のエミッタ→ベース→抵抗Ｒ１→
コンデンサＣの経路からなる第１の充電回路だけとなり
、したがって抵抗Ｒ１とコンデンサＣで決める時定数に
ほぼ沿ってそのコンデンサＣは充電されて行く。
そして、コンデンサＣの電位が（Ｖｃｃ−）ランジスタ
Ｑ１のＶＢＥ）に近くなるとトランジスタＱ□のベース
電流が徐々に減少し始める。
Ｑ１のＶＢＥ）に近くなるとトランジスタＱ□のベース
電流が徐々に減少し始める。
そのためトランジスタＱ□のコレクタ電流も徐々に減少
し、トランジスタＱ１のベース電流、コレクタ電流モ減
少し、ミューティングトランジスタものオン状態も徐々
に浅くなってくる。
し、トランジスタＱ１のベース電流、コレクタ電流モ減
少し、ミューティングトランジスタものオン状態も徐々
に浅くなってくる。
前記トランジスタＱ２のコレクタ電流が減少することに
より、抵抗Ｒ２による電圧降下も徐々に減少し、ダイオ
ードＤのアノード電位は上昇し、ある時期からはアノー
ド側の方がカソード側の電位よりも高くなる。
より、抵抗Ｒ２による電圧降下も徐々に減少し、ダイオ
ードＤのアノード電位は上昇し、ある時期からはアノー
ド側の方がカソード側の電位よりも高くなる。
そうなるとダイオードＤはオン状態となり、コンデンサ
Ｃの充電経路は抵抗Ｒ２→ダイオードＤ→コンデンサＣ
の経路からなる第２の充電回路に変わり、抵抗Ｒ□に比
べて抵抗Ｒ２の値を充分小さくしておけばこの新しい充
電経路の時定数は小さくなり、すなわちダイオードＤが
オンになるとコンデンサＣは急速に充電されてしまう。
Ｃの充電経路は抵抗Ｒ２→ダイオードＤ→コンデンサＣ
の経路からなる第２の充電回路に変わり、抵抗Ｒ□に比
べて抵抗Ｒ２の値を充分小さくしておけばこの新しい充
電経路の時定数は小さくなり、すなわちダイオードＤが
オンになるとコンデンサＣは急速に充電されてしまう。
これによりトランジスタＱ工のエミッタからベースへ電
流は流れなくなり、該トランジスタＱ□はオフになると
ともにトランジスタＱ２のベース電流も流れなくなって
このトランジスタＱ２もオフになる。
流は流れなくなり、該トランジスタＱ□はオフになると
ともにトランジスタＱ２のベース電流も流れなくなって
このトランジスタＱ２もオフになる。
またこれによりトランジスタらもオフになって入力端子
１に加わる信号は出力端子２にそのまま現われる。
１に加わる信号は出力端子２にそのまま現われる。
第２図は上記の動作におけるトランジスタＱ工のベース
電位を示したもので、ｔ＝Ｏでミューティングスイッチ
Ｓを閉じ、コンデンサＣに充電が開始され、そのトラン
ジスタＱ□のベースを位Ｖ Ｂは上昇する。
電位を示したもので、ｔ＝Ｏでミューティングスイッチ
Ｓを閉じ、コンデンサＣに充電が開始され、そのトラン
ジスタＱ□のベースを位Ｖ Ｂは上昇する。
そしてベース電位ＶＢが（Ｖｃｃ −Ｖ ８゜）に近づ
くとコンデンサＣへの充電がそれまでよりも小さい時定
数で急速に充電され、したがってトランジスタＱ□？
Ｑ２？ Ｑ３とも急速にオフとなり、出力端子２には瞬
時に信号が現われ、ミューティングトランジスタＱ３の
非直線性による信号の歪みはなくなるものである。
くとコンデンサＣへの充電がそれまでよりも小さい時定
数で急速に充電され、したがってトランジスタＱ□？
Ｑ２？ Ｑ３とも急速にオフとなり、出力端子２には瞬
時に信号が現われ、ミューティングトランジスタＱ３の
非直線性による信号の歪みはなくなるものである。
以上のように本考案はミューティングトランジスタの駆
動回路内にコンデンサを充電するための時定数の大きい
第１の充電回路と時定数の小さい第２の充電回路を設け
、ミューティングスイッチにより第１の充電回路により
コンデンサを充電するとともにミューティングトランジ
スタをオン状態とし、そしてコンデンサの電位が一定値
に達スると第２の充電回路によりコンデンサを充電して
瞬時にミューティングトランジスタがオフするようにし
たものであり、これによれば簡単な回路構成によりミュ
ーティング解除時の信号の歪みを解消することができる
もので、その実用性は大である。
動回路内にコンデンサを充電するための時定数の大きい
第１の充電回路と時定数の小さい第２の充電回路を設け
、ミューティングスイッチにより第１の充電回路により
コンデンサを充電するとともにミューティングトランジ
スタをオン状態とし、そしてコンデンサの電位が一定値
に達スると第２の充電回路によりコンデンサを充電して
瞬時にミューティングトランジスタがオフするようにし
たものであり、これによれば簡単な回路構成によりミュ
ーティング解除時の信号の歪みを解消することができる
もので、その実用性は大である。
第１図は本考案の一実施例を示す回路図、第２図は同動
作説明図である。 １・・・・・・入力端子、２・・・・・・出力端子、Ｑ
ｌ・・・・・・トランジスタ、Ｑ・・・・・・ミューテ
ィングトランジスタ、Ｃ・・・・・・コンデンサ、Ｒ１
・・・・・・抵抗、Ｄ・・・・・・ダイオード、Ｓ・・
・・・・ミューティングスイッチ。
作説明図である。 １・・・・・・入力端子、２・・・・・・出力端子、Ｑ
ｌ・・・・・・トランジスタ、Ｑ・・・・・・ミューテ
ィングトランジスタ、Ｃ・・・・・・コンデンサ、Ｒ１
・・・・・・抵抗、Ｄ・・・・・・ダイオード、Ｓ・・
・・・・ミューティングスイッチ。
Claims (1)
- 信号線路と接地間に接続されたミューティングトランジ
スタと、このミューティングトランジスタのベースを、
第１のトランジスタＱ２のエミッタに接続部この第１の
トランジスタＱ２のコレクタは、抵抗Ｒ２とミューティ
ングスイッチＳを介して電源に接続し、前記抵抗Ｒ２と
ミューティングスイッチＳの接続部に、第２のトランジ
スタＱ１のエミッタを接続し、第２のトランジスタＱ１
のコレクタと第１のトランジスタＱ２のベースを抵抗Ｒ
３を介して接続し、第２のトランジスタＱ１のベースを
抵抗Ｒ□と、コンデンサＣを介して接地し、第１のトラ
ンジスタＱ２のコレクタと抵抗Ｒ２の接続部と、抵抗Ｒ
１とコンデンサＣの接続部との間にダイオードを接続し
て成るミューティング回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1595880U JPS6042497Y2 (ja) | 1980-02-08 | 1980-02-08 | ミュ−ティング回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1595880U JPS6042497Y2 (ja) | 1980-02-08 | 1980-02-08 | ミュ−ティング回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56119316U JPS56119316U (ja) | 1981-09-11 |
| JPS6042497Y2 true JPS6042497Y2 (ja) | 1985-12-27 |
Family
ID=29612393
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1595880U Expired JPS6042497Y2 (ja) | 1980-02-08 | 1980-02-08 | ミュ−ティング回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6042497Y2 (ja) |
-
1980
- 1980-02-08 JP JP1595880U patent/JPS6042497Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56119316U (ja) | 1981-09-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5831473A (en) | Reference voltage generating circuit capable of suppressing spurious voltage | |
| JPS607414B2 (ja) | ミュ−テイング回路 | |
| JPS6042497Y2 (ja) | ミュ−ティング回路 | |
| JPS6241449Y2 (ja) | ||
| JPS6036890Y2 (ja) | ミュ−ティング回路 | |
| US5126591A (en) | Electronic comparator device with hysteresis | |
| JPS6128405Y2 (ja) | ||
| JP2557552B2 (ja) | ピーククリップ回路 | |
| JPS6122345Y2 (ja) | ||
| JPS5921531Y2 (ja) | 直接結合増幅器のミユ−テイング回路 | |
| JPH0449701Y2 (ja) | ||
| JPH0145766B2 (ja) | ||
| JPH0537549Y2 (ja) | ||
| JPS5852727Y2 (ja) | クリック防止回路 | |
| JPS6311768Y2 (ja) | ||
| JPH0671176B2 (ja) | 出力回路 | |
| JPH062337Y2 (ja) | Ａｌｃ回路 | |
| JPS6342763Y2 (ja) | ||
| JPS6127071Y2 (ja) | ||
| JPH0124973Y2 (ja) | ||
| JPH0132412Y2 (ja) | ||
| JPS5931045Y2 (ja) | 帰還増幅回路 | |
| JPS6081920A (ja) | 単安定マルチバイブレ−タ | |
| JPS6342620Y2 (ja) | ||
| JPS6127210Y2 (ja) |