JPS5931045Y2 - 帰還増幅回路 - Google Patents
帰還増幅回路Info
- Publication number
- JPS5931045Y2 JPS5931045Y2 JP1977035839U JP3583977U JPS5931045Y2 JP S5931045 Y2 JPS5931045 Y2 JP S5931045Y2 JP 1977035839 U JP1977035839 U JP 1977035839U JP 3583977 U JP3583977 U JP 3583977U JP S5931045 Y2 JPS5931045 Y2 JP S5931045Y2
- Authority
- JP
- Japan
- Prior art keywords
- feedback
- resistor
- circuit
- inverting
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Amplifiers (AREA)
Description
【考案の詳細な説明】
本考案は帰還増幅器に関し、特に電源投入時から出力電
位が定常状態に達するまでの立ち上り時間を短くした帰
還増幅器に関するものである。
位が定常状態に達するまでの立ち上り時間を短くした帰
還増幅器に関するものである。
第１図は従来良く知られている非反転帰還増幅回路で非
反転入力端子１、反転入力端子２、出力端子３、電源端
子４、接地５を有する演算増幅回路等の増幅器１００の
非反転入力端子１にはバイアス電圧が電源端子４の電圧
を抵抗７，８で抵抗分割してさらに抵抗９を介して与え
られている。
反転入力端子１、反転入力端子２、出力端子３、電源端
子４、接地５を有する演算増幅回路等の増幅器１００の
非反転入力端子１にはバイアス電圧が電源端子４の電圧
を抵抗７，８で抵抗分割してさらに抵抗９を介して与え
られている。
また、非反転入力端子１には信号源６から入力信号が加
えられている。
えられている。
反転入力端子２と出力端子３との間には抵抗１３が接続
され、反転入力端子２は抵抗１２、コンデンサ１０を直
列に接続した接続回路によって接地５に接続され、これ
ら抵抗１２．１３とコンデンサ１０とで帰還回路１１を
形成している。
され、反転入力端子２は抵抗１２、コンデンサ１０を直
列に接続した接続回路によって接地５に接続され、これ
ら抵抗１２．１３とコンデンサ１０とで帰還回路１１を
形成している。
第１図のような非反転帰還増幅回路では、電源投入時か
ら出力電位が定常状態に達する立ち上り時間は、帰還回
路１１に挿入される抵抗１３．１２と直流カット用コン
デンサー１０との時定数で決定される。
ら出力電位が定常状態に達する立ち上り時間は、帰還回
路１１に挿入される抵抗１３．１２と直流カット用コン
デンサー１０との時定数で決定される。
このような非反転帰還増幅器の特性上帰還回路１１に挿
入される抵抗１３．１２の抵抗値が犬きくならぢるをえ
ない場合、帰還回路に挿入される抵抗１３．１２と直流
カット用コンデンサ１０との時定数が大きくなり、上記
非反転帰還増幅器の上記立ち上り時間は遅くなる。
入される抵抗１３．１２の抵抗値が犬きくならぢるをえ
ない場合、帰還回路に挿入される抵抗１３．１２と直流
カット用コンデンサ１０との時定数が大きくなり、上記
非反転帰還増幅器の上記立ち上り時間は遅くなる。
このため、電源投入時にンヨツク音が発生したり、帰還
抵抗１３が大きくなると増幅器のオフセットにも大きな
影響を与える欠点がある。
抵抗１３が大きくなると増幅器のオフセットにも大きな
影響を与える欠点がある。
カセットテープレコーダ等でこのような非反転帰還増幅
器をプリアンプとし、次段にパワーアンプを使用してス
ピーカーを駆動する場合の帰還回路１１を第２図を参照
して次に説明する。
器をプリアンプとし、次段にパワーアンプを使用してス
ピーカーを駆動する場合の帰還回路１１を第２図を参照
して次に説明する。
プリアンプの閉ループ利得は３０ｄＢ程度となり、プリ
アンプの周波数特性をＮＡ、Ｂ特性にすると帰還回路１
１は次のように設計される。
アンプの周波数特性をＮＡ、Ｂ特性にすると帰還回路１
１は次のように設計される。
帰還回路１１は第１図に示す反転入力端子２と出力端子
３との間に抵抗１３．１５を直列に接続し、抵抗１３に
は並列にコンデンサ１６を接続する。
３との間に抵抗１３．１５を直列に接続し、抵抗１３に
は並列にコンデンサ１６を接続する。
反転入力端子２から抵抗１２、を介してコンデンサ１０
に接続している。
に接続している。
上記のように閾ループ利得を３０ｄＢ、周波数特性をＮ
ＡＢ特性とすると、第２図の帰還回路の定数は、抵抗１
３ ： Ｒ１３＝ １００に、Ｑ、抵抗１５：Ｒ，５＝
６．８にβ、抵抗１２ ： Ｒ１□＝２７０．！Ｑ、コ
ンデンサ１６：Ｃ１６二０．０２２μＦ１コンデンサ１
０ ： Ｃ０ｏ＝４．７μＦとなり帰還回路に挿入され
る抵抗１２，１３．１５の抵抗値の合計ＲＴは１０７に
、Ｑ程度の高抵抗となってしまう。
ＡＢ特性とすると、第２図の帰還回路の定数は、抵抗１
３ ： Ｒ１３＝ １００に、Ｑ、抵抗１５：Ｒ，５＝
６．８にβ、抵抗１２ ： Ｒ１□＝２７０．！Ｑ、コ
ンデンサ１６：Ｃ１６二０．０２２μＦ１コンデンサ１
０ ： Ｃ０ｏ＝４．７μＦとなり帰還回路に挿入され
る抵抗１２，１３．１５の抵抗値の合計ＲＴは１０７に
、Ｑ程度の高抵抗となってしまう。
この非反転帰還増幅器の立ち上り時間は時定数Ｃｘｏｘ
Ｒｒ” ０．５ Ｓｅｃとなり、極めて遅い。
Ｒｒ” ０．５ Ｓｅｃとなり、極めて遅い。
したがって、次段のパワーアンプの立ち上り時間が前段
の上記非反転帰還増幅回路の立ち上り時間より早い場合
は電源投入時における前段のンヨツク音を増幅し、さら
に大きなショック音の発生という欠点が生じてくる。
の上記非反転帰還増幅回路の立ち上り時間より早い場合
は電源投入時における前段のンヨツク音を増幅し、さら
に大きなショック音の発生という欠点が生じてくる。
また抵抗１３．１５の抵抗値が大きく、それが抵抗９の
抵抗値と比べて、大きな設定する必要がある場合、この
非反転帰還増幅器のオフセットにも悪影響が出る。
抵抗値と比べて、大きな設定する必要がある場合、この
非反転帰還増幅器のオフセットにも悪影響が出る。
本考案の目的は非反転帰還増幅器の帰還素子として、帰
還増幅器の反転入力端子に加える直流バイアス電圧が電
源投入後すみやかに立ち上りＮＡＢＲＩＡＡなどの帰還
回路の周波数特性をそこなうことＯ）ない帰還増幅器を
提供せんとするにある。
還増幅器の反転入力端子に加える直流バイアス電圧が電
源投入後すみやかに立ち上りＮＡＢＲＩＡＡなどの帰還
回路の周波数特性をそこなうことＯ）ない帰還増幅器を
提供せんとするにある。
本考案によれば、増幅器の出力端子から反転入力端子に
接続された第１の抵抗と反転入力端子と接地間に接続さ
れた第２の抵抗とコンデンサの直列回路と、この直列回
路の中間接続点と出力端子との間に挿入された第３の抵
抗とを含む帰還回路を備えた帰還増幅回路を得る。
接続された第１の抵抗と反転入力端子と接地間に接続さ
れた第２の抵抗とコンデンサの直列回路と、この直列回
路の中間接続点と出力端子との間に挿入された第３の抵
抗とを含む帰還回路を備えた帰還増幅回路を得る。
この第１の抵抗は適当に分割したり、その一部に並列に
コンデンサを挿入したりして周波数特性が調節される。
コンデンサを挿入したりして周波数特性が調節される。
次に図面を参照して本考案をより詳細に説明する。
第３図は第１図の回路に本考案を用いた一実施例を示す
もので、第１図の回路における出力端子３と抵抗１２と
コンデンサ１０との接続点とを抵抗１４で接続したもの
である。
もので、第１図の回路における出力端子３と抵抗１２と
コンデンサ１０との接続点とを抵抗１４で接続したもの
である。
第１図と対応する部分は同一番号で記し、対応する部分
の説明は省略する。
の説明は省略する。
第３図の非反転帰還回路の場合コンデンサ１０を充電す
るのに寄与する帰還回路の抵抗は直列に接続された抵抗
１２．１３と抵抗１２．１３に並列に接続された抵抗１
４であり、その合成抵抗値は抵抗１４を接続しない場合
より小ざくなることは明らかである。
るのに寄与する帰還回路の抵抗は直列に接続された抵抗
１２．１３と抵抗１２．１３に並列に接続された抵抗１
４であり、その合成抵抗値は抵抗１４を接続しない場合
より小ざくなることは明らかである。
したがって、直流カット用コンデンサの充電時定数も小
さくなり、非反転帰還回路の電源投入後の直流電圧の立
ち上り時間は、従来回路である第１図の非反転帰還回路
の立ち上り時間よりも早くなることは明らかである。
さくなり、非反転帰還回路の電源投入後の直流電圧の立
ち上り時間は、従来回路である第１図の非反転帰還回路
の立ち上り時間よりも早くなることは明らかである。
この時、抵抗１２を零とした場合の電圧利得と抵抗１４
がない時の利得との積が１より十分大きくなるような抵
抗１４の抵抗値を選定する必要がある。
がない時の利得との積が１より十分大きくなるような抵
抗１４の抵抗値を選定する必要がある。
また抵抗１３と抵抗１２，１４との並列回路のインピー
ダンスは抵抗９の抵抗値に近く設定する必要がある。
ダンスは抵抗９の抵抗値に近く設定する必要がある。
従って抵抗１４は通常２０〜５０に！２に設定される。
第４図は、本考案を用い、帰還特性としてＮＡＢ特性を
もたせた実施例である。
もたせた実施例である。
ＮＰＮ型のトランジスタ２１．２２が設けられ、その両
エミッタは共通のエミッタ抵抗２４に接続されて差動回
路４０を構成している。
エミッタは共通のエミッタ抵抗２４に接続されて差動回
路４０を構成している。
トランジスタ２１のベースは非反転入力端子１となり、
トランジスタ２１のベースバイアスは電源４の電圧を抵
抗１，８で分割して与えられ、抵抗７、抵抗８の接続点
とトランジスタ２１のベース間には入力インピーダンス
を持たせる抵抗９を接続している。
トランジスタ２１のベースバイアスは電源４の電圧を抵
抗１，８で分割して与えられ、抵抗７、抵抗８の接続点
とトランジスタ２１のベース間には入力インピーダンス
を持たせる抵抗９を接続している。
トランジスタ２２のベースは反転入力端子２となってお
り、出力端子３より抵抗１３，１５を介して直流帰還が
与えられている。
り、出力端子３より抵抗１３，１５を介して直流帰還が
与えられている。
トランジスタ２２のコレクタは電源４に接続される。
他方トランジスタ２１のコレクタは抵抗２３を介して電
源４に接続され、またＰＮＰトランジスタ２６のベース
に接続されている。
源４に接続され、またＰＮＰトランジスタ２６のベース
に接続されている。
トランジスタ２６のエミッタは抵抗２５を介して電源４
に接続され、トランジスタ２６のコレクタはＮＰＮＩ−
ランジスタ２９のベースに接続され、トランジスタ２６
のベース・コレクタ間には位相補正用コンデンサ２７が
接続されている。
に接続され、トランジスタ２６のコレクタはＮＰＮＩ−
ランジスタ２９のベースに接続され、トランジスタ２６
のベース・コレクタ間には位相補正用コンデンサ２７が
接続されている。
トランジスタ２９のコレクタは電源４に接続され、トラ
ンジスタ２９のエミッタはエミッタ抵抗３０に接続され
、トランジスタ２９のベース・エミッタ間には抵抗２８
が接続され、エミッタホロワを形成し、トランジスタ２
９のエミッタは出力端子３となる。
ンジスタ２９のエミッタはエミッタ抵抗３０に接続され
、トランジスタ２９のベース・エミッタ間には抵抗２８
が接続され、エミッタホロワを形成し、トランジスタ２
９のエミッタは出力端子３となる。
抵抗１２，１３，１５とコンデンサ１６で帰還回路１１
を形成しており、抵抗１３．１５で出力端子３から反転
入力端子２へ直流帰還を与えると共に抵抗１２に直流カ
ット用コンデンサ１０を接続して、交流利得を持たせて
いる。
を形成しており、抵抗１３．１５で出力端子３から反転
入力端子２へ直流帰還を与えると共に抵抗１２に直流カ
ット用コンデンサ１０を接続して、交流利得を持たせて
いる。
出力端子３と抵抗１２とコンデンサ１０の接続点とに抵
抗１４を接続している。
抗１４を接続している。
なおトランジスタは別の導電型式のトランジスタで構成
しても可能である。
しても可能である。
トランジスタ２１のベースバイアスは電源５の電圧を抵
抗７，８で分割して与えられるので、電源投入時より急
速に定常バイアス時に達する。
抗７，８で分割して与えられるので、電源投入時より急
速に定常バイアス時に達する。
トランジスタ２２のベースバイアスは出力端子３から帰
還回路１１に挿入される抵抗１３．１５を介して与えら
れるので、トランジスタ２２のベースバイアスが定常バ
イアスに達する時間は抵抗１２１３．１５と直流カット
用コンデンサ１０との充電時定数で決定される。
還回路１１に挿入される抵抗１３．１５を介して与えら
れるので、トランジスタ２２のベースバイアスが定常バ
イアスに達する時間は抵抗１２１３．１５と直流カット
用コンデンサ１０との充電時定数で決定される。
したがって、この非反転帰還増幅器の反転入力端子の直
流バイアス電圧の立ち上りは、抵抗１２，１３，１５と
コンデンサ１０との充電時定数で決定される。
流バイアス電圧の立ち上りは、抵抗１２，１３，１５と
コンデンサ１０との充電時定数で決定される。
第４図の非反転帰還増幅器をカセットテープレコーダ等
のプリアンプとし、次段にパワーアンプを使用してスピ
ーカを駆動する場合プリアンプの閉ループ利得は３０ｄ
Ｂ程度となり、周波数特性をＮＡＢ特性とすると、帰還
回路１１は、第２図の回路と同じになり、素子の値は、
抵抗１３Ｒ１３１００に、！Ｑ、抵抗１５Ｒ１，＝６．
８ＫＪ７．抵抗１２ Ｒ，２＝２７（１，コンデンサ
１６ Ｃ，６＝０．０２２μＦとなる。
のプリアンプとし、次段にパワーアンプを使用してスピ
ーカを駆動する場合プリアンプの閉ループ利得は３０ｄ
Ｂ程度となり、周波数特性をＮＡＢ特性とすると、帰還
回路１１は、第２図の回路と同じになり、素子の値は、
抵抗１３Ｒ１３１００に、！Ｑ、抵抗１５Ｒ１，＝６．
８ＫＪ７．抵抗１２ Ｒ，２＝２７（１，コンデンサ
１６ Ｃ，６＝０．０２２μＦとなる。
さらに、コンデンサ１０Ｃ１ｏ＝４．７μＦ１抵抗１４
の抵抗値は、非反転帰還増幅器の入力インピーダンスは
、通常２０Ｋｇ！程度と考えられ、非反転帰還増幅器の
オフセット低減から Ｒ，４＝２２に、Ｑとする。
の抵抗値は、非反転帰還増幅器の入力インピーダンスは
、通常２０Ｋｇ！程度と考えられ、非反転帰還増幅器の
オフセット低減から Ｒ，４＝２２に、Ｑとする。
したがって、コンデンサ１０の充電時定数を決定する抵
抗は抵抗１２，１３．１５の直列合成抵抗値約１０７に
、Ｑとその並列抵抗１４との並列合成抵抗値約１８に、
Ｑとなり、抵抗１４を接続しない場合の１０７１１の１
７係程度に小さくなり、コンデンサ１０の充電時定数も
抵抗１４を接続しない場合の１７係と小さくなり、非反
転帰還増幅器の立ち上り時間は、抵抗１４を接続しない
場合の立ち上り時間より、早くなる。
抗は抵抗１２，１３．１５の直列合成抵抗値約１０７に
、Ｑとその並列抵抗１４との並列合成抵抗値約１８に、
Ｑとなり、抵抗１４を接続しない場合の１０７１１の１
７係程度に小さくなり、コンデンサ１０の充電時定数も
抵抗１４を接続しない場合の１７係と小さくなり、非反
転帰還増幅器の立ち上り時間は、抵抗１４を接続しない
場合の立ち上り時間より、早くなる。
また抵抗１４は出力端子３と、抵抗１２とコンデンサ１
０の接続点に接続しているので、帰還回路１１の交流帰
還量には変化がなく抵抗１４を接続しない場合の周波数
特性のＮＡＢ特性をそこなわない。
０の接続点に接続しているので、帰還回路１１の交流帰
還量には変化がなく抵抗１４を接続しない場合の周波数
特性のＮＡＢ特性をそこなわない。
第５図は別の実施例であり第４図の帰還回路１１に２種
類の帰還回路を用いた、非反転帰還増幅回路で、第４図
と対応する部分は同一番号で記し訝明を省略する。
類の帰還回路を用いた、非反転帰還増幅回路で、第４図
と対応する部分は同一番号で記し訝明を省略する。
反転入力端子２には、端子１８と端子１９に切り変えて
接続するスイッチ１８を接続する。
接続するスイッチ１８を接続する。
スイッチ１８を端子１９に接続すると、この非反転帰還
増幅器は抵抗１２ 、１３゜１５とコンデンサ１６で構
成される帰還回路でＮＡＢ帰還がかけられ、抵抗１４，
１γは上記帰還回路に並列に接続され、立ち上りの早い
非反転帰還増幅器となる。
増幅器は抵抗１２ 、１３゜１５とコンデンサ１６で構
成される帰還回路でＮＡＢ帰還がかけられ、抵抗１４，
１γは上記帰還回路に並列に接続され、立ち上りの早い
非反転帰還増幅器となる。
スイッチ１８を端子２０に接続すると、この非反転帰還
増幅器は抵抗１４．１７で構成される帰還回路で、周波
数特性をもたない平担な帰還がかけられ抵抗１４．１７
に並列に抵抗１２，１３，１５が接続されているので、
この非反転帰還増幅器の立ち上り時間は、スイッチ１８
を端子１９側に接続した場合の非反転帰還増幅器と等し
く、立ち上りの早い非反転帰還増幅器となる。
増幅器は抵抗１４．１７で構成される帰還回路で、周波
数特性をもたない平担な帰還がかけられ抵抗１４．１７
に並列に抵抗１２，１３，１５が接続されているので、
この非反転帰還増幅器の立ち上り時間は、スイッチ１８
を端子１９側に接続した場合の非反転帰還増幅器と等し
く、立ち上りの早い非反転帰還増幅器となる。
第５図の非反転帰還増幅器の場合、２種類の帰還回路の
抵抗１２，１３，１５と抵抗１４゜１７を互いに利用し
て、立ち上りの早い非反転帰還増幅器を構成しているの
で、抵抗の数の増加がない。
抵抗１２，１３，１５と抵抗１４゜１７を互いに利用し
て、立ち上りの早い非反転帰還増幅器を構成しているの
で、抵抗の数の増加がない。
第１図は、従来の非反転帰還増幅器の回路図である。
第２図は非反転帰還増幅器の帰還回路の具体的例を示す
回路図である。 第３．４．５図は、本考案に係る非反転帰還増幅器の実
施例をそれぞれ示す回路図である。 １・・・・・・非反転入力端子、２・・・・・・反転入
力端子、３・・・・・・出力端子、４・・・・・・電源
端子、５・・・・・・接地、６・・・・・・信号源、７
，８，９・・・・・・抵抗、１０・・・・・・コンデン
サ、１１・・・・・・帰還回路、１２，１３，１４゜１
５・・・・・・抵抗、１６・・・・・・コンデンサ、１
１・・・・・・抵抗、１８・・・・・・スイッチ、１９
，２０・・・・・・スイッチの端子、２１，２２・・・
・・・トランジスタ、２３，２４゜２５・・・・・・抵
抗、２６・・・・・・トランジスタ、２７・・・・・・
コンデンサ、２８・・・・・・抵抗、２９・・・・・・
トランジスタ、３０・・・・・・抵抗、４０・・・・・
・差動増幅回路。
回路図である。 第３．４．５図は、本考案に係る非反転帰還増幅器の実
施例をそれぞれ示す回路図である。 １・・・・・・非反転入力端子、２・・・・・・反転入
力端子、３・・・・・・出力端子、４・・・・・・電源
端子、５・・・・・・接地、６・・・・・・信号源、７
，８，９・・・・・・抵抗、１０・・・・・・コンデン
サ、１１・・・・・・帰還回路、１２，１３，１４゜１
５・・・・・・抵抗、１６・・・・・・コンデンサ、１
１・・・・・・抵抗、１８・・・・・・スイッチ、１９
，２０・・・・・・スイッチの端子、２１，２２・・・
・・・トランジスタ、２３，２４゜２５・・・・・・抵
抗、２６・・・・・・トランジスタ、２７・・・・・・
コンデンサ、２８・・・・・・抵抗、２９・・・・・・
トランジスタ、３０・・・・・・抵抗、４０・・・・・
・差動増幅回路。
Claims (1)
- 信号入力端子、帰還端子および出力端子を有する増幅器
と、所定の周波数特性を有する帰還回路であって前記出
力端子から直流および交流信号成分の両方を受けて前記
帰還端子に直流および交流帰還を施す帰還回路と、該帰
還回路内に設けられた直流カット用コンデンサを充電す
るために前記帰還回路内の直流帰還路とは別に前記出力
端子から前記直流カット用コンデンサへ設けられた直流
通路とを有することを特徴とする帰還増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1977035839U JPS5931045Y2 (ja) | 1977-03-23 | 1977-03-23 | 帰還増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1977035839U JPS5931045Y2 (ja) | 1977-03-23 | 1977-03-23 | 帰還増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS53130945U JPS53130945U (ja) | 1978-10-17 |
| JPS5931045Y2 true JPS5931045Y2 (ja) | 1984-09-04 |
Family
ID=28895868
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1977035839U Expired JPS5931045Y2 (ja) | 1977-03-23 | 1977-03-23 | 帰還増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5931045Y2 (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5314445B2 (ja) * | 1973-10-06 | 1978-05-17 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51158743U (ja) * | 1975-06-10 | 1976-12-17 | ||
| JPS5314445U (ja) * | 1976-07-20 | 1978-02-06 |
-
1977
- 1977-03-23 JP JP1977035839U patent/JPS5931045Y2/ja not_active Expired
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5314445B2 (ja) * | 1973-10-06 | 1978-05-17 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS53130945U (ja) | 1978-10-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5836015A (ja) | 可変電子インピ−ダンス装置 | |
| JPS5931045Y2 (ja) | 帰還増幅回路 | |
| JPS58147215A (ja) | 自動利得制御装置 | |
| JPS6133705Y2 (ja) | ||
| JPS6228087Y2 (ja) | ||
| JPS5949728B2 (ja) | 可変インピ−ダンス回路 | |
| JPS60153612A (ja) | 電流反転回路 | |
| US4303891A (en) | Monolithic integrated circuit with frequency dependent amplification | |
| JPS6214725Y2 (ja) | ||
| JP2901441B2 (ja) | 緩衝増幅器 | |
| JPH0722899Y2 (ja) | ミュ−ティング回路 | |
| JPS5837132Y2 (ja) | クリック防止回路 | |
| JPS5844645Y2 (ja) | サウンド・イフエクト・アンブリフアイア | |
| JPS6224976Y2 (ja) | ||
| JPS58516U (ja) | グラフイツク・イコライザ回路 | |
| KR900001440Y1 (ko) | 오디오 증폭기의 자동 이득조정 회로 | |
| JPS6130328Y2 (ja) | ||
| JPS6034289B2 (ja) | 利得制御装置 | |
| JPS59114619U (ja) | ゲイン可変機能付増幅回路 | |
| JPS5834613A (ja) | 可変電子インピ−ダンス装置 | |
| JPH0345568B2 (ja) | ||
| JPS6227567B2 (ja) | ||
| JPS6052105A (ja) | 高周波増幅装置 | |
| JPS5834964B2 (ja) | ゾウフクカイロ | |
| JPS58135116U (ja) | ミユ−テイング回路 |