JPH0417562B2 - - Google Patents
Info
- Publication number
- JPH0417562B2 JPH0417562B2 JP59016503A JP1650384A JPH0417562B2 JP H0417562 B2 JPH0417562 B2 JP H0417562B2 JP 59016503 A JP59016503 A JP 59016503A JP 1650384 A JP1650384 A JP 1650384A JP H0417562 B2 JPH0417562 B2 JP H0417562B2
- Authority
- JP
- Japan
- Prior art keywords
- potential
- transistor
- circuit
- terminal
- potential point
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000003990 capacitor Substances 0.000 claims description 13
- 230000000630 rising effect Effects 0.000 claims 1
- 230000035939 shock Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 230000006870 function Effects 0.000 description 6
- 230000003321 amplification Effects 0.000 description 5
- 238000003199 nucleic acid amplification method Methods 0.000 description 5
- 230000007423 decrease Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000002238 attenuated effect Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000005513 bias potential Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/34—Muting amplifier when no signal is present or when only weak signals are present, or caused by the presence of noise signals, e.g. squelch systems
- H03G3/348—Muting in response to a mechanical action or to power supply variations, e.g. during tuning; Click removal circuits
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
- Noise Elimination (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、AGC回路を含む音声増幅回路にお
ける電源投入時の音声出力を徐々に大きくして聴
感上の違和感を低減するミユーテイング回路であ
り、音響分野において利用可能である。
ける電源投入時の音声出力を徐々に大きくして聴
感上の違和感を低減するミユーテイング回路であ
り、音響分野において利用可能である。
従来例の構成とその問題点
従来の音声増幅回路では、電源投入を行なうと
無音状態から急激に音声が出力され聴感上違和感
があり、また複合回路においては、他の回路への
悪影響を及ぼすこともあり、特に、高級機種にお
いてはこれを改善する必要がある。
無音状態から急激に音声が出力され聴感上違和感
があり、また複合回路においては、他の回路への
悪影響を及ぼすこともあり、特に、高級機種にお
いてはこれを改善する必要がある。
第１図は、シヨツク音対策のなされた従来例回
路であり、以下、この回路の動作をのべる。な
お、枠１で示す回路部分は、たとえば、シリコン
基板内に一体的に集積回路化されうる部分であ
り、それ以外については、半導体集積回路の外部
端子により接続される部品である。
路であり、以下、この回路の動作をのべる。な
お、枠１で示す回路部分は、たとえば、シリコン
基板内に一体的に集積回路化されうる部分であ
り、それ以外については、半導体集積回路の外部
端子により接続される部品である。
第１図に示すように、主要回路構成部はオペア
ンプ型式の差動増幅回路部２、AGC回路部３、
シヨツク音対策回路部４等によつて構成される。
ンプ型式の差動増幅回路部２、AGC回路部３、
シヨツク音対策回路部４等によつて構成される。
端子Ａは差動増幅器２の非反転入力端子、端子
Ｂは差動増幅器２の反転入力端子、端子Ｃは差動
増幅器２の出力端子であり、出力端子Ｃに接続さ
れる抵抗R1，R2と容量C2から成る帰還回路を介
して、出力信号の一部が端子Ｂに負帰還されて、
差動増幅器２の利得が設定される。
Ｂは差動増幅器２の反転入力端子、端子Ｃは差動
増幅器２の出力端子であり、出力端子Ｃに接続さ
れる抵抗R1，R2と容量C2から成る帰還回路を介
して、出力信号の一部が端子Ｂに負帰還されて、
差動増幅器２の利得が設定される。
電源端子Ｈと接地端子Ｇとの間に直列接続され
た抵抗R4，R5は、抵抗分割によつて第１の電位
を発生し、差動増幅器２を含むミユーテイング回
路の基準電位を作つている。そして、第１の電位
点は端子Ｆと容量C5を介して接地され、容量C5
の働きによつて電源のリツプル電圧を除去すると
共に、電源ON時の立ち上がり時定数を持たせる
配慮がなされている。
た抵抗R4，R5は、抵抗分割によつて第１の電位
を発生し、差動増幅器２を含むミユーテイング回
路の基準電位を作つている。そして、第１の電位
点は端子Ｆと容量C5を介して接地され、容量C5
の働きによつて電源のリツプル電圧を除去すると
共に、電源ON時の立ち上がり時定数を持たせる
配慮がなされている。
AGC回路３は、ベースが第１の電位点に接続
され、エミツタがダイオードD2のカソードに接
続されたトランジスタTR4と、トランジスタTR4
のコレクタ電流がトランジスタTR5，TR6で構成
されるカレントミラー回路でミラー反転されてア
ノードに供給されるダイオードD2と、トランジ
スタTR4のエミツタにコレクタが接続されたトラ
ンジスタTR3とで構成される。そして、Ａ端子か
らみたAGC回路の内部入力インピーダンスZ2は、
ダイオードD2とトランジスタTR4のベース・エ
ミツタ間のインピーダンスでほぼ決定され、トラ
ンジスタTR3のコレクタ電流の変化によつてイン
ピーダンス値が制御され、Ｉ端子に印加される入
力信号が外部入力インピーダンスZ1と内部入力イ
ンピーダンスZ2との分割比によつて、差動増幅器
の非反転入力端に加えられる信号レベルが制御さ
れる。そして、第１の電位点ＦとＡ点の間に接続
された抵抗R0は、バイアス用の抵抗であり、内
部入力インピーダンスZ2が無限大になつた時でも
差動増幅器２の入力バイアスが不安定にならない
ようにしたものである。
され、エミツタがダイオードD2のカソードに接
続されたトランジスタTR4と、トランジスタTR4
のコレクタ電流がトランジスタTR5，TR6で構成
されるカレントミラー回路でミラー反転されてア
ノードに供給されるダイオードD2と、トランジ
スタTR4のエミツタにコレクタが接続されたトラ
ンジスタTR3とで構成される。そして、Ａ端子か
らみたAGC回路の内部入力インピーダンスZ2は、
ダイオードD2とトランジスタTR4のベース・エ
ミツタ間のインピーダンスでほぼ決定され、トラ
ンジスタTR3のコレクタ電流の変化によつてイン
ピーダンス値が制御され、Ｉ端子に印加される入
力信号が外部入力インピーダンスZ1と内部入力イ
ンピーダンスZ2との分割比によつて、差動増幅器
の非反転入力端に加えられる信号レベルが制御さ
れる。そして、第１の電位点ＦとＡ点の間に接続
された抵抗R0は、バイアス用の抵抗であり、内
部入力インピーダンスZ2が無限大になつた時でも
差動増幅器２の入力バイアスが不安定にならない
ようにしたものである。
次に、差動増幅器２、AGC回路部３およびそ
の周辺回路を含んだ回路動作について説明する。
の周辺回路を含んだ回路動作について説明する。
Ｉ端子に印加された入力信号は、外部入力イン
ピーダンスZ1と容量C1を介して差動増幅器２の
非反転入力端子Ａに伝えられる。そして、AGC
回路３が動作しない時、抵抗R1，R2と容量C2か
らなる帰還回路で設定される所定の利得で増幅さ
れ、出力端子Ｃに出力される。出力端子Ｃには、
交流結合用の容量C3とダイオードD1の直列回路
が接続されており、この回路が出力端子Ｃの交流
信号成分を検波し、その検波出力端に接続された
平滑用の時定数回路（抵抗R3、容量C4の並列回
路）がその検波出力を平滑し、端子Ｃの交流信号
レベルに対応した直流電圧に変換する。その直流
電圧は、端子Ｅを介してトランジスタTR3のベー
スに印加され、AGCの制御用電流に変換され
TR3のコレクタに出力される。AGCの制御用電
流によつて内部入力インピーダンスZ2が制御さ
れ、外部入力インピーダンスZ1と内部入力インピ
ーダンスZ2との分割比の制御によつて、非反転入
力端子Ａの信号レベルが制御される。その結果、
Ｉ端子の入力信号レベルが変化しても、差動増幅
器２の出力端子Ｃの交流信号レベルが一定になる
ように制御される。
ピーダンスZ1と容量C1を介して差動増幅器２の
非反転入力端子Ａに伝えられる。そして、AGC
回路３が動作しない時、抵抗R1，R2と容量C2か
らなる帰還回路で設定される所定の利得で増幅さ
れ、出力端子Ｃに出力される。出力端子Ｃには、
交流結合用の容量C3とダイオードD1の直列回路
が接続されており、この回路が出力端子Ｃの交流
信号成分を検波し、その検波出力端に接続された
平滑用の時定数回路（抵抗R3、容量C4の並列回
路）がその検波出力を平滑し、端子Ｃの交流信号
レベルに対応した直流電圧に変換する。その直流
電圧は、端子Ｅを介してトランジスタTR3のベー
スに印加され、AGCの制御用電流に変換され
TR3のコレクタに出力される。AGCの制御用電
流によつて内部入力インピーダンスZ2が制御さ
れ、外部入力インピーダンスZ1と内部入力インピ
ーダンスZ2との分割比の制御によつて、非反転入
力端子Ａの信号レベルが制御される。その結果、
Ｉ端子の入力信号レベルが変化しても、差動増幅
器２の出力端子Ｃの交流信号レベルが一定になる
ように制御される。
次に、電源投入時のシヨツク音を防止する従来
のシヨツク音対策回路４について説明する。
のシヨツク音対策回路４について説明する。
電源端子Ｈと接地端子Ｇとの間に直列接続され
た抵抗R7，R8で第２の電位点を設け、その電位
点にベースが接続されたトランジスタTR9と、第
１の電位点にベースが接続されたトランジスタ
TR10とでエミツタが共通接続された第１の比較
器を構成する。そして、トランジスタTR9のコレ
クタ電流は、第１の電位点Ｆと差動増幅器２の出
力端子Ｃとの間に、コレクタとエミツタが互いに
交差接続されたトランジスタTR14，TR15（スイ
ツチ回路）のベースをトランジスタTR11，TR13
からなるカレントミラー回路でON・OFFの制御
を行う。また、トランジスタTR10のコレクタ電
流は、差動増幅器２の電流源を構成するトランジ
スタTR1，TR2，TR12へのバイアス電流のON・
OFF制御を行うように、従来のシヨツク音対策
回路が構成される。
た抵抗R7，R8で第２の電位点を設け、その電位
点にベースが接続されたトランジスタTR9と、第
１の電位点にベースが接続されたトランジスタ
TR10とでエミツタが共通接続された第１の比較
器を構成する。そして、トランジスタTR9のコレ
クタ電流は、第１の電位点Ｆと差動増幅器２の出
力端子Ｃとの間に、コレクタとエミツタが互いに
交差接続されたトランジスタTR14，TR15（スイ
ツチ回路）のベースをトランジスタTR11，TR13
からなるカレントミラー回路でON・OFFの制御
を行う。また、トランジスタTR10のコレクタ電
流は、差動増幅器２の電流源を構成するトランジ
スタTR1，TR2，TR12へのバイアス電流のON・
OFF制御を行うように、従来のシヨツク音対策
回路が構成される。
以上のように構成される従来のシヨツク音対策
回路の動作について、第２図、第３図の動作特性
図を用いて説明する。
回路の動作について、第２図、第３図の動作特性
図を用いて説明する。
第２図は、横軸を時間Ｔとし、電源投入時の各
部の波形を示している。t0で電源端子Ｈに電源電
圧を印加すると、第２の電位点であるトランジス
タTR9のベース電位は瞬間的に立ち上がり、第１
の電位点Ｆは容量C5によつて積分されるためな
だらかに立ち上がる。そして、抵抗R4，R5，R7，
R8の定数を R5／R4＋R5＜R8／R7＋R8 ……(1) のように設定すると、第２図ａのような波形が得
られる。
部の波形を示している。t0で電源端子Ｈに電源電
圧を印加すると、第２の電位点であるトランジス
タTR9のベース電位は瞬間的に立ち上がり、第１
の電位点Ｆは容量C5によつて積分されるためな
だらかに立ち上がる。そして、抵抗R4，R5，R7，
R8の定数を R5／R4＋R5＜R8／R7＋R8 ……(1) のように設定すると、第２図ａのような波形が得
られる。
すると、第１の比較器を構成するトランジスタ
TR9，10は、第１の電位が第２の電位に到達する
までの期間（t0からt1まで）、トランジスタTR10
が遮断状態、トランジスタTR9が導通状態とな
る。そして、ダイオード結線のトランジスタTR7
と抵抗R6で設定される電流がトランジスタTR11
に与えられる（第２図ｂとｃを参照）。
TR9，10は、第１の電位が第２の電位に到達する
までの期間（t0からt1まで）、トランジスタTR10
が遮断状態、トランジスタTR9が導通状態とな
る。そして、ダイオード結線のトランジスタTR7
と抵抗R6で設定される電流がトランジスタTR11
に与えられる（第２図ｂとｃを参照）。
次に、時間がt1を過ぎると、第１の電位が第２
の電位より高くなり、トランジスタTR10が導通
状態、トランジスタTR9が遮断状態となる（第２
図ｂとｃを参照）。
の電位より高くなり、トランジスタTR10が導通
状態、トランジスタTR9が遮断状態となる（第２
図ｂとｃを参照）。
その結果、t0からt1までの期間、トランジスタ
TR10の遮断により、差動増幅器２の電流源用ト
ランジスタTR1およびTR2が遮断状態となるため
に、差動増幅器２の動作が停止すると共に、トラ
ンジスタTR9の導通により、トランジスタTR13
のコレクタからスイツチ回路用のトランジスタ
TR14，15のベースに電流が印加され、第１の電位
点と差動増幅器２の出力端子Ｃが短絡され、出力
端子Ｃの電位は第１の電位の変動に従つてなだら
かに立ち上がる（第３図を参照）。
TR10の遮断により、差動増幅器２の電流源用ト
ランジスタTR1およびTR2が遮断状態となるため
に、差動増幅器２の動作が停止すると共に、トラ
ンジスタTR9の導通により、トランジスタTR13
のコレクタからスイツチ回路用のトランジスタ
TR14，15のベースに電流が印加され、第１の電位
点と差動増幅器２の出力端子Ｃが短絡され、出力
端子Ｃの電位は第１の電位の変動に従つてなだら
かに立ち上がる（第３図を参照）。
そして、時間がt1に達すると、トランジスタ
TR9の遮断により、スイツチ回路（TR14，15）に
よる第１の電位点と出力端子Ｃの間の短絡が解除
されると共に、トランジスタTR10の導通により、
電流源用トランジスタTR1，TR2が差動増幅器２
の電流源として機能し、差動増幅器２がＩ端子の
入力信号を増幅し、増幅した信号を出力端子Ｃに
出力する（第３図を参照）。
TR9の遮断により、スイツチ回路（TR14，15）に
よる第１の電位点と出力端子Ｃの間の短絡が解除
されると共に、トランジスタTR10の導通により、
電流源用トランジスタTR1，TR2が差動増幅器２
の電流源として機能し、差動増幅器２がＩ端子の
入力信号を増幅し、増幅した信号を出力端子Ｃに
出力する（第３図を参照）。
このように、従来のシヨツク音対策回路は、電
源投入時に発生する差動増幅器２の過渡的なシヨ
ツク音を防止するものであるが、電源投入後t1に
おいて、無音状態から急激に出力音声が出力され
ることになり、聴感上の違和感が問題とされてい
た。
源投入時に発生する差動増幅器２の過渡的なシヨ
ツク音を防止するものであるが、電源投入後t1に
おいて、無音状態から急激に出力音声が出力され
ることになり、聴感上の違和感が問題とされてい
た。
発明の目的
本発明は、AGC回路を含む増幅回路において、
電源投入時に、増幅器の出力信号を徐々に大きく
し、聴感上の違和感が少ない音声出力が得られる
ミユーテイング回路を提供するものである。
電源投入時に、増幅器の出力信号を徐々に大きく
し、聴感上の違和感が少ない音声出力が得られる
ミユーテイング回路を提供するものである。
発明の構成
本発明は、電源端子間電圧を抵抗分割した第１
の電位点と、前記第１の電位点の立ち上がり時定
数を決定する容量と、前記第１の電位点と差動増
幅器の入力端との間のインピーダンスを制御電流
で制御して利得の制御を行うAGC回路と、電源
端子間電圧を抵抗分割した第２、第３の電位点
と、前記第１と第２の電位点を比較して前記差動
増幅器の動作をON・OFF制御する第１の比較器
と、前記第１と第３の電位点を比較して前記
AGC回路の制御電流を発生するトランジスタの
ベースをON・OFF制御する第２の比較器とを備
え、前記第１、第２、第３の電位点の大きさが第
２の電位点、第３の電位点、第１の電位点の順に
設定されたミユーテイング回路であり、これにれ
ば、第１の電位点の電位が第２の電位に達するま
での期間、差動増幅器の動作がOFFすると共に、
AGC回路が入力信号を減衰する。次に、第１の
電位点の電位が第２の電位点を越えると、差動増
幅器の動作がONするが、入力信号を強制的にに
減衰させるための第２の比較器が第１の電位点の
緩やかな電位変動に合せて制御電流を徐々に減少
するため、AGC回路による入力信号の減衰が
徐々に解除され、ミユーテイング機能が徐々に回
復するので、聴感上の違和感がなくなる。
の電位点と、前記第１の電位点の立ち上がり時定
数を決定する容量と、前記第１の電位点と差動増
幅器の入力端との間のインピーダンスを制御電流
で制御して利得の制御を行うAGC回路と、電源
端子間電圧を抵抗分割した第２、第３の電位点
と、前記第１と第２の電位点を比較して前記差動
増幅器の動作をON・OFF制御する第１の比較器
と、前記第１と第３の電位点を比較して前記
AGC回路の制御電流を発生するトランジスタの
ベースをON・OFF制御する第２の比較器とを備
え、前記第１、第２、第３の電位点の大きさが第
２の電位点、第３の電位点、第１の電位点の順に
設定されたミユーテイング回路であり、これにれ
ば、第１の電位点の電位が第２の電位に達するま
での期間、差動増幅器の動作がOFFすると共に、
AGC回路が入力信号を減衰する。次に、第１の
電位点の電位が第２の電位点を越えると、差動増
幅器の動作がONするが、入力信号を強制的にに
減衰させるための第２の比較器が第１の電位点の
緩やかな電位変動に合せて制御電流を徐々に減少
するため、AGC回路による入力信号の減衰が
徐々に解除され、ミユーテイング機能が徐々に回
復するので、聴感上の違和感がなくなる。
実施例の説明
第４図は、本発明にかかるミユーテイング回路
の一実施例を示したものである。なお、第１図に
示す従来例と同一のものは、同一符号を付与して
いる。
の一実施例を示したものである。なお、第１図に
示す従来例と同一のものは、同一符号を付与して
いる。
本発明は、第１図の従来例に対して、第４図の
ブロツク５で示す部分を付加した構成であり、第
１図で示した抵抗R7を、抵抗R9，R10でさらに抵
抗分割して第３の電位点（R9とR10の接続点）を
作り、差動対のトランジスタTR17，18で構成さ
れ、第１の電位点と第３の電位点を比較する第２
の比較器を設ける。そして、トランジスタTR19，
20から成るカレントミラー回路でTR17のコレク
タ電流をミラー反転し、その出力（TR20のコレ
クタ）電流でＥ端子に接続された容量C4および
トランジスタTR3のベースをON・OFF制御する
構成を追加したことが従来例と異なる。
ブロツク５で示す部分を付加した構成であり、第
１図で示した抵抗R7を、抵抗R9，R10でさらに抵
抗分割して第３の電位点（R9とR10の接続点）を
作り、差動対のトランジスタTR17，18で構成さ
れ、第１の電位点と第３の電位点を比較する第２
の比較器を設ける。そして、トランジスタTR19，
20から成るカレントミラー回路でTR17のコレク
タ電流をミラー反転し、その出力（TR20のコレ
クタ）電流でＥ端子に接続された容量C4および
トランジスタTR3のベースをON・OFF制御する
構成を追加したことが従来例と異なる。
第１図と同一箇所の説明は略し、ブロツク５で
示す回路の動作について、第５図、第６図を用い
て説明する。
示す回路の動作について、第５図、第６図を用い
て説明する。
第５図、第６図は、横軸を時間Ｔとして電源投
入時の各部の波形を示す動作特性図である。
入時の各部の波形を示す動作特性図である。
t0で電源電圧を投入すると、第２の電位点
（TR9のベース電位）および第３の電位点（TR17
のベース電位）はR8〜R10の抵抗分割比で定めら
れる電位に急峻に立ち上がる。そして、第１の電
位点（Ｆ端子）の電位は、Ｆ端子に接続された抵
抗と容量C5で定められる時定数で緩やかに立ち
上がる（第５図ａを参照）。
（TR9のベース電位）および第３の電位点（TR17
のベース電位）はR8〜R10の抵抗分割比で定めら
れる電位に急峻に立ち上がる。そして、第１の電
位点（Ｆ端子）の電位は、Ｆ端子に接続された抵
抗と容量C5で定められる時定数で緩やかに立ち
上がる（第５図ａを参照）。
Ｆ端子の電位がトランジスタTR9のベース電位
に達する時間をt1とすると、t0からt1までの回路
動作は、トランジスタTR10の遮断によつて差動
増幅器２の電流源用トランジスタTR1およびTR2
が遮断されると共に、トランジスタTR9の導通に
よつてスイツチ回路TR14，15が導通し、差動増幅
器２の出力端子Ｃの電位がＦ端子の電位に追従し
て立ち上がる（第５図ａと第６図を参照）。
に達する時間をt1とすると、t0からt1までの回路
動作は、トランジスタTR10の遮断によつて差動
増幅器２の電流源用トランジスタTR1およびTR2
が遮断されると共に、トランジスタTR9の導通に
よつてスイツチ回路TR14，15が導通し、差動増幅
器２の出力端子Ｃの電位がＦ端子の電位に追従し
て立ち上がる（第５図ａと第６図を参照）。
次に、Ｆ端子の電位がトランジスタTR10のベ
ース電位に達する時間をt2とすると、t1からt2ま
での回路動作は、t1を過ぎると、Ｆ端子の電位が
トランジスタTR9のベース電位を上回ることによ
り、トランジスタTR9が遮断して、スイツチ回路
TR14，15による差動増幅器２の出力端子ＣとＦ端
子の短絡が解除されると共に、トランジスタ
TR10が導通して、差動増幅器２の電流源用トラ
ンジスタTR1，TR2が動作して、差動増幅器２の
増幅作用が機能する。
ース電位に達する時間をt2とすると、t1からt2ま
での回路動作は、t1を過ぎると、Ｆ端子の電位が
トランジスタTR9のベース電位を上回ることによ
り、トランジスタTR9が遮断して、スイツチ回路
TR14，15による差動増幅器２の出力端子ＣとＦ端
子の短絡が解除されると共に、トランジスタ
TR10が導通して、差動増幅器２の電流源用トラ
ンジスタTR1，TR2が動作して、差動増幅器２の
増幅作用が機能する。
しかし、第２の比較器TR17，18は、Ｆ端子の電
位がトランジスタTR17のベース電位に達するま
で、トランジスタTR17が導通し、トランジスタ
TR19，20から成るカレントミラー回路でトランジ
スタTR17のコレクタ電流をミラー反転した電流
がトランジスタTR3のベースを強制的に駆動する
ため、AGC回路TR4，D2の内部入力インピーダ
ンスが極めて低インピーダンスになるため、入力
信号は減衰され、差動増幅器２の入力信号は無信
号と考えられる（第５図ｂを参照）。
位がトランジスタTR17のベース電位に達するま
で、トランジスタTR17が導通し、トランジスタ
TR19，20から成るカレントミラー回路でトランジ
スタTR17のコレクタ電流をミラー反転した電流
がトランジスタTR3のベースを強制的に駆動する
ため、AGC回路TR4，D2の内部入力インピーダ
ンスが極めて低インピーダンスになるため、入力
信号は減衰され、差動増幅器２の入力信号は無信
号と考えられる（第５図ｂを参照）。
従つて、Ｉ端子に入力される交流信号が差動増
幅器２で増幅されず、出力端子Ｃの電圧はＦ端子
のバイアス電位の変動に沿つて推移する（第６図
を参照）。
幅器２で増幅されず、出力端子Ｃの電圧はＦ端子
のバイアス電位の変動に沿つて推移する（第６図
を参照）。
次に、t2からt3までの期間の動作は、Ｆ端子の
電位がトランジスタTR17のベース電位（第３の
電位点）を越えると、トランジスタTR17のコレ
クタ電流I19が減少し、トランジスタTR17が遮断
状態に移行する。この時、Ｆ端子の電位の変化が
緩やかであるため、I19が減少する速度も緩やか
になる。従つて、I19をミラー反転したトランジ
スタTR20のコレクタ電流も徐々に減少し、それ
に応じてトランジスタTR3のコレクタ電流が徐々
に減少し、内部入力インピーダンスZ2が増大し、
AGC回路３での入力信号の減衰量が低減して、
出力端子Ｃにおける音声出力が徐々に増大する。
そして、トランジスタTR20のコレクタ電流がゼ
ロになると、出力端子Ｃの交流出力レベルを検出
して利得制御を行う通常のAGCの動作に切換わ
る（第６図のt3の時点）。
電位がトランジスタTR17のベース電位（第３の
電位点）を越えると、トランジスタTR17のコレ
クタ電流I19が減少し、トランジスタTR17が遮断
状態に移行する。この時、Ｆ端子の電位の変化が
緩やかであるため、I19が減少する速度も緩やか
になる。従つて、I19をミラー反転したトランジ
スタTR20のコレクタ電流も徐々に減少し、それ
に応じてトランジスタTR3のコレクタ電流が徐々
に減少し、内部入力インピーダンスZ2が増大し、
AGC回路３での入力信号の減衰量が低減して、
出力端子Ｃにおける音声出力が徐々に増大する。
そして、トランジスタTR20のコレクタ電流がゼ
ロになると、出力端子Ｃの交流出力レベルを検出
して利得制御を行う通常のAGCの動作に切換わ
る（第６図のt3の時点）。
このように、電源端子間に接続された抵抗R4，
R5と外付けの容量C5による時定数によつて、第
１の電位点（Ｆ端子）の電位が緩やかに立ち上が
るため、または抵抗R3、容量C4の時定数のため
に、電源投入時に強制的に入力信号を減衰させた
AGC回路を緩やかに正規のAGC機能に切換える
ため、音声出力が徐々に大きくなり、聴感上の違
和感がなくなる。また、第１の比較器で差動増幅
器２の動作をON・OFF制御し、第２の比較器で
AGC回路機能をON・OFF制御することで、差
動増幅器２の増幅機能が回復してから、利得制御
機能が回復するタイミングが確実にできる。
R5と外付けの容量C5による時定数によつて、第
１の電位点（Ｆ端子）の電位が緩やかに立ち上が
るため、または抵抗R3、容量C4の時定数のため
に、電源投入時に強制的に入力信号を減衰させた
AGC回路を緩やかに正規のAGC機能に切換える
ため、音声出力が徐々に大きくなり、聴感上の違
和感がなくなる。また、第１の比較器で差動増幅
器２の動作をON・OFF制御し、第２の比較器で
AGC回路機能をON・OFF制御することで、差
動増幅器２の増幅機能が回復してから、利得制御
機能が回復するタイミングが確実にできる。
発明の効果
以上説明したように、本発明はAGC回路を含
む音声増幅回路において、電源投入時に、音声出
力を徐々大きくし、無音状態から音声出力が急激
に聞こえる違和感を低減できる。
む音声増幅回路において、電源投入時に、音声出
力を徐々大きくし、無音状態から音声出力が急激
に聞こえる違和感を低減できる。
第１図はミユーテイング回路の従来例回路図、
第２図ａ〜ｃおよび第３図は同ミユーテイング回
路の動作特性図、第４図は本発明によるミユーテ
イング回路の構成図、第５図ａ，ｂおよび第６図
は本発明のミユーテイング回路の動作特性図であ
る。 TR1〜TR20……トランジスタ、R1〜R10……抵
抗、C1〜C5……コンデンサ、D1，D2……ダイオ
ード。
第２図ａ〜ｃおよび第３図は同ミユーテイング回
路の動作特性図、第４図は本発明によるミユーテ
イング回路の構成図、第５図ａ，ｂおよび第６図
は本発明のミユーテイング回路の動作特性図であ
る。 TR1〜TR20……トランジスタ、R1〜R10……抵
抗、C1〜C5……コンデンサ、D1，D2……ダイオ
ード。
Claims (1)
- １ 電源端子間電圧を抵抗分割した第１の電位点
と、前記第１の電位点の立ち上がり時定数を決定
する容量と、前記第１の電位点と差動増幅器の入
力端との間のインピーダンスを制御電流で制御し
て利得の制御を行うAGC回路と、電源端子間電
圧を抵抗分割した第２、第３の電位点と、前記第
１と第２の電位点を比較して前記差動増幅器の動
作をON・OFF制御する第１の比較器と、前記第
１と第３の電位点を比較して前記AGC回路の制
御電流を発生するトランジスタのベースをON・
OFF制御する第２の比較器とを備え、前記第１、
第２、第３の電位点の大きさが第２の電位点、第
３の電位点、第１の電位点の順に設定されたこと
を特徴とするミユーテイング回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59016503A JPS60160711A (ja) | 1984-01-31 | 1984-01-31 | ミユ−テイング回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59016503A JPS60160711A (ja) | 1984-01-31 | 1984-01-31 | ミユ−テイング回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60160711A JPS60160711A (ja) | 1985-08-22 |
| JPH0417562B2 true JPH0417562B2 (ja) | 1992-03-26 |
Family
ID=11918074
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59016503A Granted JPS60160711A (ja) | 1984-01-31 | 1984-01-31 | ミユ−テイング回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60160711A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050078841A1 (en) * | 2003-10-14 | 2005-04-14 | Boor Steven E. | Method and apparatus for resetting a buffer amplifier |
| WO2017011461A1 (en) | 2015-07-15 | 2017-01-19 | Knowles Electronics, Llc | Hybrid transducer |
| US9843292B2 (en) | 2015-10-14 | 2017-12-12 | Knowles Electronics, Llc | Method and apparatus for maintaining DC bias |
| US10616691B2 (en) | 2015-11-12 | 2020-04-07 | Knowles Electronics, Llc | Method and apparatus to increase audio band microphone sensitivity |
-
1984
- 1984-01-31 JP JP59016503A patent/JPS60160711A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60160711A (ja) | 1985-08-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2856744B2 (ja) | ピーク検出回路 | |
| JPH0417562B2 (ja) | ||
| JPH0141045B2 (ja) | ||
| JPS5821209Y2 (ja) | デンリヨクゾウフクカイロ | |
| US3519946A (en) | Class a audio amplifier | |
| JPS6048605A (ja) | ミュ−ティング回路 | |
| JPH0145150Y2 (ja) | ||
| JPH0326565B2 (ja) | ||
| JP2623954B2 (ja) | 利得可変増幅器 | |
| JP3263544B2 (ja) | Ａｌｃ回路 | |
| JP3038426B2 (ja) | 非反転増幅回路 | |
| JPS5931045Y2 (ja) | 帰還増幅回路 | |
| JPH05243856A (ja) | ショック音防止回路 | |
| JPS5837133Y2 (ja) | 音声信号出力回路 | |
| JPS6336745Y2 (ja) | ||
| JPH0413848Y2 (ja) | ||
| JPH0535606B2 (ja) | ||
| JPS6325768Y2 (ja) | ||
| JPS6340406A (ja) | ミユ−テイング回路 | |
| KR940003612Y1 (ko) | 오디오증폭기의 출력전압 안정화회로 | |
| JPS59198012A (ja) | 電源投入時過渡音軽減回路 | |
| JPH0744392B2 (ja) | 低周波増幅回路 | |
| JPH04347913A (ja) | 直流帰還増幅器 | |
| JPS6150403B2 (ja) | ||
| JPS6245723B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |