JPH0319574A - 同期信号分離装置 - Google Patents
同期信号分離装置Info
- Publication number
- JPH0319574A JPH0319574A JP15530589A JP15530589A JPH0319574A JP H0319574 A JPH0319574 A JP H0319574A JP 15530589 A JP15530589 A JP 15530589A JP 15530589 A JP15530589 A JP 15530589A JP H0319574 A JPH0319574 A JP H0319574A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current source
- whose
- signal
- switching level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000926 separation method Methods 0.000 claims description 7
- 230000001360 synchronised effect Effects 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Synchronizing For Television (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はスイッチングレベルを容易に可変することがで
きる同期信号分離装置に関するものである。
きる同期信号分離装置に関するものである。
従来の技術
従来の同期信号分離装置について第３図を参照しながら
示す。第３図において、１はＮＰＮ｝ランジスタ、２は
ＰＮＰ トランジスタ、３，４は負荷抵抗、５は電流源
、６は電圧源、７は入力信号用の結合コンデンサ、８は
信号入力端子９は電源電圧供給端子、１０は信号出力端
子、１１は設地電位端子である。
示す。第３図において、１はＮＰＮ｝ランジスタ、２は
ＰＮＰ トランジスタ、３，４は負荷抵抗、５は電流源
、６は電圧源、７は入力信号用の結合コンデンサ、８は
信号入力端子９は電源電圧供給端子、１０は信号出力端
子、１１は設地電位端子である。
この回路構成において、信号入力端子８より第２図（ａ
）のような信号を入力する。信号の立下がりでは、トラ
ンジスタ１に流れる電流つまり、負荷抵抗３に流れる電
流は増大し、負荷抵抗３における電圧降下が十分大きく
なり、トランジスタ２のスイッチングレベルに達すると
、トランジスタ２はオフ状態からオン状態にかわり、従
って、信号出力はローからハイにかわる。一方、入力信
号の立上がりでは、トランジスタｌに流れる電流つまり
負荷抵抗３に流れる電流は減少し、負荷抵抗３における
電圧降下が小さくなり、トランジスタ２のスイッチング
レベルに達すると、トランジスタ２はオン状態からオフ
状態に変化する。従って出力信号は、ハイからローに切
りかわる。従って、第２１ｆｆｌ（ａ）の信号を信号入
力端子８より入力した場合、第２図（ｂ）の波形が得ら
れる。
）のような信号を入力する。信号の立下がりでは、トラ
ンジスタ１に流れる電流つまり、負荷抵抗３に流れる電
流は増大し、負荷抵抗３における電圧降下が十分大きく
なり、トランジスタ２のスイッチングレベルに達すると
、トランジスタ２はオフ状態からオン状態にかわり、従
って、信号出力はローからハイにかわる。一方、入力信
号の立上がりでは、トランジスタｌに流れる電流つまり
負荷抵抗３に流れる電流は減少し、負荷抵抗３における
電圧降下が小さくなり、トランジスタ２のスイッチング
レベルに達すると、トランジスタ２はオン状態からオフ
状態に変化する。従って出力信号は、ハイからローに切
りかわる。従って、第２１ｆｆｌ（ａ）の信号を信号入
力端子８より入力した場合、第２図（ｂ）の波形が得ら
れる。
発明が解決しようとする課題
第３図の回路構成で、集積回路を作製した場合に、同期
信号分離装置のスイッチングレベルを変化させることは
できない。
信号分離装置のスイッチングレベルを変化させることは
できない。
本発明は、上記従来からの問題点を解決するもので、集
積回路を構成する上で、スッチングレベルを容易に変化
させることが可能な同期信号分離装置を提供することを
目的とする。
積回路を構成する上で、スッチングレベルを容易に変化
させることが可能な同期信号分離装置を提供することを
目的とする。
実施例
以下に、本発明の実施例について、図面を参照しながら
説明する。
説明する。
第１図において、８．９，１０，１ １は第３図と同じ
回路要素、１９は定電源、２０はトランジスタ、２１は
電流値Ｉ１の外部可変電流源、２２は抵抗値Ｒ，の負荷
抵抗、２３はトランジスタ、２４は電流値Ｉ２の定電流
源、２５は抵抗値Ｒ２の負荷抵抗、２６．２７は差動ト
ランジスタ、２８は差動トランジスタ用定電流源、２つ
は負荷抵抗である。
回路要素、１９は定電源、２０はトランジスタ、２１は
電流値Ｉ１の外部可変電流源、２２は抵抗値Ｒ，の負荷
抵抗、２３はトランジスタ、２４は電流値Ｉ２の定電流
源、２５は抵抗値Ｒ２の負荷抵抗、２６．２７は差動ト
ランジスタ、２８は差動トランジスタ用定電流源、２つ
は負荷抵抗である。
以上のように構成された同期信号分離装置について、以
下にその動作を説明する。
下にその動作を説明する。
第３図の回路構成において、負荷抵抗２２，２５の抵抗
値Ｒ．，Ｒ２をＲ１ ≦Ｒ２の関係となるように設定す
る。
値Ｒ．，Ｒ２をＲ１ ≦Ｒ２の関係となるように設定す
る。
負荷抵抗Ｒｌ ，Ｒ２による電圧降下Ｖ＋ ，Ｖ２
は ■＋ ＝Ｒ＋ （ Ｉｔ ＋ Ｉ；ｎ）
・・・・”（１）Ｖ２ ＝Ｒ！ ・ ｌ２
・・・・・・（２）であらわ
される。ここで、Ｉ ｉｎは、信号人力端子へ流れる電
流である。初期状態ではＶ１ ≦ｖ２である。人力信号
の立下がりにおいて、Ｅ ｉｎは零から増大する。
は ■＋ ＝Ｒ＋ （ Ｉｔ ＋ Ｉ；ｎ）
・・・・”（１）Ｖ２ ＝Ｒ！ ・ ｌ２
・・・・・・（２）であらわ
される。ここで、Ｉ ｉｎは、信号人力端子へ流れる電
流である。初期状態ではＶ１ ≦ｖ２である。人力信号
の立下がりにおいて、Ｅ ｉｎは零から増大する。
そして、
Ｖｌ ＞Ｖ２
・・・・・・（３）となったときに、差動トランジ
スタ２６．２７の動作が入れかわり、信号出力端子１０
からは、口−からハイヘ入れかわる信号が得られる。次
に、信号人力端子８への人力信号の立上がりにおいては
、Ｉ ｉｎは減少する方向になる。
・・・・・・（３）となったときに、差動トランジ
スタ２６．２７の動作が入れかわり、信号出力端子１０
からは、口−からハイヘ入れかわる信号が得られる。次
に、信号人力端子８への人力信号の立上がりにおいては
、Ｉ ｉｎは減少する方向になる。
そして、
Ｖｌ＜Ｖ２
となったときに、差動増幅器を構成するトランジスタ２
６．２７の動作が入れかわり、信号出力端得られる。
６．２７の動作が入れかわり、信号出力端得られる。
ゆえに、第２図（ａ）の信号を信号入力端子８から人力
した場合、第２図（Ｃ）の信号が信号出力端子１０より
得られる。
した場合、第２図（Ｃ）の信号が信号出力端子１０より
得られる。
ここで、差動トランジスタ２６．２７のスイッチングレ
ベルは、外部可変電流源２ｌの電流値をとができる。つ
まり、Ｉ１を変化ずることでＩ，。
ベルは、外部可変電流源２ｌの電流値をとができる。つ
まり、Ｉ１を変化ずることでＩ，。
に対するＶ１の値を調整することが可能となる。
発明の効果
以上のように本発明は、外部電流源と差動増幅器を設け
ることにより、スイッチングレベルを容易に可変するこ
とができる優れた同期信号分離装置が得られる。
ることにより、スイッチングレベルを容易に可変するこ
とができる優れた同期信号分離装置が得られる。
第ｌ図は本発明の実施例を示す回路図、第２図は入力信
号，出力信号の時間関係図、第３図は従来の同期信号分
離装置の回路図である。 １，２０．２３・・・・・・トランジスタ、２・・・・
・・ＰＮＰトランジスタ、３．４，２２，２５．２９・
・・・・・負荷抵抗。
号，出力信号の時間関係図、第３図は従来の同期信号分
離装置の回路図である。 １，２０．２３・・・・・・トランジスタ、２・・・・
・・ＰＮＰトランジスタ、３．４，２２，２５．２９・
・・・・・負荷抵抗。
Claims (1)
- ベースに基準電圧が印加され、エミッタが可変電流源に
接続され、コレクタが第一の抵抗に接続された第１のト
ランジスタと、前記基準電圧がベースに接続され、エミ
ッタに第一の定電流源が接続され、コレクタが第２の抵
抗に接続された第２のトランジスタとベースが第１のト
ランジスタに接続され、エミッタが第２の定電流源に接
続された第３のトランジスタと、ベースが第２のトラン
ジスタに接続され、エミッタが前記第２の電流源に接続
された第４のトランジスタと、前記第３のトランジスタ
のコレクタもしくは前記第４のトランジスタのコレクタ
のいずれか一方に接続される負荷手段とからなる差動増
幅回路からなる同期信号分離装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15530589A JP2512153B2 (ja) | 1989-06-16 | 1989-06-16 | 同期信号分離装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15530589A JP2512153B2 (ja) | 1989-06-16 | 1989-06-16 | 同期信号分離装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0319574A true JPH0319574A (ja) | 1991-01-28 |
| JP2512153B2 JP2512153B2 (ja) | 1996-07-03 |
Family
ID=15602997
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15530589A Expired - Fee Related JP2512153B2 (ja) | 1989-06-16 | 1989-06-16 | 同期信号分離装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2512153B2 (ja) |
-
1989
- 1989-06-16 JP JP15530589A patent/JP2512153B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2512153B2 (ja) | 1996-07-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5719529A (en) | Operational amplifier and digital signal transfer circuit | |
| JPH1011160A (ja) | 半導体集積回路 | |
| JPS60817B2 (ja) | 相補型エミツタ・フオロワ回路 | |
| JPS606576B2 (ja) | 信号変換回路 | |
| JPH042295A (ja) | 非対称信号生成回路 | |
| JPH0319574A (ja) | 同期信号分離装置 | |
| JPH0620167B2 (ja) | スプリアス信号低減化回路 | |
| JP2984001B2 (ja) | 遅延されたスイッチオフを有する低電圧制御された予備電子回路 | |
| US3986056A (en) | Circuit for transforming a trigger signal into a pulse | |
| JP2647725B2 (ja) | 電圧比較器 | |
| JPH06209237A (ja) | 記憶セル | |
| JP2821612B2 (ja) | 出力回路 | |
| JPH0595276A (ja) | 論理和回路 | |
| JPH07106872A (ja) | 高スルーレート演算増幅器 | |
| JPS6133710Y2 (ja) | ||
| JPH0434849B2 (ja) | ||
| JPS6215958B2 (ja) | ||
| JP3327938B2 (ja) | 半導体集積回路 | |
| JP3809716B2 (ja) | 電圧−電流変換回路 | |
| JPS626367B2 (ja) | ||
| JPS62126707A (ja) | 同期パルス発生回路 | |
| JPS59218039A (ja) | モノリシツクスイツチ回路 | |
| JPS6117412B2 (ja) | ||
| JPS62130013A (ja) | 遅延装置 | |
| JPS63234612A (ja) | 差動増幅回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |