JPH02246507A - レベルスライス回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、ビデオ信号などの被処理信号のリミッタ動
作などに用いられ、被処理信号の電圧波形から一定レベ
ル以上または一定レベル以下の部分を選択して取り出す
ためのレベルスライス回路に関する。

〔従来の技術〕

第３図は従来のレベルスライス回路の一例を示す回路図
である。図において、第１のＮＰＮ　トランジスタＱ１
のベースは入力端子１に接続されており、この入力端子
１には電圧ｖｉｎの被処理信号が入力される。また、第
２のＮＰＮトランジスタＱ２のベースとグランド間には
定電圧源２が介挿され、この定電圧源２によって第２の
ＮＰＮ）ランジスタＱ２のベースに基準電圧ｖＩ、が印
加されている。電源端子３は電源電圧＋ｖｃｏを供給す
るための端子であって、この電源端子３に２つのＮＰＮ
トランジスタＱｌ、Ｑ２のコレクタが接続されている。

さらに、２つのＮＰＮ　トランジスタＱ１、Ｑ２のエミ
ッタは定電流源４の一端に接続され、この定電流源４の
他端は接地されている。そして、２つのＮＰＮトランジ
スタＱ１．Ｑ２のエミッタと定電流源４と接続点に出力
端子５が接続されている。

第４図は上記レベルスライス回路の出力端子５から取り
出される出力信号の電圧波形を示している。この電圧波
形を参照して、以下に上記レベルスライス回路の動作を
説明する。

入力端子１から入力される被処理信号の電圧Ｖ１ｎのレ
ベルが基準電圧Ｖｔ、よりも嵩いどき、すなわち第４図
における区間ｔ１〜ｔ２や区間ｔ３以降において、第１
のＮＰＮトランジスタＱ１はオン、第２のＮＰＮ　トラ
ンジスタＱ２はオフとなり、このとき出力端子５から取
りれる出される出力信号の電圧Ｖ　　は第４図に実線で
示すようになる。

ｕｔ すなわち、第４図に１点鎖線で示す被処理信号の電圧ｖ
Ｉｎとほぼ等しくなる。

これに対して、被処理信号の電圧ｖｉｎが基準電圧ＶＬ
よりも低いとき、すなわち区間ｔ１以前や区間ｔ２〜ｔ
３においては、逆に第１のＮＰＮ　）ランジスタＱ１が
オフ、第２のＮＰＮ　トランジスタＱ２がオンとなり、
このとき出力信号の電圧Ｖｏｕｔは第４図に実線で示す
ように基準電圧ｖＬにほぼ等しくなる。

このようにして、出力端子５からは、被処理信号の電圧
波形のうち、基準電圧Ｖ０以上の部分だけが選択して取
り出される。

〔発明が解決しようとする課題〕

しかしながら、上記した従来のレベルスライス回路にお
ける実際の動作では、２つのＮＰＮ　トランジスタＱ１
．Ｑ２のオン・オフが切り替わる時点ｔｌ、ｔ２．ｔ３
の近傍において両方のＮＰＮトランジスタＱｌ、Ｑ２に
定電流源４の電流■が振り分けられて流れることから、
これらの部分で出力信号の電圧Ｖ　　が被処理信号の電
圧ｖＩｎやｕｔ 基準電圧Ｖ、に忠実に追従せず、第４図に符号ａで示す
ような歪みが生じるという問題点があった。

この発明は、このような問題点を解消するためになされ
たもので、出力波形が基準電圧レベル付近で歪むことが
なく、精度のよい出力波形を取り出すことのできるレベ
ルスライス回路を得ることを目的とする。

〔課題を解決するための手段〕

この発明に係るレベルスライス回路は、被処理信号を制
御電極に人力する第１のトランジスタの一方電極と、基
準電圧を制御電極に入力する第２のトランジスタの一方
電極との共通接続点から出力を取り出すようにしたレベ
ルスライス回路において、前記被処理信号の電圧レベル
が前記基準電圧近傍まで減少／増加してきたときに前記
基準電圧を増加／減少させる基準電圧調節手段を設けた
ものである。

〔作用〕

この発明においては、２つのトランジスタのオン・オフ
が切り替わる付近において、基準電圧調節手段によって
基準電圧の増減が行われるため、２つのトランジスタの
オン・オフの切替わりが急速に進み、出力波形は基準電
圧レベル付近において歪まず精度のよい出力波形として
取り出される。

〔実施例〕

第１図はこの発明によるレベルスライス回路の一実施例
を示す回路図であり、入力端子１．電源端子３．定電流
源４．出力端子５および第１のＮＰＮＩ−ランジスタＱ
１の構成は先の従来回路と同じである。第２のＮＰＮ　
トランジスタＱ２のエミッタは定電流源４の一端に接続
され、コレクタは基＄電圧調節手段であるカレントミラ
ー回路６を介して電源端子３に接続されている。すなわ
ち、第２のＮＰＮ　）ランジスタＱ２のコレクタは、カ
レントミラー回路６を構成する２つのＰＮＰ　）ランジ
スタＱ３．Ｑ４のうち、第１のＰＮＰトランジスタＱ３
のコレクタに接続され、そのＰＮＰトランジスタＱ３の
エミッタが電源端子３に接続されている。また、カレン
トミラー回路６の第２のＰＮＰ　トランジスタＱ４のエ
ミッタは電源端子３に、ベースは第１のＰＮＰ　トラン
ジスタＱ３のベースに、コレクタは第２のＮＰＮ　）ラ
ンジスタＱ２のベースにそれぞれ接続されている。そし
て、第１のＰＮＰ　）ランジスタＱ３のベース・コレク
タ間は、短絡されている。

さらに、第２のＮＰＮトランジスタＱ２のベースと第２
のＰＮＰトランジスタＱ４のコレクタとの接続点Ａと、
グランドとの間には抵抗値Ｒの抵抗７と定電圧源１２と
が直列に接続され、接続点Ａの電位が基準電圧ＶＬとし
て第２のＮＰＮ　トランジスタＱ２のベースに印加され
る。

第２図は上記レベルスライス回路の出力端子５から取り
出される出力信号の電圧波形を示している。この電圧波
形を参照して、以下に上記レベルスライス回路の動作を
説明する。入力端子１に入力される被処理信号の電圧ｖ
Ｉｎが基準電圧ｖＬよりも高いとき、すなわち第２図に
おける区間ｔ１〜ｔ２や区間ｔ３以降において、第１の
ＮＰＮトランジスタＱ１はオン、第２のＮＰＮ　）ラン
ジスタＱ２はオフとなっており、このとき出力端子５か
らは被処理信号と同一電圧波形の出力信号が取り出され
る。第２のＮＰＮトランジスタＱ２はオフであるため、
このときカレントミラー回路６の２つのＰＮＰ）ランジ
スタＱ３．Ｑ４には電流は流れない。したがって、第２
のＮＰＮ　トランジスタＱ２のベースには、このとき基
準電圧Ｖｔ、として定電圧源１２の電圧Ｖ　が印加され
ている。

「 上記の状態では、定電流源４の電流ｌは第１のＮＰＮト
ランジスタＱ１にのみ流れるので、出力信号の電圧Ｖ　
　は ｕｔ −ｖ　　−Ｖ　　　（１）　　　　　・・・（１）ｖｏ
ｕｔ　　　　　Ｉｎ　　　　ＢＥＱＩと表すことができ
る。ただし、ＶＢｏＱｌ（１）は電流Ｉが流れていると
きの第１のＮＰＮ　トランジスタＱ１のベース・エミッ
タ間電圧を示す。

この状態から被処理信号の電圧ｖ１ｎが基準電圧Ｖ　　
、（−Ｖ　　）に近いレベルまで変化すると、定Ｌ　　
　　　　「 電流源４の電流Ｉは第１のＮＰＮ　トランジスタＱ１と
第２のＮＰＮトランジスタＱ２とに振り分けられて流れ
始める。このときの出力信号の電圧Ｖ。、ｔは −ｖ　　　−Ｖ　　　　　（１）　　　　　　・・・（
２）ｖｏｕｔ　　　　ｉｎ　　　　ＢＥＱＩ　　　　Ｑ
ｌと表わされ、第１のＮＰＮ　）ランジスタＱ１を流れ
る電流ＩＱＩと、第２のＮＰＮ　）ランジスタＱ２を流
れる電流ＩＱ２との関係は ’Ｑｌ＝”　Ｑ２　　　　　　　　　　　・・・（３）
と表わされる。ただし、Ｖ（１）は電流！ＢＥＱＩ　　
　ＱＩ Ｑｌが流でいるときの第１のＮＰＮ　）ランジスタＱ１
のベース・エミッタ間電圧を示す。

第２のＮＰＮトランジスタＱ２に電流ＩＱ２が流れ始め
ると、カレントミラー回路６の第２のＰＮＰトランジス
タＱ４にも同じ電流ＩＱ２が流れ始め、この電流ＩＱ２
のために接続点Ａの電位である基準電圧Ｖｔ、はそれま
でのｖｒから ＶＬ−Ｖ、＋ＲＸ　ＩＱ２　　　　　　−（４）に増大
する。

この基準電圧■、の増大変化に伴って、第２のＮＰＮ　
トランジスタＱ２に流れる電流ＩＱ２はさらに増加し、
これが再び基準電圧ＶＬの増大をもたらす。このような
正帰還作用により、第１のＮＰＮトランジスタＱ１がオ
ン、第２のＮＰＮトランジスタＱ２がオフの状態から、
第１のＮＰＮトランジスタＱ１がオフ、第２のＮＰＮ　
トランジスタＱ２がオンの状態への切替わりが急速に進
み、基準電圧ＶＬは瞬時に ＶＬ−Ｖ、＋ＲＸ　Ｉ　　　　　　　　　　−（５）の
レベルに移行する。このため、第２図の出力電圧波形に
おける時刻ｔ２近傍では第４図に示す従来例の場合のよ
うな歪みａは生じず、実線で示すように歪みのない精度
の良い波形となる。

上記トランジスタＱｌ、Ｑ２のオン・オフが切り替わっ
たあと、入力信号の電圧ｖ１ｏが基準電圧ＶＬ　（−Ｖ
、＋ＲＸ　りより低い間、出力信号の電圧Ｖ　　はその
基準電圧ＶＬと等しいレベルにｕｔ 保たれる。

次に、上記状態から被処理信号の電圧ｖ１ｏが基準電圧
ＶＬに近いレベルまで変化すると、先の場合と同様に定
電流源４の電流Ｉは第１のＮＰＮ　トランジスタＱ１と
第２のＮＰＮ　）ランジスタＱ２とに振り分けられて流
れ始める。すなわち、第２のＮＰＮ　トランジスタＱ２
はオン状態からオフ状態に変化し始める。このとき第２
のＮＰＮ　トランジスタＱ２を流れる電流が減少するの
に伴って、カレント・ミラー回路６の第２のＰＮＰトラ
ンジスタＱ４を流れる電流も減少する。したがって基準
電圧Ｖｔ、は減少し始め、それに伴って第２のＮＰＮ）
ランジスタＱ２のオフ状態への切替わりが急速に進む。

この正帰還作用によって、第２図の出力波形における時
刻ｔ１やｔ３近傍でも第４図に示す従来例の場合のよう
な歪みａは生じず、実線で示すように歪みのない精度の
良い波形となる。

なお、本実施例では２つのＮＰＮ　）ランジスタＱｌ、
Ｑ２を組み合わせて構成したレベルスライス回路の場合
について説明したが、ＰＮＰ）ランジスタによって構成
したレベルスライス回路（この場合には基準電圧ｖＬ以
下の被処理信号波形を取り出すことになる）についても
本発明は同様に適用できる。

また、本実施例では基準電圧調節手段としてカレントミ
ラー回路６を用いた場合を示したが、これに限らず同一
機能を有する他の回路を用いてもよい。

〔発明の効果〕 以上のように、この発明によれば、被処理信号の電圧レ
ベルが基準電圧近傍まで減少／増加してきたときに基準
電圧調節手段によって基準電圧を増加／減少させ、第１
および第２のトランジスタのオン・オフの切替わりが急
速に進むように構成したので、出力波形が基準電圧レベ
ル付近において歪まず精度のよい出力波形を得ることが
できるという効果がある。

【図面の簡単な説明】

第１図はこの発明によるレベルスライス回路の一実施例
を示す回路図、第２図はそのレベルスライス回路の出力
信号の電圧波形を示す波形図、第３図は従来のレベルス
ライス回路を示す回路図、第４図はそのレベルスライス
回路の出力信号の電圧波形を示す波形図である。 図において、１は入力端子、５は出力端子、６はカレン
トミラー回路、７は抵抗、１２は定電圧源、Ｑｌは第１
のＮＰＮ　）ランジスタ、Ｑ２は第２のＮＰＮトランジ
スタである。 なお、各図中同一符号は同一または相当部分を示す。

Claims (1)

【特許請求の範囲】
1. （１）被処理信号を制御電極に入力する第１のトランジ
   スタの一方電極と、基準電圧を制御電極に入力する第２
   のトランジスタの一方電極との共通接続点から出力を取
   り出すようにしたレベルスライス回路において、前記被
   処理信号の電圧レベルが前記基準電圧近傍まで減少／増
   加してきたときに前記基準電圧を増加／減少させる基準
   電圧調節手段を設けたことを特徴とするレベルスライス
   回路。