KR920003805Y1 - 클램프 앰프의자기 기준전압 발생회로 - Google Patents

Abstract

내용 없음.

Description

클램프 앰프의자기 기준전압 발생회로

제1도는 종래의 클램프 회로도.

제2도는 본 고안의 클램프 회로도.

제3도는 제2도의 오피앰프 및 버퍼의 일시시 회로도.

* 도면의 주요부분에 대한 부호의 설명

V_ref: 기준전압 V₅: 버퍼출력

A₂, A₃: 오피앰프 V₄: 오피앰프출력

A₄: 버퍼

본 고안은 클램프 앰프의 기준전압 발생회로에 관한 것으로, 기준전압을 받는 오피앰프와 버퍼로 구성되는 부궤환 작용으로 정전압원이 되도록하여 오피앰프의 비반전단자에 제공함으로써 기준전압의 변동에 관계없이 일정한 기준전압을 발생토록 한 것이다.

비디오 흑백신호 클램프 회로는 일반적으로 오피앰프를 이용하고 있으며 이러한 종래의 기술은 제1도와 같다.

오피앰프(A₁)의 반전단자에 입력신호(S₁)와 클램프출력(V₁)이 공통제공되고, 비반전단자에는 정전압원(S₂)에서 기준전압(V_ref)이 제공된다. 무신호시 출력직류전압인 클램프출력(V₁)은 비반전 단자에 인가하는 (V_ref)과 같다. 정전압원(S₂)에는 일반적으로 콘덴서를 첨가시켜 정전압원으로 사용된다. 오피앰프(A₁)의 출력은 클램프출력(V₁)의 크기에 따라서 다이오드(D₁)를 턴온 또는 턴오프 시킨다.

상기 제1도 클램프회로에서 오피앰프(A₁)의 반전단자에 입력신호(S₁)가 제공되면, 정전압원(S₂)에서 기준전압(V_ref)을 받는 오피앰프(A₁)의 비반전 단자에 입력신호(S₁)의 일부전압이 전달되어 기준전압(V_ref)이 V_ref+△V₁으로 △V₁이 다음과 같기 때문이다.

입력신호(S₁)가 제1도와 같은 클램프회로를 거치면 입력신호(S₁)의 가장 낮은 전위는 무신호시 클램프회로 출력단의 직류전압과 같다.

또한 기준전압(V_ref)이 변화하면 무신호시 출력단의 직류전압을 변화시키며, 그때에 입력된 또 다른 신호의 가장 낮은 전위의 절대값은 클램프회로를 거치면 달라진다.

이러한 원리로 비디오 흑백신호를 클램프회로에 통과시켰을 경우 출력단 직류전압인 클램프출력(V₁)이 각기 다를 때 통과한 동일한 루미넌스는 각기 다른 루미넌스로 인식된다.

따라서 제1도와 같은 종래의 회로는 △V₁이 크다.

본 고안의 목적은 입력에 따른 기준전압의 변화를 스스로 감지하여 기준전압이 변하지 않도록 함으로써 출력단의 직류전압 변화를 억제하며 클램프된 비디오 신호의 루미넌스가 정확히 출력될 수 있도록 하며, 정확한 기준 크기의 신호를 증폭, 비교할 때 기준전압의 흔들림을 제거함에 있다.

상기 목적은, 입력전압과 같은 크기의 전압을 출력하는 버퍼와, 상기 버퍼의 출력을 반전단자에 기준전압을 비 반전단자에 각각 입력하여 그 입력의 연산값을 상기 버퍼에 출력하는 앰프로 구성되는 부궤환 회로를 클램프 앰프 기준전압원으로 사용함으로써 실현된다.

본 고안을 도면을 참조하여 상세히 설명한다.

클램프출력(V₃)과 입력신호(S₁)가 동시에 오피앰프(A₁)의 반전단자에, 버퍼(A₄)와 오피앰프(A₃)에 의한 부궤환 회로의 출력(V₄)이 오피앰프(A₂)의 비 반전단자에 제공되고, 오피앰프(A₂) 출력(V₂)은 다이오드(D₁)를 통하여 클램프출력(V₃)으로 된다.

부궤환회로는 오피앰프(A₃) 출력(V₄)이 오피앰프(A₂)의 비반전단자에 제공됨과 동시에 버퍼(A₄)에 제공되고, 버퍼(A₄) 출력(V₅)은 오피앰프(A₃)의 반전단자에, 기준전압(V_ref)은 오피앰프(A₃)의 비반전단자에 제공되는 구성이다.

제3도는 본 고안의 부궤환회로에 의한 자기기준전압발생회로의 일실시예로써 버퍼(A₄)의 과을 기준전압(V_ref)입력으로 하는 오피앰프(A₃)와, 상기 출력 오피앰프(A₄)을 받아 들이는 버퍼(A₄)로 구성된다.

오피앰프(A₃)의 구성은, V_cc가 다이오드(Q₁), 베이스와 콜렉터가 공통된 트랜지스터(Q₃), (Q₅) 및 저항(R₁)을 통하여 V_cc로 직결되도록 하고, 또한 V_cc가 다이오드(Q₂), 트랜지스터(Q₄), (Q₆) 및 저항(R₂)을 통하여 V_cc로 직결되도록 하며, 트랜지스터(Q₅), (Q₆)는 베이스를 공통으로 하고 버퍼(A₄)의 출력이 트랜지스터(Q₄)의 베이스에 제공되며, 트랜지스터(Q₆)의 출력은 트랜지스터(Q₁₃)의 베이스에 제공되어 트랜지스터(Q₁₃)의 출력(V₄)은 버퍼(A₄)를 구동한다. R₁, R₂, R₃, R₄, R_E, R_L은 회로바이어스 설정 및 회로보호용 저항이다. 기준전압(V_ref)은 트랜지스터(Q₃)의 베이스의 전압으로 한다.

버퍼(A₄)구성은, 차동증폭기 구성의 트랜지스터(Q₈), (Q₇)에 오피앰프(A₃) 출력과, 공통 베이스 된 트랜지스터(Q₁₀), (Q₉)의 트랜지스터(Q₁₀) 출력이 각각 제공되고, 트랜지스터(Q₈), (Q₇)의 공통 에미테에는 트랜지스터(Q₁₂)가 저항(R₃)을 통해 V_cc에 제공된다. 트랜지스터(Q₁₁)는 트랜지스터(Q₁₂)와 공통베이스로 되며, V_cc를 받는 트랜지스터(Q₉)에 의하여 작동된다. R₄는 저항이다.

트랜지스터(Q₅), (Q₇), (Q₉), (Q₁₁)의 베이스와 콜렉터는 공통접속된다.

이와 같이 구성된 본 고안은 제1도에서 입력신호(S₁)가 무신호일 때 기준전압(V_ref)이 클램프출력(V₁)과 동일한 원리를 적용하여 제2도에서 무신호시 오피앰프(A₂)의 출력직류전압인 클램프출력(V₃)은 오피앰프(A₂)의 기준전압이 되는 오피앰프(A₃)의 출력(V₄), 버퍼(A₄)의 출력전압(V₅) 및 오피앰프(A₃)의 기준전압(V_ref)과 동일하다.

이 때 입력신호(S₁)가 포지티브 포션에 있으면 다이오드(D₁)는 오프되고, 네거티브 포션에 있으면 다이오드(D₁)는 온 되어 이와 같은 동작 반복시에 입력신호(S₁)는 클램핑 된다.

입력신호(S₁)의 최저 전위는 무신호시 오피앰프(A₂)의 클램프출력(V₃)과 같다. 만약 클램프출력(V₃)에 의해서 오피앰프(A₃)의 출력(V₄)이 △V₂만큼 변화하여 V₄+△V₂가 되면 클램프회로의 최저 직류전압은 V₃+△V₂가 된다.

△V₂는 입력임피던스가 무한대이며, 입력전압과 같은 크기의 전압을 출력하는 버퍼(V₄)를 거쳐 오피앰프(A₃)의 반전단자에 입력된다.

이 때 오피앰프(A₃)의 출력은 -△V₂가 된다. 따라서 오피앰프(A₃) 출력(V₄)의 전압변동분 △V₂는 -△V₂와 합쳐져서 0이 되어 출력(V₄)은 변화하지 않는다.

출력(V₄)이 변화하지 않으면 클램프출력(V₃)도 변화하지 않는다. 제3도는 제2도를 구체화한 회로로써, 다이오드(Q₁, Q₂), 트랜지스터(Q₃∼A₆), 저항 (R₁, R₂, R_E, R_L)으로 오피앰프(A₃)를 구성하였으며 차동증폭기 구조의 트랜지스터(Q₃), (Q₄)의 양 베이스에 기준전압(V_ref)과 버퍼(A₄)의 출력(V₅)이 제공되도록 하였으며, 또한 차동증폭기 구조의 트랜지스터(Q₇), (Q₈)의 양 베이스를 오피앰프(A₃)의 출력과 버퍼(A₄)의 출력으로 하여 제2도의 동작을 수행한다.

이상과 같이 본 고안은 기준전압의 변화를 감지하여 스스로 보상하여 줌으로써 클램프회로의 최저출력 직류전압이 변화하지 않으며 클램프된 비디오 신호의 루미넌스를 정확히 전달할 수 있으며, 정전압원으로써 부궤환 구조의 오피앰프 출력을 사용하므로 임피던스가 낮아 별도의 콘덴서등이 필요치 않으며, 비교적 간단한 오피앰프와 버퍼로써 부궤환회로를 구성하여 기준전압 발생회로를 제공하므로 반도체 칩 설계시 면적이 적게 소요되는 장점이 있다.

Claims (1)

1. 오피앰프(A₂)의 반전단자에 입력신호(S₁)가 입력되되 클램프출력(V₃)이 궤환되며, 비 반전단자에는 기준전압(V₄)이 입력되어 오피앰프(A₂)의 출력(V₂)이 다이오드(D₁)를 통하여 클램프출력(V₃)이 발생되는 클램프회로에 있어서, 오피앰프(A₂)의 비 반전단자의 전압(V₄)을 입력하여 같은 크기의 전압(V₅)을 출력하는 버퍼(A₄)와, 상기 버퍼(A₄)의 출력(V₅)을 반전단자에 기준전압(V_ref)을 비 반전단자에 입력하여 상기 오피앰프(A₂)의 비반전단자에 출력하는 오피앰프(A₃)로 구성됨을 특징으로 하는 클램프앰프의 자기 기준전압 발생회로.