JPH02174309A - バランス型アンプ回路 - Google Patents
バランス型アンプ回路Info
- Publication number
- JPH02174309A JPH02174309A JP63328003A JP32800388A JPH02174309A JP H02174309 A JPH02174309 A JP H02174309A JP 63328003 A JP63328003 A JP 63328003A JP 32800388 A JP32800388 A JP 32800388A JP H02174309 A JPH02174309 A JP H02174309A
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- resistor
- input terminal
- voltage
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003321 amplification Effects 0.000 abstract description 16
- 238000003199 nucleic acid amplification method Methods 0.000 abstract description 16
- 230000006378 damage Effects 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 4
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
この発明は、オーディオ機器およびパブリンクアドレス
（ＰＡ）機器に使用するバランス型アンプ回路に関し、
詳しくは２つの出力端子から互いに逆位相の出力電圧を
得るように動作するバランス型アンプ回路に関するもの
である。
（ＰＡ）機器に使用するバランス型アンプ回路に関し、
詳しくは２つの出力端子から互いに逆位相の出力電圧を
得るように動作するバランス型アンプ回路に関するもの
である。
第３図は例えば実公昭６１−２３４０６号公報に示され
た従来のバランス型アンプ回路を示す回路図であり、図
において、１は電圧入力端子、１７は第１電圧出力端子
、１８は第２電圧出力端子、２１は第１抵抗、２２は第
２抵抗、２３は第３抵抗、２４は利得が１の非反転増幅
器としての第１増幅器、２５は利得が略無限の反転増幅
器としての第２増幅器、２６は第４抵抗、４は接地端子
である。 次に動作について説明する。 まず、第１抵抗２１．第２抵抗２２．第３抵抗２３およ
び第４抵抗２６の各抵抗値をそれぞれＲ９２Ｒ，Ｒ，Ｒ
とし、入力電圧をＶｉとした場合には、第１増幅器２４
の出力電圧ｖｂは、Ｒ＋Ｒ となる。また、第２増幅器２５の出力電圧Ｖｃは、２Ｒ
２ となる。つまり、増幅器２４．２５の出力には、逆位相
の出力電圧が得られる。 したがって、第１．第２電圧出力端子１７．１８間の出
力電圧■０は、 −Ｖｉ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・
・ ・ ・ ・ （３Ａ）となり、入力電圧Ｖｉと等し
くなる。 なお、第１．第２電圧出力端子１７．１８のいずれか一
方が接地されているような場合は、■ ■ｏ−■ｂ＝ ■ ｉ ・ ・ ・ ・ ・
・ ・ ・（４Ａ）半分となる。
た従来のバランス型アンプ回路を示す回路図であり、図
において、１は電圧入力端子、１７は第１電圧出力端子
、１８は第２電圧出力端子、２１は第１抵抗、２２は第
２抵抗、２３は第３抵抗、２４は利得が１の非反転増幅
器としての第１増幅器、２５は利得が略無限の反転増幅
器としての第２増幅器、２６は第４抵抗、４は接地端子
である。 次に動作について説明する。 まず、第１抵抗２１．第２抵抗２２．第３抵抗２３およ
び第４抵抗２６の各抵抗値をそれぞれＲ９２Ｒ，Ｒ，Ｒ
とし、入力電圧をＶｉとした場合には、第１増幅器２４
の出力電圧ｖｂは、Ｒ＋Ｒ となる。また、第２増幅器２５の出力電圧Ｖｃは、２Ｒ
２ となる。つまり、増幅器２４．２５の出力には、逆位相
の出力電圧が得られる。 したがって、第１．第２電圧出力端子１７．１８間の出
力電圧■０は、 −Ｖｉ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・
・ ・ ・ ・ （３Ａ）となり、入力電圧Ｖｉと等し
くなる。 なお、第１．第２電圧出力端子１７．１８のいずれか一
方が接地されているような場合は、■ ■ｏ−■ｂ＝ ■ ｉ ・ ・ ・ ・ ・
・ ・ ・（４Ａ）半分となる。
従来のバランス型アンプ回路は以上のように構成されて
いるので、第１．第２電圧出力端子１７゜１８が接地さ
れているかどうかによって、回路の増幅度が異なるほか
、上記のように接地された場合には、接地された第１．
第２電圧出力端子１７゜１８の一方に対応する第１．第
２増幅器２４．２５のいずれかが過電流によって破壊す
るのを防止する必要があり、第１．第２増幅器２４．２
５のそれぞれに過電流保護回路を設ける必要があるなど
の問題点があった。 この発明は上記のような問題点を解消するためになされ
たもので、電圧入力端子に人力された１つ゛の入力電圧
にもとづいて逆位相の２つの出力電圧を取り出す第１．
第２増幅器の増幅度を、第１゜第２電圧出力端子が接地
されているか否かにかかわらず一定にできるとともに、
上記第１．第２増幅器に過電流が流れて、これが破壊す
るの蚕防止できるバランス型アンプ回路を得ることを目
的ととなり、出力電圧Ｖｏのレベルは入力端子Ｖｉのす
る。 また、この発明の別の発明は逆位相の２つの入力電圧を
電圧入力端子に入力した場合にも、第１゜第２電圧出力
端子が接地されているか否かにかかわらず、第１．第２
増幅器の増幅度を一定にし、しかもこれらに過電流が流
れるのを防止できるバランス型アンプ回路を得ることを
目的とする。
いるので、第１．第２電圧出力端子１７゜１８が接地さ
れているかどうかによって、回路の増幅度が異なるほか
、上記のように接地された場合には、接地された第１．
第２電圧出力端子１７゜１８の一方に対応する第１．第
２増幅器２４．２５のいずれかが過電流によって破壊す
るのを防止する必要があり、第１．第２増幅器２４．２
５のそれぞれに過電流保護回路を設ける必要があるなど
の問題点があった。 この発明は上記のような問題点を解消するためになされ
たもので、電圧入力端子に人力された１つ゛の入力電圧
にもとづいて逆位相の２つの出力電圧を取り出す第１．
第２増幅器の増幅度を、第１゜第２電圧出力端子が接地
されているか否かにかかわらず一定にできるとともに、
上記第１．第２増幅器に過電流が流れて、これが破壊す
るの蚕防止できるバランス型アンプ回路を得ることを目
的ととなり、出力電圧Ｖｏのレベルは入力端子Ｖｉのす
る。 また、この発明の別の発明は逆位相の２つの入力電圧を
電圧入力端子に入力した場合にも、第１゜第２電圧出力
端子が接地されているか否かにかかわらず、第１．第２
増幅器の増幅度を一定にし、しかもこれらに過電流が流
れるのを防止できるバランス型アンプ回路を得ることを
目的とする。
この発明に係るバランス型アンプ回路は、１つの電圧入
力端子に入力される入力電圧を、第１゜第２増幅器によ
って反転増幅および非反転増幅して、２つの第１．第２
電圧出力端子からそれぞれ逆位相の出力電圧を取り出す
ようにし、かつこれらの出力電圧を第３．第４増幅器お
よびバランス用抵抗を通して第１増幅器の非反転入力端
子および第２増幅器の反転入力端子にフィードバンクし
、回路全体の増幅度を一定にするように構成したもので
ある。 また、この発明の別の発明に係るバランス型アンプ回路
は、２つの電圧入力端子に入力される互いに逆位相の入
力電圧を、第１．第２増幅器によってともに反転増幅し
て、第１．第２電圧出力端子から取り出すようにし、か
つこれらの出力電圧の差を第５増幅器およびバランス用
抵抗を通して、第１．第２増幅器の非反転入力端子にフ
ィードバンクして、回路全体の増幅度を一定にするよう
にしたものである。
力端子に入力される入力電圧を、第１゜第２増幅器によ
って反転増幅および非反転増幅して、２つの第１．第２
電圧出力端子からそれぞれ逆位相の出力電圧を取り出す
ようにし、かつこれらの出力電圧を第３．第４増幅器お
よびバランス用抵抗を通して第１増幅器の非反転入力端
子および第２増幅器の反転入力端子にフィードバンクし
、回路全体の増幅度を一定にするように構成したもので
ある。 また、この発明の別の発明に係るバランス型アンプ回路
は、２つの電圧入力端子に入力される互いに逆位相の入
力電圧を、第１．第２増幅器によってともに反転増幅し
て、第１．第２電圧出力端子から取り出すようにし、か
つこれらの出力電圧の差を第５増幅器およびバランス用
抵抗を通して、第１．第２増幅器の非反転入力端子にフ
ィードバンクして、回路全体の増幅度を一定にするよう
にしたものである。
この発明における第１．第２増幅器は、１つの入力電圧
から逆位相関係にある２つの出力電圧を増幅して出力し
、第３．第４増幅器はこれらの出力電圧の差分を上記第
１．第２増幅器の入力側へ互いに逆位相関係でフィード
バック入力するようにして、回路全体の増幅度を一定に
保つとともに、第１．第２電圧出力端子のいずれかが接
地された場合にも、第１．第２増幅器に過大電流が流れ
るのを防止する。 また、この発明の別の発明における第１．第２増幅器は
、当初から逆位相関係にある２つの入力電圧をそれぞれ
増幅して出力し、これらの出力電圧の差分を第５増幅器
を通して、第１．第２増幅器の入力側（ともに非反転入
力端子）にフィードバンク入力するようにして、回路全
体の増幅度を一定に保つとともに、第１．第２電圧出力
端子のいずれが接地された場合にも、第１．第２増幅器
に過大電流が流れるのを防止する。
から逆位相関係にある２つの出力電圧を増幅して出力し
、第３．第４増幅器はこれらの出力電圧の差分を上記第
１．第２増幅器の入力側へ互いに逆位相関係でフィード
バック入力するようにして、回路全体の増幅度を一定に
保つとともに、第１．第２電圧出力端子のいずれかが接
地された場合にも、第１．第２増幅器に過大電流が流れ
るのを防止する。 また、この発明の別の発明における第１．第２増幅器は
、当初から逆位相関係にある２つの入力電圧をそれぞれ
増幅して出力し、これらの出力電圧の差分を第５増幅器
を通して、第１．第２増幅器の入力側（ともに非反転入
力端子）にフィードバンク入力するようにして、回路全
体の増幅度を一定に保つとともに、第１．第２電圧出力
端子のいずれが接地された場合にも、第１．第２増幅器
に過大電流が流れるのを防止する。
以下、この発明の一実施例を図について説明する。
第１図において、■は電圧入力端子、２は第１抵抗、３
は第２抵抗、４は接地端子、５は第３抵抗、６は第４抵
抗、７は第５抵抗、８は第６抵抗、９は第７抵抗、ｌＯ
は第８抵抗、１１は第１増幅器、１２は第２増幅器、１
３は非反転型の第３増幅器、１４は反転型の第４増幅器
、１５は第９抵抗、Ｒ６は第１Ｏ抵抗、１７は第１電圧
出力端子、１８は第２電圧出力端子である。また、各抵
抗の抵抗値は、第１抵抗２．第３抵抗５．第５抵抗７゜
第７抵抗９の抵抗値をＲ１、第２抵抗３．第４抵抗６．
第６抵抗８．第８抵抗１０の抵抗値をＲ２、第９抵抗１
５．第１０抵抗１６の抵抗値をＲ１とする。 また、第１増幅器１１および第２増幅器１２の利得は略
無限大とし、第３増幅器１３および第４Ｒｚ
Ｒ２ とする。Ｖａは第３増幅器１３の出力電圧、ｖｂは第４
増幅器１４の出力電圧、Ｖｃは第３増幅器１３および第
４増幅器１４への入力電圧とする。 次に動作について説明する。電圧入力端子１へ印加され
る入力電圧をｖｉ、第１電圧出力端子１７での出力電圧
を■。い第２電圧出力端子１８での出力電圧をＶ。２と
おく。第９．第１０抵抗１５１６それぞれの抵抗値はＲ
３であり、このとき、第１．第２電圧出力端子１７．１
８のどちらも接地端子と短絡されていない場合、次の式
が得られる。 ■。ｚ” （Ｖｉ Ｖｂ）
・ ・ ・ （６八）また、この（ＩＯＡ）式もしく
は（ＩＩＡ）式から次の式が成立する。 したがって、第１．第２電圧出力端子１７，１８間に得
られる出力電圧■。は、 ここで、（５Ａ）式、（６八）式に（７＾）式、 （８
Ａ）式を代入すると、次の式が得られる。 （９八） ■。 Ｖ０２ （■。 Ｖ ｏｚ） ・（ＩＯＡ） Ｒ５ 次に、第１．第２電圧出力端子１７．１８のいずれか片
側が接地端子と短絡された場合を考える。 いま、第１電圧出力端子１７が接地された場合、次の式
が成立する。 ■。、＝ ０
・ ・ ・ （２〇八）・（１１＾） Ｖｏｚ＝ （Ｖｉ Ｖｂ）
・ ・ ・ （２１八）Ｖａ＝ ｃ ・（２２Ａ） Ｖｃ＝ ＯＺ ・（２４Ａ） となり、第１．第２電圧出力端子１７．１８を接地して
いない場合と同じ出力電圧が得られる。 一方、第１電圧出力端子１７が接地された場合の第１増
幅器１１の出力■。１は、（５Ａ）式、 （２２Ａ）式
。 （２４Ａ）式、 （２６Ａ）式から、 ここで、（２４Ａ）式を（２３Ａ）式に代入し、さらに
（２１Ａ）式に代入すると、 ＝ ０ ・ ・ ・ （２８八） となり、 （２５八） 式より となり、第１．第２電圧出力端子１７．１８間の出力電
圧■。は、（２６へ）式と（２０Ａ）式とから、となり
、第１増幅器１１の出力が０となるように働く。これに
よって、第１電圧出力端子１７を接地端子４と短絡した
場合でも、第１増幅器１１に過電流が流れることがなく
、従って、過電流保護回路を設ける必要がな（なる。 同様に、第２電圧出力端子１８を接地した場合には、ｖ
、２＝０として計算を行うと、となり、第１．第２電圧
出力端子１７．１８間の出力電圧は、 ＝ Ｖｉ ・ ・ ・ （３〇八） となって、第２電圧出力端子１８を接地していない場合
と同一の出力電圧を得る。 また、第２増幅器１２の出力は、（２９八）式、（６八
）式、 （８Ａ）式から、次に述べる（３１Ａ）式およ
び（３２Ａ）弐のようになる。 ＶＣ” ＶＯＩ ・ ・ ・ （３１八） ＝ ０ ・ ・ ・ （３２Ａ） こうして、第２電圧出力端子１８を接地した場合には、
第２増幅器１２の出力は０となり、第２増幅器１２に過
電流が流れ込まないように作用する。 なお、上記実施例では、１つの入力電圧Ｖｉから回路内
で互いに逆位相の出力電圧を取り出すような回路につい
て説明したが、あらかじめ逆位相の入力が生じている場
合のバランス型アンプ回路として用いることもできる。 以下、ごれについて述べる。 第２図において、ｌａは第１電圧入力端子、■ｂは第２
電圧入力端子で、両型圧入力端子１ａ、ｌｂにはそれぞ
れ＋Ｖｉ、−Ｖｉの入力端子を印加する。また、３１は
第１１抵抗、３２は第１増幅器１１の入出力間に入れた
第１２抵抗、３３は第１３抵抗、３４は第２増幅器１２
の入出力間に入れた第１４抵抗、３５は第１５抵抗、３
６は第１６１代抗、３７は第１７抵抗、３８は第１８抵
抗、３９は第５増幅器である。ここで、抵抗３１３３゜
３５は抵抗値Ｒ１，抵抗３２，３４．３６は抵抗値Ｒｚ
、抵抗３７．３８は抵抗値Ｒ１である。 次に動作について説明する。上記したように、第１電圧
入力端子１ａに＋■ｉ、第２電圧入力端子ｌｂに−Ｖｉ
の入力電圧を印加するものとして、第１増幅器１１の出
力電圧を■。６、第２増幅器１２の出力電圧を■。２、
第５増幅器３９の出力電圧を■ａ、第５増幅器３９の入
力電圧をＶｃとすると、次の式が成立する。 し が導かれ、第１．第２電圧出力端子１７．１８間の出力
電圧■。は、 ｈ。 となる。また、第２電圧出力端子１８が接地端子４と短
絡した場合には、Ｖｏｚ−０となり、さらに（３３八）
弐〜（３７八）式より、 いま、第１．第２電圧出力端子１７．１８がどちらも接
地されていない場合は、以上の式からとなる。さらに、
第１電圧出力端子１７を接地端子４と短絡した場合も同
様に、 で求められる。したがって、この回路においても、第１
．第２電圧出力端子１７．１８の接地端子４との短絡い
かんにかかわらず、第１．第２電圧出力端子１７．１８
間の電圧が一定であり、第１゜第２電圧出力端子１７．
１８の片側を接地端子４と短絡した場合でも、各増幅２
″ｉｌｌ、１２に過電流が流れ込まないように作用する
。
は第２抵抗、４は接地端子、５は第３抵抗、６は第４抵
抗、７は第５抵抗、８は第６抵抗、９は第７抵抗、ｌＯ
は第８抵抗、１１は第１増幅器、１２は第２増幅器、１
３は非反転型の第３増幅器、１４は反転型の第４増幅器
、１５は第９抵抗、Ｒ６は第１Ｏ抵抗、１７は第１電圧
出力端子、１８は第２電圧出力端子である。また、各抵
抗の抵抗値は、第１抵抗２．第３抵抗５．第５抵抗７゜
第７抵抗９の抵抗値をＲ１、第２抵抗３．第４抵抗６．
第６抵抗８．第８抵抗１０の抵抗値をＲ２、第９抵抗１
５．第１０抵抗１６の抵抗値をＲ１とする。 また、第１増幅器１１および第２増幅器１２の利得は略
無限大とし、第３増幅器１３および第４Ｒｚ
Ｒ２ とする。Ｖａは第３増幅器１３の出力電圧、ｖｂは第４
増幅器１４の出力電圧、Ｖｃは第３増幅器１３および第
４増幅器１４への入力電圧とする。 次に動作について説明する。電圧入力端子１へ印加され
る入力電圧をｖｉ、第１電圧出力端子１７での出力電圧
を■。い第２電圧出力端子１８での出力電圧をＶ。２と
おく。第９．第１０抵抗１５１６それぞれの抵抗値はＲ
３であり、このとき、第１．第２電圧出力端子１７．１
８のどちらも接地端子と短絡されていない場合、次の式
が得られる。 ■。ｚ” （Ｖｉ Ｖｂ）
・ ・ ・ （６八）また、この（ＩＯＡ）式もしく
は（ＩＩＡ）式から次の式が成立する。 したがって、第１．第２電圧出力端子１７，１８間に得
られる出力電圧■。は、 ここで、（５Ａ）式、（６八）式に（７＾）式、 （８
Ａ）式を代入すると、次の式が得られる。 （９八） ■。 Ｖ０２ （■。 Ｖ ｏｚ） ・（ＩＯＡ） Ｒ５ 次に、第１．第２電圧出力端子１７．１８のいずれか片
側が接地端子と短絡された場合を考える。 いま、第１電圧出力端子１７が接地された場合、次の式
が成立する。 ■。、＝ ０
・ ・ ・ （２〇八）・（１１＾） Ｖｏｚ＝ （Ｖｉ Ｖｂ）
・ ・ ・ （２１八）Ｖａ＝ ｃ ・（２２Ａ） Ｖｃ＝ ＯＺ ・（２４Ａ） となり、第１．第２電圧出力端子１７．１８を接地して
いない場合と同じ出力電圧が得られる。 一方、第１電圧出力端子１７が接地された場合の第１増
幅器１１の出力■。１は、（５Ａ）式、 （２２Ａ）式
。 （２４Ａ）式、 （２６Ａ）式から、 ここで、（２４Ａ）式を（２３Ａ）式に代入し、さらに
（２１Ａ）式に代入すると、 ＝ ０ ・ ・ ・ （２８八） となり、 （２５八） 式より となり、第１．第２電圧出力端子１７．１８間の出力電
圧■。は、（２６へ）式と（２０Ａ）式とから、となり
、第１増幅器１１の出力が０となるように働く。これに
よって、第１電圧出力端子１７を接地端子４と短絡した
場合でも、第１増幅器１１に過電流が流れることがなく
、従って、過電流保護回路を設ける必要がな（なる。 同様に、第２電圧出力端子１８を接地した場合には、ｖ
、２＝０として計算を行うと、となり、第１．第２電圧
出力端子１７．１８間の出力電圧は、 ＝ Ｖｉ ・ ・ ・ （３〇八） となって、第２電圧出力端子１８を接地していない場合
と同一の出力電圧を得る。 また、第２増幅器１２の出力は、（２９八）式、（６八
）式、 （８Ａ）式から、次に述べる（３１Ａ）式およ
び（３２Ａ）弐のようになる。 ＶＣ” ＶＯＩ ・ ・ ・ （３１八） ＝ ０ ・ ・ ・ （３２Ａ） こうして、第２電圧出力端子１８を接地した場合には、
第２増幅器１２の出力は０となり、第２増幅器１２に過
電流が流れ込まないように作用する。 なお、上記実施例では、１つの入力電圧Ｖｉから回路内
で互いに逆位相の出力電圧を取り出すような回路につい
て説明したが、あらかじめ逆位相の入力が生じている場
合のバランス型アンプ回路として用いることもできる。 以下、ごれについて述べる。 第２図において、ｌａは第１電圧入力端子、■ｂは第２
電圧入力端子で、両型圧入力端子１ａ、ｌｂにはそれぞ
れ＋Ｖｉ、−Ｖｉの入力端子を印加する。また、３１は
第１１抵抗、３２は第１増幅器１１の入出力間に入れた
第１２抵抗、３３は第１３抵抗、３４は第２増幅器１２
の入出力間に入れた第１４抵抗、３５は第１５抵抗、３
６は第１６１代抗、３７は第１７抵抗、３８は第１８抵
抗、３９は第５増幅器である。ここで、抵抗３１３３゜
３５は抵抗値Ｒ１，抵抗３２，３４．３６は抵抗値Ｒｚ
、抵抗３７．３８は抵抗値Ｒ１である。 次に動作について説明する。上記したように、第１電圧
入力端子１ａに＋■ｉ、第２電圧入力端子ｌｂに−Ｖｉ
の入力電圧を印加するものとして、第１増幅器１１の出
力電圧を■。６、第２増幅器１２の出力電圧を■。２、
第５増幅器３９の出力電圧を■ａ、第５増幅器３９の入
力電圧をＶｃとすると、次の式が成立する。 し が導かれ、第１．第２電圧出力端子１７．１８間の出力
電圧■。は、 ｈ。 となる。また、第２電圧出力端子１８が接地端子４と短
絡した場合には、Ｖｏｚ−０となり、さらに（３３八）
弐〜（３７八）式より、 いま、第１．第２電圧出力端子１７．１８がどちらも接
地されていない場合は、以上の式からとなる。さらに、
第１電圧出力端子１７を接地端子４と短絡した場合も同
様に、 で求められる。したがって、この回路においても、第１
．第２電圧出力端子１７．１８の接地端子４との短絡い
かんにかかわらず、第１．第２電圧出力端子１７．１８
間の電圧が一定であり、第１゜第２電圧出力端子１７．
１８の片側を接地端子４と短絡した場合でも、各増幅２
″ｉｌｌ、１２に過電流が流れ込まないように作用する
。
以上のように、この発明によれば、１つの電圧入力端子
に入力される入力電圧を、第１増幅器および第２増幅器
によって反転増幅および非反転増幅して、２つの第１．
第２電圧出力端子からそれぞれ逆位相の出力電圧を取り
出すようにし、かつこれらの出力電圧を第３．第４増幅
器およびバランス用抵抗を通して第１増幅器の非反転入
力端子および第２増幅器の反転入力端子にフィードバッ
クして、回路全体の増幅度を一定にするように構成した
ので、回路全体の増幅度を一定に保つことができるとと
もに、第１．第２電圧出力端子のいずれの一方が接地す
ることがあっても、過大電流が上記第１．第２増幅器に
流れ込まないようにして、これらの第１．第２増幅器の
破壊を未然に防止できるものが得られる効果がある。 また、この発明の別の発明によれば２つの電圧入力端子
に入力される互いに逆位相の入力電圧を第１．第２増幅
器によってともに反転増幅して第１、第２電圧出力端子
から取り出すようにし、かつこれらの出力電圧の差を第
５増幅器およびバランス用抵抗を通して、第１．第２増
幅器の非反転入力端子にフィートバンクして、回路全体
の増幅度を一定にするようにしたので、逆位相の入力電
圧が予め生じている場合におけるアンプ回路としての利
用も可能になるほか、上記のような回路全体の増幅度を
一定に保つことができ、電圧出力端子の接地時に過大電
流による第１．第２の増幅器の破壊を未然に防止できる
ものが得られる効果がある。
に入力される入力電圧を、第１増幅器および第２増幅器
によって反転増幅および非反転増幅して、２つの第１．
第２電圧出力端子からそれぞれ逆位相の出力電圧を取り
出すようにし、かつこれらの出力電圧を第３．第４増幅
器およびバランス用抵抗を通して第１増幅器の非反転入
力端子および第２増幅器の反転入力端子にフィードバッ
クして、回路全体の増幅度を一定にするように構成した
ので、回路全体の増幅度を一定に保つことができるとと
もに、第１．第２電圧出力端子のいずれの一方が接地す
ることがあっても、過大電流が上記第１．第２増幅器に
流れ込まないようにして、これらの第１．第２増幅器の
破壊を未然に防止できるものが得られる効果がある。 また、この発明の別の発明によれば２つの電圧入力端子
に入力される互いに逆位相の入力電圧を第１．第２増幅
器によってともに反転増幅して第１、第２電圧出力端子
から取り出すようにし、かつこれらの出力電圧の差を第
５増幅器およびバランス用抵抗を通して、第１．第２増
幅器の非反転入力端子にフィートバンクして、回路全体
の増幅度を一定にするようにしたので、逆位相の入力電
圧が予め生じている場合におけるアンプ回路としての利
用も可能になるほか、上記のような回路全体の増幅度を
一定に保つことができ、電圧出力端子の接地時に過大電
流による第１．第２の増幅器の破壊を未然に防止できる
ものが得られる効果がある。
第１図はこの発明の一実施例によるバランス型アンプ回
路を示す回路図、第２図はバランス型アンプ回路の他の
実施例を示す回路図、第３図は従来のバランス型アンプ
回路を示す回路図である。 １は電圧入力端子、１ａは第１電圧入力端子、１ｂは第
２電圧入力端子、２は第１抵抗、３は第２抵抗、４は接
地端子、５は第３抵抗、６は第４抵抗、７は第５抵抗、
８は第６抵抗、９は第７１氏抗、１０は第８抵抗、１１
は第１増幅器、１２は第２増幅器、１３は第３増幅器、
１４は第４増幅器、Ｉ５は第９抵抗、１６は第１０抵抗
、１７は第１電圧出力端子、１８は第２電圧出力端子、
３１は第１１抵抗、３２は第１２抵抗、３３は第１３抵
抗、３４は第１４抵抗、３５は第１５抵抗、３６は第１
６抵抗、３７は第１７抵抗、３８は第１８抵抗、３９は
第５増幅器。 なお、図中、同一符号は同一、又は相当部分を示す。 特 許 出 願 人 三菱電機株式会社Ｐ ’ｌ−５増唱器
路を示す回路図、第２図はバランス型アンプ回路の他の
実施例を示す回路図、第３図は従来のバランス型アンプ
回路を示す回路図である。 １は電圧入力端子、１ａは第１電圧入力端子、１ｂは第
２電圧入力端子、２は第１抵抗、３は第２抵抗、４は接
地端子、５は第３抵抗、６は第４抵抗、７は第５抵抗、
８は第６抵抗、９は第７１氏抗、１０は第８抵抗、１１
は第１増幅器、１２は第２増幅器、１３は第３増幅器、
１４は第４増幅器、Ｉ５は第９抵抗、１６は第１０抵抗
、１７は第１電圧出力端子、１８は第２電圧出力端子、
３１は第１１抵抗、３２は第１２抵抗、３３は第１３抵
抗、３４は第１４抵抗、３５は第１５抵抗、３６は第１
６抵抗、３７は第１７抵抗、３８は第１８抵抗、３９は
第５増幅器。 なお、図中、同一符号は同一、又は相当部分を示す。 特 許 出 願 人 三菱電機株式会社Ｐ ’ｌ−５増唱器
Claims (2)
- （１）電圧入力端子からの入力電圧を反転入力端子に受
け、かつ利得が略無限大の第１増幅器と、上記入力電圧
を非反転入力端子に受け、かつ利得が略無限大の第２増
幅器と、上記電圧入力端子と上記第１増幅器の反転入力
端子との間に挿入された抵抗値Ｒ＿１の第１抵抗と、上
記第１増幅器の反転入力端子と出力端子との間に接続さ
れた抵抗値Ｒ＿２の第２抵抗と、上記電圧入力端子と上
記第２増幅器の非反転入力端子との間に挿入された抵抗
値Ｒ＿１の第３抵抗と、上記第２増幅器の非反転入力端
子と上記接地端子との間に挿入された抵抗値Ｒ＿２の第
４抵抗と、利得が上記抵抗値によってＲ＿１／Ｒ＿２で
で表される第３増幅器と、入力側がこの第３増幅器の入
力端子に共通接続されて、利得が上記抵抗値によって−
Ｒ＿１／Ｒ＿２で表される反転型の第４増幅器と、上記
第１増幅器の非反転入力端子と上記第３増幅器の出力端
子との間に挿入された抵抗値Ｒ＿１の第５抵抗と、上記
第１増幅器の非反転入力端子と接地端子との間に挿入さ
れた抵抗値Ｒ＿２の第６の抵抗と、上記第４増幅器の出
力端子と上記第２増幅器の反転入力端子との間に挿入さ
れた抵抗値Ｒ＿１の第７抵抗と、上記第２増幅器の反転
入力端子と出力端子との間に挿入された抵抗値Ｒ＿２の
第８抵抗と、上記第１増幅器の出力端子と上記第３増幅
器の入力端子との間に挿入された抵抗値がＲ＿３の第９
抵抗と、上記第２増幅器の出力端子と上記第４増幅器の
入力端子との間に挿入された抵抗値Ｒ＿３の第１０抵抗
とを備えたバランス型アンプ回路。 - （２）互いに逆位相の入力電圧が入力される第１電圧入
力端子および第２電圧入力端子と、上記第１電圧入力端
子に接続されて、利得が略無限大の第１増幅器と、この
第１増幅器の非反転入力端子に自己の非反転入力端子が
接続され、かつ上記第２電圧入力端子に反転入力端子が
接続されて、利得が略無限大の第２増幅器と、上記第１
電圧入力端子と上記第１増幅器の反転入力端子との間に
挿入された抵抗値Ｒ＿１の第１１抵抗と、上記第１増幅
器の反転入力端子と出力端子との間に挿入された抵抗値
Ｒ＿３の第１２抵抗と、上記第２電圧入力端子と上記第
２増幅器の反転入力端子との間に挿入された抵抗値Ｒ＿
１の第１３抵抗と、上記第２増幅器の反転入力端子と出
力端子との間に挿入された抵抗値Ｒ＿２の第１４抵抗と
、利得が上記の抵抗値を用いてＲ＿１／Ｒ＿２で表され
る第５増幅器と、この第５増幅器の出力端子と上記の第
１増幅器の非反転入力端子との間に挿入された抵抗値Ｒ
＿１の第１５抵抗と、上記第１増幅器の非反転入力端子
と接地端子との間に挿入された抵抗値Ｒ＿２の第１６抵
抗と、上記第１増幅器の出力端子と上記第３増幅器の入
力端子との間に挿入された抵抗値Ｒ＿３の第１７抵抗と
、上記第２増幅器の出力端子と上記第５増幅器の入力端
子との間に挿入された抵抗値Ｒ＿３の第１８抵抗とを備
えたバランス型アンプ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63328003A JPH02174309A (ja) | 1988-12-27 | 1988-12-27 | バランス型アンプ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63328003A JPH02174309A (ja) | 1988-12-27 | 1988-12-27 | バランス型アンプ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02174309A true JPH02174309A (ja) | 1990-07-05 |
Family
ID=18205424
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63328003A Pending JPH02174309A (ja) | 1988-12-27 | 1988-12-27 | バランス型アンプ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02174309A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04129408A (ja) * | 1990-09-20 | 1992-04-30 | Toshiba Corp | マイクロ波電力増幅器 |
-
1988
- 1988-12-27 JP JP63328003A patent/JPH02174309A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04129408A (ja) * | 1990-09-20 | 1992-04-30 | Toshiba Corp | マイクロ波電力増幅器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0415080B1 (en) | Device for converting unbalanced analog electric signals into fully-differential signals | |
| US4088961A (en) | Operational amplifier driver circuit | |
| US2904758A (en) | Circuit arrangement for converting impedances | |
| US4227095A (en) | Deviation driver circuit | |
| US4446442A (en) | Amplifier circuit | |
| JPH02174309A (ja) | バランス型アンプ回路 | |
| JP2501686B2 (ja) | 平衡増幅器 | |
| US4739280A (en) | Amplifier circuit having reduced crossover distortion | |
| JPH04223707A (ja) | 電子装置用差分出力段 | |
| JPS6342882B2 (ja) | ||
| JPS6411166B2 (ja) | ||
| US3997850A (en) | Floating electrical output circuit | |
| JPS6228606B2 (ja) | ||
| JPH0635540Y2 (ja) | 差動増幅器 | |
| EP0280516B1 (en) | Differential amplifier circuit | |
| JPS61219208A (ja) | 利得可変増幅器 | |
| JPH062335Y2 (ja) | 平衡増幅器 | |
| JPS5942899B2 (ja) | 制御信号発生回路 | |
| JPS6128406Y2 (ja) | ||
| GB1602296A (en) | Current sources | |
| JPH047124B2 (ja) | ||
| JPH0495406A (ja) | 差仂増巾回路 | |
| JPS6031126B2 (ja) | Ｂｔｌ増巾回路 | |
| JP2507029B2 (ja) | 増幅器 | |
| JPS6340904Y2 (ja) |