(第1の実施形態)
以下、本発明にかかる電力変換回路の駆動装置をパラレル・シリーズハイブリッド車に搭載される電力変換回路の駆動装置に適用した第1の実施の形態について、図面を参照しつつ説明する。
図1に、本実施形態のシステム構成を示す。図示されるように、本実施形態では、第1モータジェネレータ10及び第2モータジェネレータ12の2つの3相回転機と、これらに対応した各別のインバータIV1,IV2とを備えている。これら第1モータジェネレータ10及び第2モータジェネレータ12は、3相の電動機兼発電機である。第1モータジェネレータ10及び第2モータジェネレータ12は、インバータIV1、IV2及び昇降圧チョッパ回路(コンバータCV)を備える電力変換回路を介して、高圧バッテリ20に接続されている。高圧バッテリ20は、所定の高電圧(例えば「288V」)の電圧を印加する2次電池である。
上記第1モータジェネレータ10に接続されるインバータIV1は、第1モータジェネレータ10の各相のそれぞれに対応して、高電位側スイッチング素子SWH及び低電位側スイッチング素子SWLの直列接続体を備えて構成されている。詳しくは、これら3つの直接接続体が並列接続されて且つ、これら高電位側スイッチング素子SWH及び低電位側スイッチング素子SWLの接続点が第1モータジェネレータ10の各相に接続されている。同様に、第2モータジェネレータ12に接続されるインバータIV2も、第2モータジェネレータ10の各相のそれぞれに対応して、高電位側スイッチング素子SWH及び低電位側スイッチング素子SWLの直列接続体を備えて構成されている。また、コンバータCVも、一対の高電位側スイッチング素子SWH及び低電位側スイッチング素子SWLを備えて構成されている。なお、これら高電位側スイッチング素子SWH及び低電位側スイッチング素子SWLは、絶縁ゲートバイポーラトランジスタ(IGBT)にて構成されている。そして、これらにはそれぞれ逆並列にダイオードDH,DLが接続されている。
上記インバータIV1,IV2及びコンバータCVのグランドラインGLは、車載高圧システムの基準電位を定める共通の信号線となっている。グランドラインGLには、大電流が流れるため、その抵抗値を極力低減すべく、金属が成形されて構成されるバスバーが用いられている。
中央処理装置(CPU50)は、高圧システム内の各種センサの検出値や、ユーザによる要求トルク等に基づき、第1モータジェネレータ10や、第2モータジェネレータ12に印加する電圧を指令電圧とすべく、インバータIV1,IV2やコンバータCVを操作する。換言すれば、上記高電位側スイッチング素子SWH及び低電位側スイッチング素子SWLのうちの上記第1モータジェネレータ10の各相に対応した操作信号PU1,PV1,PW1や、第2モータジェネレータ12の各相に対応した操作信号PU2,PV2,PW2、コンバータCVに対応した操作信号PCVを生成する。特に、CPU50は、第1モータジェネレータ10や第2モータジェネレータ12に印加する電圧を指令電圧とすべくPWM処理によってインバータIV1、IV2を操作する。
上記各操作信号PU1,PV1,PW1、PU2,PV2,PW2、PCVは、図示しない絶縁手段(フォトカプラ等)を介して、ハイボルテージ集積回路(HVIC)からなる駆動回路30〜36に取り込まれる。すなわち、操作信号PCVは、コンバータCVの一対の高電位側スイッチング素子SWH及び低電位側スイッチング素子SWLを操作する駆動回路30に取り込まれる。また、操作信号PU1,PV1,PW1はそれぞれ、第1モータジェネレータ10の各相の高電位側スイッチング素子SWH及び低電位側スイッチング素子SWLを操作するための駆動回路31,32,33に取り込まれる。更に、操作信号PU2,PV2,PW2はそれぞれ、第2モータジェネレータ12の各相の高電位側スイッチング素子SWH及び低電位側スイッチング素子SWLを操作するための駆動回路34,35,36に取り込まれる。
これら駆動回路30〜36は、論理「H」及び論理「L」の2値信号である操作信号PU1,PV1,PW1、PU2,PV2,PW2、PCVに基づき、該当する高電位側スイッチング素子SWH及び低電位側スイッチング素子SWLの双方を操作する。すなわち、高電位側スイッチング素子SWH及び低電位側スイッチング素子SWLは、交互にオン状態となるものであるため、駆動信号が、高電位側スイッチング素子SWH及び低電位側スイッチング素子のいずれか一方のオン期間を定めるものであるなら、これに基づき、駆動回路30〜36では、他方のオン期間を定めることができる。ただし、この場合、例えば論理「H」が高電位側スイッチング素子SWHのオン期間であるとすると、論理「L」は、低電位側スイッチング素子SWLのオン期間となるため、駆動信号によっては、高電位側スイッチング素子SWH及び低電位側スイッチング素子の双方をオフとすることができない。このため、CPU50では、許可信号PSを出力することで、駆動信号に基づく高電位側スイッチング素子SWH及び低電位側スイッチング素子の操作の許可期間を定めるようにしている。
この許可信号PSは、インバータIV1,IV2やコンバータCVを停止させる際に、駆動回路30〜36によって高電位側スイッチング素子SWHや低電位側スイッチング素子が駆動されることを回避するためのものである。このため、許可信号PSは、駆動回路30〜36に共通のものとなっている。本実施形態では、単一の許可信号PSを、高電位側信号線L1及び低電位側信号線L2間の電位差信号として、駆動回路30〜36に伝達する。図2に、図1のうちの許可信号PSの伝達経路のみを抽出した構成を示す。
図示されるように、上記CPU50の出力する許可信号PSは、フォトカプラ42を介して高電位側信号線L1及び低電位側信号線L2に出力される。詳しくは、許可信号PSは、フォトカプラ42の1次側のフォトダイオードに印加され、許可信号PSが論理「H」となることで、フォトカプラ42の2次側のフォトトランジスタがオン状態となる。このフォトトランジスタのコレクタが高電位側信号線L1に接続され、エミッタが低電位側信号線L2に接続されている。上記フォトトランジスタのエミッタは、更に、先の図1に示したインバータIV1,IV2のグランドラインGLに接続されている。また、フォトトランジスタのコレクタには、抵抗体41を介して電源40の電圧が印加されている。そして、電源40の負極端子は、上記グランドラインGLのうちのフォトトランジスタのエミッタとの接続点近傍に接続されている。
図3に、上記許可信号PS及び駆動信号に基づく高電位側スイッチング素子SWH及び低電位側スイッチング素子SWLの駆動態様を示す。詳しくは、図3(a)に、許可信号PSの推移を示し、図3(b)に、操作信号の推移を示し、図3(c)に、駆動回路30〜36による高電位側スイッチング素子SWHの駆動信号の推移を示し、図3(d)に、駆動回路30〜36による低電位側スイッチング素子SWLの駆動信号の推移を示す。
図示されるように、許可信号PSが論理「H」となることで、操作信号の論理「H」に同期して、駆動回路30〜36から出力される高電位側スイッチング素子SWHの駆動信号が論理「H」となる。また、操作信号の論理「L」に同期して、駆動回路30〜36から出力される低電位側スイッチング素子SWLの駆動信号が論理「H」となる。この場合、図示されるように、操作信号の出力が停止されると、許可信号PSが論理「L」となるまで、低電位側スイッチング素子SWLの駆動信号が論理「H」となる。なお、低電位側スイッチング素子SWLの駆動信号の論理「H」の期間は、高電位側スイッチング素子SWHの駆動信号の論理「L」期間とは実際には一致せず、デッドタイムだけ更に短い期間となっているが、ここではそれについては記載していない。
図4に、駆動回路30〜36のうちの許可信号PSの受信手段を記載する。図示されるように、高電位側信号線L1及び低電位側信号線L2は、差動増幅回路60に接続されている。そして、差動増幅回路60の出力は、ヒステリシスコンパレータ62の非反転入力端子に接続されている。このヒステリシスコンパレータ62の反転入力端子には、基準電源64の電圧が印加されている。こうした構成によれば、差動増幅回路60の出力と基準電源64の電圧に応じた電圧との大小関係に基づき、許可信号PSが論理「H」であるのか、論理「L」であるのかを判断することができる。なお、本実施形態において、コンパレータとして、ヒステリシスコンパレータ62を用いるのは、ノイズの影響により許可信号PSの論理値が反転したと誤って判断することを回避するためである。
図5に、本実施形態にかかる許可信号PSの受信態様を示す。詳しくは、図5(a)に、許可信号PSの推移を示し、図5(b)に、高電位側信号線L1の電位の推移を示し、図5(c)に、低電位側信号線L2の電位の推移を示し、図5(d)に、差動増幅回路60の出力信号の推移を示し、図5(e)に、ヒステリシスコンパレータ62の出力信号の推移を示す。
図示されるように、高電位側信号線L1の電位は、許可信号PSが論理「L」である場合には、グランドラインGLの電位に対して電源40の電圧Vinだけ高くなる一方、許可信号PSが論理「H」である場合には、グランドラインGL側に引き下げられる。これに対し、低電位側信号線L2の電位は、常時グランドラインGLの電位となる。ただし、上述したように、グランドラインGLは、インバータIV1,IV2やコンバータCVのグランドラインでもあるため、大電流が流れる。このため、グランドラインGLをバスバーで構成することでその低抵抗化が図られているといえども、大電流が流れることによる電圧降下も無視できない。このため、グランドラインGLの互いに相違する2箇所間で電位差が生じ得る。
一方、各駆動回路30〜36を構成する半導体素子等の電子部品は、これら各駆動回路30〜36とグランドラインGLとの接続箇所の電位を基準電位として動作する。このため、図5(b)及び図5(c)に1点鎖線や2点鎖線にて示されるように、各駆動回路30〜36にとっての高電位側信号線L1の電位や低電位側信号線L2の電位は変動し得る。このため、グランドラインGLと各駆動回路30〜36との接続点の電位を基準とした基準電源64の電位と、高電位側信号線L1や低電位側信号線L2の電位との大小関係は、グランドラインGLを流れる電流の影響で変動するおそれがある。そしてこの場合には、高電位側信号線L1や低電位側信号線L2の電位と上記基準電源64に基づく電位との直接の大小比較によっては、許可信号PSを正しく検出することができない。
そこで本実施形態では、これら高電位側信号線L1及び低電位側信号線L2間の電位差と、基準電源64の電圧に応じた電圧との大小関係に基づき、許可信号PSを検出する。これら高電位側信号線L1及び低電位側信号線L2間の電位差は、グランドラインGLと各駆動回路30〜36との接続点の電位の変化の影響を受けない。すなわち、図5(b)及び図5(c)に1点鎖線にて示すように、上記グランドラインGL及び各駆動回路30〜36の接続点の電位がフォトカプラ42のエミッタ端子及びグランドラインGLの接続点との電位よりも上昇する場合、高電位側信号線L1及び低電位側信号線L2の双方の電位が上昇するため、これらの電位差は変化しない。同様に、図5(b)及び図5(c)に2点鎖線にて示すように、上記グランドラインGL及び各駆動回路30〜36の接続点の電位がフォトカプラ42のエミッタ端子及びグランドラインGLの接続点の電位よりも低下する場合、高電位側信号線L1及び低電位側信号線L2の双方の電位が低下するため、これらの電位差は変化しない。
このため、差動増幅回路60の出力信号も、グランドラインGL及び各駆動回路30〜36の接続点の電位の変動に依存せず、許可信号PSの論理値を直接反映したものとなる。このため、ヒステリシスコンパレータ62では、差動増幅回路60の出力信号と基準電源64の電圧に応じた電圧との大小関係に基づき、許可信号PSの論理値を高精度に検出することができる。なお、本実施形態では、許可信号PSが論理「H」である場合に、ヒステリシスコンパレータ62の出力信号の論理値が論理「L」となる。
以上詳述した本実施形態によれば、以下の効果が得られるようになる。
(1)複数個の駆動回路を、グランドラインGLとは別の一対の信号線(高電位側信号線L1、低電位側信号線L2)に接続して且つ、これら一対の信号線間の電圧値を入力信号として操作信号による高電位側スイッチング素子SWH及び低電位側スイッチング素子SWLの駆動及び双方の停止にかかる処理を行った。これにより、グランドラインGLに大電流が流れることでグランドラインGL内に電位差が生じたとしても、駆動回路30〜36が許可信号PSに応じた適切な処理を行うことができる。また、駆動回路30〜36に共通の信号線(高電位側信号線L1、低電位側信号線L2)を介して許可信号PSを伝達させるため、各駆動回路30〜36に各別の信号線を用いて許可信号PSを伝達させる場合と比較して、絶縁手段の数を低減することもできる。
(2)駆動回路30〜36を、グランドラインGLに対してハイインピーダンス状態とされる態様にて高電位側信号線L1及び低電位側信号線L2に接続した。これにより、グランドラインGLに電位差が生じるか否かにかかわらず、高電位側信号線L1及び低電位側信号線L2間の電位差を、許可信号PSに応じたものとすることができる。
(3)高電位側信号線L1及び低電位側信号線L2間を導通及び遮断するフォトカプラ42を備えて且つ、低電位側信号線L2をグランドラインGLに直接接続するとともに、高電位側信号線L1を電源40に接続した。これにより、高電位側信号線L1及び低電位側信号線L2の電位を、グランドラインGLを基準として設定することができるため、各駆動回路30〜46がグランドラインGLの電位を基準として動作することと好適に整合させることができる。
(4)駆動回路30〜36のそれぞれを、グランドラインGLを基準とした基準電源64と、一対の信号線の電圧を入力とする差動増幅回路60とを備えて且つ、差動増幅回路60の出力電圧と基準電源64の電圧に応じた電圧との比較に基づき、許可信号PSを検出するものとした。これにより、許可信号PSを受信する手段を適切に構成することができる。
(5)駆動回路30〜36のそれぞれに、差動増幅回路60の出力電圧と基準電源64の電圧に応じた電圧との比較を行うべく、ヒステリシスコンパレータ62を備えた。これにより、許可信号PSの検出に際して、ノイズによる誤検出を好適に回避することができる。
(6)駆動回路として、高電位側スイッチング素子SWH及び低電位側スイッチング素子SWLの双方を駆動可能なHVICを用いた。これにより、高電位側スイッチング素子を駆動する駆動回路と低電位側スイッチング素子を駆動する駆動回路とを同一とすることができる。
(第2の実施形態)
以下、第2の実施形態について、先の第1の実施形態との相違点を中心に図面を参照しつつ説明する。
図6に、本実施形態にかかる電力変換回路の駆動装置の全体構成を示す。なお、図6において、先の図2に示した部材に対応する部材については、便宜上同一の符号を付している。
図示されるように、本実施形態では、高電位側信号線L1が、抵抗体72を介して電源40の正極端子に接続されており、電源40の負極端子は、グランドラインGLに接続されている。更に、低電位側信号線L2は、抵抗体74を介して電源40と接続されており、また、低電位側信号線L2のうちの抵抗体74との接続点とフォトカプラ42のエミッタとの間には、抵抗体70が接続されている。
図7に、本実施形態にかかる駆動回路30〜36のうち、特に、許可信号PSの受信手段を記載する。なお、図7において、先の図4に示した部材と対応する部材については、便宜上同一の符号を付している。
図示されるように、本実施形態においては、駆動回路30〜36に差動増幅回路60を備えることなく、ヒステリシスコンパレータ62の非反転入力端子に高電位側信号線L1を直接接続して且つ、その反転入力端子に低電位側信号線L2を直接接続している。この場合、フォトカプラ42のオン・オフに応じて、高電位側信号線L1及び低電位側信号線L2間の電位の大小関係が逆転することが望ましい。こうした設定をすべく、本実施形態では、上記抵抗体70、72,74を設けている。すなわち、抵抗体70,72、74によって、フォトカプラ42のオン状態時の低電位側信号線L2の電位を高電位側信号線L1の電位よりも高くなるように調節する。これは、抵抗体70,74の抵抗値R1、R3と電源40の電圧Vinと、フォトカプラ42のフォトトランジスタのオン状態時のコレクタエミッタ間電圧VCEとの間に、「VCE<R1・Vin/(R1+R3)」の関係が成立するようにすることで実現することができる。
図8に、本実施形態にかかる許可信号PSの受信態様を示す。詳しくは、図8(a)に、許可信号PSの推移を示し、図8(b)に、高電位側信号線L1の電位の推移を示し、図8(c)に、低電位側信号線L2の電位の推移を示し、図8(d)に、低電位側信号線L2の電位に対する高電位側信号線L1の電位の電位差を示す。
図示されるように、グランドラインGL内に電位差がないなら、高電位側信号線L1の電位は、許可信号PSが論理「L」である場合に「Vin」となり、許可信号PSが論理「H」となることで「VCE」となる。これに対し、低電位側信号線L2の電位は、グランドラインGL内に電位差がないなら、「R1・Vin/(R1+R3)」である。したがって、許可信号PSが論理「L」である場合には、低電位側信号線L2の電位よりも高電位側信号線L1の電位の方が高く、許可信号PSが論理「H」である場合には、高電位側信号線L1の電位よりも低電位側信号線L2の電位の方が高い。このため、ヒステリシスコンパレータ62を用いて、許可信号PSを検出することができる。しかも、グランドラインGL内に電位差が生じることで高電位側信号線L1及び低電位側信号線L2の電位が変動したとしても、これら一対の信号線間の相対的な電位差は不変である。したがって、グランドラインGLに電位差が生じるか否かにかかわらず、許可信号PSを高精度に検出することができる。
以上説明した本実施形態によれば、先の第1の実施形態の上記(1)〜(3)、及び(6)の効果に加えて、更に以下の効果が得られるようになる。
(7)駆動回路30〜36を、低電位側信号線L2及び高電位側信号線L1間の電位の高低を比較する構成とした。これにより、差動増幅回路60を備えることなく、許可信号PSを検出することができる。
(第3の実施形態)
以下、第3の実施形態について、先の第1の実施形態との相違点を中心に図面を参照しつつ説明する。
図9に、本実施形態にかかる電力変換回路の駆動装置の全体構成を示す。なお、図9において、先の図2に示した部材に対応する部材については、便宜上同一の符号を付している。
先の図4に示されるように、駆動回路30〜36は、いずれもグランドラインGLと接続されることでその接続点の電位を基準として動作するものである。これに対し、低電位側信号線L2の電位は、フォトカプラ42のフォトトランジスタのエミッタのグランドラインGLとの接続点の電位となるため、低電位側信号線L2の電位は、駆動回路30〜36にとっては負の電位となり得る。そしてこの場合、負の電位が駆動回路30〜36の電子部品(差動増幅回路60)に印加されることで、同電子部品の信頼性の低下を招くおそれがある。
そこで本実施形態では、図9に示されるように、低電位側信号線L2の電位を、フォトカプラ42のフォトトランジスタのエミッタ及びグランドラインGLの接続点の電位に対してオフセット電圧ΔVだけ上昇させるべく、オフセット電源80を備える。ここで、オフセット電圧ΔVは、グランドラインGLに想定される電位の変動量の最大値以上に設定されることが望ましい。より正確には、オフセット電圧ΔVは、フォトカプラ42及びグランドラインGLの接続点と、駆動回路30〜36のそれぞれ及びグランドラインGLの接続点との間に想定される電位の変動量の最大値以上とすることが望ましい。そしてこれにより、各駆動回路30〜36に取り込まれる低電位側信号線L2の電位が、該当する駆動回路30〜36及びグランドラインGLの接続箇所の電位を基準としてゼロ未満となることを回避する。
図10に、本実施形態にかかる許可信号PSの受信態様を示す。詳しくは、図10(a)に、許可信号PSの推移を示し、図10(b)に、高電位側信号線L1の電位の推移を示し、図10(c)に、低電位側信号線L2の電位の推移を示す。
図示されるように、本実施形態では、低電位側信号線L2の電位が予めオフセット電圧ΔVだけ持ち上げられているために、グランドラインGLの電位の変動にかかわらず、低電位側信号線L2の電位を各駆動回路30〜36がグランドラインGLに接続される箇所の電位以上とすることができる。更に、許可信号PSが論理「H」とされる際の高電位側信号線L1の電位についても、グランドラインGLの電位の変動にかかわらず、各駆動回路30〜36がグランドラインGLに接続される箇所の電位以上とすることができる。これにより、駆動回路30〜36の電子部品の信頼性の低下を回避することができる。
以上説明した本実施形態によれば、先の第1の実施形態の上記(1)〜(6)の効果に加えて、更に以下の効果が得られるようになる。
(8)低電位側信号線L2の電位をグランドラインGLの電位に対して所定のオフセット量(オフセット電圧ΔV)上昇させた。これにより、高電位側信号線L1及び低電位側信号線L2の電位をグランドラインの電位以上に保つことができ、ひいては駆動回路30〜36の信頼性を高く維持することができる。
(第4の実施形態)
以下、第4の実施形態について、先の第1の実施形態との相違点を中心に図面を参照しつつ説明する。
本実施形態では、インバータIV1、IV2、及びコンバータCVの高電位側スイッチング素子SWH及び低電位側スイッチング素子SWLの少なくとも1つにおいて過電流が流れる異常が生じる場合、インバータIV1、IV2、及びコンバータCVをCPU50の指令を待つことなく、強制的に停止させる。
図11に、本実施形態にかかる駆動回路30〜36のうちの特に上記許可信号PSの受信部分と、低電位側スイッチング素子SWLの過電流を検出して上記強制的な停止にかかる処理を行う部分とを示す。なお、図11において、先の図4に示した部材と対応する部材については、便宜上同一の符号を付している。
図示されるように、本実施形態では、低電位側スイッチング素子SWLは、そのコレクタ及びエミッタ間を流れる電流と相関を有する微少電流を出力するセンス端子STを備えている。そして、センス端子STは、抵抗体90を介して接地されている(低電位側スイッチング素子SWLのエミッタに接続されている)。抵抗体90におけるセンス端子STの出力電流による電圧降下による電圧は、コンパレータ92の非反転入力端子に印加される。一方、コンパレータ92の反転入力端子には、基準電源94の電圧が印加されている。ここで、基準電源94の電圧は、低電位側スイッチング素子SWLに過度の電流が流れる場合の抵抗体90の電圧降下量に基づき設定されている。このため、電圧降下量が基準電源94の電圧以上であるか否かに応じて、低電位側スイッチング素子SWLに過度の電流が流れたか否かを判断することができる。
コンパレータ92の出力端子には、例えばNチャネルMOSトランジスタ等からなるスイッチング素子96の導通制御端子が接続されている。そして、このスイッチング素子96の入出力端子の一方には、出力電圧を電源40と同一の電圧Vinとする電源98が接続されており、他方には、高電位側信号線L1が接続されている。これにより、低電位側スイッチング素子SWLに過度の電流が流れる場合には、コンパレータ92の出力が論理「H」となり、スイッチング素子96がオン状態となることで、高電位側信号線L1及び電源98が短絡される。このため、各駆動回路30〜36のヒステリシスコンパレータ62の出力が論理「H」となるために、許可信号PSが論理「L」であると認識され、高電位側スイッチング素子SWH及び低電位側スイッチング素子SWLがオフとされる。ちなみに、本実施形態では、フォトカプラ42の2次側トランジスタのコレクタは、抵抗体100を介して各駆動回路30〜36に接続されている。これは、駆動回路30〜36のうちの特定の回路のスイッチン素子96がオン状態とされる場合においてフォトカプラ42がオン状態とされたとしても、高電位側信号線L1の電位を低電位側信号線L2の電位に対して電圧Vin程度高い状態に保持するための設定である。
なお、図示しないが、高電位側スイッチング素子SWHについても、同様にセンス端子STを備えており、同様の回路にて、高電位側スイッチング素子SWHに過度の電流が流れる場合に、高電位側信号線L1の電位を引き上げる処理を行う。
以上説明した本実施形態によれば、先の第1の実施形態の上記(1)〜(6)の効果に加えて、更に以下の効果が得られるようになる。
(9)高電位側スイッチング素子SWHや低電位側スイッチング素子SWLに過度の電流が流れる異常に基づき、駆動回路30〜36の全てによる高電位側スイッチング素子SWH及び低電位側スイッチング素子SWLの駆動を停止させるべく、一対の信号線間の電圧を調節した。これにより、少なくとも1つにおいて異常が生じる場合に、駆動回路30〜36の全てによるスイッチング素子の駆動を迅速に停止させることができる。
(その他の実施形態)
なお、上記各実施形態は、以下のように変更して実施してもよい。
・上記第1の実施形態に対する第3の実施形態の変更点によって、第2の実施形態を変更してもよい。
・上記第1の実施形態に対する第4の実施形態の変更点によって、第2、第3の実施形態を変更してもよい。
・上記各実施形態では、高電位側信号線L1のうちの電源40にてプルアップする箇所や、低電位側信号線L2のうちのグランドラインGLに接続される箇所を、ともにフォトカプラ42の出力端子近傍に配置したがこれに限らない。例えば、上記各実施形態において、駆動回路36の近傍であってもよい。ただし、こうした場合において、高電位側信号線L1のうちの電源40にてプルアップする箇所と、低電位側信号線L2のうちのグランドラインGLに接続される箇所との双方を極力近接させることで、電源40及びグランドラインGLの接続箇所と、低電位側信号線L2及びグランドラインGLの接続箇所との距離を極力低減することが望ましい。この距離は、駆動回路30〜36のうちの隣接する2つのそれぞれとグランドラインGLとの接続箇所間の距離以下とすることが望ましく、更に、「0」とすることがより望ましい。
・駆動回路30〜36による高電位側スイッチング素子SWH及び低電位側スイッチング素子SWLの駆動停止を指示するフェール信号としては、高電位側スイッチング素子SWH及び低電位側スイッチング素子SWLの少なくとも一方において過度の電流が流れることに基づくものに限らない。例えば、駆動回路30〜36の高電位側スイッチング素子SWH及び低電位側スイッチング素子SWLの少なくとも一方の温度が過度に高くなることや、駆動回路30〜36自身の温度が過度に高くなることに基づくものであってもよい。
・上記各実施形態では、高電位側信号線L1及び低電位側信号線L2間の電圧を可変とするための許可信号PSを、低圧システム(CPU50側のシステム)からフォトカプラ42を介して送信したが、低圧システムと高圧システムとを絶縁する絶縁手段としては、フォトカプラ等の光絶縁素子に限らない。例えば、トランス等の磁気絶縁素子であってもよい。
・高電位側信号線L1及び低電位側信号線L2と駆動回路30〜36との接続態様は、上記各実施形態で例示したものに限らない。例えば、高電位側信号線L1及び低電位側信号線L2のそれぞれを、インバータIV1の駆動回路31,32,33に接続させる部分とインバータIV2の駆動回路34,35,36に接続させる部分とに分岐させてもよい。
・駆動回路としては、HVICを備えるものに限らない。この場合、高電位側スイッチング素子SWH及び低電位側スイッチング素子SWLのそれぞれを駆動する駆動回路を各別に備えることとなる。しかしこの場合であっても、低電位側スイッチング素子SWLを駆動する駆動回路同士は、グランドラインGLを共有するために、これらに共通の信号を出力したり、これらの1つから他へとフェール信号を出力したりする際には、本発明の適用が有効である。
・上記各実施形態では、駆動回路30〜36の全てについて、これらを高電位側信号線L1及び低電位側信号線L2に接続する際に、これらの接続箇所をグランドラインGLと絶縁したがこれに限らない。例えば、先の図2において、電源40及びグランドラインGLとの接続箇所に近い駆動回路30について、低電位側信号線L2をグランドラインGLと短絡させてもよい。この場合であっても、フォトカプラ42のフォトトランジスタのエミッタ及びグランドラインGLの接続点と、駆動回路30及びグランドラインGLの接続点との間の電位差が無視できるなら、上記第1の実施形態と同様の効果を奏することができる。同様に、駆動回路30及びグランドラインGLの接続箇所と駆動回路31及びグランドラインGLの接続箇所との電位差が無視できるなら、これら駆動回路30,31及び低電位側信号線L2の接続点をグランドラインGLと短絡させてもよい。ただし、この場合、電源40とグランドラインGLとの接続箇所を、上記駆動回路30及びグランドラインGLの接続箇所や駆動回路31及びグランドラインGLの接続箇所に近接させることが望ましい。
更に、例えば駆動回路31〜36については互いに近接して配置されるにもかかわらず、駆動回路30のみが離間して配置されている構成の場合には、電源40及びグランドラインGL間の接続箇所を駆動回路31〜36のそれぞれとグランドラインGLとの接続箇所のうちの中央部分として且つ、これら駆動回路31〜36のそれぞれと低電位側信号線L2との接続箇所については全てグランドラインGLと短絡させてもよい。この場合であっても、グランドラインGLとハイインピーダンス状態とする態様にて駆動回路30を低電位側信号線L2に接続することで、駆動回路30にも許可信号等を適切に伝達させることができる。
・上記第1,3,4の実施形態では、高電位側信号線L1及び低電位側信号線L2間が短絡される際に電源40の正極端子及びグランドラインGL間が低インピーダンスで短絡されることを回避するための手段として、電源40及び高電位側信号線L1間に抵抗体41を設けたがこれに限らない。例えば、低電位側信号線L2及びグランドラインGL間に抵抗体を設けてもよい。
・高電位側信号線L1及び低電位側信号線L2がショートされている場合に、駆動回路30〜36による高電位側スイッチング素子SWH及び低電位側スイッチング素子SWLの駆動を停止する旨設定してもよい。
・グランドラインGLとしては、バスバーにて構成されるものに限らない。ここで、プリント配線等を用いる場合には、バスバーを用いた場合よりも抵抗値が大きくなることから、グランドラインGLの任意の2箇所間の電位差がより大きくなる。このため、本発明の適用がより有効となる。
・電力変換回路としては、昇降圧チョッパ回路を備えるものに限らない。また、これに代えて、米国特許第7130205号明細書に記載されているようにインピーダンスネットワークを備えるものであってもよい。この場合、駆動回路30を割愛しつつも、高圧バッテリ20よりも高い電圧をインバータIV1、IV2に供給することができる。
・ハイブリッド車としては、パラレル・シリーズハイブリッド車に限らず、例えば、パラレルハイブリッド車や、シリーズハイブリッド車等であってもよい。また、電力変換装置としては、ハイブリッド車に搭載されるものにも限らない。例えば、電気自動車に搭載されるものであってもよい。
10…第1モータジェネレータ、12…第2モータジェネレータ、30〜36…駆動回路、40…電源(電圧発生手段の一実施形態)、42…フォトカプラ、60…差動増幅回路、62…ヒステリシスコンパレータ、80…オフセット電源、GL…グランドライン、L1…低電位側信号線、L2…高電位側信号線、SWH…高電位側スイッチング素子、SWL…低電位側スイッチング素子。