JP2006074372A - デジタル信号伝送装置 - Google Patents
デジタル信号伝送装置 Download PDFInfo
- Publication number
- JP2006074372A JP2006074372A JP2004254453A JP2004254453A JP2006074372A JP 2006074372 A JP2006074372 A JP 2006074372A JP 2004254453 A JP2004254453 A JP 2004254453A JP 2004254453 A JP2004254453 A JP 2004254453A JP 2006074372 A JP2006074372 A JP 2006074372A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- input
- digital
- pulse transformer
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 claims abstract description 25
- 230000008054 signal transmission Effects 0.000 claims description 70
- 238000004804 winding Methods 0.000 claims description 54
- 239000003990 capacitor Substances 0.000 claims description 35
- 238000007599 discharging Methods 0.000 claims description 3
- 238000009413 insulation Methods 0.000 abstract description 4
- 230000000694 effects Effects 0.000 description 17
- 238000010586 diagram Methods 0.000 description 9
- 230000007257 malfunction Effects 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 239000000470 constituent Substances 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 2
- 230000005284 excitation Effects 0.000 description 2
- 230000004907 flux Effects 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 229920006395 saturated elastomer Polymers 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K7/00—Modulating pulses with a continuously-variable modulating signal
- H03K7/08—Duration or width modulation ; Duty cycle modulation
Abstract
【課題】絶縁伝送手段としてのフォトカプラの問題点を解消できるようにして、優れた特性を備えた絶縁伝送方式のデジタル信号伝送装置を提供することにある。
【解決手段】デジタル信号伝送装置は、デジタル入力信号に応じた変調信号を変調部100から生成し、パルストランス6を介して復調部200に伝送する。復調部200は、変調信号からデジタル入力信号の波形を復元した出力信号を生成する。
【選択図】 図1
【解決手段】デジタル信号伝送装置は、デジタル入力信号に応じた変調信号を変調部100から生成し、パルストランス6を介して復調部200に伝送する。復調部200は、変調信号からデジタル入力信号の波形を復元した出力信号を生成する。
【選択図】 図1
Description
本発明は、絶縁伝送方式によりデジタル入力信号を伝送するデジタル信号伝送装置に関する。
従来、入力側と出力側とを電気的に絶縁した状態で、デジタル入力信号を入力側から出力側に伝送するデジタル信号伝送回路が、例えばインバータのゲート制御回路などの各種の回路に使用されている。
このようなデジタル信号伝送回路では、入力側と出力側とを電気的に絶縁して信号を伝送する絶縁伝送を実現する手段として、フォトカプラが利用されている(例えば、非特許文献1,2を参照)。
(株)東芝のCompact IPM アプリケーションノート、インターネット検索<URL:http://www.semicon.Toshiba.co.jp/prd/tr/doc/db_bdjoo37a.html>、2003年3月検索。 (株)東芝のフォトカプラ・フォトリレープロダクトガイド、インターネット検索<URL:http://www.semicon.Toshiba.co.jp/prd/opto/doc/catalog_14362clap.html>、2002年12月検索。
(株)東芝のCompact IPM アプリケーションノート、インターネット検索<URL:http://www.semicon.Toshiba.co.jp/prd/tr/doc/db_bdjoo37a.html>、2003年3月検索。 (株)東芝のフォトカプラ・フォトリレープロダクトガイド、インターネット検索<URL:http://www.semicon.Toshiba.co.jp/prd/opto/doc/catalog_14362clap.html>、2002年12月検索。
絶縁伝送手段としてフォトカプラが利用されているデジタル信号伝送回路では、長時間使用がなされた場合に、当該フォトカプラの劣化により、デジタル信号の伝送ができなくなることが多い。また、回路の使用環境において、100℃以上の高温環境下では、フォトカプラの特性上の理由により使用できない。さらに、フォトカプラは入出力間の信号の遅延が数百nsec〜数μsec程度あるため、特に高速の信号伝送を行なうデジタル信号伝送回路には不向きである。
そこで、本発明の目的は、絶縁伝送手段としてのフォトカプラの問題点を解消できるようにして、優れた特性を備えた絶縁伝送方式のデジタル信号伝送装置を提供することにある。
本発明の観点は、デジタル入力信号に応じた変調信号を、例えばパルストランスからなる絶縁伝送手段を介して伝送し、当該変調信号を出力側で復調する構成のデジタル信号伝送装置である。
本発明の観点に従ったデジタル信号伝送装置は、方形波状の搬送波信号を生成する手段と、デジタル入力信号により前記搬送波信号を変化させた変調信号を生成する変調手段と、前記変調信号から前記デジタル入力信号の波形を復元した出力信号を生成する復調手段と、前記変調手段と前記復調手段とを電気的絶縁状態で接続し、前記変調信号を前記変調手段から前記復調手段に伝送する絶縁伝送手段とを備えたものである。
本発明によれば、絶縁伝送手段としてのフォトカプラの問題点を解消できるようにして、高信頼性、高耐久性、高速性等の優れた特性を備えた絶縁伝送方式のデジタル信号伝送装置を提供することができる。
以下図面を参照して、本発明の実施形態を説明する。
(第1の実施形態)
図1は、第1の実施形態に関するデジタル信号伝送回路を使用した例えばインバータのゲートドライブ回路の要部を示す図である。図2は、本実施形態の動作を説明するためのタイミングチャートである。
図1は、第1の実施形態に関するデジタル信号伝送回路を使用した例えばインバータのゲートドライブ回路の要部を示す図である。図2は、本実施形態の動作を説明するためのタイミングチャートである。
本回路は大別して、デジタル信号(入力信号波)Vsを出力する信号源1と、搬送波信号Vcを生成する搬送波信号源2と、変調部(入力ゲート回路)100と、絶縁伝送部を構成するパルストランス6と、復調部200とを有する。
信号源1は、ゲートドライブ回路のドライバを構成する絶縁ゲート・トランジスタ(以下、IGBT:Insulated Gate Bipolar Transistorと表記する)12を駆動制御するためのデジタル信号(以下オンオフ信号と表記する)Vsを出力する(図2(a)を参照)。
一方、搬送波信号源2は、オンオフ信号Vsより十分高い周波数の搬送波信号Vcを出力する(図2(b)を参照)。ここで、「十分高い周波数」とは、後述する反転ドライバ11が搬送波信号Vcに応じて誤動作しない程度の高い周波数を意味し、例えば数百kHzから数MHz程度が好適である。但し、高速な反転ドライバ11を使用する場合においては、さらに高い周波数を使用できる。また、搬送波信号Vcのデューティ(Duty)比は、パルストランス6を飽和させないために、50%程度が望ましい。
変調部100は、インバータ3、第1のアンドゲート回路(以下、第1のANDゲート)4、及び第2のアンドゲート回路(以下、第2のANDゲート)5を有する。インバータ3は、搬送波信号源2の出力端に接続し、搬送波信号源2から出力される搬送波信号Vcの反転信号を出力する。
第1のANDゲート4は、第1の入力端が信号源1の出力端に接続し、第2の入力端が搬送波信号源2の出力端に接続し、オンオフ信号Vsにより搬送波信号Vcを変調(ゲート制御)した出力信号Vp1を出力する(図2(c)を参照)。
一方、第2のANDゲート5は、第1の入力端が信号源1の出力端に接続し、第2の入力端がインバータ3の出力端に接続し、オンオフ信号Vsにより搬送波信号Vcの反転信号を変調(ゲート制御)した出力信号Vp2を出力する(図2(d)を参照)。
即ち、本実施形態では、変調とは、第1及び第2のANDゲート4,5によるAND論理演算(ANDゲート制御)動作を意味している。
パルストランス6は、1次側の変調部100と2次側の復調部200とを絶縁結合し、変調部100からの変調信号(Vp1,Vp2)を復調部200に絶縁伝送する絶縁伝送部を構成している。
パルストランス6は、1次巻線が第1及び第2のANDゲート4,5の各出力端に接続されており、2次巻線が復調部200に含まれる電界効果トランジスタ(以下、FET)7のゲート端子とソース端子に接続されている。
復調部200は、変調部100から伝送された変調信号からオンオフ信号Vsに対応するIGBT12のゲート信号Vgiを復調する(図2(g)を参照)。復調部200は、FET7と、電源8と、抵抗9と、コンデンサ10と、反転ドライバ11とを有する。
FET7は、パルストランス6の2次巻線に誘起された電圧によりオンオフするスイッチング素子として動作する。FET7は、ドレイン端子とソース端子間に接続されたコンデンサ10の充放電を制御する。即ち、FET7がオンすることにより、コンデンサ10にチャージされた電荷が放電される。また、FET7のオフ時に、コンデンサ7は、抵抗9を介して接続された電源8から充電される。
反転ドライバ11は、入力端がコンデンサ10に接続されて、出力端がIGBT12のゲート端子に接続されている。反転ドライバ11は、コンデンサ10の電圧がロウ(Low)レベルの時に、IGBT12のゲート端子にハイ(High)レベルのゲート信号Vgiを印加する。
(第1の実施形態の動作)
以上のような構成において、図1と共に図2のタイミングチャートも参照して、本実施形態の動作について説明する。
以上のような構成において、図1と共に図2のタイミングチャートも参照して、本実施形態の動作について説明する。
図2(a),(b),(c)に示すように、搬送波信号源2から高周波の搬送波信号Vcが出力されて、さらに信号源1から論理レベルのHighレベルのオンオフ信号Vsが出力されると、第1のANDゲート4から当該各信号Vs,VcのAND演算結果である信号Vp1が出力される。一方、第2のANDゲート5からは、図2(d)に示すように、第1のANDゲート4の出力信号Vp1の反転信号Vp2が出力される。
このような変調部100からの出力信号がパルストランス6の1次巻き線に印加されると、パルストランス6の2次巻線には、図2(e)に示すように、搬送波信号Vcと相似波形の電圧Vgfが誘起される。この電圧Vgfにより、復調部200に含まれるFET7は、正の電圧と負の電圧とが交互にゲート信号として印加されてオン又はオフする。
電圧Vgfが正の時には、FET7はオンするため、コンデンサ10にチャージされた電荷が放電される。電圧Vgfが負の時には、FET7がオフするため、コンデンサ10は抵抗9を介して電源8からの電荷により充電される。
ここで、コンデンサ10の放電の速度は、コンデンサ10の容量とFET7の導通抵抗によって決まる。また、コンデンサ10の充電の速度は、コンデンサ10と抵抗9の時定数によって決まる。通常では、抵抗9の抵抗値は、FET7の導通抵抗よりも大きく設定される。
また、FET7のオフが続くと、コンデンサ10の電圧Vdが上昇していくが、搬送波信号Vcの周期でFET7がオンとなる電圧Vgfが印加されるたびに、コンデンサ10の電荷は放電される。従って、反転ドライバ11の入力信号Vdは、Highレベルにならない(図2(f)を参照)。換言すれば、搬送波信号Vcの周期で、FET7がオンオフしないように,コンデンサ10と抵抗9の時定数は十分に長く設定する必要がある。
しかし、当該時定数をあまり長くしすぎると,オンオフ信号Vsに対するIGBT12のゲート信号Vgiの遅れが大きくなるために、この遅れがIGBT12の動作に悪影響を与えない程度に時定数または搬送波信号Vcの周期を設定する必要がある。
コンデンサ10の電荷が放電されて、反転ドライバ11の入力信号VdがLowレベルになると、反転ドライバ11はIGBT12のゲート電圧Vgiを電源8の電圧レベル近傍まで上昇させて、IGBT12をオンさせる(図2(g)を参照)。
信号源1から論理レベルのLowレベルのオンオフ信号Vsが出力されると、第1及び第2のANDゲート4,5の出力信号Vp1,Vp2は共に零レベルである。従って、FET7のゲート電圧Vgfも零レベルとなり、FET7はオフとなる。ここで、FET7のオフが続くと、コンデンサ10の電圧が上昇していき、反転ドライバ11の入力レベルの閾値を超えると、反転ドライバ11からIGBT12をオフするためのゲート電圧Vgiが出力される。
以上のようにして、復調部200に含まれる反転ドライバ11は、入力デジタル信号(オンオフ信号)Vsの波形を復元させたゲート電圧Vgiを出力する。従って、IGBT12は、結果として入力デジタル信号Vsに応じた駆動制御がなされることになる。
本実施形態によれば、フォトカプラを使用せずに、パルストランス6からなる絶縁伝送部を使用して、デジタル信号伝送回路であるIGBT12のゲート信号伝送回路を実現できる。パルストランス6は、フォトカプラと比較して高温環境下での動作特性が優れているため、信頼性の高いデジタル信号伝送回路を実現できる。
また、搬送波信号源2の出力周波数を高くすることで、パルストランス6の磁束を低減化できるため、パルストランス6を小型化できると共に、オンオフ信号Vsの伝送速度を高めることができる。従って、高速伝送の可能なデジタル信号伝送回路を実現できる。
さらに、第1及び第2のANDゲート4,5の各出力端に、電圧または電流を増幅するためのバッファ回路を接続しても、本実施形態の作用効果は同様である。
さらにまた、高耐圧の絶縁膜をシリコン基板上に形成して、パルストランス6の1次巻線と2次巻線間を絶縁し、パルストランス6の巻線および1次側の回路2〜5および2次側の回路7,9,10,11の一部または全部をシリコン基板上に形成すれば、本実施形態に関するデジタル信号伝送回路をワンチップのICとして集積回路化が可能である。これにより、小型で安価なデジタル信号伝送回路を実現することができる。
(第2の実施形態)
図3及び図4は、第2の実施形態に関するデジタル信号伝送回路を説明するための図である。以下、図3及び図4を参照して、第2の実施形態に関するデジタル信号伝送回路の構成及び作用効果を説明する。
図3及び図4は、第2の実施形態に関するデジタル信号伝送回路を説明するための図である。以下、図3及び図4を参照して、第2の実施形態に関するデジタル信号伝送回路の構成及び作用効果を説明する。
なお、図3に示す本実施形態において、図1に示す第1の実施形態と同様の構成及び動作については、同一符号を付して詳細な説明を省略する。
本実施形態の変調部100は、第1のナンドゲート回路(以下、第1のNANDゲート)13及び第2のナンドゲート回路(以下、第2のNANDゲート)14を有する。
第1のNANDゲート13は、第1の入力端が信号源1の出力端に接続し、第2の入力端が搬送波信号源2の出力端に接続し、オンオフ信号Vsにより搬送波信号Vcを変調(ゲート制御)した出力信号Vp3を出力する(図4(c)を参照)。
一方、第2のNANDゲート14は、第1の入力端が信号源1の出力端に接続し、第2の入力端がインバータ3の出力端に接続し、オンオフ信号Vsにより搬送波信号Vcの反転信号を変調(ゲート制御)した出力信号Vp4を出力する(図4(d)を参照)。
即ち、本実施形態では、変調とは、第1及び第2のNANDゲート13,14によるNAND論理演算(NANDゲート制御)動作を意味している。
パルストランス6は、1次巻線が第1及び第2のNANDゲート13,14の各出力端に接続されている。
(第2の実施形態の動作)
図4(a),(b),(c)に示すように、搬送波信号源2から高周波の搬送波信号Vcが出力されて、さらに信号源1からHighレベルのオンオフ信号Vsが出力されると、第1のNANDゲート13から当該各信号Vs,VcのNAND演算結果である信号Vp3が出力される。一方、第2のNANDゲート14からは、図4(d)に示すように、第1のNANDゲート13の出力信号Vp3の反転信号Vp4が出力される。
図4(a),(b),(c)に示すように、搬送波信号源2から高周波の搬送波信号Vcが出力されて、さらに信号源1からHighレベルのオンオフ信号Vsが出力されると、第1のNANDゲート13から当該各信号Vs,VcのNAND演算結果である信号Vp3が出力される。一方、第2のNANDゲート14からは、図4(d)に示すように、第1のNANDゲート13の出力信号Vp3の反転信号Vp4が出力される。
このような変調部100からの出力信号がパルストランス6の1次巻き線に印加されると、パルストランス6の2次巻線には、図4(e)に示すように、搬送波信号Vcと相似波形の電圧Vgfが誘起される。この電圧Vgfにより、復調部200に含まれるFET7には、正の電圧と負の電圧とが交互にゲート信号として印加されてオン又はオフする。
信号源1からLowレベルのオンオフ信号Vsが出力されると、第1及び第2のNANDゲート13,14の出力信号Vp3,Vp4は共に同一電圧レベルとなる。このとき、FET7のゲート電圧Vgfは零レベルとなり、FET7はオフとなる(図4(e)を参照)。
即ち、本実施形態のFET7のゲート電圧Vgfは、前述の第1の実施形態のゲート電圧Vgfを反転した波形となる。このため、反転ドライバ11のゲート信号Vdは、前述の第1の実施形態の場合と比較して、搬送波信号Vcに対して最大半周期ずれた波形となる。しかし、オンオフ信号Vsの周波数に対して、搬送波信号Vcの周波数が十分に高い場合には,このずれは問題とならない。従って、本実施形態の復調部200は、オンオフ信号(デジタル信号)Vsに応じて、IGBT12をオンオフ制御するためのゲート電圧Vgiを出力する(図4(g)を参照)。
以上のように本実施形態は、変調部100から出力される信号Vp3,Vp4、及び誘起電圧Vgfは、第1の実施形態の場合に対して反転した波形となるが、結果として当該第1の実施形態と同様の作用効果を得ることができる。
また、第1及び第2のNANDゲート13,14の各出力端に、電圧または電流を増幅するためのバッファ回路を接続しても、本実施形態の作用効果は同様である。
(第3の実施形態)
図5及び図6は、第3の実施形態に関するデジタル信号伝送回路を説明するための図である。以下、図5及び図6を参照して、第3の実施形態に関するデジタル信号伝送回路の構成及び作用効果を説明する。
図5及び図6は、第3の実施形態に関するデジタル信号伝送回路を説明するための図である。以下、図5及び図6を参照して、第3の実施形態に関するデジタル信号伝送回路の構成及び作用効果を説明する。
なお、図5に示す本実施形態において、図1に示す第1の実施形態と同様の構成及び動作については、同一符号を付して詳細な説明を省略する。
本実施形態の変調部100は、第1のオアゲート回路(以下、第1のORゲート)15及び第2のオアゲート回路(以下、第2のORゲート)16を有する。また、本実施形態の復調部200は、IGBT12のゲート信号Vgiを出力する非反転ドライバ17を有する。
第1のORゲート15は、第1の入力端が信号源1の出力端に接続し、第2の入力端が搬送波信号源2の出力端に接続し、オンオフ信号Vsにより搬送波信号Vcを変調(ゲート制御)した出力信号Vp5を出力する(図6(c)を参照)。
一方、第2のORゲート16は、第1の入力端が信号源1の出力端に接続し、第2の入力端がインバータ3の出力端に接続し、オンオフ信号Vsにより搬送波信号Vcの反転信号を変調(ゲート制御)した出力信号Vp6を出力する(図6(d)を参照)。
即ち、本実施形態では、変調とは、第1及び第2のORゲート15,16によるOR論理演算(ORゲート制御)動作を意味している。
パルストランス6は、1次巻線が第1及び第2のORゲート15,16の各出力端に接続されている。
復調部200では、非反転ドライバ17は、入力端がコンデンサ10に接続されて、出力端がIGBT12のゲート端子に接続されている。非反転ドライバ17は、コンデンサ10の電圧に応じた入力電圧VdがLowレベルのときに、IGBT12のゲート端子にLowレベルのゲート信号Vgiを印加する。また、非反転ドライバ17は、入力電圧VdがHighレベルになると、IGBT12のゲート電圧Vgiを電源8の電圧レベル近傍まで上昇させて、IGBT12をオンさせる(図6(f),(g)を参照)。
(第3の実施形態の動作)
図6(c),(d),(e)に示すように、信号源1からのオンオフ信号Vs及び搬送波信号源2からの搬送波信号Vcに従って、変調部100からの出力信号Vp5,Vp6がパルストランス6の1次巻き線に印加されると、パルストランス6の2次巻線には、搬送波信号Vcと相似波形の電圧Vgfが誘起される。
図6(c),(d),(e)に示すように、信号源1からのオンオフ信号Vs及び搬送波信号源2からの搬送波信号Vcに従って、変調部100からの出力信号Vp5,Vp6がパルストランス6の1次巻き線に印加されると、パルストランス6の2次巻線には、搬送波信号Vcと相似波形の電圧Vgfが誘起される。
この電圧Vgfにより、復調部200に含まれるFET7には、正の電圧と負の電圧とが交互にゲート信号として印加されてオン又はオフする。変調部100からの出力信号Vp5,Vp6は共に同一電圧レベルであるとき、FET7のゲート電圧Vgfは零レベルとなり、FET7はオフとなる(図6(e)を参照)。
オンオフ信号VsがHighレベルのときに、非反転ドライバ17の入力電圧VdはHighレベルとなり、VsとVdは同相となる。このため、非反転ドライバ17は、オンオフ信号Vsに対して微小な遅れが発生するが、当該信号Vsと相似な波形となるゲート電圧Vgiを出力する(図6(g)を参照)。これにより、IGBT12は、オンオフ信号(デジタル信号)Vsに応じてオンオフ制御されることになる。
以上のように本実施形態の場合も、第1の実施形態と同様の作用効果を得ることができる。また、第1及び第2のORゲート15,16の各出力端に、電圧または電流を増幅するためのバッファ回路を接続しても、本実施形態の作用効果は同様である。
(第4の実施形態)
図7及び図8は、第4の実施形態に関するデジタル信号伝送回路を説明するための図である。以下、図7及び図8を参照して、第4の実施形態に関するデジタル信号伝送回路の構成及び作用効果を説明する。
図7及び図8は、第4の実施形態に関するデジタル信号伝送回路を説明するための図である。以下、図7及び図8を参照して、第4の実施形態に関するデジタル信号伝送回路の構成及び作用効果を説明する。
なお、図7に示す本実施形態において、図1に示す第1の実施形態及び図5に示す第3の実施形態と同様の構成及び動作については、同一符号を付して詳細な説明を省略する。
本実施形態の変調部100は、第1のノアゲート回路(以下、第1のNORゲート)18及び第2のノアゲート回路(以下、第2のNORゲート)19を有する。第1のNORゲート18は、第1の入力端が信号源1の出力端に接続し、第2の入力端が搬送波信号源2の出力端に接続し、オンオフ信号Vsにより搬送波信号Vcを変調(ゲート制御)した出力信号Vp7を出力する(図8(c)を参照)。
一方、第2のNORゲート19は、第1の入力端が信号源1の出力端に接続し、第2の入力端がインバータ3の出力端に接続し、オンオフ信号Vsにより搬送波信号Vcの反転信号を変調(ゲート制御)した出力信号Vp8を出力する(図8(d)を参照)。
即ち、本実施形態では、変調とは、第1及び第2のNORゲート18,19によるNOR論理演算(NORゲート制御)動作を意味している。
パルストランス6は、1次巻線が第1及び第2のNORゲート18,19の各出力端に接続されている。
本実施形態では、図8に示すように、変調部100から出力される信号Vp7,Vp8、及び誘起電圧Vgfは、前述の第3の実施形態の場合に対して反転した波形となるが、結果として当該第3の実施形態と同様の作用効果を得ることができる。
また、第1及び第2のNORゲート18,19の各出力端に、電圧または電流を増幅するためのバッファ回路を接続しても、本実施形態の作用効果は同様である。
(第5の実施形態)
図9及び図10は、第5の実施形態に関するデジタル信号伝送回路を説明するための図である。以下、図9及び図10を参照して、第5の実施形態に関するデジタル信号伝送回路の構成及び作用効果を説明する。
図9及び図10は、第5の実施形態に関するデジタル信号伝送回路を説明するための図である。以下、図9及び図10を参照して、第5の実施形態に関するデジタル信号伝送回路の構成及び作用効果を説明する。
なお、図9に示す本実施形態において、図1に示す第1の実施形態と同様の構成及び動作については、同一符号を付して詳細な説明を省略する。
本実施形態の変調部100は、排他的オアゲート回路(以下、EXORゲート)20及びバッファ回路21を有する。
EXORゲート20は、第1の入力端が信号源1の出力端に接続し、第2の入力端が搬送波信号源2の出力端に接続し、オンオフ信号Vsにより搬送波信号Vcを変調(ゲート制御)した出力信号Vp9を出力する(図10(c)を参照)。
即ち、本実施形態では、変調とは、EXORゲート20によるEXOR論理演算(EXORゲート制御)動作を意味している。
一方、バッファ回路21は、第1の入力端が搬送波信号源2の出力端に接続し、第2の入力端が接地されており、インバータ3の出力端に接続されている。バッファ回路21は、搬送波信号Vcと相似な波形で、EXORゲート20の出力と同一振幅の電圧を出力する。
ここで、EXORゲート20は、演算時間を要するために、入力信号に対して出力信号の応答反応は数nsec程度は遅れる。バッファ回路21は、これと同等の遅れを確保することを目的としたものであり、搬送波信号Vcと相似な(時比率が等しい)波形をパルストランス6に印加するために有効である。但し、搬送波信号Vcの周波数に対してEXORゲート20の演算時間が十分に短時間であるか、あるいは搬送波信号Vcの時比率とパルストランス6に印加される電圧の時比率が変わったことによりパルストランス6が飽和しなければ、バッファ回路21は必ずしも必要ではない。
以上のように本実施形態の場合も、第1の実施形態と同様の作用効果を得ることができる。また、第1から第4の実施形態と比較して、インバータ3を不要とすることができるため、回路構成の簡素化を図ることができる。さらに、前述のような理由で、バッファ回路21も省略できれば、更なる簡素化が可能となる。
(第6の実施形態)
図11及び図12は、第6の実施形態に関するデジタル信号伝送回路を説明するための図である。以下、図11及び図12を参照して、第6の実施形態に関するデジタル信号伝送回路の構成及び作用効果を説明する。
図11及び図12は、第6の実施形態に関するデジタル信号伝送回路を説明するための図である。以下、図11及び図12を参照して、第6の実施形態に関するデジタル信号伝送回路の構成及び作用効果を説明する。
本実施形態に関するデジタル信号伝送回路は、高周波信号源22と、バッファ回路23と、インバータ24と、パルストランス26と、入力用スイッチ回路27と、ディレイ回路28と、ラッチ回路29とを有する。
高周波信号源22は、パルストランス26が飽和しない程度に高い周波数の矩形波信号を出力する。バッファ回路23は、高周波信号源22の出力端に接続されて、当該高周波信号源22から出力される矩形波信号と相似な波形の信号Vp10を出力する(図12(b)を参照)。
一方、インバータ24は、高周波信号源22の出力端に接続されて、当該高周波信号源22から出力される矩形波信号を反転した信号(位相が180度異なる)信号Vp11を出力する(図12(c)を参照)。従って、バッファ回路23の出力信号Vp10とインバータ24の出力信号Vp11は、相互に反転した信号になっている。ここで、バッファ回路23及びインバータ24は、パルストランス26を駆動するために必要な電圧及び電流を供給する構成要素である。
パルストランス26は、一次巻線の一端にはインバータ24の出力端が抵抗25を介して接続されて、他端にはバッファ回路23の出力端が接続される。パルストランス26の2次巻線には、スイッチ回路27が接続されている。スイッチ回路27は、オン及びオフ動作(論理レベルのHighレベル及びLowレベルに相当)により、パルストランス26の2次巻線を短絡及び開放を制御する。
ディレイ回路28は、高周波信号源22の出力端に接続されて、高周波信号源22から出力される矩形波信号よりも遅れ時間Tdだけ遅れたラッチ信号VIを出力する(図12(f)を参照)。
ラッチ回路29は、抵抗25に接続されて、ディレイ回路28から出力されるラッチ信号VIの立上がりタイミングで、抵抗25の一端に発生する電圧信号Vsensをラッチした信号Voutを出力する(図12(g)を参照)。換言すれば、ラッチ回路29は、スイッチ回路27のオンオフ動作に応じたデジタル入力を復元する復調回路に相当する。
(第6の実施形態の動作)
次に、本実施形態の動作について説明する。
次に、本実施形態の動作について説明する。
スイッチ回路27は、図12(a)に示すように、前述のオンオフ信号Vsに相当し、Highレベルが閉状態を意味し、Lowレベルが開状態を意味する。即ち、スイッチ回路27が閉状態にあると、パルストランス26の2次巻線は短絡される。これにより、パルストランス26の1次巻線間の電圧は、抵抗25の抵抗値を当該パルストランス26の巻線インピーダンスよりも十分に大きくすることで零レベルと見なすことができる。
従って、ラッチ回路29の入力信号Vsensは、バッファ回路23の出力信号(電圧)Vp10と等しくなる(図12(e)を参照)。ラッチ回路29は、遅れ時間Tdのあるラッチ信号VIの立ち上がりタイミングで、入力信号Vsensをラッチし、出力電圧Voutを出力する(図12(g)を参照)。
ここで、出力電圧Voutは、遅れ時間Tdにより異なるが、当該遅れ時間Tdが高周波信号源22の出力する矩形波信号の半周期よりも短い場合には、Highレベルとなる。また、当該遅れ時間Tdが半周期よりも長く、1周期よりも短い場合には、出力電圧VoutはLowレベルとなる。本実施形態では、当該遅れ時間Tdが高周波信号源22の出力する矩形波信号の半周期よりも短く設定されており、図12(a),(g)に示すように、スイッチ回路27が閉状態の場合には、ラッチ回路29の出力信号Voutは、Highレベルとなる。
スイッチ回路27が開状態になった場合には、パルストランス26の2次巻線は開放される。このときに抵抗25に流れる電流Irは、抵抗25とパルストランス26の励磁インピーダンスに、「Vp10−Vp11」の矩形波状の電圧が印加されて流れる鋸状の波形となる(図12(d)を参照)。
この電流Irが流れることによる抵抗R25の電圧降下分に、インバータ24の出力電圧Vp11を加えた電圧が、ラッチ回路29の入力電圧Vsensとなる。この入力電圧Vsensは、Vp10がHighレベルの時よりもLowレベルの時のほうが高くなり、スイッチ回路27が閉状態と逆転する。このため、図12(a),(g)に示すように、スイッチ回路27が開状態の場合には、ラッチ回路29の出力信号Voutは、Lowレベルとなる。
ここで、スイッチ回路27が開状態の場合には、図12(e)に示すように、ラッチ回路29の入力信号Vsensは鋭敏な形状をしている。この場合、パルストランス26の励磁インピーダンスを大きくしていくと、インバータ24の出力信号Vp11の波形に近づいていく。即ち、スイッチ回路27が閉状態と開状態では、ラッチ回路29の入力信号Vsensは電圧波形が反転した波形となる。
以上要するに本実施形態によれば、パルストランス26を使用して、スイッチ回路27とは絶縁した状態で、スイッチ回路27の開閉状態を電圧信号として取得するいわばスイッチ開閉監視回路を構成できる。換言すれば、フォトカプラと比較して高温環境下での動作特性が優れているパルストランス26を使用して、スイッチ回路27の開閉に応じたデジタル信号を伝送する信頼性の高いデジタル信号伝送回路を実現できる。
特に、本実施形態の構成であれば、スイッチ回路27側には電源を必要とせずに、スイッチ回路27以外の回路をパルストランス26の1次側に集約できるため、回路全体の簡素化を図ることができる。
また、高周波信号源22の出力周波数を高くすることで、パルストランス26の磁束を低減できるために、パルストランス26を小型化できると共に、スイッチ回路27の開閉状態の伝送速度を高めることができる。
(第7の実施形態)
図13は、第7の実施形態に関するデジタル信号伝送回路を説明するための図である。以下、図13を参照して、第7の実施形態に関するデジタル信号伝送回路の構成及び作用効果を説明する。
図13は、第7の実施形態に関するデジタル信号伝送回路を説明するための図である。以下、図13を参照して、第7の実施形態に関するデジタル信号伝送回路の構成及び作用効果を説明する。
なお、図13に示す本実施形態において、図11に示す第6の実施形態と同様の構成及び動作については、同一符号を付して詳細な説明を省略する。
本実施形態では、図13に示すように、パルストランス26の2次巻線は、整流器30の交流端子に接続されている。整流器30は、直流端子がFET31のドレイン端子とソース端子に接続されている。
入力信号源32は、HighレベルとLowレベルの2値のデジタル信号を発生する。FET31は、入力信号源32の出力端にゲート端子が接続されて、入力信号源32から発生するデジタル信号に応じてオンまたはオフする。
次に、本実施形態の動作を説明する。
入力信号源32から出力されるデジタル信号がHighレベルになると、FET31はオン状態になる。これに応じて、パルストランス26の2次巻線は、整流器30を介して短絡の状態になる。従って、前述の第6の実施形態で説明したように、パルストランス26の2次巻線が短絡されると、ラッチ回路29の出力信号VoutはHighレベルとなる(図12(a)の閉状態と、同図(g)を参照)。
また、入力信号源32から出力されるデジタル信号がLowレベルになると、FET31はオフ状態になる。これに応じて、パルストランス26の2次巻線は開放の状態となる。従って、ラッチ回路29の出力信号Voutは、Lowレベルとなる(図12(a)の開状態と、同図(g)を参照)。
以上要するに本実施形態によれば、入力信号源32から出力されるデジタル信号の論理レベルに応じて、ラッチ回路29の出力信号Voutが変化することで、結果としてデジタル信号を絶縁伝送できる。
ここで、FET31のオン時に整流器30で発生する電圧降下が、FET31のオフ時にパルストランス26の2次巻線に誘起される電圧の振幅と比較して無視できない大きさである場合が想定される。この場合には、ラッチ回路29の入力電圧Vsensに生じるFET31のオン時とオフ時との差が小さくなり、ノイズなどによる誤動作の可能性が高まる。
しかしながら、FET31のオン時に整流器30で発生する電圧降下が、FET31のオフ時にパルストランス26の2次巻線に誘起される電圧の振幅と比較して十分小さくなるように、バッファ回路23及びインバータ24の出力電圧仕様を高く設定したり、パルストランス26の2次巻線の巻数比を高く設定するなどにより、前記のような誤動作の発生を未然に防止することが可能である。
以上のように本実施形態によれば、前述の第6の実施形態と同様に、フォトカプラと比較して高温環境下での動作特性が優れているパルストランス26を使用して、信頼性の高いデジタル信号伝送回路を実現できる。
また、高耐圧の絶縁膜をシリコン上に形成してパルストランス26の1次巻線と2次巻線間を絶縁し、パルストランス26の巻線および1次側及び2次側の各回路22〜31の一部または全部をシリコン上に形成すれば、当該回路をワンチップICとして集積化が可能であるため、小型でかつ安価なデジタル信号伝送回路を実現することができる。
(第8の実施形態)
図14は、第8の実施形態に関するデジタル信号伝送回路を説明するための図である。以下、図14を参照して、第8の実施形態に関するデジタル信号伝送回路の構成及び作用効果を説明する。
図14は、第8の実施形態に関するデジタル信号伝送回路を説明するための図である。以下、図14を参照して、第8の実施形態に関するデジタル信号伝送回路の構成及び作用効果を説明する。
なお、図14に示す本実施形態において、図11に示す第6の実施形態と同様の構成及び動作については、同一符号を付して詳細な説明を省略する。
本実施形態では、図14に示すように、パルストランス26の2次巻線の両端は、FET33及びFET34の各ドレイン端子に接続されている。FET33及びFET34の各ソース端子は互いに接続されている。FET33及びFET34は、各ゲート端子が入力信号源32の出力端に接続されて、入力信号源32から発生するデジタル信号に応じてオンまたはオフする。
次に、本実施形態の動作を説明する。
入力信号源32から出力されるデジタル信号がHighレベルになると、FET33及びFET34はオン状態になる。これに応じて、パルストランス26の2次巻線は、短絡の状態になる。従って、前述の第6の実施形態で説明したように、パルストランス26の2次巻線が短絡されると、ラッチ回路29の出力信号VoutはHighレベルとなる(図12(a)の閉状態と同図(g)を参照)。
また、入力信号源32から出力されるデジタル信号がLowレベルになると、FET33及びFET34はオフ状態になる。これに応じて、パルストランス26の2次巻線は開放の状態となる。従って、ラッチ回路29の出力信号Voutは、Lowレベルとなる(図12(a)の開状態と同図(g)を参照)。
以上要するに本実施形態によれば、前述の第7の実施形態と同様に、入力信号源32から出力されるデジタル信号の論理レベルに応じて、ラッチ回路29の出力信号Voutが変化することで、結果としてデジタル信号を絶縁伝送できる。
なお、本実施形態は、パルストランス26の2次巻線の短絡に整流器を使用していない構成であるため、前述の第7の実施形態と比較して、誤動作の可能性が少ないデジタル信号伝送回路を実現できる。
(第9の実施形態)
図15は、第9の実施形態に関するデジタル信号伝送回路を説明するための図である。以下、図15を参照して、第9の実施形態に関するデジタル信号伝送回路の構成及び作用効果を説明する。
図15は、第9の実施形態に関するデジタル信号伝送回路を説明するための図である。以下、図15を参照して、第9の実施形態に関するデジタル信号伝送回路の構成及び作用効果を説明する。
なお、図15に示す本実施形態において、図14に示す第8の実施形態と同様の構成及び動作については、同一符号を付して詳細な説明を省略する。
本実施形態では、図15に示すように、パルストランス26の1次側に配置されている抵抗25の両端には、第1のコンデンサ35が接続されている。また、パルストランス26と抵抗25の接続点と、パルストランス26の1次巻線側のグランドとの間には、第2のコンデンサ36が接続されている。これらの抵抗25、及び第1,第2のコンデンサ35,36により、以下のような高周波電流であるノイズを除去するためのフィルタ手段として機能する。
次に、本実施形態の動作を説明する。
パルストランス26の1次巻線と2次巻線の間には寄生容量が存在するために、1次巻線と2次巻線間の電位変動などが発生すると、寄生容量を通してノイズが1次巻線側に流入することがある。これにより、ラッチ回路29の入力電圧Vsensの波形が崩れて、ラッチ回路29は誤った出力信号Voutを出力する場合がある。
第2のコンデンサ36は、パルストランス26の1次側に流入したノイズをグランド側に流して、ラッチ回路29が誤動作することを防止するに使用される。但し、第2のコンデンサ36の容量を大きくすると、ラッチ回路29の入力信号Vsensの高周波成分が除去されるために、ラッチ回路29は十分な入力レベルが得られずに、正常なデジタル信号伝送がなされなくなる場合がある。
そこで、第1のコンデンサ35は、インバータ24とパルストランス26間の高周波インピーダンスを下げて、ラッチ回路29の入力レベルを確保するために用いられる。また、第1のコンデンサ35は、ノイズ成分に対するインピーダンスを低下させる働きもあり、前述のノイズによる誤動作を抑える効果もある。
以上要するに本実施形態によれば、フォトカプラと比較して高温環境下での動作特性が優れているパルストランス26を使用して、信頼性が高く、かつノイズによる誤動作の可能性が少ないデジタル信号伝送回路を実現できる。
なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
1,32…信号源、2…搬送波信号源、3,24…インバータ、
4,5…ANDゲート回路、6,26…パルストランス、
7,31,33,34…FET、8…電源、9,25…抵抗、
10,35,36…コンデンサ、11…反転ドライバ、12…IGBT、
13,14…NANDゲート回路、17…非反転ドライバ、
18,19…NORゲート回路、20…EXORゲート回路、
21,23…バッファ回路、22…高周波信号源、27…スイッチ回路、
28…ディレイ回路、29…ラッチ回路、30…整流器、
4,5…ANDゲート回路、6,26…パルストランス、
7,31,33,34…FET、8…電源、9,25…抵抗、
10,35,36…コンデンサ、11…反転ドライバ、12…IGBT、
13,14…NANDゲート回路、17…非反転ドライバ、
18,19…NORゲート回路、20…EXORゲート回路、
21,23…バッファ回路、22…高周波信号源、27…スイッチ回路、
28…ディレイ回路、29…ラッチ回路、30…整流器、
Claims (16)
- 方形波状の搬送波信号を生成する手段と、
デジタル入力信号により前記搬送波信号を変化させた変調信号を生成する変調手段と、
前記変調信号から前記デジタル入力信号の波形を復元した出力信号を生成する復調手段と、
前記変調手段と前記復調手段とを電気的絶縁状態で接続し、前記変調信号を前記変調手段から前記復調手段に伝送する絶縁伝送手段と
を具備したことを特徴とするデジタル信号伝送装置。 - 前記絶縁伝送手段は、パルストランスであることを特徴とする請求項1に記載のデジタル信号伝送装置。
- 前記復調手段は、前記変調手段とは異なる電源系統に属し、
前記変調信号に応じてオンまたはオフするスイッチ手段と、
前記スイッチ手段の動作に応じて前記デジタル入力信号の波形を復元する手段とを含むことを特徴とする請求項1又は請求項2のいずれか1項に記載のデジタル信号伝送装置。 - 前記変調手段は、前記デジタル入力信号を第1の入力とし、前記搬送波信号を第2の入力とする第1のアンドゲート回路と、
前記搬送波信号の反転信号を出力するインバータ回路と、
前記デジタル入力信号を第1の入力とし、前記搬送波信号の反転信号を第2の入力とする第2のアンドゲート回路とを含むことを特徴とする請求項1から請求項3のいずれか1項に記載のデジタル信号伝送装置。 - 前記絶縁伝送手段はパルストランスであり、
前記変調手段は、前記デジタル入力信号を第1の入力とし、前記搬送波信号を第2の入力とする第1のアンドゲート回路と、前記搬送波の反転信号を出力するインバータ回路と、前記デジタル入力信号を第1の入力とし、前記搬送波信号の反転信号を第2の入力とする第2のアンドゲート回路とを含み、当該第1及び第2のアンドゲート回路の各出力端子が前記パルストランスの1次巻線に接続されており、
前記復調手段は、
前記パルストランスの2次巻線に誘起する信号に応じてオンまたはオフするスイッチ手段と、
前記スイッチ手段のオンまたはオフに応じて両端子が短絡または開放されるコンデンサと、
前記コンデンサに電荷を充電するための電源と、
前記コンデンサの電圧の上昇速度を抑制するための電流制限手段と、
前記スイッチ手段の動作及び前記コンデンサの充放電に応じて前記デジタル入力信号の波形を復元する手段とを含むことを特徴とする請求項1に記載のデジタル信号伝送装置。 - 前記変調手段は、前記デジタル入力信号を第1の入力とし、前記搬送波信号を第2の入力とする第1のナンドゲート回路と、
前記搬送波信号の反転信号を出力するインバータ回路と、
前記デジタル入力信号を第1の入力とし、前記搬送波信号の反転信号を第2の入力とする第2のナンドゲート回路とを含むことを特徴とする請求項1から請求項3のいずれか1項に記載のデジタル信号伝送装置。 - 前記変調手段は、前記デジタル入力信号を第1の入力とし、前記搬送波信号を第2の入力とする第1のオアゲート回路と、
前記搬送波信号の反転信号を出力するインバータ回路と、
前記デジタル入力信号を第1の入力とし、前記搬送波信号の反転信号を第2の入力とする第2のオアゲート回路とを含むことを特徴とする請求項1から請求項3のいずれか1項に記載のデジタル信号伝送装置。 - 前記変調手段は、前記デジタル入力信号を第1の入力とし、前記搬送波信号を第2の入力とする第1のノアゲート回路と、
前記搬送波信号の反転信号を出力するインバータ回路と、
前記デジタル入力信号を第1の入力とし、前記搬送波信号の反転信号を第2の入力とする第2のノアゲート回路とを含むことを特徴とする請求項1から請求項3のいずれか1項に記載のデジタル信号伝送装置。 - 前記変調手段は、前記デジタル入力信号を第1の入力とし、前記搬送波信号を第2の入力とする排他的論理和ゲート回路を含むことを特徴とする請求項1から請求項3のいずれか1項に記載のデジタル信号伝送装置。
- 前記絶縁伝送手段はパルストランスであり、
前記変調手段は、前記排他的論理和ゲート回路と共に前記搬送波信号を入力とするバッファ回路21を含み、
前記排他的論理和ゲート回路及び前記バッファ回路21の各出力端子が前記パルストランスの1次巻線に接続されており、
前記復調手段は、
前記パルストランスの2次巻線に誘起する信号に応じてオンまたはオフするスイッチ手段と、
前記スイッチ手段のオンまたはオフに応じて両端子が短絡または開放されるコンデンサと、
前記コンデンサに電荷を充電するための電源と、
前記コンデンサの電圧の上昇速度を抑制するための電流制限手段と、
前記スイッチ手段の動作及び前記コンデンサの充放電に応じて前記デジタル入力信号の波形を復元する手段とを含むことを特徴とする請求項1に記載のデジタル信号伝送装置。 - デジタル入力を絶縁伝送する絶縁伝送手段と、
前記絶縁伝送手段により絶縁伝送されるデジタル入力に応じた電圧信号を生成する電圧生成手段と、
前記電圧信号から前記デジタル入力を復元してデジタル信号として出力する復調手段と
を具備したことを特徴とするデジタル信号伝送装置。 - 前記絶縁伝送手段はパルストランスであり、2次巻線側に印加されるデジタル入力の論理レベルを1次巻線側にインピーダンスの変化として伝送し、
前記電圧生成手段は、前記インピーダンスの変化を電圧信号に変換することを特徴とする請求項11に記載のデジタル信号伝送装置。 - 前記電圧生成手段は、
方形波状の搬送波信号を出力する手段と、
前記搬送波信号及びその反転信号を前記パルストランスの1次巻線側に出力する手段と、
前記デジタル入力の論理レベルに応じて、前記パルストランスの1次巻線側に発生する電圧信号を前記復調手段の入力電圧信号として生成することを特徴とする請求項12に記載のデジタル信号伝送装置。 - 前記デジタル入力に応じて前記パルストランスの2次巻線を短絡または開放させるスイッチ手段を有することを特徴とする請求項12または請求項13のいずれか1項に記載のデジタル信号伝送装置。
- 前記デジタル入力に応じたデジタル信号を発生する信号生成手段と、
前記デジタル信号の論理レベルに応じて前記パルストランスの2次巻線を短絡または開放させるスイッチ手段とを有することを特徴とする請求項12または請求項13のいずれか1項に記載のデジタル信号伝送装置。 - 前記パルストランスの1次巻線側に発生する高周波ノイズを除去するためのフィルタ手段を有することを特徴とする請求項12から請求項15のいずれか1項に記載のデジタル信号伝送回路。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004254453A JP2006074372A (ja) | 2004-09-01 | 2004-09-01 | デジタル信号伝送装置 |
EP05018896A EP1633046A3 (en) | 2004-09-01 | 2005-08-31 | Digital signal transfer device |
US11/215,126 US7671372B2 (en) | 2004-09-01 | 2005-08-31 | Digital signal transfer device |
CN200510113293.5A CN1750526B (zh) | 2004-09-01 | 2005-09-01 | 数字信号传送装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004254453A JP2006074372A (ja) | 2004-09-01 | 2004-09-01 | デジタル信号伝送装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006074372A true JP2006074372A (ja) | 2006-03-16 |
Family
ID=35463962
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004254453A Pending JP2006074372A (ja) | 2004-09-01 | 2004-09-01 | デジタル信号伝送装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7671372B2 (ja) |
EP (1) | EP1633046A3 (ja) |
JP (1) | JP2006074372A (ja) |
CN (1) | CN1750526B (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011018835A1 (ja) * | 2009-08-10 | 2011-02-17 | 株式会社日立製作所 | 半導体駆動装置と電力変換装置 |
KR101796323B1 (ko) | 2010-07-30 | 2017-11-10 | 세미크론 엘렉트로니크 지엠비에치 앤드 코. 케이지 | 전력 반도체용 드라이버의 pwm 출력 운용 방법 |
JP2018011108A (ja) * | 2016-07-11 | 2018-01-18 | 三菱電機株式会社 | 信号伝達装置、および、電力スイッチング素子駆動装置 |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007305702A (ja) * | 2006-05-10 | 2007-11-22 | Toshiba Corp | 半導体装置およびその製造方法 |
DE112009000795T5 (de) * | 2008-04-01 | 2011-04-28 | ASIC Advantage, Inc., Sunnyvale | Impulstransformator-Treiber |
US8164157B2 (en) * | 2008-07-27 | 2012-04-24 | David Robert Morgan | Signal absorption induction circuit |
JP4640495B2 (ja) * | 2008-11-27 | 2011-03-02 | トヨタ自動車株式会社 | 電気絶縁型スイッチング素子駆動装置 |
CN101854158A (zh) * | 2010-05-28 | 2010-10-06 | 上海集成电路研发中心有限公司 | 一种d型触发器单元以及具有d型触发器单元的分频器 |
US10270630B2 (en) | 2014-09-15 | 2019-04-23 | Analog Devices, Inc. | Demodulation of on-off-key modulated signals in signal isolator systems |
US9660848B2 (en) | 2014-09-15 | 2017-05-23 | Analog Devices Global | Methods and structures to generate on/off keyed carrier signals for signal isolators |
US10536309B2 (en) | 2014-09-15 | 2020-01-14 | Analog Devices, Inc. | Demodulation of on-off-key modulated signals in signal isolator systems |
US9998301B2 (en) | 2014-11-03 | 2018-06-12 | Analog Devices, Inc. | Signal isolator system with protection for common mode transients |
CN105429435B (zh) * | 2015-11-11 | 2018-09-11 | 广州金升阳科技有限公司 | 信号的隔离传输方法及信号的隔离传输电路 |
CN108649936B (zh) * | 2018-07-25 | 2021-11-23 | 合肥工业大学 | 一种磁隔离驱动的脉宽调制与解调电路 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2102230A (en) * | 1981-07-16 | 1983-01-26 | Plessey Co Ltd | A pulse drive circuit |
US4644321A (en) * | 1984-10-22 | 1987-02-17 | Westinghouse Electric Corp. | Wireless power line communication apparatus |
US5399913A (en) * | 1992-09-02 | 1995-03-21 | Exide Elecronics Corp. | Gate-drive circuit |
DE29617892U1 (de) * | 1996-10-15 | 1996-11-28 | Schuster Wolfgang Dipl Ing | Potentialtrennende Ansteuerschaltung für einen elektronischen Schalter |
US5781040A (en) * | 1996-10-31 | 1998-07-14 | Hewlett-Packard Company | Transformer isolated driver for power transistor using frequency switching as the control signal |
KR20010005793A (ko) | 1997-03-31 | 2001-01-15 | 가나이 쓰도무 | 용량성 절연 배리어를 사용하는 모뎀장치 및 절연커플러와 모뎀장치에 사용되는 집적회로 |
KR19990072936A (ko) | 1998-02-27 | 1999-09-27 | 가나이 쓰도무 | 아이솔레이터및그것을사용하는모뎀장치 |
CN1267159A (zh) * | 1999-08-24 | 2000-09-20 | 南宁胜利科技股份有限公司 | 一种基于无线数据传输网络的无线调制解调器 |
US6658051B1 (en) * | 2000-10-31 | 2003-12-02 | Centillium Communications, Inc. | Electrical isolation techniques for DSL modem |
US7277491B2 (en) * | 2002-05-14 | 2007-10-02 | Ess Technology, Inc. | Data access arrangement using a high frequency transformer for electrical isolation |
DE10312704A1 (de) * | 2003-03-21 | 2004-09-30 | Conti Temic Microelectronic Gmbh | Verfahren zur Ansteuerung und Funktionsüberwachung eines Leistungshalbleiterschalters und Vorrichtung zur Durchführung des Verfahrens |
EP1634436A1 (en) * | 2003-05-29 | 2006-03-15 | TDK Semiconductor Corporation | A method and apparatus for full duplex signaling across a pulse transformer |
-
2004
- 2004-09-01 JP JP2004254453A patent/JP2006074372A/ja active Pending
-
2005
- 2005-08-31 EP EP05018896A patent/EP1633046A3/en not_active Withdrawn
- 2005-08-31 US US11/215,126 patent/US7671372B2/en not_active Expired - Fee Related
- 2005-09-01 CN CN200510113293.5A patent/CN1750526B/zh not_active Expired - Fee Related
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011018835A1 (ja) * | 2009-08-10 | 2011-02-17 | 株式会社日立製作所 | 半導体駆動装置と電力変換装置 |
JP5462880B2 (ja) * | 2009-08-10 | 2014-04-02 | 株式会社 日立パワーデバイス | 電力変換装置 |
KR101796323B1 (ko) | 2010-07-30 | 2017-11-10 | 세미크론 엘렉트로니크 지엠비에치 앤드 코. 케이지 | 전력 반도체용 드라이버의 pwm 출력 운용 방법 |
JP2018011108A (ja) * | 2016-07-11 | 2018-01-18 | 三菱電機株式会社 | 信号伝達装置、および、電力スイッチング素子駆動装置 |
Also Published As
Publication number | Publication date |
---|---|
EP1633046A2 (en) | 2006-03-08 |
US7671372B2 (en) | 2010-03-02 |
US20060043389A1 (en) | 2006-03-02 |
EP1633046A3 (en) | 2009-10-21 |
CN1750526A (zh) | 2006-03-22 |
CN1750526B (zh) | 2010-06-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7671372B2 (en) | Digital signal transfer device | |
JP2018102119A (ja) | 絶縁型dc/dcコンバータ | |
US20130009674A1 (en) | High temperature half bridge gate driver | |
US10171130B2 (en) | Receiver circuit | |
JP5766299B2 (ja) | 信号伝達回路 | |
JP5861054B2 (ja) | 高周波受信回路及び絶縁型信号伝送装置 | |
WO2015015708A1 (ja) | 高周波受信回路及び絶縁型信号伝送装置 | |
KR20080074875A (ko) | 반도체 스위치의 갈바닉 절연식 제어를 위한 회로 장치 및방법 | |
US4694206A (en) | Drive circuit for a power field effect transistor | |
CN108649936B (zh) | 一种磁隔离驱动的脉宽调制与解调电路 | |
JP2003299344A (ja) | ゲートドライブ回路 | |
US7095184B2 (en) | Electronic ballast for a lamp to be operated using iterative voltage pulses | |
JP2018126055A (ja) | モード切替え型電力サプライ | |
JP2005020392A (ja) | 信号伝送回路およびドライブ装置 | |
US7719861B2 (en) | Signal differentiation with differential conversion circuit | |
US8837102B2 (en) | Snubber circuit | |
KR101970870B1 (ko) | 게이트 전압 제어 장치 | |
WO2022033276A1 (zh) | 功率管驱动电路和功率管驱动方法 | |
CN207994923U (zh) | 可抑制电磁干扰的自适应驱动电路及应用其的开关电源 | |
JP2006352782A (ja) | 磁気式絶縁型信号伝送装置 | |
Li et al. | CMTI Improvement Circuit for SiC MOSFET Isolated Gate Driver | |
KR20220146836A (ko) | 전력 스위치용 복조 회로 | |
TW201138300A (en) | Logic signal transmitting circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070215 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090217 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090512 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090915 |