CN1750526A - 数字信号传送装置 - Google Patents

Abstract

本发明提供数字信号传送装置。该数字信号传送装置，从调制部件(100)中生成对应于数字输入信号的调制信号，并经由脉冲变压器(6)而传送至解调部件(200)。解调部件(200)生成将来自于调制信号的数字输入信号的波形进行恢复的输出信号。

Description

数字信号传送装置

本申请要求在2004年9月1日提交的日本申请第JP2004-254453号为优先权，将该篇申请在此引入作为参考。

技术领域

本发明涉及一种通过绝缘传送方式传送数字输入信号的数字信号传送装置。

背景技术

以前，在使输入端和输出端处于电绝缘的状态下，在例如反相器门控制电路等各种电路中使用了从输入端向输出端传送数字输入信号的数字信号传送电路。

在这种数字信号传送电路中，作为实现使输入端和输出端电绝缘来传送信号的绝缘传送的部件，使用了光耦合器。例如，有东芝的CompactIPM应用说明，参见互联网址<URL：HTTP：//www.Semicon.Toshiba.Co.jp/prd/tr/doc/db_bdjoo37a.html>，以及东芝的光耦合器和光中继产品指南，参见互联网址<URL：http：//www.Semicon.Toshiba.Co.jp/prd/opto/doc/catalog_14362clap.html>等。

在将光耦合器用作绝缘传送部件的数字信号传送电路中，在长时间使用了的情况下，由于该光耦合器的老化，常常发生不能传送数字信号的情况。此外，在电路的使用环境中，在100℃以上的高温环境下，由于光耦合器的特性方面的原因而使其不能使用。还有，由于光耦合器其输入输出间的信号时延为数百纳秒～数微秒左右，因此不适于在执行非常高速的信号传送的数字信号传送电路中。

因此，本发明的目的是，提供一种能够解决作为绝缘传送部件的光耦合器所存在的问题且具有优良特性的绝缘传送方式的数字信号传送装置。

发明内容

为了实现上述目的，本发明的数字信号传送装置是由下列结构组成的。

首先，本发明的原理是提供一种数字信号传送装置，其构造为通过例如由脉冲变压器构成的绝缘传送部件来传送对应于数字输入信号的调制信号，并且在输出端上对该调制信号进行解调。

根据本发明的原理，提供一种数字信号传送装置，包括：

生成部件，生成方形波状的载波信号；

调制部件，生成根据数字输入信号改变所述载波信号的调制信号；

解调部件，生成根据该调制信号恢复了所述数字输入信号的波形的输出信号；和

绝缘传送部件，用于在电绝缘状态下将所述调制部件与该解调部件连接，并将所述调制信号从所述调制部件传送到所述解调部件。

根据本发明，能够提供这样一种消除作为绝缘传送部件的光耦合器所存在的问题、具有高可靠性、高耐久性、高速性等优良特性的绝缘传送方式的数字信号传送装置。

附图说明

通过结合附图参考下列详细说明，将更好地理解本发明并能容易地获得本发明的许多附带优点。

图1是用来说明本发明第一实施例所涉及的数字信号传送电路的结构的图；

图2A～图2G是用来说明第一实施例所涉及的数字信号传送电路的动作的时序图；

图3是用来说明第二实施例所涉及的数字信号传送电路的结构的图；

图4A～图4G是用来说明第二实施例所涉及的数字信号传送电路的动作的时序图；

图5是用来说明第三实施例所涉及的数字信号传送电路的结构的图；

图6A～图6G是用来说明第三实施例所涉及的数字信号传送电路的动作的时序图；

图7是用来说明第四实施例所涉及的数字信号传送电路的结构的图；

图8A～图8G是用来说明第四实施例所涉及的数字信号传送电路的动作的时序图；

图9是用来说明第五实施例所涉及的数字信号传送电路的结构的图；

图10A～图10F是用来说明第五实施例所涉及的数字信号传送电路的动作的时序图；

图11是用来说明第六实施例所涉及的数字信号传送电路的结构的图；

图12A～图12G是用来说明第六实施例所涉及的数字信号传送电路的动作的时序图；

图13是用来说明第七实施例所涉及的数字信号传送电路的结构的图；

图14是用来说明第八实施例所涉及的数字信号传送电路的结构的图；

图15是用来说明第九实施例所涉及的数字信号传送电路的结构的图。

具体实施方式

下面参照附图，其中相同的参考标记自始至终都是指相同或相应的部分，更具体而言，将参照图1和图2A～图2G来描述本发明的一个实施例。

(第一实施例)

图1是示出使用第一实施例所涉及的数字信号传送电路的例如反相器门驱动电路的主要部分的图。图2A～图2G是用来说明本实施例的动作的时序图。

大体上讲，这个电路包括：输出数字信号(输入信号波)Vs的信号源1、生成载波信号Vc的载波信号源2、调制部件(输入门电路)100、构成绝缘传送部件的脉冲变压器6、和解调部件200。

信号源1输出用于驱动控制绝缘门·晶体管(以下称为IGBT：绝缘门双极性晶体管)12的数字信号(以下称为ON/OFF信号)Vs(参照图2A)，其中绝缘门·晶体管构成了门驱动电路的驱动器。

另一方面，载波信号源2输出比ON/OFF信号Vs频率更高的载波信号Vc(参照图2B)。在此，“更高的频率”意味着如下所述的，反相驱动器11依照载波信号Vc不发生误动作的程度的高频，例如从数百kHz到数MHz是合适的。但是，在使用高速反相驱动器11的情况下，可以使用更高的频率。此外，为了不让脉冲变压器6达到饱和，优选载波信号Vc的占空(Duty)比为50％左右。

调制部件100包括：反相器3、第一与门电路(以下称为第一与门)4、以及第二与门电路(以下称为第二与门)5。反相器3连接于载波信号源2的输出端，并输出从载波信号源2输出的载波信号Vc的反相信号。

第一与门4其第一输入端连接于信号源1的输出端，第二输入端连接于载波信号源2的输出端。接着，第一与门4根据ON/OFF信号Vs输出对载波信号Vc进行调制(门控制)后的输出信号Vp1(参照图2C)。

另一方面，第二与门5其第一输入端连接于信号源1的输出端，第二输入端连接于反相器3的输出端，并根据ON/OFF信号Vs输出对载波信号Vc的反相信号进行调制(门控制)后的输出信号Vp2(参照图2D)。

即，在本实施例中，调制意味着利用第一和第二与门4、5的与逻辑运算(与门控制)动作。

脉冲变压器6将初级端的调制部件100与次级端的解调部件200绝缘组合起来，从而构成将来自于调制部件100的调制信号(Vp1，Vp2)绝缘传送到解调部件200的绝缘传送部件。

脉冲变压器6其初级线圈分别连接于第一和第二与门4、5各自的输出端，次级线圈连接于包含在解调部件200中的场效应晶体管(以下称为FET＝FieldEffet Transistor)7的栅极端子和源极端子。

解调部件200根据从调制部件100传送来的调制信号对与ON/OFF信号Vs相对应的IGBT12的栅极信号Vgi进行解调(参照图2)。解调部件200包括：FET7、电源8、电阻9、电容10和反相驱动器11。

FET7作为根据脉冲变压器6的次级线圈所感应的电压而导通截止的开关元件进行动作。FET7对连接于漏极端子与源极端子间的电容10的充放电进行控制。即，通过使FET7导通，对电容10中的充电电荷进行放电。此外，当FET7截止时，电容10通过电阻9由所连接的电源8进行充电。

反相驱动器11其输入端连接于电容10，输出端连接于IGBT12的栅极端子。反相驱动器11在电容10的电压为低电平(Low)时，向IGBT12的栅极端子施加高(High)电平的栅极信号Vgi。

在如上所述的结构中，同时参照图1和图2A～图2G的时序图，来对本实施例的操作进行说明。

如图2A、图2B、图2C所示，如果从载波信号源2中输出高频的载波信号Vc、又从信号源1中输出逻辑电平为高电平的ON/OFF信号Vs，则从第一与门4输出作为所述各信号Vs、Vc的与运算结果的信号Vp1。另一方面，如图2D所示，从第二与门5输出第一与门4的输出信号Vp1的反相信号Vp2。

当将来自于这种调制部件100的输出信号施加到脉冲变压器6的初级线圈上时，在脉冲变压器6的次级线圈中，如图2E所示，感应出与载波信号Vc波形相似的电压Vgf。通过该电压Vgf，包含在解调部件200中的FET7被交替地施加正电压和负电压以作为门信号，从而导通或截止。

当电压Vgf为正的时，因为FET7导通，所以电容10中所充电的电荷进行放电。当电压Vgf为负的时，因为FET7截止，所以电容10经电阻9利用来自于电源8的电荷进行充电。

在此，电容10的放电速度取决于电容10的容量和FET7的导通电阻。另外电容10的充电速度取决于电容10和电阻9的时间常数。在通常情况下，将电阻9的阻值设定成大于FET7的导通电阻的阻值。

此外，如果FET7的截止持续，则电容10的电压Vd上升，但是在载波信号Vc的周期内每次施加使FET7变为导通的电压Vgf时，电容10的电荷都会被放电。因此，反相驱动器11的输入信号Vd不会变为高电平(参照图2)。换言之，在载波信号Vc的周期内，要不让FET7导通/截止，就必须要将电容10和电阻9的时间常数设定得很长。

然而，如果该时间常数过长的话，因为对于ON/OFF信号Vs的IGBT12的栅极信号Vgi的时延变长，则必须将时间常数或载波信号Vc的周期设定成使这种时延不给IGBT12的动作带来不良影响的程度。

当电容10的电荷被放电，反相驱动器11的输入信号Vd变为低电平后，反相驱动器11就使IGBT12的栅极电压Vgi上升至电源8的电压电平附近，从而使IGBT12导通(参照图2G)。

当从信号源1输出逻辑电平为低电平的ON/OFF信号后，则第一和第二与门4、5的输出信号Vp1、Vp2同时为零电平。因此，FET7的栅极电压Vgf也变为零电平，FET7变为截止。在此，如果FET7的截止持续，则电容10的电压上升，一旦超出反相驱动器11的输入电平的阈值，就从反相驱动器11输出用于使IGBT12截止的栅极电压Vgi。

如上所述，包含在解调部件200中的反相驱动器11输出使输入数字信号(ON/OFF信号)Vs的波形恢复(解调)的栅极电压Vgi。由此，作为结果，IGBT12进行对应于输入数字信号Vs的驱动控制。

根据本实施例，不使用光耦合器，而使用由脉冲变压器6构成的绝缘传送部件，从而能够实现数字信号传送电路即IGBT12的门信号传送电路。脉冲变压器6与光耦合器相比，由于其在高温环境下的工作特性优良，因此能够实现可靠性高的数字信号传送电路。

此外，通过提高载波信号源2的输出频率，由于能够减低脉冲变压器6的磁通量，在能够使脉冲变压器6小型化的同时，能够提高ON/OFF信号Vs的传送速度。因此，可以实现能高速传送的数字信号传送电路。

(变形例)

进而，在第一和第二与门4、5的各个输出端上，即使连接有用于放大电压或电流的缓冲器电路，本实施例的技术效果也是相同的。

此外，在硅衬底上形成高耐压绝缘膜，把脉冲变压器6的初级线圈和次级线圈之间进行绝缘，在该硅衬底上形成脉冲变压器6的线圈、初级侧的电路2～5以及次级线圈侧的电路7、9、10、11的一部分或全部，则可以将本实施例所涉及的数字信号传送电路集成电路化为单芯片的IC。由此，就能够实现小型且廉价的数字信号传送电路。

(第二实施例)

图3和图4A～图4G是用来说明第二实施例所涉及的数字信号传送电路的图。下面，参照图3和图4A～图4G，说明第二实施例所涉及的数字信号传送电路的结构及技术效果。

另外，在图3所示的本实施例中，对于同图1中所示的第一实施例相同的结构及动作，附上相同符号，并省略其详细说明。

本实施例的调制部件100具有第一与非门电路(以下称为第一与非门)13和第二与非门电路(以下称为第二与非门)14。

第一与非门13其第一输入端连接于信号源1的输出端，第二输入端连接于载波信号源2的输出端。并且，第一与非门13根据ON/OFF信号Vs输出对载波信号Vc进行了调制(门控制)的输出信号Vp3(参照图4C)。

另一方面，第二与非门14其第一输入端连接于信号源1的输出端，第二输入端连接于反相器3的输出端，根据ON/OFF信号Vs输出对载波信号Vc的反相信号进行了调制(门控制)的输出信号Vp4(参照图4D)。

也就是说，在本实施例中，调制就意味着利用第一和第二与非门13、14的与非逻辑运算(与非门控制)动作。

脉冲变压器6其初级线圈连接于第一和第二与非门13、14各输出端。

如图4A、图4B、图4C所示，如果从载波信号源2中输出高频载波信号Vc、又从信号源1输出高电平的ON/OFF信号Vs，则从第一与非门13中输出作为该各个信号Vs、Vc的与非运算结果的信号Vp3。另一方面，如图4D所示，从第二与非门14中输出第一与非门13的输出信号Vp3的反相信号Vp4。

当将来自于这种调制部件100的输出信号施加到脉冲变压器6的初级线圈上后，在脉冲变压器6的次级线圈中，如图4E所示，就会感应出与载波信号Vc相似波形的电压Vgf。通过此电压Vgf，在包含于解调部件200中的FET7中，交替地施加正电压和负电压以作为门信号，从而使FET7导通或截止。

当从信号源1中输出低电平的ON/OFF信号Vs后，第一和第二与非门13、14的输出信号Vp3、Vp4就同时变为相同的电压电平。此时，FET7的栅极电压Vgf变为零电平，FET7变为截止状态(参照图4E)。

也就是说，本实施例的FET7的栅极电压Vgf成为使前述第一实施例的栅极电压Vgf反相的波形。为此，同前述第一实施例的情况相比，反相驱动器11的门信号Vd成为相对于载波信号Vc相错最大半周期的波形。然而，相对于ON/OFF信号Vs的频率，当载波信号Vc的频率非常高时，该相错不会成为2。因此，本实施例的解调部件200为依照ON/OFF信号(数字信号)Vs，输出用于对IGBT12进行导通截止控制的栅极电压Vgi(参照图4G)。

如上所述的本实施例，由于从调制部件100输出的信号Vp3、Vp4以及感应电压Vgf相对于第一实施例的情况成为反相的波形，因此其结果是，能够获得同该第一实施例相同的技术效果。

(变形例)

此外，在第一和第二与非门13、14的各输出端上，即使连接有用于放大电压或电流的缓冲器电路，本实施例的技术效果也是相同的。

(第三实施例)

图5和图6A～图6G是用来说明第三实施例所涉及的数字信号传送电路的图。下面，参照图5和图6A～图6G，说明第三实施例所涉及的数字信号传送电路的结构及技术效果。

另外，在图5所示的本实施例中，对于与图1中所示的第一实施例相同的结构及动作，附上相同的符号，并省略其详细说明。

本实施例的调制部件100具有第一或门电路(以下称为第一或门)15和第二或门电路(以下称为第二或门)16。此外，本实施例的解调部件200具有输出IGBT12的栅极信号Vgi的非反相驱动器17。

第一或门15其第一输入端连接于信号源1的输出端，第二输入端连接于载波信号源2的输出端。并且，第一或门15根据ON/OFF信号Vs输出将载波信号Vc进行了调制(门控制)的输出信号Vp5(参照图6C)。

另一方面，第二或门16其第一输入端连接于信号源1的输出端，第二输入端连接于反相器3的输出端，根据ON/OFF信号Vs输出将载波信号Vc的反相信号进行了调制(门控制)的输出信号Vp6(参照图6D)。

也就是说，在本实施例中，调制意味着利用第一和第二或门15、16的或逻辑运算(或门控制)动作。

脉冲变压器6其初级线圈连接于第一和第二或门15、16的各输出端。

在解调部件200中，非反相驱动器17其输入端连接于电容10，输出端连接于IGBT12的栅极端子。当对应于电容10的输入电压Vd为低电平时，非反相驱动器17向IGBT12的栅极端子施加低电平的栅极信号Vgi。此外，当输入电压Vd变为高电平后，非反相驱动器17就将IGBT12的栅极电压Vgi上升至电源8的电压电平附近，从而使IGBT12导通(参照图6F、图6G)。

如图6C、图6D、图6E所示，根据来自于信号源1的ON/OFF信号Vs和来自于载波信号源2的载波信号Vc，当来自于调制部件100的输出信号Vp5、Vp6被施加到脉冲变压器6的初级线圈上后，则在脉冲变压器6的次级线圈中，就会感应出与载波信号Vc波形相似的电压Vgf。

通过此电压Vgf，在包含于解调部件200中的FET7中，交替地施加正电压和负电压以作为门信号，从而导通或截止。当来自于调制部件100的输出信号Vp5、Vp6同时为相同的电压电平时，FET7的栅极电压Vgf变为零电平，从而使FET7变为截止状态(参照图6E)。

当ON/OFF信号Vs为高电平时，非反相驱动器17的输入电压Vd成为高电平，Vs和Vd成为同相。为此，尽管非反相驱动器17相对于ON/OFF信号Vs产生微小时延，但输出与该信号Vs波形相似的栅极电压Vgi(参照图6G)。据此，依照ON/OFF信号(数字信号)Vs对IGBT12进行导通截止控制。

(变形例)

在如上所述的本实施例的情况下，能够获得与第一实施例相同的技术效果。此外，在第一和第二或门15、16的各输出端上，即使连接有用于放大电压或电流的缓冲器电路，本实施例的技术效果也是相同的。

(第四实施例)

图7和图8A～图8G是用来说明根据第四实施例的数字信号传送电路的图。下面，参照图7和图8A～图8G，说明第四实施例所涉及的数字信号传送电路的结构及技术效果。

另外，在图7所示的本实施例中，对于同图1中所示的第一实施例及图5中所示的第三实施例相同的结构和动作，附上相同的符号，并省略其详细说明。

本实施例的调制部件100具有第一或非门电路(以下称为第一或非门)18和第二或非门电路(以下称为第二或非门)19。第一或非门18其第一输入端连接于信号源1的输出端，第二输入端连接于载波信号源2的输出端。第一或非门18根据ON/OFF信号Vs输出将载波信号Vc进行了调制(门控制)的输出信号Vp7(参照图8)。

另一方面，在第二或非门19中其第一输入端连接于信号源1的输出端，第二输入端连接于反相器3的输出端。第二或非门19根据ON/OFF信号Vs输出对载波信号Vc的反相信号进行了调制(门控制)的输出信号Vp8(参照图8D)。

也就是说，在本实施例中，调制意味着利用第一和第二或非门18、19的或非逻辑运算(或非门控制)动作。

脉冲变压器6其初级线圈连接于第一和第二或非门18、19的各输出端。

在本实施例中，如图8所示，尽管自调制部件100输出的信号Vp7、Vp8以及感应电压Vgf相对于前述第三实施例的情况成为反相的波形，但作为结果能够获得与该第三实施例相同的技术效果。

(变形例)

此外，在第一和第二或非门18、19的各输出端上，即使连接有用于放大电压或电流的缓冲器电路，本实施例的技术效果也是相同的。

(第五实施例)

图9和图10A～图10F是用来说明第五实施例所涉及的数字信号传送电路的图。下面，参照图9和图10A～图10F，说明第五实施例所涉及的数字信号传送电路的结构及技术效果。

另外，在图9所示的本实施例中，对于同图1中所示的第一实施例相同的结构和动作，附上相同的符号，并省略其详细说明。

本实施例的调制部件100具有异或门电路(以下称为异或门)20和缓冲器电路21。

异或门20其第一输入端连接于信号源1的输出端，第二输入端连接于载波信号源2的输出端。异或门20根据ON/OFF信号Vs输出对载波信号Vc进行了调制(门控制)的输出信号Vp9(参照图10C)。

也就是说，在本实施例中，调制意味着利用异或门20的异或逻辑运算(异或门控制)操作。

另一方面，缓冲器电路21其第一输入端连接于载波信号源2的输出端，第二输入端接地，并连接于反相器3的输出端。缓冲器电路21是与载波信号Vc相似的波形，输出与异或门20的输出相同振幅的电压。

在此，异或门20由于需要运算时间，因而相对于输入信号，输出信号的应答反应被时延数纳秒。缓冲器电路21把确保与此同等的时延作为目的，为了向脉冲变压器6施加与载波信号Vc波形相似的(时间比率相等的)波形是有效的。但是，如果相对于载波信号Vc的频率异或门20的运算时间为充分短的时间、或者通过改变载波信号Vc的时间比率和施加于脉冲变压器6的电压的时间比率而导致脉冲变压器6不饱和，则就不一定需要缓冲器电路21。

在如上所述的这个实施例的情况下，也能够获得与第一实施例相同的技术效果。此外，同第一到第四实施例相比，由于可以不要反相器3，因而能够简化电路结构。再有，由于如上所述的理由，假如还省略掉缓冲器电路21的话，则就能更加简化电路结构。

(第六实施例)

图11和图12A～图12G是用来说明第六实施例所涉及的数字信号传送电路的图。下面，参照图11和图12A～图12G，说明第六实施例所涉及的数字信号传送电路的结构及技术效果。

本实施例所涉及的数字信号传送电路具有高频信号源22、缓冲器电路23、反相器24、脉冲变压器26、输入用开关电路27、延迟电路28和闩锁电路29。

高频信号源22在脉冲变压器26为不饱和徎度下输出高频的矩形波信号。缓冲器电路23连接于高频信号源22的输出端，并输出与从该高频信号源22输出的矩形波信号波形相似的波形的信号Vp10(参照图12B)。

在另一方面，反相器24连接于高频信号源22的输出端，并输出从该高频信号源22输出的将矩形波信号反相的信号(相位相差180°)的信号Vp11(参照图12C)。因此，缓冲器电路23的输出信号Vp10和反相器24的输出信号Vp11成为相互反相的信号。在此，缓冲器电路23及反相器24都是提供为了驱动脉冲变压器26所需的电压和电流的组成部分。

脉冲变压器26在其初级线圈的一端上经电阻25连接于反相器24的输出端，在另一端上连接于缓冲器电路23的输出端。在脉冲变压器26的次级线圈上，连接开关电路27。开关电路27通过打开和闭合动作(相当于逻辑电平的高电平和低电平)，来控制脉冲变压器26的次级线圈短路和开路。

延迟电路28连接于高频信号源22的输出端，输出比从高频信号源22输出的矩形波信号仅延迟延迟时间Td的闩锁信号VI(参照图12F)。

闩锁电路29连接于电阻25，在从延迟电路28输出的闩锁信号VI的上升沿定时，输出对在电阻25的一端上产生的电压信号Vsens进行闩锁所了的信号Vout(参照图12G)。换言之，闩锁电路29相当于恢复与开关电路27的导通截止动作相应的数字输入的解调电路。

接下来，对本实施例的动作进行说明。

如图12A所示，开关电路27相当于前述的ON/OFF信号Vs，意味着高电平为闭合状态，低电平为打开状态。即，当开关电路27为闭合状态时，脉冲变压器26的次级线圈就被短路。这样一来，因为使电阻25的电阻值比该脉冲变压器26的线圈阻抗更大，所以可以将脉冲变压器26的初级线圈的电压看作为零电平。

因此，闩锁电路29的输入信号Vsens成为与缓冲器电路23的输出信号(电压)Vp10相等(参照图12E)。闩锁电路29在延迟时间Td的某个闩锁信号VI的上升沿的定时闩锁输入信号Vsens，并输出输出电压Vout(参照图12G)。

在此，输出电压Vout虽然因延迟时间Td而不同，但是当该延迟时间Td比高频信号源22所输出的矩形波信号的半个周期还要短时，它就变为高电平。另外，当该延迟时间Td比半个周期长且比一个周期短时，输出电压Vout变为低电平。在本实施例中，将该延迟时间Td设定为比高频信号源22所输出的矩形波信号的半个周期还要短，如图12A、图12G所示，当开关电路27为闭合状态时，闩锁电路29的输出信号Vout变为高电平。

当开关电路27变为打开状态时，脉冲变压器26的次级线圈被开路。此时，在电阻25与脉冲变压器26的励磁阻抗上施加“Vp10-Vp11”的矩形波电压，流过电阻25的电流Ir变为流过的锯齿状波形(参照图12D)。

在通过流过这个电流Ir而导致电阻R25的电压下降部分上，施加了反相器24的输出电压Vp11的电压就变为闩锁电路29的输入电压Vsens。这个输入电压Vsens在Vp10为低电平时比为高电平时还要高，从而开关电路27转换成闭合状态。因此，如图12A、图12G所示，当开关电路27为打开状态时，闩锁电路29的输出信号Vout变为低电平。

在此，当开关电路27为打开状态时，如图12E所示，闩锁电路29的输入信号Vsens处于尖锐形状。在这种情况下，如果逐渐加大脉冲变压器26的励磁阻抗的话，则就逐渐接近于反相器24的输出信号Vp11的波形。即，在开关电路27为打开状态和闭合状态下时，闩锁电路29的输入信号Vsens变为电压波形反相的波形。

总之根据上面所述的本实施例，使用脉冲变压器26，在开关电路27是绝缘的状态下，就可以构成把开关电路27的开闭状态作为电压信号来取得这样的开关开闭监视电路。换言之，使用同光耦合器相比在高温环境下工作特性优良的脉冲变压器26，就可以实现根据开关电路27的开闭来传送数字信号的可靠性高的数字信号传送电路。

特别是，根据本实施例的结构，在开关电路27一侧上没有必要有电源，由于可以将开关电路27以外的电路集中在脉冲变压器26的初级一侧上，因而能够实现整个电路的简化。

此外，通过提高高频信号源22的输出频率，由于能够减少脉冲变压器26的磁通量，同时能够使脉冲变压器26小型化，因此能够提高开关电路27的开闭状态的传送速度。

(第七实施例)

图13是用来说明第七实施例所涉及的数字信号传送电路的图。下面，参照图13，说明第七实施例所涉及的数字信号传送电路的结构及技术效果。

另外，在图13所示的本实施例中，对于与图11所示的第六实施例相同的结构和动作，附上相同的符号，并省略其详细说明。

在本实施例中，如图13所示，脉冲变压器26的次级线圈连接于整流器30的交流端子。整流器30其直流端子连接于FET31的漏极端子和源极端子。

输入信号源32产生高电平和低电平的二值数字信号。FET31其栅极连接于输入信号源32的输出端，依照从输入信号源32产生的数字信号导通或截止。

接下来，说明本实施例的动作。

如果从输入信号源32输出的数字信号变为高电平，则FET31就变为导通状态。据此，脉冲变压器26的次级线圈经整流器30变成短路状态。因此，正如在上述第六实施例中说明的那样，如果脉冲变压器26的次级线圈为短路，则闩锁电路29的输出信号Vout就变为高电平(参照与图12A的关闭状态相同的图G)。

此外，如果从输入信号源32输出的数字信号变为低电平，则FET31就变为截止状态。据此，脉冲变压器26的次级线圈变成开路状态。因此，闩锁电路29的输出信号Vout变为低电平(参照与图12A的导通状态相同的图G)。

总之根据上面所述的本实施例，通过依照从输入信号源32输出的数字信号的逻辑电平，闩锁电路29的输出信号Vout发生变化，作为结果，就能够绝缘传送数字信号。

在此，假设如下这样的情况，即：FET31导通时整流器30上所产生的电压降同FET31截止时脉冲变压器26的次级线圈上所感应的电压的振幅相比是不可忽视的大小的情况。在这种情况下，在闩锁电路29的输入电压Vsens上产生的FET31的导通时与截止时之差变小，从而使因噪声而引起误动作的可能性增高。

然而，为了使FET31导通时整流器30上所产生的电压降同FET31截止时脉冲变压器26的次级线圈上所感应的电压的振幅相比变得足够小，通过将缓冲器电路23和反相器24的输出电压规格参数设高、将脉冲变压器26的次级线圈的匝数比设高等等，就可以对上述这样的误动作的发生防患于未然。

根据如上所述的这个实施例，与上述第六实施例相同，使用了同光耦合器相比在高温环境下工作特性优良的脉冲变压器26，从而能够实现可靠性高的数字信号传送电路。

此外，如果在硅上形成高耐压的绝缘膜，使脉冲变压器26的初级线圈和次级线圈之间绝缘，并在硅上形成脉冲变压器26的线圈、初级端和次级端的各个电路22～31的一部分或全部，那么由于可将该电路集成化为单芯片IC，因而就可以实现小型而廉价的数字信号传送电路。

(第八实施例)

图14是用来说明第八实施例所涉及的数字信号传送电路的图。下面，参照图14，说明第八实施例所涉及的数字信号传送电路的结构及技术效果。

另外，在图14所示的本实施例中，对于与图11所示的第六实施例相同的结构和动作，附上相同的符号，并省略其详细说明。

在本实施例中，如图14所示，脉冲变压器26的次级线圈的两端分别连接FET 33和FET34的各漏极端子。FET33和FET34的各源极端子相互连接。FET33和FET34其各栅极端子连接于输入信号源32的输出端，并依照从输入信号源32产生的数字信号而导通或截止。

接下来，说明本实施例的动作。

如果从输入信号源32输出的数字信号成为高电平，则FET33和FET34就变为导通状态。据此，脉冲变压器26的次级线圈变成短路状态。因此，正如在上述第六实施例中所述的那样，如果脉冲变压器26的次级线圈短路后，则闩锁电路29的输出信号Vout就变为高电平(参照与图12A的闭合状态相同的图G)。

此外，如果从输入信号源32输出的数字信号成为低电平，则FET33和FET34就变为截止状态。据此，脉冲变压器26的次级线圈变成开路状态。因此，闩锁电路29的输出信号Vout就变为低电平(参照与图12A的打开状态相同的图G)。

总之根据上面所述的这个实施例，与上述第七实施例相同，通过依照从输入信号源32输出的数字信号的逻辑电平，闩锁电路29的输入信号Vout发生变化，作为结果，能够绝缘传送数字信号。

再有，本实施例由于是在脉冲变压器26的次级线圈短路时未使用整流器的结构，因此同上述第七实施例相比，能够实现误动作的可能性小的数字信号传送电路。

(第九实施例)

图15是用来说明第九实施例所涉及的数字信号传送电路的图。

下面，参照图15，说明第九实施例所涉及的数字信号传送电路的结构及技术效果。

另外，在图15所示的这个实施例中，对于与图14所示的第八实施例相同的结构和动作，附上相同的符号，并省略其详细说明。

在本实施例中，如图15所示，在设在脉冲变压器26的初级一侧的电阻25的两端连接有第一电容35。此外，在脉冲变压器26和电阻25的连接点与脉冲变压器26的初级线圈一侧的接地点之间连接有第二电容36。利用这些电阻25、第一和第二电容35、36，发挥用于消除以下这种高频电流中所带有的某种噪声的滤波装置的功能。

接下来，说明本实施例的动作。

由于在脉冲变压器26的初级线圈和次级线圈之间存在寄生电容，因而当发生初级线圈和次级线圈的电位变化等情况，噪声就会通过寄生电容而流入到初级线圈一侧中。由此，闩锁电路29的输入电压Vsens的波形就会失掉原形，从而就会有闩锁电路29错误地输出输出信号Vout的情况发生。

使用第二电容36，使流入脉冲变压器26的初级端上的噪声流入到接地面、防止闩锁电路29误动作。但是，如果增大第二电容36的电容量，则由于闩锁电路29的输入信号Vsens的高频分量被消除，因而闩锁电路29得不到足够的输入电平，从而就会有无法正常进行数字信号传送的情况发生。

因此，第一电容35降低了反相器24和脉冲变压器26之间的高频阻抗，用它来确保闩锁电路29的输入电平。此外，第一电容35既起到降低对于噪声分量的阻抗的作用，又有避免因上述噪声而引起的误动作的效果。

根据上面所述的这个实施例，使用同光耦合器相比在高温环境下工作特性优良的脉冲变压器26，就能够实现可靠性高且因噪声而引起误动作的可能性小的数字信号传送电路。

另外，本发明并仅不限于上述实施例，而是在实施阶段能够在不脱离本发明范围的情况下改变结构组成部分，并加以具体化。另外，通过对上述实施例中所公开的多个结构组成部分的适当组合，可以形成多种发明。例如，也可以从实施例中所示的所有结构组成部分去掉某几个结构组成部分。而且，适当组合涉及不同实施例的结构组成部分也是可以的。

Claims (16)

1.一种数字信号传送装置，其特征在于包括：

生成部件，生成方形波状的载波信号；

调制部件，生成根据数字输入信号使所述载波信号变化的调制信号；

解调部件，生成根据所述调制信号恢复了所述数字输入信号的波形的输出信号；和

绝缘传送部件，在电绝缘状态下将所述调制部件与所述解调部件连接，并将所述调制信号从所述调制部件传送到所述解调部件。

2.根据权利要求1所述的数字信号传送装置，其特征在于：

所述绝缘传送部件是脉冲变压器。

3.根据权要求1或2中任一项所述的数字信号传送装置，其特征在于：

所述解调部件包括：

开关部件，与所述调制部件属于不同电源系统且依照所述调制信号来导通或截止；和

解调部件，依照所述开关部件的动作来恢复所述数字输入信号的波形。

4.根据权利要求1至3中任一项所述的数字信号传送装置，其特征在于：

所述调制部件包括：

第一与门电路，将所述数字输入信号作为第一输入，并且将所述载波信号作为第二输入；

反相器电路，输出所述载波信号的反相信号；和

第二与门电路，将所述数字输入信号作为第一输入，还将所述载波信号的反相信号作为第二输入。

5.根据权利要求1所述的数字信号传送装置，其特征在于：

所述绝缘传送部件是脉冲变压器，

所述调制部件包括：

第一与门电路，将所述数字输入信号作为第一输入，并且将所述载波信号作为第二输入；

反相器电路，输出所述载波信号的反相信号；和

第二与门电路，将所述数字输入信号作为第一输入，并且将所述载波信号的反相信号作为第二输入；其中

该第一和第二与门电路的各输出端子连接于所述脉冲变压器的初级线圈，

所述解调部件包括：

开关部件，依照所述脉冲变压器的次级线圈上所感应的信号来导通或截止；

电容，依照所述开关部件的导通或截止使两个端子短路或开路；

电源，用于给所述电容充电；

限流部件，用于抑制所述电容的电压的上升速度；和

解调部件，依照所述开关部件的动作及所述电容的充放电，恢复所述数字输入信号的波形。

6.根据权利要求1至3中任一项所述的数字信号传送装置，其特征在于：

所述调制部件包括：

第一与非门电路，将所述数字输入信号作为第一输入、并且将所述载波信号作为第二输入；

反相器电路，输出所述载波信号的反相信号；和

第二与非门电路，将所述数字输入信号作为第一输入、并且将所述载波信号的反相信号作为第二输入。

7.根据权利要求1至3中任一项所述的数字信号传送装置，其特征在于：

所述调制部件包括：

第一或门电路，将所述数字输入信号作为第一输入，并且将所述载波信号作为第二输入；

反相器电路，输出所述载波信号的反相信号；和

第二或门电路，将所述数字输入信号作为第一输入，并且将所述载波信号的反相信号作为第二输入。

8.根据权利要求1至3中任一项所述的数字信号传送装置，其特征在于：

所述调制部件包括：

第一或非门电路，将所述数字输入信号作为第一输入，并且将所述载波信号作为第二输入；

反相器电路，输出所述载波信号的反相信号；和

第二或非门电路，将所述数字输入信号作为第一输入，并且将所述载波信号的反相信号作为第二输入。

9.根据权利要求1至3任一项所述的数字信号传送装置，其特征在于：

所述调制部件包括：

异或逻辑与门电路，将所述数字输入信号作为第一输入，并且将所述载波信号作为第二输入。

10.根据权要求1所述的数字信号传送装置，其特征在于：

所述绝缘传送部件是脉冲变压器，

所述调制部件包括：

所述异或逻辑与门电路；和

缓冲器电路(21)，将所述载波信号作为输入，并且

所述异或逻辑与门电路和所述缓冲器电路(21)的各输出端子连接于所述脉冲变压器的初级线圈，

所述解调部件包括：

开关部件，依照所述脉冲变压器的次级线圈上所感应的信号来导通或截止；

电容，依照所述开关部件的导通或截止使两个端子短路或开路；

电源，用于给所述电容充电；

限流部件，用于抑制所述电容的电压的上升速度；和

解调部件，依照所述开关部件的动作及所述电容的充放电，恢复所述数字输入信号的波形。

11.一种数字信号传送装置，其特征在于包括：

绝缘传送部件，绝缘传送数字输入；

电压生成部件，生成与利用所述绝缘传送部件所绝缘传送的数字输入相对应的电压信号；和

解调部件，由所述电压信号恢复所述数字输入并作为数字信号进行输出。

12.根据权利要求11所述的数字信号传送装置，其特征在于：

所述绝缘传送部件是脉冲变压器，将施加于次级线圈一侧上的数字输入的逻辑电平作为阻抗变化而传送至初级线圈一侧上；

所述电压生成部件将所述阻抗变化转换成电压信号。

13.根据权利要求12所述的数字信号传送装置，其特征在于：

所述电压生成部件包括：

第一输出部件，输出方形波状的载波信号；和

第二输出部件，将所述载波信号及其反相信号输出到所述脉冲变压器的初级线圈一侧上，并且

依照所述数字输入的逻辑电平，生成在所述脉冲变压器的初级线圈一侧上产生的电压信号作为所述解调部件的输入电压信号。

14.根据权利要求12或13中任一项所述的数字信号传送装置，其特征在于包括：

开关部件，根据所述数字输入而使所述脉冲变压器的次级线圈短路或开路。

15.根据权利要求12或13中任一项所述的数字信号传送装置，其特征在于包括：

信号生成部件，产生与所述数字输入相对应的数字信号；和

开关部件，依照所述数字信号的逻辑电平而使所述脉冲变压器的次级线圈短路或开路。

16.根据权利要求12或13中任一项所述的数字信号传送装置，其特征在于包括：

过滤部件，用于消除在所述脉冲变压器的初级线圈一侧上产生的高频噪声。

Images