CN1210868C - 驱动装置 - Google Patents

驱动装置 Download PDF

Info

Publication number
CN1210868C
CN1210868C CNB021561249A CN02156124A CN1210868C CN 1210868 C CN1210868 C CN 1210868C CN B021561249 A CNB021561249 A CN B021561249A CN 02156124 A CN02156124 A CN 02156124A CN 1210868 C CN1210868 C CN 1210868C
Authority
CN
China
Prior art keywords
signal
circuit
control signal
pulse
conduction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB021561249A
Other languages
English (en)
Other versions
CN1457148A (zh
Inventor
渡部毅代登
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN1457148A publication Critical patent/CN1457148A/zh
Application granted granted Critical
Publication of CN1210868C publication Critical patent/CN1210868C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/538—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a push-pull configuration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/168—Modifications for eliminating interference voltages or currents in composite switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/567—Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electronic Switches (AREA)
  • Power Conversion In General (AREA)
  • Logic Circuits (AREA)
  • Inverter Devices (AREA)

Abstract

提供当图腾柱连接的两个开关装置的连接结点的电位变动时可防止误动作且能够削减消耗功率的驱动装置。伪电路303基本与电平转换电路203a、203b具有同样的结构，HVNMOS311总是设定成非导通状态。掩蔽电路403利用来自伪电路303的信号S300，去除来自电平转换电路203a、203b的信号S200a、S200b中的噪声。控制信号S100a、S100b包含迭代脉冲，该迭代脉冲传送到RS触发器502的S输入及R输入。PMOS215、225根据RS触发器502的输出信号S500，令电流通路210、220成为非导通状态，从而，适当地中止电平转换电路203a、203b的其中一个。

Description

驱动装置
技术领域
本发明涉及驱动控制所谓的图腾柱连接的两个开关装置的驱动装置以及防止上述两个开关装置的连接结点的电位变动时的误动作的技术。
背景技术
例如，用以驱动电动机的功率装置中通常采用逆变装置。逆变装置以交流电压整流后的数百伏的直流电压作为电源，具有以两个相同功率开关装置串联到该电源(图腾柱连接的)的电路作为单元电路的2相结构和3相结构。为了使逆变装置达到期望的逆变作用，必须由驱动装置以正确的顺序切换(开/关)上述各开关装置。执行切换的开指令及关指令是数伏大小的低电压信号，由驱动控制电路等发出。
[发明解决的问题]
上述低电压信号虽然可以原样提供给图腾柱连接的电路的低电位侧的开关装置，但是基准电位的电平若不升高，则无法提供给高电位侧的开关装置。这是因为，驱动装置中，切换高电位侧开关装置的电路是以高电位侧开关装置和低电位侧开关装置的连接结点的电位作为基准电位而动作的。
从而，以往普遍利用光耦合器将低电压信号传送到高电位侧，但是成本变得相当高。而且，最近进行的将其控制电路和开关装置一起集成到同一半导体芯片的研究开发中，光耦合器成为集成化的瓶颈。
作为解决这样的问题的技术，已知有通过电平转换电路将开指令及关指令传送到高电位侧开关装置的技术。
但是，由于该电平转换电路设置成跨接在用以切换高电位侧及低电位侧开关装置的两个电路间，若开关装置的切换引起两个开关装置间的上述连接结点的电位变动，则该电位变动引起的噪声导致在电平转换电路中(从而在驱动装置中)引起误动作，其结果，逆变装置产生误动作。
本发明针对相关问题而提出，其目的在于提供即使两个开关装置的上述连接结点的电位变动也可防止误动作的驱动装置。
[解决问题的装置]
本发明第一方面的驱动装置，至少驱动控制第1电位和比上述第1电位高的第2电位之间连接的两个开关装置中的高电位侧的开关装置，它包括：控制信号发生器，生成使上述高电位侧开关装置导通的导通指令及非导通的非导通指令相关的控制信号并从输出端输出；电平转换装置，与上述控制信号发生器的上述输出端连接，用至少一个电平转换电路对上述控制信号进行电平转换，生成电平转换后的控制信号；以及伪电路。上述至少一个电平转换电路及上述伪电路分别包括第1开关装置，该开关装置具有在上述第1电位和以上述两个开关装置的连接的结点的第3电位为基准设定的比上述第3电位高的第4电位之间设置的电流通路、上述电流通路中设置的主通路以及控制上述主通路的导通状态/非导通状态的控制端子。上述至少一个电平转换电路中的上述第1开关装置的上述控制端子与上述控制信号发生器的上述输出端连接，另外，上述伪电路中的上述第1开关装置总是设定成上述非导通状态，上述至少一个电平转换电路包含用以输出上述电平转换后的控制信号的第1结点，同时，上述伪电路包含与上述第1结点对应的第2结点，上述驱动装置还包括：掩蔽(mask)电路，与上述至少一个电平转换电路的上述第1结点及上述伪电路的上述第2结点连接，利用上述第2结点输出的信号对上述第1结点输出的信号进行掩蔽，生成掩蔽后的信号；判别器，利用上述掩蔽后的信号，判别与上述高电位侧开关装置相关的上述导通指令及上述非导通指令。
本发明第二方面的驱动装置，是本发明第一方面的驱动装置中，上述控制信号发生器包括选择迭代脉冲信号发生器，只选择在上述高电位侧开关装置相关的上述导通指令期间和上述非导通指令期间的其中一个期间，生成包含有其周期比上述导通指示及上述非导通指示的上述期间短的迭代脉冲的迭代脉冲信号，作为上述控制信号。上述判别器包括第1判别器，其利用上述掩蔽后的信号中包含的多个脉冲的迭代性判别上述导通指令及上述非导通指令。
本发明第三方面的驱动装置，是在本发明第二方面的驱动装置中，上述第1判别器包括单触发脉冲发生器，后者利用上述掩蔽后的信号中包含的上述多个脉冲作为触发脉冲，对各个触发脉冲生成具有不小于上述迭代脉冲的上述周期的脉冲宽度的脉冲。
本发明第四方面的驱动装置，是在本发明第一方面的驱动装置中，上述控制信号包括与上述高电位侧开关装置相关的上述导通指令对应的导通控制信号，以及与上述非导通指令对应的非导通控制信号，同时，上述电平转换后的控制信号包括与上述导通控制信号对应的电平转换后的导通控制信号以及与上述非导通控制信号对应的电平转换后的非导通控制信号，上述控制信号发生器的上述输出端包括输出上述导通控制信号的导通控制信号输出端以及输出上述非导通控制信号的非导通控制信号输出端，上述至少一个电平转换电路包括：第1电平转换电路，上述第1开关装置的上述控制端子与上述控制信号发生器的上述导通控制信号输出端连接并从上述第1结点输出上述电平转换后的导通控制信号；第2电平转换电路，上述第1开关装置的上述控制端子与上述控制信号发生器的上述非导通控制信号输出端连接并从上述第1结点输出上述电平转换后的非导通控制信号。上述掩蔽后的信号包括第1及第2掩蔽后的信号。上述掩蔽电路包括：第1掩蔽电路，与上述第1电平转换电路的上述第1结点及上述伪电路的上述第2结点连接，利用上述第2结点输出的信号掩蔽上述第1结点输出的信号，生成上述第1掩蔽后的信号；第2掩蔽电路，与上述第2电平转换电路的上述第1结点及上述伪电路的上述第2结点连接，利用上述第2结点输出的信号掩蔽上述第1结点输出的信号，生成上述第2掩蔽后的信号。
本发明第五方面的驱动装置，是在本发明第四方面的驱动装置中，上述控制信号发生器包括：迭代脉冲信号发生器，生成包含有其周期比上述高电位侧开关装置相关的上述导通指示期间及上述非导通指示期间短的迭代脉冲的迭代脉冲信号；第1选择器，仅仅从上述导通指令的上述期间中选择输出上述迭代脉冲信号；第2选择器，仅仅从上述非导通指令的上述期间中选择输出上述迭代脉冲信号。上述导通控制信号及上述非导通控制信号中分别包含上述第1及第2选择器输出的上述迭代脉冲，上述判别器包括第2判别器，后者利用上述第1及第2掩蔽后的信号中包含的脉冲对上述导通指令及上述非导通指令进行判别。
本发明第六方面的驱动装置，是在本发明第四方面或本发明第五方面的驱动装置中，上述控制信号发生器包括：与从上述非导通指令到上述导通指令的转移同步生成导通转移脉冲的导通转移脉冲发生器、与从上述导通指令到上述非导通指令的转移同步生成非导通转移脉冲的非导通转移脉冲发生器。上述导通控制信号及上述非导通控制信号中分别包含上述导通转移脉冲及上述非导通转移脉冲，上述判别器包括第3判别器，后者利用上述掩蔽后的信号中包含的与上述导通转移脉冲及上述非导通转移脉冲对应的脉冲，判别上述导通指令及上述非导通指令。
本发明第七方面的驱动装置，是在本发明第四方面至本发明第六方面的任一方面的驱动装置中，上述第1及第2电平转换电路还分别包含具有根据上述判别器的判别结果控制上述电流通路的导通状态/非导通状态的结构的第2开关装置。
本发明第八方面的驱动装置，是在本发明第七方面的驱动装置中，上述第1及第2电平转换电路还分别包含设在上述电流通路和上述第3电位之间的箝位装置，上述第1及第2电平转换电路中分别在上述箝位装置和上述第4电位之间设有上述第2开关装置。
本发明第九方面的驱动装置，是在本发明第七方面的驱动装置中，上述第2开关装置包括模拟开关，其由并联的P沟道场效应晶体管和N沟道场效应晶体管组成，且上述N沟道场效应晶体管的基片电位设定成上述第3电位。
附图说明
图1是说明本发明的驱动装置的图。
图2是说明实施例1的驱动装置的图。
图3是说明实施例1的驱动装置的掩蔽电路的图。
图4是说明实施例1的驱动装置的动作的时序图。
图5是说明实施例2的驱动装置的图。
图6是说明实施例2的驱动装置的掩蔽电路的图。
图7是说明实施例3的驱动装置的图。
图8是说明实施例3的驱动装置的控制信号发生器的图。
图9是说明实施例3的驱动装置的掩蔽电路的图。
图10是说明实施例3的驱动装置的动作的时序图。
图11是说明实施例3的驱动装置的变形例的图。
图12是说明实施例4的驱动装置的图。
[符号的说明]
1    高电位侧开关装置
2    低电位侧开关装置
10～14，13B    驱动装置
10H～14H，13HB 高电位侧驱动装置
10L～12L    低电位侧驱动装置
100，102    控制信号发生器
101     控制信号发生器(选择迭代脉冲信号发生器)
110     迭代脉冲信号发生器
114a    第1选择器
114b    第2选择器
115a    开转移脉冲(导通转移脉冲)发生器
115b    关转移脉冲(非导通转移脉冲)发生器
200～204    电平转换装置
201a～204a  (第1)电平转换电路
203b，204b  第2电平转换电路
210，220，310    电流通路
211，221，311    高耐压N沟道场效应晶体管(第1开关装置)
213，223，313    NOT电路
214，224，314    箝位二极管(箝位装置)
215，225，315    P沟道场效应晶体管(第2开关装置)
216，226，316    模拟开关(第2开关装置)
300～304    伪电路
400～403    掩蔽电路
403a   第1掩蔽电路
403b   第2掩蔽电路
500    判别器
501    可再触发的单触发脉冲发生器(第1判别器)
502    RS触发器(第2及第3判别器)
GND    低电位侧主电源电位(第1电位)
NO     连接结点
S1，S2 开关指令信号
S100   控制信号
S100a    开控制信号(导通控制信号)
S100b    关控制信号(非导通控制信号)
S112，S113    迭代脉冲信号
S200     电平转换后的控制信号
S200a    电平转换后的开控制信号(电平转换后的导通控制信号)
S200b    电平转换后的关控制信号(电平转换后的非导通控制信号)
S300     信号
S400     掩蔽后的信号
S400a    第1掩蔽后的信号
S400b    第2掩蔽后的信号
T        周期
Tlon     开指令(导通指令)的期间
Tloff    关指令(非导通指令)的期间
VB       第4电位
VS       第3电位
VH       高电位侧主电源电位(第2电位)
发明的实施例
实施例1
首先，参照图1说明本发明的驱动装置的基本结构。
图1的驱动装置10驱动并控制在低电位侧主电源电位(或第1电位)GND和高电位侧主电源电位(或第2电位)VH之间按照该顺序串联的(所谓图腾柱连接)低电位侧开关装置2和高电位侧开关装置1。这里，低电位侧主电源电位GND为接地电位，(电位GND)＜(电位VH)。高电位侧开关装置1和低电位侧开关装置2的接点或连接结点NO与未图示的负载相连(例如马达等感性负载)。
高电位侧开关装置1由IGBT(绝缘栅极型双极晶体管)等的功率装置1p和单向传动二极管1d反并联而成。功率装置1p以连接结点NO的电位(或第3电位)VS作为基准电位，在该电位VS和高电位侧主电源电位VH之间进行切换动作，也称为高电位侧功率装置。同样，低电位侧开关装置2由功率装置2p和单向传动二极管2d反并联而成。功率装置2p以低电位侧主电源电位GND作为基准电位，在电位GND、VS之间进行切换动作，也称为低电位侧功率装置。
驱动装置10大致分为驱动控制高电位侧开关装置1的高电位侧驱动装置10H和驱动控制低电位侧开关装置2的低电位侧驱动装置10L。
首先，高电位侧驱动装置10H由控制信号发生器100、电平转换装置200、伪电路300、掩蔽电路400、判别器500以及高电位侧驱动电路600构成。另外，控制信号发生器100连接于接地电位GND和其电位设定高于该接地电位GND的电位VCC之间并由其供电。电位VCC以接地电位GND为基准进行设定，由电源或电源电路4提供。另外，掩蔽电路400、判别器500以及高电位侧驱动电路600连接于连接结点NO的电位VS和电位设定成高于该电位VS的电位(或第4电位)VB之间并由其供电。电位VB以电位VS为基准电位进行设定，电位VS、VB间的电位差由电源或电源电路3提供。另外，电平转换装置200及伪电路300连接于电位GND、VB之间并由其供电。
控制信号发生器100配置成获得与使高电位侧开关装置1导通的导通指令(以下称为开指令)及非导通的非导通指令(以下称为关指令)相关的导通/非导通指令信号(以下称为开关指令信号)S1，根据该开关指令信号S1生成控制信号S100并从输出端或输出结点输出。另外，这里，单一的开关指令信号S1中包含开指令及关指令两者的信息，同样单一的控制信号S100中也包含两个指令的信息。
控制信号发生器100的上述输出端与电平转换装置200连接。电平转换装置200配置成具有至少一个电平转换电路，通过该至少一个电平转换电路对控制信号发生器100输出的控制信号S100进行电平转换(这里为升压电平转换)，生成电平转换后的控制信号S200并输出。上述至少一个电平转换电路具有输出电平转换后的控制信号200的结点(或第1结点)，这将在后面进行详述。
伪电路300与电平转换装置200并联于电位GND、VB之间。伪电路300具有与上述至少一个电平转换电路大致相同的结构，例如，具有与上述至少一个电平转换电路的结点对应的结点(或第2结点)，从该结点输出信号S300，这将在后面进行详述。
电平转换装置200及伪电路300的上述两个结点与掩蔽电路400连接。掩蔽电路400配置成利用从伪电路300的上述结点输出的信号S300，掩蔽由电平转换装置200的上述结点输出的信号(如后述，电平转换后的控制信号S200可能叠加有噪声)，生成掩蔽后的信号S400并输出。
判别器500配置成获得上述掩蔽后的信号S400，利用该信号S400判别与高电位侧开关装置1相关的上述导通指令及非导通指令，生成与判别结果相关的判别结果信号S500并输出。
高电位侧驱动电路600根据判别结果信号S500，用控制信号S600控制高电位侧开关装置1的导通/非导通。驱动电路600由，例如电位VS、VB间串联的两个N沟道型MOSFET构成，通过使该两个N沟道型MOSFET互补地开关来切换开关装置1。
另一方面，低电位侧驱动装置10L获得与使低电位侧开关装置2导通的导通指令(开指令)及非导通的非导通指令(关指令)相关的导通/非导通指令信号(开关指令信号)S2，根据该开关指令信号S2用控制信号S900控制低电位侧开关装置2的导通/非导通。这里，单一的开关指令信号S2中包含开指令及关指令两者的信息。
接着，用图2所示实施例1的驱动装置11说明驱动装置10的具体结构例。另外，图3表示驱动装置11的掩蔽电路401，图4表示说明驱动装置11的动作的时序图。
比较图1及图2可知，驱动装置11包括与前述的高电位侧驱动装置10H及低电位侧驱动装置10L对应的高电位侧驱动装置11H及低电位侧驱动装置11L。
首先，高电位侧驱动装置11H包括作为前述的要素100、200、300、400、500的控制信号发生器(或选择迭代脉冲信号发生器)101、具有电平转换电路201a的电平转换装置201、伪电路301、掩蔽电路401、判别器(或第1判别器)501，还包括前述的高电位侧驱动电路600。
控制信号发生器101由原时钟信号发生器111以及单触发脉冲发生器112构成。另外，原时钟信号发生器111及单触发脉冲发生器112共同连接于电位GND、VCC之间并由其供电。
原时钟信号发生器111产生周期T(参照图4)的时钟信号S111。单触发脉冲发生器112配置成与该时钟信号S111同步生成包含有为周期T的迭代脉冲(迭代脉冲波形)的迭代脉冲信号S112(参照图4)。特别是，单触发脉冲发生器112还获得高电位侧开关装置1相关的开关指令信号S1，只是在开关指令信号S1中的开指令期间Tlon，有选择地将上述迭代脉冲信号S112作为控制信号S100输出。从而，控制信号发生器101可称为“选择迭代脉冲信号发生器101”，只是在开指令的期间Tlon，将迭代脉冲信号S112作为控制信号S100输出。
这里，时钟信号S111及其对应的迭代脉冲的周期T设定成比开关指令信号S1的开指令的期间Tlon及关指令的期间Tloff中任何一个都短，例如，设定在开关指令的周期(Tlon+Tloff)的十分之一到数十分之一的范围内。
另外，驱动装置11也可配置成使控制信号发生器101只是在关指令的期间Tloff将迭代脉冲信号S112作为控制信号S100输出。
电平转换装置201具有一个电平转换电路201a，该电平转换电路201a由高耐压N沟道场效应晶体管(或第1开关装置)211、电平转换电阻212、NOT电路(逆变电路)213以及箝位二极管(或箝位装置)214构成。这里，作为高耐压N沟道场效应晶体管211，采用MOSFET(或MISFET)，高耐压N沟道型MOSFET也称为“HVNMOS”。
HVNMOS211的源极及漏极分别与接地电位GND及电阻212的一端连接，电阻212的另一端与电位VB连接，从而在电位GND、VB间形成电流通路210。此时，HVNMOS211的源极-漏极间的通路(或主通路)设在电流通路210中，用HVNMOS211的栅极(或控制端子)的输入信号控制该源极-漏极间的通路的导通状态/非导通状态，从而控制电流通路210的导通状态/非导通状态。HVNMOS211的栅极与输出上述控制信号S100的单触发脉冲发生器112的输出端(对应控制信号发生器101的输出端)连接。另外，HVNMOS211的基片电位设定为接地电位GND。
而且，HVNMOS211的漏极和电阻212的上述一端之间连接有NOT电路213的输入端，NOT电路213的输出端就是输出电平转换后的控制信号S200的上述结点(第1结点)。NOT电路213连接于VS、VB并由其供电，图中省略了详细的图示。
而且，电平转换电路201a的电流通路210和电位VS之间连接有箝位二极管214。详细地说，HVNMOS211的漏极、电阻212的上述一端以及NOT电路213的输入端与箝位二极管214的阴极连接，该二极管214的阳极与电位VS连接。从而，即使电流通路210流过电流时电阻212的电压降变大，NOT电路213的输入端的电位(或者说HVNMOS211的漏极及电阻212的上述一端的电位)也被固定在电位VS，防止其低于该电位VS。
根据这样的电平转换电路201a，控制信号S100为高电平(高电位电平)时，HVNMOS211变成导通状态，电流流过电流通路210。由该电流在电阻212处产生电压降，NOT电路213的输入端变成低电平(低电位电平)。从而，NOT回路213的输出端变成高电平，可获得与控制信号S100同样的波形(参照图4)但电位上升的电平转换后的控制信号S200。控制信号S100为低电平时，对控制信号S100进行电平转换，也可获得电平转换后的控制信号S200。即，例如，电位GND、VCC之间转移的控制信号S100电平转换成在电位VS、VB之间转移的信号S200。
伪电路301由HVNMOS(或第1开关装置)311、电阻312、NOT电路(逆变电路)313以及箝位二极管(或箝位装置)314构成。特别是，这些要素311～314与电平转换电路201a的要素211～214分别具有大致相同的特性(值)，除了HVNMOS34的栅极与接地电位GND连接以外，其他与要素211～214采用同样的连接。
详细地说，HVNMOS311的源极及漏极分别与接地电位GND及电阻312的一端连接，电阻312的另一端与电位VB连接，从而在电位GND、VB之间形成电流通路310。此时，HVNMOS311的源极-漏极间的通路(或主通路)设在电流通路310中。
特别是，与电平转换电路201a不同，伪电路301中，HVNMOS311的栅极(或控制端子)与接地电位GND连接，从而HVNMOS311总是设定成非导通状态。另外，HVNMOS311的基片电位设定成接地电位GND。
而且，HVNMOS311的漏极和电阻312的上述一端之间与NOT电路313的输入端连接，NOT电路313的输出端是与电平转换电路201经由其输出电平转换后的控制信号S200的上述结点对应的结点(第2结点)。NOT电路313连接于电位VS、VB并由其供电，图中省略了详细的图示。
而且，伪电路301的电流通路310和电位VS之间连接有箝位二极管314。详细地说，HVNMOS311的漏极、电阻312的上述一端以及NOT电路313的输入端与箝位二极管314的阳极连接，该二极管314的阳极与电位VS连接。从而，可防止NOT电路313的输入端的电位低于电位VS。
如图3所示，掩蔽电路401由NOT电路411和NOR电路412构成。具体地说，输出电平转换后的控制信号S200的上述结点(即NOT电路213的输出端)与NOT电路411的输入端连接，该NOT电路411的输出端及伪电路301的上述结点(即NOT电路313的输出端)与NOR电路412的输入端连接。NOR电路412的输出端就是掩蔽电路401的输出端，输出掩蔽后的信号S400。另外，如图4所示，掩蔽后的信号S400具有与控制信号发生器101输出的控制信号S100同样的波形(但是已电平转换)，即包含迭代脉冲。
判别器(或第1判别器)501由可再触发的单触发脉冲发生器构成，从而该判别器501也称为“可再触发的单触发脉冲发生器501”。可再触发的单触发脉冲发生器501利用掩蔽后的信号S400中的多个脉冲(虽然与控制信号S100中的迭代脉冲对应，但是如后述，也可能叠加有噪声)的各脉冲作为触发脉冲，对各个触发脉冲生成脉冲。
特别是，可再触发的单触发脉冲发生器501生成的脉冲的宽度设定成控制信号发生器101的单触发脉冲发生器112生成的迭代脉冲信号S112(参照图4)的周期T以上，例如，设定成周期T以上或大致等于周期T。更具体地说，设定成比上述周期T长若干(例如，(周期T)+(迭代脉冲的宽度))。从而，如图4，可再触发的单触发脉冲发生器501输出的判别结果信号S500中形成多个上述脉冲连在一起的一个脉冲。如上述，由于控制信号S100中包含迭代脉冲的期间与开指令的期间Tlon对应，因而判别结果信号S500中多个脉冲连在一起形成的高电平的一个脉冲与开指令(的期间Tlon)对应，其他低电平的部分与关指令(的期间Tloff)对应。
这样，可再触发的单触发脉冲发生器501利用掩蔽后的信号S400中包含的多个脉冲的迭代性对开指令(的期间Tlon)及关指令(的期间Tloff)进行判别。
如前述，高电位侧驱动电路600根据判别结果信号S500，由控制信号S600对高电位侧开关装置1的导通/非导通进行控制。
另一方面，低电位侧驱动装置11L由共同连接到电位VCC、GND间的同步电路901及低电位侧驱动电路900构成。具体地说，同步电路901取得原时钟信号发生器111输出的时钟信号S111及低电位侧开关装置2相关的开关指令信号S2，使开关指令信号S2与时钟信号S111同步，生成信号S901。驱动电路900根据信号S901，由控制信号S900对低电位侧开关装置2的导通/非导通进行控制。另外，低电位侧驱动电路900与高电位侧驱动电路600具有相同的结构。
根据驱动装置10、11，即使由开关装置1、2的切换引起两个开关装置1、2间的连接的结点NO的电位VS变动，也可象以下一样防止误动作。
首先，连接的结点NO的电位VS若变动，则电平转换电路201a及伪电路301的电流通路210、310中分别流过对HVNMOS211、311的源极-漏极间的寄生静电电容充电的电流。此时，电平转换电路201a中，该电流作为噪声叠加到电平转换后的控制信号S200，从该电路201a的输出端输出。
但是，伪电路301的HVNMOS311总是设定成非导通状态，正常动作时伪电路301不生成信号。从而，上述电流引起的从伪电路301的上述结点输出的信号S300只是电位VS的变动引起的噪声。即，伪电路301作为噪声检测器。
根据具有上述结构的掩蔽电路401，当信号S300为低电平即不发生噪声时，将电平转换后的信号S200原样作为掩蔽后的信号S400输出。相对地，信号S300为高电平即发生噪声时，电平转换电路201a输出的信号(叠加了噪声的电平转换后的控制信号S200)除去噪声后，可作为掩蔽后的信号S400输出。这样，通过利用来自伪电路301的信号S300，可获得作为掩蔽后的信号S400的噪声被除去的电平转换后的控制信号S200。
其结果，连接的结点NO的电位VS即使变动，也可防止误动作。
由于电平转换电路201a和伪电路301相互具有同样的结构，电平转换电路201a的HVNMOS211为非导通状态时若电位VS变动，则各电流通路210、310流过的上述电流的大小和定时变成大致相同。从而，可显著除去该场合的噪声。
反之，电流通路210、310流过的电流的定时若不一致，则即使用伪电路301和掩蔽电路401也难以完全除去噪声，具有与定时差对应的脉冲宽度的噪声脉冲包含在掩蔽后的信号S400中，从而可能使误动作发生并持续。另外，上述电流的定时偏移的原因有，例如，电平转换电路201a和伪电路301之间的要素的特性存在波动的情况，以及高电位侧开关装置1切换时HVNMOS211处于导通状态的情况(此时，HVNMOS211、311间的寄生静电电容不同)。
但是，根据驱动装置10，即使电流通路210、310流过的电流的定时不一致的情况下，也可以抑制和防止误动作持续发生。
具体地说，如上述，控制信号发生器101输出的控制信号S100包含迭代脉冲，掩蔽后的信号S400也(若无噪声)具有与控制信号S100同样的波形(参照图4)。可再触发的单触发脉冲发生器501产生与掩蔽后的信号S400中包含的各脉冲同步的脉冲，该脉冲的宽度设定成例如比控制信号S100中的迭代脉冲信号S112(参照图4)的周期T长若干。从而，即使掩蔽后的信号S400中包含由上述噪声引起的脉冲(噪声脉冲)，与判别结果信号S500中包含的上述噪声脉冲对应的脉冲也是单触发的，且仅仅在与上述的脉冲宽度相当的期间产生。其结果，噪声脉冲引起的误动作仅仅在与可再触发的单触发脉冲发生器501发生的上述脉冲的宽度相当的期间发生，该期间后恢复为正常动作。
即，由于可再触发的单触发脉冲发生器501利用掩蔽后的信号S400中包含的多个脉冲的迭代性进行导通指令及非导通指令的判别，因而即使该多个脉冲中包含噪声脉冲，也可以限制由该噪声脉冲引起误动作的期间，恢复正常的动作。
另外，通过将伪电路301的NOT电路313的阈值设定成大于电平转换电路201a的NOT电路213的阈值，则即使在电流通路210、310流过的电流的定时不一致的情况下，也可以用掩蔽电路401进行更可靠的掩蔽处理。这是因为，根据相关阈值的设定，电平转换电路201a的整个高电平期间可以包括在来自伪电路301的信号S300的高电平期间内。
这样，驱动装置10、11通过2、3重的对策，可以更可靠地抑制防止由电位VS的变动引起的误动作。
实施例2
通过图5、图6所示实施例2相关的驱动装置12及掩蔽电路402说明驱动装置10的第2具体结构例。驱动装置12具有将前述的驱动装置11中的高电位侧驱动装置11H替换成高电位侧驱动装置12H后的结构，该高电位侧驱动装置12H具有将前述的驱动装置11H中的电平转换装置201、伪电路301以及掩蔽电路401替换成电平转换装置202、伪电路302以及掩蔽电路402后的结构。
电平转换装置202具有在前述的电平转换电路201a中除去了二极管214的电平转换电路202a，其中设置有两条从电流通路210经由两个NOT电路213到掩蔽电路402的通路。另外，两个NOT电路213都输出电平转换后的信号S200。
另外，伪电路302具有从前述的伪电路301除去二极管314后的结构。
如图6，掩蔽电路402由前述的NOT电路411、NOR电路412以及AND电路413构成。具体地说，AND电路413的输入端与电平转换电路202a的一个NOT电路213的输出端及伪电路302的NOT电路313的输出端连接。另外，NOT电路411的输入端与电平转换电路202a的另一个NOT电路213的输出端连接。NOT电路411及AND电路413的两个输出端与NOR电路412的输入端连接，NOR电路412的输出就是掩蔽后的信号S400。相关掩蔽电路402中，由AND电路413检测噪声，以监视电位VS的变动引起的噪声的同相传送。
另外，也可以采用这样的结构，即令电平转换电路202a的NOT电路213为一个，使来自NOT电路213的电平转换后的控制信号S200同时输入NOT电路411和AND电路413。
另外，通过将与AND电路413连接的NOT电路213、313的阈值设定成大于与NOT电路411连接的NOT电路213的阈值，可以用掩蔽电路402进行更可靠的掩蔽处理。
驱动装置12也可以获得与前述的驱动装置10、11同样的效果。
实施例3
用图7所示实施例3相关的驱动装置13说明驱动装置10的第3具体结构例。另外，图8及图9表示驱动装置13的控制信号发生器102及掩蔽电路403，图10表示说明驱动装置13的动作的时序图。驱动装置13具有将前述的驱动装置11中的高电位侧及低电位侧驱动装置11H、11L替换成高电位侧及低电位侧驱动装置13H、12L后的结构。
首先，高电位侧驱动装置13H包含作为前述的要素100、200、300、400、500的控制信号发生器102、电平转换装置203、伪电路303、掩蔽电路403以及判别器(或第2及第3判别器)502，还包含前述的高电位侧驱动电路600。
首先，如图8，控制信号发生器102由迭代脉冲信号发生器110、第1及第2选择器114a、114b、开转移脉冲(或导通转移脉冲)发生器115a、关转移脉冲(或非导通转移脉冲)发生器T115b以及OR电路116a、116b构成。
详细地说，迭代脉冲信号发生器110包含前述的原时钟信号发生器111及单触发脉冲发生器113。单触发脉冲发生器113配置成连接于电位VCC、GND之间以获得供电，获得时钟信号S111并根据该时钟信号S111生成包含周期T的迭代脉冲(迭代脉冲波形)的迭代脉冲信号S113(图10参照。与图4的迭代脉冲信号S112相当)并输出。
第1选择器114a包含具有输入迭代脉冲信号S113及开关指令信号S1的结构的AND电路114a1，从而，迭代脉冲信号S113只是在开指令的期间Tlon作为第1选择器114a的输出信号S114a被选择输出(参照图10)。
另外，开转移脉冲发生器115a包含具有输入开关指令信号S1的结构的单触发脉冲发生器115a1，该单触发脉冲发生器115a1配置成与开关指令信号S1的脉冲上升沿(从关指令到开指令的转移)同步生成开转移脉冲，作为信号S115a输出(参照图10)。另外，这里，开转移脉冲的宽度设定成与单触发脉冲发生器113生成的迭代脉冲的脉冲宽度相同。
第1选择器T114a的输出信号S114a及开转移脉冲发生器115a的输出信号S115a输入OR电路116a，该OR电路116a的运算结果作为开控制信号(或导通控制信号)S100a从该OR电路116a的输出端(或导通控制信号输出端)输出。此时，开控制信号S100a中叠加了信号S114a中的迭代脉冲及信号115a中的开转移脉冲(参照图10)。
另一方面，第2选择器114b配置成包含AND电路114b1及NOT电路114b2，向AND电路114b1输入迭代脉冲信号S113以及由NOT电路114b2进行了波形反相后的开关指令信号S1。从而，迭代脉冲信号S113只是在关指令的期间Tloff作为第2选择器114b的输出信号S114b被选择输出(参照图10)。
关转移脉冲发生器115b配置成包含单触发脉冲发生器115b1及NOT电路115b2，向单触发脉冲发生器115b1输入由NOT电路115b2进行了波形反相后的开关指令信号S1。单触发脉冲发生器115b1配置成与波形反相后的开关指令信号S1的脉冲的上升沿(从关指令到开指令的转移)同步生成开转移脉冲，作为信号S1415b输出。另外，这里，开转移脉冲的宽度设定成与单触发脉冲发生器113生成的迭代脉冲的脉冲宽度相同。
第2选择器T114b的输出信号S114b及关转移脉冲发生器115b的输出信号S115b输入OR电路116b，该OR电路116b的运算结果作为关控制信号(或非导通控制信号)S100b从该OR电路116b的输出端(或非导通控制信号输出端)输出。此时，关控制信号S100b中叠加了信号S114b中的迭代脉冲及信号115b中的关转移脉冲(参照图10)。
另外，来自OR电路116a、116b的控制信号S100a、S100b的总称相当于来自前述的控制信号发生器100的控制信号S100，OR电路116a，116b的输出端的总称相当于前述的控制信号发生器100的输出端。
电平转换装置203包含两个电平转换电路(或第1及第2电平转换电路)203a、203b。
第1电平转换电路203a基本上具有在图2的前述的电平转换电路201a中追加了P沟道场效应晶体管(或第2开关装置)215的结构。这里，作为P沟道场效应晶体管215，采用MOSFET(或MISFET)，P沟道型MOSFET也称为“PMOS”。
插PMOS215，使得其源极-漏极通路设在电流通路210中。详细地说，PMOS215的源极与NOT电路213的输入端和电阻212的上述一端的连接结点连接，PMOS215的漏极与二极管214的阴极和HVNMOS211的漏极的连接结点连接。此时，PMOS215设在二极管(或箝位装置)214和电位VB之间，换言之，电位VS、VB之间。PMOS215的栅极与作为判别器502的RS触发器的Q输出连接。从而，PMOS215根据判别器502输出的判别结果信号S500，控制电流通路210的导通状态/非导通状态。另外，PMOS215的基片电位设定成电位VB。
另外，第1电平转换电路203a中，HVNMOS211的栅极与输出开控制信号(或导通控制信号)S100a的控制信号发生器102的OR电路116a的输出端(或导通控制信号输出端)连接，从NOT电路213的输出端输出电平转换后的开控制信号(或电平转换后的导通控制信号)S200a。
第2电平转换电路203b包含与上述第1电平转换电路203a的要素211、212、213、214、215的特性(值)大致相同的HVNMOS221、电平转换电阻222、NOT电路223、箝位二极管224、PMOS225，基本与上述第1电平转换电路203a具有同样的结构，从而第2电平转换电路203b在电位GND、VB间形成电流通路220。
但是，第2电平转换电路203b中，HVNMOS221的栅极与输出关控制信号(或非导通控制信号)S100b的控制信号发生器102的OR电路116b的输出端(或非导通控制信号输出端)连接，从NOT电路223的输出端输出电平转换后的关控制信号(或电平转换后的非导通控制信号)S200b。另外，第2电平转换电路203b还包括NOT电路251，NOT电路251的输入端与作为判别器502的RS触发器的Q输出连接，NOT电路251的输出端与PMOS225的栅极连接。从而，PMOS225根据判别器502输出的判别结果信号S500(的反相信号)控制电流通路220的导通状态/非导通状态。
另外，电平转换装置203中，电平转换后的开控制信号S200a及电平转换后的关控制信号S200b的总称与前述的电平转换后的控制信号S200相当。
伪电路303具有在前述的图2的伪电路301中追加了PMOS315的结构。PMOS315具有与电平转换电路203a、203b的PMOS215、225大致相同的特性(值)，与PMOS215、225同样设置在电流通路310中。但是，该PMOS315的栅极与电位VS连接。另外，伪电路303及电平转换电路203a、203b的各电路间，对应的要素(例如，HVNMOS211、221、311)相互具有大致相同的特性(值)。
如图9，掩蔽电路403大致分为第1及第2掩蔽电路403a、403b，比较图9和图3可明白各掩蔽电路403a、403b具有与前述的掩蔽电路401同样的构成。
详细地说，第1掩蔽电路403a由NOT电路411a及NOR电路412a构成，第1电平转换电路203a的上述结点(其输出电平转换后的开控制信号S200a)与NOT电路411a的输入端连接，该NOT电路411a的输出端及伪电路303的上述结点与NOR电路412a的输入端连接的。从而，与图3的掩蔽电路401同样，第1掩蔽电路403a利用伪电路303的上述结点输出的信号，掩蔽第1电平转换电路203a的上述结点输出的信号，生成第1掩蔽后的信号S400a。另外，NOR电路412a的输出端就是输出第1掩蔽后的信号S400a的第1掩蔽电路403a的输出端。
同样，第2掩蔽电路403b由NOT电路411b及NOR电路412b构成，第2电平转换电路203b的上述结点(其输出电平转换后的关控制信号S200b)与NOT电路411b的输入端连接，该NOT电路411b的输出端及伪电路303的上述结点与NOR电路412b的输入端连接。从而，第2掩蔽电路403b利用伪电路303的上述结点输出的信号，掩蔽第2电平转换电路203b的上述结点输出的信号，生成第2掩蔽后的信号S400b。另外，NOR电路412b的输出端就是输出第2掩蔽后的信号S400b的第2掩蔽电路403b的输出端。
另外，掩蔽后的信号S400a、S400b的总称与前述的掩蔽后的信号S400相当。
判别器502由RS触发器构成，从而该判别器502也称为“RS触发器”。RS触发器502中，置位输入(S输入)与掩蔽电路403的NOR电路412a的输出端连接，复位输入(R输入)与掩蔽电路403的NOR电路412b的输出端连接。
从而，根据第1掩蔽电路400a输出的第1掩蔽后的信号S400a中的脉冲的高电平，RS触发器502将来自Q输出的高电平信号作为判别结果信号S500输出。相对地，根据第2掩蔽电路400b输出的第2掩蔽后的信号S400b中的脉冲的高电平，RS触发器502将来自Q输出的低电平信号作为判别结果信号S500输出。即，判别结果信号S500为高电平期间及低电平期间分别与高电位侧开关装置1相关的开指令的期间Tlon及关指令的期间Tloff对应。
另外，如上述，判别结果信号S500输入第1电平转换电路203a的PMOS215及第2电平转换电路203b的NOT电路251。
另一方面，低电位侧驱动装置121由延迟电路902及前述的低电位侧驱动电路900构成。延迟电路902配置成连接于电位GND、VCC间以获得供电，获得低电位侧开关装置2相关的开关指令信号S2，延迟该信号S2并作为信号S902向驱动电路900输出。另外，例如，延迟电路902设置成在低电位侧驱动装置12L侧修正从高电位侧驱动装置13H接收开关指令信号S1到高电位侧开关装置1实际进行切换动作为止的延迟时间。
根据具有这样的结构的驱动装置13，即使分别用信号、即开控制信号(导通控制信号)S100a及关控制信号(非导通控制信号)S100b提供与高电位侧开关装置1相关的导通指令及非导通指令，也可获得与前述的驱动装置10～12同样的效果。另外，通过将伪电路303的NOT电路313的阈值设定成大于电平转换电路203a、203b的NOT电路213、223的阈值，可用掩蔽电路403进行更可靠的掩蔽处理。
特别是，开控制信号S100a中和关控制信号S100b中的任何一个中包含有迭代脉冲，RS触发器502利用掩蔽后的信号S400a、S400b中包含的脉冲进行判别。从而，即使掩蔽后的信号S400a、S400b中包含的噪声脉冲引起误动作，也可通过该噪声脉冲的下一次的正常脉冲(形成传迭到开控制信号S100a或关控制信号S100b的迭代脉冲)恢复正常动作。此时，误动作的期间最大限定在与迭代脉冲的周期T相当的期间。
但是，由于驱动装置11、12中开关指令信号S1和迭代脉冲信号S112不同步，会产生导通指令及非导通指令和控制信号S100之间的延迟时间td(参照图4)。该延迟时间td也反映(传送)导通指令及非导通指令发出到高电位侧开关装置1实际进行切换动作为止的时间。对此，根据驱动装置13，由于开控制信号S100a及关控制信号S100b分别包含导通转移脉冲及非导通转移脉冲，且RS触发器502还利用掩蔽后的信号S400a、S400b中包含的导通转移脉冲及非导通转移脉冲所对应的脉冲进行判别，因而可减少上述延迟时间td。
另外，象驱动装置11、12一样，上述延迟时间td依存于开关指令信号S1的上升沿/下降沿及迭代脉冲信号S112的上升沿(或时钟信号S111)时，为了确保使两个开关装置1、2中止的期间(空闲时间)，使低电位侧开关装置2相关的开关指令信号S2和时钟信号S111同步。但是，驱动装置13中，由于上述延迟时间td不依存于开关指令信号S1和迭代脉冲信号S112的定时，因而不必使开关指令信号S2和时钟信号S111同步。从而，驱动装置13中不需要同步电路901，因而也不需要图2的低电位侧驱动装置11L具有的用以连接同步电路901和原时钟信号发生器111的配线(驱动装置11H、11L为分立的集成电路时变长)。
而且，由于电平转换电路203a、203b具有PMOS215、225，可以削减驱动装置13的消耗功率。其理由如下。例如，若由RS触发器502检测出从关指令到开指令的转移，则随后从开指令到关指令的转移为止，RS触发器502保持Q输出。从而，根据驱动装置13，若检测出从控制信号S100a、S100b到开指令和关指令的转移，则可以切换高电位侧开关装置1。从而，开指令的持续期间，为了检测出下一次的转移(开指令到关指令的转移)，也可以仅仅使传送关指令的电平转换电路203b动作而使传送开指令的电平转换电路203a中止。具体地说，电平转换电路203a的电流通路210也可以不流过电流，驱动装置13中，由于PMOS215根据判别结果信号S500控制电流通路210的导通状态/非导通状态，因而可实现这样的中止。通过相关电平转换电路203a的中止，可削减消耗功率。当然在关指令的持续期间也同样。
这里，考虑RS触发器502的Q输出为高电平时电位VS变动的情况。此时，由于电平转换电路203a的PMOS215为非导通状态，因而，电流通路210中流过经由二极管211向HVNMOS211的寄生静电电容充电的电流，该电流引起的噪声不出现在信号S200，但是，由于PMOS225、315为导通状态，电流通路220、310中有电流经由电阻222、312流过，该电流引起的噪声出现在信号S200b、S300，可以由掩蔽电路403及RS触发器502抑制和去除。同样，RS触发器502的Q输出为低电平时电位VS变动的情况下，利用来自电平转换电路203a及伪电路303的信号S200a、S300可以抑制、去除噪声。即，即使使电平转换电路203a、203b的其中一个中止，也可以获得抑制、去除噪声的效果。
而且，由于PMOS215、225设在箝位二极管(箝位装置)和电位VB(第4电位)之间，流过PMOS215、225的电流由电位VB、VS间的电位差规定。由于该电位差比电位VB、GND间的电位差低，PMOS215、225中不必采用高耐压元件(功率装置)，因而可以降低成本。
如上述，通过削减消耗功率，驱动装置13可变形成图11所示驱动装置13B。以驱动装置13B作为驱动装置10的第4具体结构例进行说明。图11所示驱动装置13B具有将图7的驱动装置13中的高电位侧驱动装置13H替换成高电位侧驱动装置13HB后的结构，高电位侧驱动装置13HB具有在图7的高电位侧驱动装置13H上增加了由电容5和限幅二极管6组成的电源电路的结构。具体地说，电容5连接于电位VB、VS间，二极管116的阴极及阳极分别与电位VB及电位VCC连接。根据这样的结构，可以用一个电源4使驱动装置13B动作。
实施例4
驱动装置10的第5具体结构例用图12所示实施例4的驱动装置14进行说明。驱动装置14具有将前述的图7的驱动装置13中的高电位侧驱动装置13H替换成高电位侧驱动装置14H的结构，该高电位侧驱动装置14H具有将前述的驱动装置13H中的电平转换装置203及伪电路303替换成电平转换装置204及伪电路304后的结构。
电平转换装置204与图7的第1及第2电平转换电路203a、203b同样，大致分成第1及第2电平转换电路204a、204b。
第1及第2电平转换电路204a、204b具有将图7的电平转换电路203a、203b中的PMOS215、225分别替换成模拟开关(或第2开关装置)216、226并除去二极管214、224后的结构。另外，电平转换装置204具有NOT电路252，取代前述的电平转换装置203的NOT电路251。
这里，模拟开关216、226由源极和漏极相互连接的P沟道场效应晶体管和N沟道场效应晶体管并联而成。另外，这里，作为上述P沟道型及N沟道场效应晶体管，采用MOSFET，模拟开关216、226即所谓的C-MOS模拟开关。另外，模拟开关216、226相互具有大致相同的特性(值)。
此时，模拟开关216、226的主通路分别设置在电流通路210、220中，与图7的PMOS215、225的主通路的位置相同。另外，模拟开关216的P沟道型MOSFET及模拟开关226的N沟道型MOSFET的两个栅极与RS触发器S102的Q输出连接。另一方面，模拟开关216的N沟道型MOSFET及模拟开关226的P沟道型MOSFET的两个栅极与NOT电路252的输出端连接，该NOT电路252的输入端与RS触发器502的Q输出连接。另外，模拟开关216、226中，两个N沟道型MOSFET的基片电位与电位(或第3电位)VS连接。两个P沟道型MOSFET的基片电位与电位VB连接。
伪电路304具有将图7的伪电路303中的PMOS315变更成模拟开关316并除去二极管314后的结构。模拟开关316具有与上述的模拟开关216、226同样的结构并具有大致相同的特性(值)。模拟开关316的主通路设置在电流通路310中，与图7的PMOS315的主通路的位置相同。这样，在驱动装置14H中，伪电路304基本上与电平转换电路204a、204b具有同样的结构。但是，模拟开关316中，P沟道型MOSFET的栅极与电位VS连接，N沟道型MOSFET的栅极与电位VB连接。另外，模拟开关346的N沟道型MOSFET及P沟道型MOSFET的基片电位分别与电位VS及电位VB连接。
驱动装置14也可获得与前述的驱动装置13同样的效果。特别是，根据驱动装置14，模拟开关216、226、316的N沟道型MOSFET中，基片和源极之间形成的二极管作为箝位二极管工作，不必另外设置箝位二极管(箝位装置)。从而，可以减少元件数，可以比驱动装置13更进一步提高集成度。
变形例
另外，也可构成这样的驱动装置10～14，使得可以处理上述的说明及时序图中各信号的波形反相后的信号。另外，也可以采用具有以二极管214、224、314取代晶体管的结构的箝位装置。
[发明的效果]
根据本发明第一方面，随着两个开关装置的切换，若第3电位变动，则电平转换电路及伪电路的电流通路有电流流过，该电流引起的信号从至少一个电平转换电路的第1结点及伪电路的第2结点输出。此时，由于伪电路的第1开关装置总是设定为非导通状态，来自伪电路的上述信号只能是第3电位的变动引起的噪声。从而，掩蔽电路通过利用来自伪电路的上述信号，可以去除来自至少一个电平转换电路的上述信号中的噪声。即，可以获得作为掩蔽后信号的去除了噪声且电平转换后的控制信号。其结果，可以防止误动作。
根据本发明第二方面，由于第1判别器进行导通指令及非导通指令的判别时利用了掩蔽后的信号中包含的多个脉冲的迭代性，该多个脉冲中即使包含由噪声引起的脉冲(噪声脉冲)，也可以限制由该噪声脉冲引起误动作的期间，并恢复正常动作。
根据本发明第三方面，掩蔽后的信号中即使包含上述噪声脉冲，该噪声脉冲引起的误动作仅仅在与单触发脉冲发生器生成的脉冲的脉冲宽度相当的期间发生，在该期间后可恢复正常动作。
根据本发明第四方面，高电位侧开关装置相关的导通指令及非导通指令分别用信号(导通控制信号及非导通控制信号)提供的情况下，也可以获得本发明第一方面的上述效果。
根据本发明第五方面，导通控制信号中和非导通控制信号中的其中一个包含迭代脉冲，第2判别器利用第1及第2掩蔽后的信号中包含的脉冲进行判别。从而，掩蔽后的信号中包含的噪声引起的脉冲(噪声脉冲)导致的误动作即使发生，也能够通过该噪声脉冲的下一次的正常脉冲(形成迭代脉冲)恢复正常动作。此时，误动作的期间最大限定在与迭代脉冲的周期相当的期间。
根据本发明第六方面，由于导通控制信号及非导通控制信号分别包含导通转移脉冲及非导通转移脉冲，因而，可以减少导通指令及非导通指令和导通控制信号及非导通控制信号之间的延迟时间。由于第3判别器利用掩蔽后的信号中包含的与导通转移脉冲及非导通转移脉冲对应的脉冲进行判别，因而第3判别器可以正确地了解导通指令及非导通指令的开始定时，其结果，可减少从导通指令及非导通指令发出后到高电位侧开关装置实际动作为止的延迟时间。
根据本发明第七方面，例如，在导通指令持续期间，第1电平转换电路中，通过由第2开关装置将电流通路设定成非导通状态，使该电流通路没有电流流过。从而，可以削减消耗功率。第2电平转换电路也同样。
根据本发明第八方面，由于流过第2开关装置的电流由第3及第4电位间的电位差规定，因而第2开关装置中可以不必采用功率装置。从而，可以削减成本。
根据本发明第九方面，模拟开关的N沟道场效应晶体管中，由于基片和源极之间形成的二极管作为箝位二极管工作，因而不必另外设置箝位装置。从而，可以减少元件数量，提高驱动装置的集成度。

Claims (9)

1.一种驱动装置，至少驱动控制第1电位和比所述第1电位高的第2电位之间连接的两个开关装置中的高电位侧的开关装置，它包括：
控制信号发生器，生成使所述高电位侧开关装置导通的导通指令及非导通的非导通指令相关的控制信号并从输出端输出；
电平转换装置，与所述控制信号发生器的所述输出端连接，用至少一个电平转换电路对所述控制信号进行电平转换，生成电平转换后的控制信号；
以及伪电路，
所述至少一个电平转换电路及所述伪电路分别包括第1开关装置，该开关装置包括：
在所述第1电位和以所述两个开关装置的连接的结点的第3电位为基准设定的比所述第3电位高的第4电位之间设置的电流通路；
所述电流通路中设置的主通路；
以及控制所述主通路的导通状态/非导通状态的控制端子，
所述至少一个电平转换电路中的所述第1开关装置的所述控制端子与所述控制信号发生器的所述输出端连接，另外，所述伪电路中的所述第1开关装置总是设定成所述非导通状态，
所述至少一个电平转换电路包含用以输出所述电平转换后的控制信号的第1结点，同时，所述伪电路包含与所述第1结点对应的第2结点，
所述驱动装置还包括：
掩蔽电路，与所述至少一个电平转换电路的所述第1结点及所述伪电路的所述第2结点连接，利用所述第2结点输出的信号对所述第1结点输出的信号进行掩蔽，生成掩蔽后的信号；
判别器，利用所述掩蔽后的信号，判别与所述高电位侧开关装置相关的所述导通指令及所述非导通指令。
2.如权利要求1所述的驱动装置，其特征在于，
所述控制信号发生器包括选择迭代脉冲信号发生器，只选择在所述高电位侧开关装置相关的所述导通指令期间和所述非导通指令期间的其中一个期间，生成包含有其周期比所述导通指示及所述非导通指示的所述期间短的迭代脉冲的迭代脉冲信号，作为所述控制信号，所述判别器包括第1判别器，其利用所述掩蔽后的信号中包含的多个脉冲的迭代性判别所述导通指令及所述非导通指令。
3.如权利要求2所述的驱动装置，其特征在于，
所述第1判别器包括单触发脉冲发生器，后者利用所述掩蔽后的信号中包含的所述多个脉冲作为触发脉冲，对各个触发脉冲生成具有不小于所述迭代脉冲的所述周期的脉冲宽度的脉冲。
4.如权利要求1所述的驱动装置，其特征在于，
所述控制信号包括与所述高电位侧开关装置相关的所述导通指令对应的导通控制信号，以及与所述非导通指令对应的非导通控制信号，同时，所述电平转换后的控制信号包括与所述导通控制信号对应的电平转换后的导通控制信号以及与所述非导通控制信号对应的电平转换后的非导通控制信号，
所述控制信号发生器的所述输出端包括输出所述导通控制信号的导通控制信号输出端以及输出所述非导通控制信号的非导通控制信号输出端，
所述至少一个电平转换电路包括：
第1电平转换电路，所述第1开关装置的所述控制端子与所述控制信号发生器的所述导通控制信号输出端连接并从所述第1结点输出所述电平转换后的导通控制信号；
第2电平转换电路，所述第1开关装置的所述控制端子与所述控制信号发生器的所述非导通控制信号输出端连接并从所述第1结点输出所述电平转换后的非导通控制信号，
所述掩蔽后的信号包括第1及第2掩蔽后的信号，
所述掩蔽电路包括：
第1掩蔽电路，与所述第1电平转换电路的所述第1结点及所述伪电路的所述第2结点连接，利用所述第2结点输出的信号掩蔽所述第1结点输出的信号，生成所述第1掩蔽后的信号；
第2掩蔽电路，与所述第2电平转换电路的所述第1结点及所述伪电路的所述第2结点连接，利用所述第2结点输出的信号掩蔽所述第1结点输出的信号，生成所述第2掩蔽后的信号。
5.如权利要求1所述的驱动装置，其特征在于，
所述控制信号发生器包括：
迭代脉冲信号发生器，生成包含有其周期比所述高电位侧开关装置相关的所述导通指示期间及所述非导通指示期间短的迭代脉冲的迭代脉冲信号；
第1选择器，仅仅从所述导通指令的所述期间中选择输出所述迭代脉冲信号；
第2选择器，仅仅从所述非导通指令的所述期间中选择输出所述迭代脉冲信号，
所述导通控制信号及所述非导通控制信号中分别包含所述第1及第2选择器输出的所述迭代脉冲，
所述判别器包括第2判别器，后者利用所述第1及第2掩蔽后的信号中包含的脉冲对所述导通指令及所述非导通指令进行判别。
6.如权利要求4所述的驱动装置，其特征在于，
所述控制信号发生器包括：
导通转移脉冲发生器，与从所述非导通指令到所述导通指令的转移同步生成导通转移脉冲；
非导通转移脉冲发生器，与从所述导通指令到所述非导通指令的转移同步生成非导通转移脉冲，
所述导通控制信号及所述非导通控制信号中分别包含所述导通转移脉冲及所述非导通转移脉冲，
所述判别器包括第3判别器，后者利用所述掩蔽后的信号中包含的与所述导通转移脉冲及所述非导通转移脉冲对应的脉冲，判别所述导通指令及所述非导通指令。
7.如权利要求4所述的驱动装置，其特征在于，
所述第1及第2电平转换电路还分别包含具有根据所述判别器的判别结果控制所述电流通路的导通状态/非导通状态的结构的第2开关装置。
8.如权利要求7所述的驱动装置，其特征在于，
所述第1及第2电平转换电路还分别包含设在所述电流通路和所述第3电位之间的箝位装置，
所述第1及第2电平转换电路中分别在所述箝位装置和所述第4电位之间设有所述第2开关装置。
9.如权利要求7所述的驱动装置，其特征在于，
所述第2开关装置包括模拟开关，其由并联的P沟道场效应晶体管和N沟道场效应晶体管组成，且所述N沟道场效应晶体管的基片电位设定成所述第3电位。
CNB021561249A 2002-05-09 2002-12-09 驱动装置 Expired - Fee Related CN1210868C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP133960/2002 2002-05-09
JP2002133960A JP2003324937A (ja) 2002-05-09 2002-05-09 駆動装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CNA2005100701229A Division CN1677856A (zh) 2002-05-09 2002-12-09 驱动装置

Publications (2)

Publication Number Publication Date
CN1457148A CN1457148A (zh) 2003-11-19
CN1210868C true CN1210868C (zh) 2005-07-13

Family

ID=29397437

Family Applications (2)

Application Number Title Priority Date Filing Date
CNA2005100701229A Pending CN1677856A (zh) 2002-05-09 2002-12-09 驱动装置
CNB021561249A Expired - Fee Related CN1210868C (zh) 2002-05-09 2002-12-09 驱动装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CNA2005100701229A Pending CN1677856A (zh) 2002-05-09 2002-12-09 驱动装置

Country Status (5)

Country Link
US (1) US6664822B2 (zh)
JP (1) JP2003324937A (zh)
CN (2) CN1677856A (zh)
DE (1) DE10257438A1 (zh)
TW (1) TW569532B (zh)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4113491B2 (ja) * 2003-12-15 2008-07-09 三菱電機株式会社 半導体装置
US7176723B2 (en) * 2005-02-18 2007-02-13 Semiconductor Components Industries Llc Translator circuit and method therefor
US7538438B2 (en) * 2005-06-30 2009-05-26 Sandisk Corporation Substrate warpage control and continuous electrical enhancement
US20070004094A1 (en) * 2005-06-30 2007-01-04 Hem Takiar Method of reducing warpage in an over-molded IC package
US20070001285A1 (en) * 2005-06-30 2007-01-04 Hem Takiar Apparatus having reduced warpage in an over-molded IC package
JP4672575B2 (ja) 2006-03-08 2011-04-20 三菱電機株式会社 パワーデバイスの駆動回路
JP4816500B2 (ja) * 2007-02-23 2011-11-16 三菱電機株式会社 半導体装置
JP5082574B2 (ja) * 2007-05-07 2012-11-28 三菱電機株式会社 半導体装置
US7843237B2 (en) * 2008-11-17 2010-11-30 Infineon Technologies Austria Ag Circuit arrangement for actuating a transistor
ITMI20082297A1 (it) * 2008-12-23 2010-06-24 St Microelectronics Srl Dispositivo di filtraggio dei segnali di ingresso ad un circuito bistabile e circuito di controllo di transistor comprendente detto dispositivo di filtraggio ed il circuito bistabile.
DE102009037486B3 (de) * 2009-08-13 2011-07-28 Texas Instruments Deutschland GmbH, 85356 Elektronische Vorrichtung und Verfahren zur effizienten Pegelverschiebung
JP5267402B2 (ja) * 2009-09-29 2013-08-21 三菱電機株式会社 半導体回路
US8044699B1 (en) * 2010-07-19 2011-10-25 Polar Semiconductor, Inc. Differential high voltage level shifter
US8405422B2 (en) * 2010-09-30 2013-03-26 Fuji Electric Co., Ltd. Level shift circuit
JP6094032B2 (ja) * 2011-08-26 2017-03-15 サンケン電気株式会社 レベルシフト回路
TWI481194B (zh) * 2012-02-10 2015-04-11 Richtek Technology Corp 浮接閘驅動器電路以及在浮接閘驅動器電路中為單端準位平移器改善抗雜訊能力的電路與方法
GB2500937B (en) * 2012-04-05 2015-04-08 Control Tech Ltd Fail-safe interface
JP5862520B2 (ja) * 2012-08-31 2016-02-16 三菱電機株式会社 逆レベルシフト回路
JP5936564B2 (ja) * 2013-02-18 2016-06-22 三菱電機株式会社 駆動回路
JP5936577B2 (ja) * 2013-04-09 2016-06-22 三菱電機株式会社 レベルシフト回路
JP6015858B2 (ja) * 2013-06-25 2016-10-26 富士電機株式会社 信号伝達回路
JP6304966B2 (ja) * 2013-08-05 2018-04-04 三菱電機株式会社 半導体駆動装置及び半導体装置
CN104638882B (zh) * 2013-11-12 2017-11-24 登丰微电子股份有限公司 信号准位移转电路及直流转直流降压转换控制电路
JP6107698B2 (ja) * 2014-02-13 2017-04-05 株式会社デンソー スイッチング素子駆動装置
US9379708B2 (en) 2014-08-15 2016-06-28 Allegro Microsystems, Llc Switch driver circuit and associated methods
JP6362476B2 (ja) * 2014-08-26 2018-07-25 ローム株式会社 ハイサイドトランジスタのゲート駆動回路、スイッチング出力回路、インバータ装置、電子機器
US9425785B1 (en) * 2015-07-14 2016-08-23 Allegro Microsystems, Llc Switching regulator with controllable slew rate
US10164481B2 (en) 2016-11-21 2018-12-25 Witricity Corporation Current shunt monitor
US9875776B1 (en) * 2016-11-29 2018-01-23 Qualcomm Incorporated Bit writability implementation for memories
JP6731884B2 (ja) * 2017-05-19 2020-07-29 三菱電機株式会社 ハイサイドゲート駆動回路、半導体モジュール、および３相インバータシステム
US10044350B1 (en) * 2017-05-25 2018-08-07 Navitas Semiconductor, Inc. Power FET driver
US10348139B2 (en) 2017-09-29 2019-07-09 Witricity Corporation Configurable wireless charging transmit and receive monitoring device
JP6955458B2 (ja) * 2018-02-22 2021-10-27 ルネサスエレクトロニクス株式会社 レベルシフト回路
FR3089078B1 (fr) * 2018-11-23 2020-12-11 Commissariat Energie Atomique Circuit de commande de transistors de puissance
US11695330B2 (en) * 2019-09-11 2023-07-04 Analog Devices International Unlimited Company Method to reduce the common-mode EMI of a full bridge converter using sampling common-mode feedback

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03169273A (ja) * 1989-11-22 1991-07-22 Mitsubishi Electric Corp スイッチングデバイス駆動回路
JP2763237B2 (ja) 1992-11-02 1998-06-11 株式会社日立製作所 レベルシフト回路及びこれを用いたインバータ装置
EP0666703A1 (en) * 1994-02-08 1995-08-09 HUANG, Wen-Liang Power transistor driving circuit of electromagnetic induction heating device
EP0764365A2 (en) * 1995-04-10 1997-03-26 Koninklijke Philips Electronics N.V. Level-shifting circuit and high-side driver including such a level-shifting circuit
JPH0920017A (ja) 1995-07-06 1997-01-21 Canon Inc インクジェット記録装置
JP3429937B2 (ja) 1996-01-12 2003-07-28 三菱電機株式会社 半導体装置
JP3635975B2 (ja) 1999-03-02 2005-04-06 富士電機デバイステクノロジー株式会社 レベルシフト回路

Also Published As

Publication number Publication date
DE10257438A1 (de) 2003-11-27
CN1677856A (zh) 2005-10-05
TW569532B (en) 2004-01-01
CN1457148A (zh) 2003-11-19
US6664822B2 (en) 2003-12-16
JP2003324937A (ja) 2003-11-14
US20030210081A1 (en) 2003-11-13

Similar Documents

Publication Publication Date Title
CN1210868C (zh) 驱动装置
CN1112768C (zh) 输出电路
CN1245800C (zh) 采用续流二极管的负载驱动电路
CN1314201C (zh) 功率半导体元件的驱动电路
CN1305219C (zh) 电平转换电路
CN1309079C (zh) 半导体集成电路装置
CN1770329A (zh) 寄存器电路以及包括寄存器电路的同步集成电路
CN1860671A (zh) 开关电源装置
CN1114267C (zh) 由时钟信号控制的电平转换电路
CN1264276C (zh) 电平位移电路
CN1259770C (zh) 三电平逆变器的门控装置以及方法
CN101060507A (zh) 数据通信设备、数据通信系统和数据通信方法
CN1518221A (zh) 脉冲输出电路，移位寄存器，和电子设备
CN1780148A (zh) 输入输出电路和半导体输入输出装置
CN1129835A (zh) 液晶电光器件的外部驱动器电路
CN1905192A (zh) 半导体集成电路装置
CN1254456A (zh) 输出缓冲电路
CN1992519A (zh) 脉冲静态触发器
CN1166060C (zh) 电压容许接口电路
CN1551080A (zh) 电流驱动装置及显示装置
CN1744229A (zh) 在半导体器件中使用的中点电势生成电路
CN1664897A (zh) 显示装置驱动电路
CN101079231A (zh) 驱动电压供给电路
CN1428935A (zh) 半导体集成电路
CN1224873C (zh) 时钟发生电路和时钟发生方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20050713

Termination date: 20171209