CN101079231A - 驱动电压供给电路 - Google Patents

驱动电压供给电路 Download PDF

Info

Publication number
CN101079231A
CN101079231A CNA2007101050760A CN200710105076A CN101079231A CN 101079231 A CN101079231 A CN 101079231A CN A2007101050760 A CNA2007101050760 A CN A2007101050760A CN 200710105076 A CN200710105076 A CN 200710105076A CN 101079231 A CN101079231 A CN 101079231A
Authority
CN
China
Prior art keywords
circuit
mentioned
lead
out terminal
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007101050760A
Other languages
English (en)
Other versions
CN101079231B (zh
Inventor
吉田诚也
松永弘树
前岛明广
金田甚作
安藤仁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Craib Innovations Ltd.
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2007104720A external-priority patent/JP2008003567A/ja
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN101079231A publication Critical patent/CN101079231A/zh
Application granted granted Critical
Publication of CN101079231B publication Critical patent/CN101079231B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0275—Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/06—Handling electromagnetic interferences [EMI], covering emitted as well as received electromagnetic radiation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/293—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for address discharge

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

提供用于多沟道半导体集成电路，使输出端子的状态安定的驱动电压供给电路。该驱动电压供给电路，包括：第一布线(L1)、第二布线(L2)、第一驱动电路(7)、多个第二驱动电路(8)、驱动第一驱动电路(7)和多个驱动电路(8)的控制电路、连接在第一布线(L1)和各个输出端子(11)之间的阻抗元件(12A)。

Description

驱动电压供给电路
技术领域
本发明，涉及一种半导体集成电路，特别是用于驱动等离子体光显示装置等的电容型负荷的多沟道半导体集成电路的驱动电路。
背景技术
参照附图说明用于多沟道半导体集成电路的以前驱动电压供给电路(例如，参照专利文献1)。
图12，表示多沟道半导体集成电路中以前的驱动电压供给电路的电路构成。
图12所示的驱动电压供给电路，包括：由多个门闩电路1a形成的移位寄存器1，栅极电路2，输入连结在电流源端子9上、与输入同极性且移位了电压的信号的电平转换电路4，连结在电流源端子9以及共通连接端子13之间，由电平移位电路4控制的由高侧晶体管3形成的高侧驱动电路7，连接在共通连接端子13及GND端子10之间，由低侧晶体管5和二极管6形成的低侧驱动电路8，连接在该低侧驱动电路8的输出端子11及GND端子之间的负荷电容14。尚，图10中，高侧晶体管3及低侧晶体管5上，分别显示寄生二极管3a及5a。
尚，以下如图12所示那样，在叙述多个低侧驱动电路8中特定的低侧驱动电路时，例如是第一个低侧驱动电路时记载为低侧驱动电路8(1)的同时，叙述全部低侧驱动电路时记载为低侧驱动电路8。还有，构成低侧驱动电路8的低侧晶体管5及二极管6、输出端子11、负荷电容14、门闩电路1a、以及寄生二极管3a与5a也一样。
从构成移位寄存器1的门闩电路1a(1)向门闩电路1a(4n-3)的顺序输出的Q输出供给栅极电路2，从栅极电路2的输出信号供给电平移位电路4，并且，从电平移位电路4的输出信号，控制高侧晶体管3。另一方面，从门闩电路1a(1)向1a(4n-3)的顺序的Q输出控制低侧晶体管5(1)至5(4n-3)。通过这样控制高侧晶体管3及低侧晶体管5，顺次切换输出端子11。
(专利文件1)专利申请2003-362063号(图4)
(发明所要解决的课题)
为此，使用于多沟道半导体集成电路中的以前的驱动电压供给电路中，因为是高侧晶体管被多个低侧晶体管所共有的构成，在某一个输出端子上连接的低侧晶体管处于接通时，即便是其他的输出端子上连接的低侧晶体管处于非接通的情况，为了防止电流源端子和GND端子之间的贯通电流的流动，使高侧晶体管处于非接通状态。通过这样做，使其成为高阻抗状态(HIZ状态)，遮断电荷通过的途径，维持作为输出端子的信号电平为高电平。然而，因为是高阻抗(HIZ)状态，干扰进入的话，影响输出端子的电位，无法维持高电平的问题。
以下，就高阻抗(HIZ)状态的干扰影响输出端子电位的问题，以等离子体光显示板(PDP)的情况为例具体说明。
如图13所示那样，等离子体光显示板，包括：扫描电极200、维持电极201、以及数据电极202三个电极。各电极200～202，由诱电体覆盖，从等价来看，如图13所示那样，各电极200～202之间连接了电容203、204、205。因此，等离子体光显示板的各个驱动器的输出负荷成为电容负荷。
如图13所示的那样，电流源端子206和GND端子207之间，连接着高侧晶体管208及低侧晶体管209，低侧晶体管209非接通时，高侧晶体管208处于接通状态，向扫描电极200输出高电平的电压。另一方面，低侧晶体管209接通时，通过使高侧晶体管208处于非接通状态，向扫描电极200输出低电平。尚，维持电极201及数据电极202，在与扫描电极200同样地构成(维持电极201上，连接着设置在电流源端子210及GND端子211之间的高侧晶体管211及低侧晶体管212，数据电极202上，连接着设置在电流源端子213及GND端子214之间的高侧晶体管215及低侧晶体管216)及条件下，对维持电极201及数据电极202输出高电平或低电平。尚，图13中，表示了高侧晶体管(208、211、215)及低侧晶体管(209、212、216)的寄生二极管(208a、209a、211a、212a、215a、216a)。
以下，作为由于数据电极202的输出信号的动作引起的干扰(noise)的一个例子，说明由于这个干扰产生的扫描电极200的输出电位的振动。
如图14所示那样，数据电极202上施加的数据波形，在时刻t1从低电平向高电平移动，在时刻t2从高电平向低电平移动时，介于电容205干扰混入了扫描电极200，扫描电极200的电位被振动了。这种情况下，高侧晶体管201接通的话，扫描电极200的振动电位，只在很短的时间，回复到与电流源端子206的电位相同的高电平，所以没有问题。然而，高侧晶体管208及低侧晶体管209均非接通时，扫描电极208成为高阻抗(HIZ)状态，电荷的通过路径被遮断。其结果，扫描电极200的电位，由于来自数据电极202的干扰介于电容203进入扫描电极200而振动。
例如，如图14所示那样，施加在扫描电极200上的扫描波形的电位在t1时刻向高侧振动时，电流源端子206的电流源电压上加上寄生二极管208a那一部分顺方向电压VD只振动电压(VDDH+VD)。然而，扫描电极200的电位，在时刻t2向低侧振动时，振动到从GND端子207的电压(VGND＝0)下降至寄生二极管209a部分的顺方向电压VD部分的电压(-VD)，扫描电极200的电位无法维持高电平(电流源电压)，变成低电平。
发明内容
本发明，鉴于以上所述，其目的在于：提供用于多沟道半导体集成电路，可使高阻抗(HIZ)状态的输出端子的电压安定的驱动电压供给电路。
(为解决课题的方法)
为了达成上述目的，本发明的第一方面所涉及的驱动电压供给电路，包括：供给第一电位的第一布线；供给第二电位的第二布线；连接在第一和第三布线之间的第一驱动电路；每一个在具有串联连接的二极管及晶体管，和连接在二极管和晶体管的共通连接节点上的输出端子的同时，连接在第二布线和第三布线之间的多个第二驱动电路；驱动第一驱动电路和多个第二驱动电路的控制电路；连接在第一布线和每个输出端子之间的阻抗元件。
本发明第一方面所涉及的驱动电压供给电路中，阻抗元件由电阻元件构成。
本发明的第二方面所涉及的驱动电压供给电路，包括：供给第一电位的第一布线；供给第二电位的第二布线；连接在第一和第三布线之间的第一驱动电路；每一个在具有串联连接的二极管及晶体管，和连接在二极管和晶体管的共通连接节点上的输出端子的同时，连接在第二布线和第三布线之间的多个第二驱动电路；驱动第一驱动电路和多个第二驱动电路的控制电路；连接在第一布线和每个输出端子之间的，构成进行向输出端子的电流供给的电流源的金属氧化物半导体晶体管。
本发明第二方面所涉及的驱动电压供给电路中，还包括：设置在第一布线和第二布线之间的，进行与驱动第二驱动电路的信号的相位逆相位的开关动作的金属氧化物半导体晶体管。
本发明第二方面所涉及的驱动电压供给电路中，还包括：为使构成第一驱动电路的晶体管，和构成电流源的各个金属氧化物半导体晶体管中的至少一个同时接通，切换外部输入的选择电路。
本发明的第三方面所涉及的驱动电压供给电路，包括：供给第一电位的第一布线；供给第二电位的第二布线；连接在第一布线上的多个第一驱动电路；与第一驱动电路的个数相同，一端连接在第一驱动电路上且另一端连接在第二布线上的同时，分别具有与各个第一驱动电路的各输出端子连接的输出端子的第二驱动电路；驱动多个第一驱动电路和多个第二驱动电路的控制电路；连接在第一布线和每个输出端子之间的，构成进行向输出端子的电流供给的电流源的金属氧化物半导体晶体管；为使构成多个第一驱动电路的晶体管的每一个，和构成电流源的各个金属氧化物半导体晶体管中的每一个同时接通，切换外部输入的选择电路。
—发明的效果—
根据使用在多沟道半导体集成电路中的本发明的驱动电压供给电路，固定输出端子的电位成为了可能，也就能够抑制双方非接通高侧晶体管和低侧晶体管时产生的因为高阻抗(HIZ)状态期间的干扰的输出端子电位的振动。因此，相对于等离子体光显示板等的电容性负荷能够提供安定的输出，也就可以提高等离子体光显示板等的画像品质。
还有，本发明的驱动电压供给电路中作为阻抗元件使用了金属氧化物半导体晶体管，通过取代高侧晶体管，可以起到端子短路时的保护功能。
附图说明
图1，是本发明第一实施方式中驱动电压供给电路的电路构成。
图2，是本发明第一实施方式中电容转换电路的电路构成，
图3，是为说明本发明第一实施方式中驱动电压供给电路的动作的脉冲电路。
图4，是本发明第一实施方式中输出电位的振动改善图。
图5，是本发明第二实施方式中驱动电压供给电路的电路构成。
图6，是本发明第二实施方式中输出电位的振动改善图。
图7，是本发明第三实施方式中驱动电压供给电路的电路构成。
图8，是本发明第四实施方式中驱动电压供给电路的电路构成。
图9，是本发明第四实施方式中输出电位的振动改善图。
图10，是本发明第五实施方式中驱动电压供给电路的电路构成。
图11，是本发明第六实施方式中输出电位的振动改善图。
图12，是以前的驱动电压供给电路的电路构成图。
图13，是PDP的等价电路图。
图14，是为说明课题的输出电位的振动图。
(符号说明)
1          可变电阻
1a         门闩电路
2、2a、2b  栅极电路
2c         栅极电路
3          高侧晶体管
3a         寄生二极管
4          电容转换电路
5          低侧晶体管
5a         寄生二极管
6          二极管元件
7          高侧驱动电路
8          低侧驱动电路
9          电流源端子
10         GND端子
11         输出端子
12A～12F   阻抗元件
13         共通端子
14         电容负荷
41～44     P金属氧化物半导体晶体管
45         反相器
46         输入
47         输出
121        电阻元件
122        P金属氧化物半导体晶体管
122a       寄生二极管
123        电阻元件
124        P金属氧化物半导体晶体管
124a       寄生二极管
125        N金属氧化物半导体晶体管
125a       寄生二极管
126        反相器
127        P金属氧化物半导体
150        模拟开关
300        控制端子
L1         第一布线
L2         第二布线
L3         共通布线(第三布线)
具体实施方式
以下，参照附图说明本发明的各实施方式。
(第一实施方式)
本发明的第一实施方式所涉及的驱动电压供给电路，是用于多沟道半导体集成电路的驱动电压供给电路，具有包括设置在电流源端子和输出端子之间的电阻元件的构成的特征，由此，在输出端子电位处于高电平期间以外的期间，在电流源端子和连接在输出端子上的电容负荷之间能够流过电流。因此，高侧晶体管和低侧晶体管同时处于非接通状态的高阻抗(HIZ)状态情况下，就可以抑制由于外部干扰的输出端子电位的振动。
以下，具体说明本发明第一实施方式所涉及的驱动电压供给电路。
图1，表示多沟道半导体集成电路中本发明第一实施方式所涉及的驱动电压供给电路的电路构成。尚，图中n为2以上的整数。
图1所示的驱动电压供给电路，包括：多个门闩电路1a形成的移位寄存器1，栅极电路2，电容移位电路4，由高侧晶体管3形成的高侧驱动电路7，由低侧晶体管5及二极管6形成的低侧驱动电路8，连接在该低侧驱动电路8的输出端子11上的负荷电容14，阻抗元件12A。尚，图1中，高侧晶体管3及低侧晶体管5中，各自表示着寄生二极管3a及5a。
尚，以下，如图1所示那样，在叙述多个低侧驱动电路8中特定的低侧驱动电路时，例如，若是第一个低侧驱动电路就记述为低侧驱动电路8(1)，另外，叙述所有的低侧驱动电路时记述为低侧驱动电路8。还有，低侧晶体管5及二极管6，输出端子11，电容负荷14，门闩电路1a，以及寄生二极管3a及5a也是同样的。
接下来，具体说明图1所示的驱动电压供给电路的各个构成要素。
移位寄存器1，由多个门闩电路1a构成，由输入CK端子的与时钟信号CLK同步的时钟，顺次将输入D端子的数据信号DATA作为Q端子的输出信号Q供给栅极电路2。
栅极电路2，接受来自多个门闩电路1a的Q端子的输出信号Q，对电容移位电路4提供输入信号46。
电容移位电路4，连接在电流源端子9上，将与输入信号46同极性的移位了电压的输出信号47提供高侧驱动电路7。在此，电容移位电路4的具体的电路构成例，如图2所示那样，是由P金属氧化物半导体41、P金属氧化物半导体42、N金属氧化物半导体43、N金属氧化物半导体44、以及反相器45构成。
高侧驱动电路7，连接在从电流源端子9供给电流源电压的第一布线L1、和高侧驱动电路7和低侧驱动电路8共有的共通布线L3之间，构成高侧驱动电路7的高侧晶体管3的第一端子连接在第一布线L1上，第二端子连接在共通布线L3上，由栅极接受的来自电容移位电路4的输出信号47控制高侧晶体管3。
低侧驱动电路8，连接在共通布线L3、和连接在GND端子10上的第二布线L2之间，低侧晶体管5的第一端子连接在第二布线L2上，第二端子连接在二极管6的负极，对应从栅极接受的来自门闩电路1a的输出信号Q控制低侧晶体管5。还有，低侧晶体管5和二极管6的共通连接节点上连接着输出端子11，输出端子11和第二布线L2之间连接着电容负荷14。尚，输出端子11的状态，根据高侧晶体管3和低侧晶体管5的控制状态切换。
阻抗元件12A，连接在第一布线L1和输出端子11之间，本实施方式中，由电阻元件121构成。
以下，说明本发明的第一实施方式所涉及的驱动电压供给电路。
图3，表示为说明本发明第一实施方式所涉及的驱动电压供给电路动作的脉冲波形图。尚，为了容易说明上述图1的电容负荷14连接，表示作为一般地电容负荷驱动电路的连接，与图13所示的等离子体光显示板的实际安装的电路不同。
图3中，表示了时钟信号CLK、供给门闩电路1a(1)的D端子的数据信号DATA、来自门闩电路1a(1)的输出信号Q(1)、来自门闩电路1a(2)的输出信号Q(2)、来自门闩电路1a(3)的输出信号Q(3)、来自门闩电路1a(4)的输出信号Q(4)、来自门闩电路1a(4n-3)的输出信号Q(4n-3)、向高侧晶体管3(1)的栅极的输入信号3S(1)(对应输出信号41)、向低侧晶体管5(5)的栅极的输入信号5S(5)、向低侧晶体管5(4n-3)的栅极的输入信号5S(4n-3)、低侧驱动电路8(1)的输出端子11(1)的输出信号HVO(1)、低侧驱动电路8(2)的未图示的输出端子11(2)的输出信号HVO(2)、低侧驱动电路8(3)的输出端子11(3)的输出信号HVO(3)、低侧驱动电路8(4)的未图示的输出端子11(4)的输出信号HVO(4)、低侧驱动电路8(4n-3)的输出端子11(4n-3)的输出信号HVO(4n-3)、低侧驱动电路8(4n-2)的未图示的输出端子11(4n-2)的输出信号HVO(4n-2)。尚，图3中，还表示了后述的第3及第4实施方式说明中使用的输出信号150S(1)、150S(5)、150S(4n-3)、和输出信号127S(1)、127S(5)、以及127S(4n-3)。
首先，在时刻t1，因为数据信号DATA还是低电平(GND)，所以，对应于所有的高侧驱动电路7和所有的低侧驱动电路8的所有门闩电路1a的输出信号Q是低电平(GND)的。为此，所有的低侧晶体管5处于非接通状态的同时，所有的高侧晶体管3处于接通状态，所以，所有的输出端子11的输出信号成为高电平(电流源电压)。
接下来，在时刻t1和t2之间，数据信号DATA从低电平转变为高电平，门闩电路1a(1)，由时刻t2的脉冲，使高电平的数据信号DATA供给栅极电路2和低侧晶体管5(1)的同时，还供给门闩电路1a(2)。
在一个输入上接收了高电平信号的栅极电路2，向电平移位电路4提供高电平信号，电平移位电路4，向高侧晶体管3(1)提供高电平信号。由此，低侧驱动电路8(1)的输出端子11(1)的输出信号HVO(1)，从高电平转变为低电平。
接下来，到时刻t3，门闩电路1a(2)，将从门闩电路1a(1)输入的高电平信号提供栅极电路2和低侧晶体管5(2)的同时，还提供门闩电路1a(3)的D端子。
并且，低侧驱动电路8(2)的输出端子11(2)的输出信号HVO(2)，与低侧驱动电路8(1)的输出端子11(1)的输出信号HVO(1)的变化一样，从高电平转变为低电平。
因为构成移位寄存器4的门闩电路1a(1)至1a(4n-3)是级联(cascade)连接，各门闩电路1a的输出按照时钟信号CLK的上升边缘的脉冲顺序，向后段的门闩电路1a逐级移位，所以，低侧驱动电路8的输出信号HVO的变化也是逐级移位。
然而，图1所示的高侧晶体管3(1)，通过低侧晶体管5(1)、5(5)、及5(4n-3)共有，所以，低侧晶体管5(1)、5(5)、及5(4n-3)中的任何一个接通的话，只要不专门使高侧晶体管3(1)处于非接通状态，电流源端子9和GND端子10之间流动贯通电流。
于是，本发明的第一实施方式所涉及的驱动电压供给电路中，作为阻抗元件12A，通过在电流源端子9和输出端子11之间设置电阻元件121，在输出端子11为高电平以外的情况下，在电流源端子9和输出端子11之间连接的电容负荷14上，到输出端子11达到高电平为止能够流过电流。
也就是，本发明的第一实施方式所涉及的驱动电压供给电路中，通过电阻元件121，流过补正因布线等的电容结合等引起的干扰在输出端子11的高阻抗(HIZ)状态期间的电位的振动部分的电流成为可能。
在此，说明将本发明的第一实施方式所涉及的驱动电压供给电路，适用于如前所述的图13所示的等离子体光显示板的实际电路中的情况的电路动作。
图13，是等离子体光显示板的实际安装的电路，各驱动器的输出负荷为电容负荷。与图1的输出端子11相当的是图13的扫描电极200。还有，图1的电容负荷14相当于图13的电容205。
首先，图14所示的以前的驱动电压供给电路的输出电位的振动，如前所述，由于数据波形的影响一旦振动了的话为保持这个电压而振动。然而，本发明的第一实施方式所涉及的驱动电压供给电路的情况下，如图4所示那样，输出电位的振动，对应着数据波形推移脉冲的瞬间变化的微分波形，波形的峰值与以前的情况一样，但是波形为与以前的例不同的高阻抗(HIZ)状态期间复归VDDH电平。
具体地讲，如图4所示那样，在A期间，输出端子11(图13中的扫描电极200)的电位，由于干扰振动到电流源电压(VDDH)以上的情况(具体地讲是振动为在电流源电压(VDDH)上加上寄生二极管的顺方向电压(VDDH+VD))，通过电流源端子9和电容负荷14(图13中的电容205)之间连接的电阻元件121，从过电容负荷14(电容205)释放电荷，输出端子11(扫描电极200)的电位成为与电流源端子9的电位相等。
还有，如图4所示那样，B期间中，输出端子11(扫描电极200)的电位，由于干扰振动到电流源电压(VDDH)以下的情况下(具体地讲是振动为从GND端子10的电压VGND减去寄生二极管的顺方向电压VD的电压—VD)，通过电流源端子9和电容负荷14(电容205)之间连接的电阻元件121，从过电容负荷14(电容205)充电电荷，输出端子11(扫描电极200)的电位变得与电流源端子9的电位相等。
如图3所示的脉冲波形图所知的那样，输出端子11的输出信号HVO，顺次向低电平变化，在输出端子11为低电平期间以外的期间维持高电平。
还有，得知从时刻t2到时刻t3，输出端子11(1)的输出信号HVO(1)为低电平，但是，以前的高阻抗(HIZ)状态的输出端子(4n-3)的输出信号HVO(4n-3)，由电阻元件121维持高电平。
图1所示的高侧晶体管3(1)接通时，对输出端子11(1)、输出端子11(5)、以及输出端子11(4n-3)输出高电平。
图1所示的高侧晶体管3(1)接通时，对输出端子11(1)、输出端子11(5)、以及输出端子11(4n-3)输出高电平。
接下来，低侧晶体管5(1)接通时，高侧晶体管3(1)非接通，输出端子11(1)的输出信号HVO(1)输出低电平。
在此，通过设置二极管元件6(1)，共通端子13成为低电平，但是，通过设置二极管元件6(5)，输出端子11(5)的输出信号HVO(5)维持高电平。
这时，高侧晶体管3(1)和低侧晶体管5(5)均为非接通，输出端子11(5)的输出信号HVO(5)，在电路构成上成为高阻抗(HIZ)状态，但是，由上述电阻元件121，通过将充放电由干扰引起的振动的电荷的电流从电容负荷14引出，与电流源端子9的电位相等，也就是维持高电平可使输出端子11的电平安定。
(第二实施方式)
本发明的第二实施方式所涉及的驱动电压供给电路，是在电流源端子和输出端子之间设置定电流源为特征，由此，在连接于输出端子的电容负荷电位比电流源低的情况下，可使一定的电流流过电容负荷。因此，高侧晶体管和低侧晶体管同时处于非接通状态的高阻抗(HIZ)状态情况下，就可以抑制由于外部干扰的输出端子电位的振动。
以下，具体说明本发明第二实施方式所涉及的驱动电压供给电路。
图5，表示多沟道半导体集成电路中本发明第二实施方式所涉及的驱动电压供给电路的电路构成。尚，图5的电容负荷14的连接，为了容易说明，连接为一般电容负荷驱动电路，与图13所示的等离子体光显示板的实际安装电路不同。尚，图中n为2以上的整数。
图5所示的驱动电压供给电路，包括：多个门闩电路1a形成的移位寄存器1，栅极电路2，电容移位电路4，由高侧晶体管3形成的高侧驱动电路7，由低侧晶体管5及二极管6形成的低侧驱动电路8，连接在该低侧驱动电路8的输出端子11上的负荷电容14，阻抗元件12B。尚，图5中，高侧晶体管3及低侧晶体管5中，各自表示着寄生二极管3a及5a。还有，与上述第一实施方式使用的图1所示的构成部份相同的部分标注相同的符号，该部分的构成及动作与第一实施方式一样，不再重复这个说明。
图5所示的驱动电压供给电路与图1所示的驱动电压供给电路的不同之处，是阻抗元件12B的构成。
阻抗元件12B，如图5所示那样，是由P金属氧化物半导体晶体管122及P金属氧化物半导体晶体管124形成的镜面电路和电阻元件123构成。具体地讲，第一布线L1和第三布线L3之间连接着P金属氧化物半导体晶体管122和电阻元件123，第一布线L1和输出端子11之间连接着P金属氧化物半导体晶体管124，由P金属氧化物半导体晶体管122及P金属氧化物半导体晶体管124构成镜面电路。尚，图5中，P金属氧化物半导体晶体管122及P金属氧化物半导体晶体管124中，分别表示着寄生二极管122a及124a。尚，特定P金属氧化物半导体晶体管122及124、寄生二极管122a及124a、电阻元件123的记载方法与上述第一实施方式相同。
根据图5所示的阻抗元件12B的构成，连接在输出端子11上的电容负荷14的电位比电流源端子9的电位低的情况下，在电流源端子9和输出端子11之间能够流通一定的电流的同时，输出端子11的电位和电流源端子9的电位同电位的情况下，由于P金属氧化物半导体晶体管124的源漏极间电压相等，P金属氧化物半导体晶体管124夹断，电流源端子9和输出端子11之间不再流通电流。
在此，说明将本发明的第二实施方式所涉及的驱动电压供给电路，适用于如前所述的图13所示的等离子体光显示板的实际电路中的情况的电路动作。
图13，是等离子体光显示板的实际安装的电路，各驱动器的输出负荷为电容负荷。与图5的输出端子11相当的是图13的扫描电极200。还有，图5的电容负荷14相当于图13的电容205。
首先，图14所示的以前的驱动电压供给电路的输出电位的振动，如前所述，由于数据波形的影响一旦振动了的话为保持这个电压而振动。然而，本发明的第二实施方式所涉及的驱动电压供给电路的情况下，如图6所示那样，输出电位的振动，对应着数据波形推移脉冲的瞬间变化的微分波形，波形的峰值与以前的情况一样，但是波形为与以前的例不同的高阻抗(HIZ)状态期间复归VDDH电平并保持。而且，本实施方式中，与上述的第一实施方式相比(参照图4)，高阻抗(HIZ)状态期间复归VDDH电平的时间短，所以控制输出电压的振动效果高。
如图6所示那样，A期间中，输出端子11(图13中的扫描电极200)的电位，由于干扰振动到电流源电压VDDH以上的情况下，因为电流源端子9和电容负荷14(图13中的电容205)之间存在着P金属氧化物半导体晶体管124的寄生二极管124a，电流源端子9的电压VDDH和寄生二极管124a的顺方向电压VD相加的电压(VDDH+VD)加在输出端子11(扫描电极200)上，这样，寄生二极管124a接通，所以，从过电容负荷14(电容205)充电电荷，输出端子11(扫描电极200)的电位变得与电流源端子9的电位相等。
还有，如图6所示那样，B期间中，输出端子11(扫描电极200)的电位，由于干扰振动到电流源电压(VDDH)以下的情况下，由于电流源端子9和电容负荷14(电容205)之间连接着P金属氧化物半导体晶体管124，流动只是补充振动电荷那部分的一定电流，在电容负荷14(电容205)上线形充电电荷，输出端子11(扫描电极200)的电位就变得与电流源端子9的电位相等。
本实施方式中的脉冲波形图，与第一实施方式中用图3说明的同样，从图3所得知的那样，输出端子11的输出信号HVO，顺次向低电平变化，在输出端子11为低电平期间以外的期间维持高电平。
还有，得知从时刻t2到时刻t3，输出端子11(1)的输出信号HVO(1)为低电平，但是，以前的高阻抗(HIZ)状态的输出端子(4n-3)的输出信号HVO(4n-3)，由阻抗元件12B维持高电平。
图5所示的高侧晶体管3(1)接通时，对输出端子11(1)、输出端子11(5)、以及输出端子11(4n-3)输出高电平。
接下来，低侧晶体管5(1)接通时，高侧晶体管3(1)非接通，输出端子11(1)的输出信号HVO(1)输出低电平。
在此，通过设置二极管元件6(1)，共通端子13成为低电平，但是，通过设置二极管元件6(5)，输出端子11(5)的输出信号HVO(5)维持高电平。
这时，高侧晶体管3(1)和低侧晶体管5(5)均为非接通，输出端子11(5)的输出信号HVO(5)，在电路构成上成为高阻抗(HIZ)状态，但是，由上述阻抗元件12B，通过将充放电由干扰引起的振动的电荷的电流从电容负荷14引出，与电流源端子9的电位相等，也就是维持高电平可使输出端子11的电平安定。
(第三实施方式)
本发明的第三实施方式所涉及的驱动电压供给电路，是在电流源端子和输出端子之间，设置了由开关控制的定电流源为特征，由此，连接在输出端子上的电容负荷的电位比电流源低且输出端子为低电平的情况下，能够流过一定的电流。因此，在对电容负荷不想振动的期间，有效的提供电流的同时，高侧晶体管和低侧晶体管同时处于非接通状态的高阻抗(HIZ)状态情况下，就可以抑制由于外部干扰的输出端子电位的振动。
以下，具体说明本发明第三实施方式所涉及的驱动电压供给电路。
图7，表示多沟道半导体集成电路中本发明第三实施方式所涉及的驱动电压供给电路的电路构成。尚，图中n为2以上的整数。
图7所示的驱动电压供给电路，包括：多个门闩电路1a形成的移位寄存器1，栅极电路2，电容移位电路4，由高侧晶体管3形成的高侧驱动电路7，由低侧晶体管5及二极管6形成的低侧驱动电路8，连接在该低侧驱动电路8的输出端子11上的负荷电容14，阻抗元件12C。尚，图7中，高侧晶体管3及低侧晶体管5中，各自表示着寄生二极管3a及5a。还有，与上述第一实施方式使用的图1所示的构成部份相同的部分标注相同的符号，该部分的构成及动作与第一实施方式一样，不再重复这个说明。
图7所示的驱动电压供给电路与图1所示的驱动电压供给电路的不同之处，是阻抗元件12C的构成。
阻抗元件12C，如图7所示，是由P金属氧化物半导体晶体管122及P金属氧化物半导体晶体管124形成的镜面电路、电阻元件123、以及模拟开关150构成。具体地讲，第一布线L1和第三布线L3之间按顺序连接着P金属氧化物半导体晶体管122、电阻元件123、和模拟开关150，是由N金属氧化物半导体晶体管125、和接受来自门闩电路1a的输出信号Q将它的反转信号提供N金属氧化物半导体晶体管125的栅极的反相器126构成。因此、模拟开关150，进行与低侧晶体管5的动作逆相位的开关动作。还有，第一布线L1和输出端子11之间连接着P金属氧化物半导体晶体管124。尚，图7中，P金属氧化物半导体晶体管122、P金属氧化物半导体晶体管124以及N金属氧化物半导体晶体管125中，分别表示着寄生二极管122a及124a。尚，特定P金属氧化物半导体晶体管122及124、N金属氧化物半导体晶体管125、寄生二极管122a、124a及125a、电阻元件123、反相器126、模拟开关150的记载方法与上述第一实施方式相同。
以下，说明本发明的第三实施方式所涉及的驱动电压供给电路的动作。尚，图7中电容负荷14的连接，为了动作说明的容易，连接为一般地电容负荷驱动电路，与图13所示的等离子体光显示板实际组装电路不同。
上述第一实施方式使用的图3也是为说明本发明的第三实施方式的输出动作的脉冲波形图，在图3中，在上述的第一实施方式中说明的信号的基础上，输入模拟开关150(1)的输入信号150S(1)、输入模拟开关150(5)的输入信号150S(5)、输入模拟开关150(4n-3)的输入信号150S(4n-3)的动作波形为本实施方式所特有的。
首先，在时刻t1，因为数据信号DATA还是低电平(GND)，所以，对应于所有的高侧驱动电路7和所有的低侧驱动电路8的所有门闩电路1a的输出信号Q是低电平(GND)的。为此，所有的低侧晶体管5处于非接通状态的同时，所有的高侧晶体管3处于接通状态，所以，所有的输出端子11的输出信号成为高电平(电流源电压)。
接下来，在时刻t1和t2之间，数据信号DATA从低电平转变为高电平，门闩电路1a(1)，由时刻t2的脉冲，使高电平的数据信号DATA供给栅极电路2和低侧晶体管5(1)的同时，还供给门闩电路1a(2)的D端子，还有，供给模拟开关150(1)。模拟开关150中，输入移位器126的信号由移位器126反转后供给N金属氧化物半导体晶体管125(1)。
在一个输入上接收了高电平信号的栅极电路2，向电平移位电路4提供高电平信号，电平移位电路4，向高侧晶体管3(1)提供高电平信号。由此，低侧驱动电路8(1)的输出端子11(1)的输出信号HVO(1)，从高电平转变为低电平。
接下来，到时刻t3，门闩电路1a(2)，将从门闩电路1a(1)输入的高电平信号提供栅极电路2和低侧晶体管5(2)的同时，还供给门闩电路1a(3)的D端子。
并且，低侧驱动电路8(2)的输出端子11(2)的输出信号HVO(2)，与低侧驱动电路8(1)的输出端子11(1)的输出信号HVO(1)的变化一样，从高电平转变为低电平。
因为构成移位寄存器4的门闩电路1a(1)至1a(4n-3)是级联(cascade)连接，各门闩电路1a的输出按照时钟信号CLK的上升边缘的脉冲顺序，向后段的门闩电路1a逐级移位，所以，低侧驱动电路8的输出信号HVO的变化也是逐级移位。
然而，图7所示的高侧晶体管3(1)，通过低侧晶体管5(1)、5(5)、及5(4n-3)共有，所以，低侧晶体管5(1)、5(5)、及5(4n-3)中的任何一个接通的话，只要不专门使高侧晶体管3(1)处于非接通状态，电流源端子9和GND端子10之间流动贯通电流。
本实施方式中，根据图7所示的阻抗元件12C的构成，连接在输出端子11上的电容负荷14的电位比电流源端子9的电位低的情况下，在电流源端子9和输出端子11之间能够流通一定的电流的同时，输出端子11的电位和电流源端子9的电位同电位的情况下，由于P金属氧化物半导体晶体管124的源漏极间电压相等，P金属氧化物半导体晶体管124夹断，电流源端子9和输出端子11之间不再流通电流。
再有，本实施方式与上述的第二实施方式的不同点，第二实施方式的图5所示的阻抗元件12B中，输出端子11为低电位的情况下，电流在电流源端子9和输出端子11之间能够常流通，增加了消费电力的升高倾向，但是，本实施方式的图7所示的阻抗元件12C，在输出端子11为低电平时，电流源端子9和GND端子10之间连接的模拟开关150为非接通，所以，可以阻止电流源端子9和GND端子10之间的电流流通。
在此，说明将本发明的第三实施方式所涉及的驱动电压供给电路，适用于如前所述的图13所示的等离子体光显示板的实际电路中的情况的电路动作。
图13，是等离子体光显示板的实际安装的电路，各驱动器的输出负荷为电容负荷。与图7的输出端子11相当的是图13的扫描电极200。还有，图7的电容负荷14相当于图13的电容205。
首先，图14所示的以前的驱动电压供给电路的输出电位的振动，如前所述，由于数据波形的影响一旦振动了的话为保持这个电压而振动。然而，本发明的第三实施方式所涉及的驱动电压供给电路的情况下，如图6所示那样，输出电位的振动，对应着数据波形推移脉冲的瞬间变化的微分波形，波形的峰值与以前的情况一样，但是波形为与以前的例不同的高阻抗(HIZ)状态期间复归VDDH电平并保持。而且，本实施方式中，与上述的第一实施方式相比(参照图4)，高阻抗(HIZ)状态期间复归VDDH电平的时间短，所以控制输出电压的振动效果高。
与使用上述的图6的说明一样，在本实施方式中也是，A期间中，输出端子11(图13中的扫描电极200)的电位，由于干扰振动到电流源电压VDDH以上的情况下，因为电流源端子9和电容负荷14(图13中的电容205)之间存在着P金属氧化物半导体晶体管124的寄生二极管124a，电流源端子9的电压VDDH和寄生二极管124a的顺方向电压VD相加的电压(VDDH+VD)加在输出端子11(扫描电极200)上，这样，寄生二极管128接通，所以，输出端子11(扫描电极200)的电位上升不会超过电流源端子9的电位的顺方向电位VD以上。再有，由于P金属氧化物半导体晶体管124接通，由于接通电阻成份，输出端子11(扫描电极200)的电位变得与电流源端子9的电位相等。还有，在B期间中，电容负荷14(电容205)的电位，由于干扰振动到电流源电压(VDDH)以下的情况下，由于电流源端子9和电容负荷14(电容205)之间连接着P金属氧化物半导体晶体管124，流动只是补充振动电荷那部分的一定电流，在电容负荷14(电容205)上线形充电电荷，输出端子11(扫描电极200)的电位就变得与电流源端子9的电位相等。
正如从本实施方式所使用的图3的脉冲波形图可知道的那样，输出端子11的输出信号HVO，顺次向低电平变化，在输出端子11为低电平期间以外的期间维持高电平。
还有，得知从时刻t2到时刻t3，输出端子11(1)的输出信号HVO(1)为低电平，但是，以前的高阻抗(HIZ)状态的输出端子(4n-3)的输出信号HVO(4n-3)，由阻抗元件12C维持高电平。
图7所示的高侧晶体管3(1)接通时，对输出端子11(1)、输出端子11(5)、以及输出端子11(4n-3)输出高电平。
接下来，低侧晶体管5(1)接通时，高侧晶体管3(1)非接通，输出端子11(1)的输出信号HVO(1)输出低电平。
在此，通过设置二极管元件6(1)，共通端子13成为低电平，但是，通过设置二极管元件6(5)，输出端子11(5)的输出信号HVO(5)维持高电平。
这时，高侧晶体管3(1)和低侧晶体管5(5)均为非接通，输出端子11(5)的输出信号HVO(5)，在电路构成上成为高阻抗(HIZ)状态，但是，由上述阻抗元件12B，通过将充放电由干扰引起的振动的电荷的电流从电容负荷14引出，与电流源端子9的电位相等，也就是维持高电平可使输出端子11的电平安定。
(第四实施方式)
本发明的第四实施方式所涉及的驱动电压供给电路，是在电流源端子和输出端子之间，设置了由电平移位而接通/非接通的开关为特征，由此，连接在输出端子上的电容负荷的电位比电流源低且输出端子为低电平的情况下，能够使大电流在瞬间流入电容负荷。因此，高侧晶体管和低侧晶体管同时处于非接通状态的高阻抗(HIZ)状态情况下，就可以抑制由于外部干扰的输出端子电位的振动。
以下，具体说明本发明第四实施方式所涉及的驱动电压供给电路。
图8，表示多沟道半导体集成电路中本发明第四实施方式所涉及的驱动电压供给电路的电路构成。尚，图中n为2以上的整数。
图8所示的驱动电压供给电路，包括：多个门闩电路1a形成的移位寄存器1，栅极电路2，电容移位电路4，由高侧晶体管3形成的高侧驱动电路7，由低侧晶体管5及二极管6形成的低侧驱动电路8，连接在该低侧驱动电路8的输出端子11上的负荷电容14，阻抗元件12D。尚，图8中，高侧晶体管3及低侧晶体管5中，各自表示着寄生二极管3a及5a。还有，与上述第一实施方式使用的图1所示的构成部份相同的部分标注相同的符号，该部分的构成及动作与第一实施方式一样，不再重复这个说明。
图8所示的驱动电压供给电路与图1所示的驱动电压供给电路的不同之处，是阻抗元件12D的构成。
阻抗元件12D，如图8所示，是由P金属氧化物半导体晶体管(高侧晶体管)127及电平移位电路4a构成。具体地讲，第一布线L1和第三布线L3之间连接着P金属氧化物半导体晶体管127，第一布线L1连接的电平移位电路4a，接受来自栅极电路2的信号，控制P金属氧化物半导体晶体管127。尚，电平移位电路4a的电路构成，如前所述的图2的电路构成相同。还有，图8中，P金属氧化物半导体晶体管127中，表示了寄生二极管127a。
以下，说明本发明的第四实施方式所涉及的驱动电压供给电路的动作。尚，图8中电容负荷14的连接，为了动作说明的容易，连接为一般地电容负荷驱动电路，与图13所示的等离子体光显示板实际组装电路不同。
上述第一实施方式使用的图3也是为说明本发明的第四实施方式的输出动作的脉冲波形图，在图3中，在上述的第一实施方式中说明的信号的基础上，向P金属氧化物半导体晶体管127(1)的输入信号127S(1)、向P金属氧化物半导体晶体管127(5)的输入信号127S(5)、向P金属氧化物半导体晶体管127(4n-3)的输入信号127S(4n-3)的动作波形为本实施方式所特有的。
首先，在时刻t1，因为数据信号DATA还是低电平(GND)，所以，对应于所有的高侧驱动电路7和所有的低侧驱动电路8的所有门闩电路1a的输出信号Q是低电平(GND)的。为此，所有的低侧晶体管5处于非接通状态的同时，所有的高侧晶体管3处于接通状态，所以，所有的输出端子11的输出信号成为高电平(电流源电压)。
接下来，在时刻t1和t2之间，数据信号DATA从低电平转变为高电平，门闩电路1a(1)，由时刻t2的脉冲，使高电平的数据信号DATA供给栅极电路2和低侧晶体管5(1)的同时，还供给门闩电路1a(2)的D端子，还有，供给电平移位电路4a(1)。电平移位电路4及4a，将与输入同相位且移位了的电压信号输出给高侧晶体管3及P金属氧化物半导体晶体管127。
在一个输入上接收了高电平信号的栅极电路2，向电平移位电路4提供高电平信号，电平移位电路4，向高侧晶体管3(1)提供高电平信号。由此，低侧驱动电路8(1)的输出端子11(1)的输出信号HVO(1)，从高电平转变为低电平。
接下来，到时刻t3，门闩电路1a(2)，将从门闩电路1a(1)输入的高电平信号提供栅极电路2和低侧晶体管5(2)的同时，还供给门闩电路1a(3)的D端子。
并且，低侧驱动电路8(2)的输出端子11(2)的输出信号HVO(2)，与低侧驱动电路8(1)的输出端子11(1)的输出信号HVO(1)的变化一样，从高电平转变为低电平。
因为构成移位寄存器4的门闩电路1a(1)至1a(4n-3)是级联(cascade)连接，各门闩电路1a的输出按照时钟信号CLK的上升边缘的脉冲顺序，向后段的门闩电路1a逐级移位，所以，低侧驱动电路8的输出信号HVO的变化也是逐级移位。
然而，图8所示的高侧晶体管3(1)，通过低侧晶体管5(1)、5(5)、及5(4n-3)共有，所以，低侧晶体管5(1)、5(5)、及5(4n-3)中的任何一个接通的话，只要不专门使高侧晶体管3(1)处于非接通状态，电流源端子9和GND端子10之间流动贯通电流。
本实施方式中，根据图8所示的阻抗元件12D的构成，因为是使高侧晶体管3和低侧晶体管5同时非接通而成为高阻抗(HIZ)状态进行防止的，又使P金属氧化物半导体晶体管127处于接通，所以产生了接通电阻成份。再因为接通电阻成份为低电阻，所以，连接输出端子11上的电容负荷14的电位比电流源端子9的电位低的情况下，在电流源端子9和输出端子11之间能够流过瞬间大电流，所以，能够维持输出端子11的电位为高电平。
尚，正如从上述构成所得知得一样，本实施方式与上述的第三实施方式的不同点，在于第三实施方式的图7所示的阻抗元件12C中，输出端子11为低电位的情况下，为了阻止电流在电流源端子9和GND端子10之间流动，对于设置模拟开关150得做法，本实施方式得图8所示的阻抗元件12D中，再电流源端子11和GND端子10之间设置了接通/非接通P金属氧化物半导体晶体管127的电平移位电路4a。
在此，说明将本发明的第四实施方式所涉及的驱动电压供给电路，适用于如前所述的图13所示的等离子体光显示板的实际电路中的情况的电路动作。
图13，是等离子体光显示板的实际安装的电路，各驱动器的输出负荷为电容负荷。与图7的输出端子11相当的是图13的扫描电极200。还有，图7的电容负荷14相当于图13的电容205。
首先，图14所示的以前的驱动电压供给电路的输出电位的振动，如前所述，由于数据波形的影响一旦振动了的话为保持这个电压而振动。然而，本发明的第四实施方式所涉及的驱动电压供给电路的情况下，如图9所示那样，输出电位的振动，对应着数据波形推移脉冲的瞬间变化的微分波形，波形的峰值与以前的情况一样，但是波形为与以前的例不同的高阻抗(HIZ)状态期间复归VDDH电平并保持。而且，本实施方式中，与上述的第一实施方式相比(参照图4)，高阻抗(HIZ)状态期间复归VDDH电平的时间短，所以控制输出电压的振动效果高。
如图9所示那样，A期间中，输出端子11(图13中的扫描电极200)的电位，由于干扰振动到电流源电压VDDH以上的情况下，因为电流源端子9和电容负荷14(图13中的电容205)之间存在着P金属氧化物半导体晶体管127的寄生二极管127a，电流源端子9的电压VDDH和寄生二极管127a的顺方向电压VD相加的电压(VDDH+VD)加在输出端子11(扫描电极200)上，这样，寄生二极管128接通，所以，输出端子11(扫描电极200)的电位上升不会超过电流源端子9的电位的顺方向电位VD以上。再有，由于P金属氧化物半导体晶体管127接通，由于接通电阻成份，输出端子11(扫描电极200)的电位变得与电流源端子9的电位相等。
还有，如图9所示那样，在B期间中，输出端子11(扫描电极200)的电位，由于干扰振动到电流源电压(VDDH)以下的情况下，由于电流源端子9和电容负荷14(电容205)之间连接着P金属氧化物半导体晶体管127，流动只是补充振动电荷那部分的一定电流，在电容负荷14(电容205)上充电电荷，输出端子11(扫描电极200)的电位就变得与电流源端子9的电位相等。
正如从本实施方式所使用的图3的脉冲波形图可知道的那样，输出端子11的输出信号HVO，顺次向低电平变化，在输出端子11为低电平期间以外的期间维持高电平。
还有，得知从时刻t2到时刻t3，输出端子11(1)的输出信号HVO(1)为低电平，但是，以前的高阻抗(HIZ)状态的输出端子(4n-3)的输出信号HVO(4n-3)，由阻抗元件12C维持高电平。
图8所示的高侧晶体管3(1)接通时，对输出端子11(1)、输出端子11(5)、以及输出端子11(4n-3)输出高电平。
接下来，低侧晶体管5(1)接通时，高侧晶体管3(1)非接通，输出端子11(1)的输出信号HVO(1)输出低电平。
在此，通过设置二极管元件6(1)，共通端子13成为低电平，但是，通过设置二极管元件6(5)，输出端子11(5)的输出信号HVO(5)维持高电平。
这时，高侧晶体管3(1)和低侧晶体管5(5)均为非接通，由上述阻抗元件12D，通过将充放电由干扰引起的振动的电荷的电流从电容负荷14引出，与电流源端子9的电位相等，也就是不成为高阻抗(HIZ)状态，维持高电平可使输出端子11的电平安定。
(第五实施方式)
以下，具体说明本发明第五实施方式所涉及的驱动电压供给电路。
图10，表示多沟道半导体集成电路中本发明第五实施方式所涉及的驱动电压供给电路的电路构成。尚，图中n为2以上的整数。
图10所示的驱动电压供给电路，包括：多个门闩电路1a形成的移位寄存器1，栅极电路2、2b、2c，电容移位电路4，由高侧晶体管3形成的高侧驱动电路7，由低侧晶体管5及二极管6形成的低侧驱动电路8，连接在该低侧驱动电路8的输出端子11上的负荷电容14，阻抗元件12E。控制输入端子300与栅极电路2b的一端连接。尚，图10中，高侧晶体管3及低侧晶体管5中，各自表示着寄生二极管3a及5a。还有，与上述第一实施方式使用的图1所示的构成部份相同的部分标注相同的符号，该部分的构成及动作与第一实施方式一样，不再重复这个说明。
阻抗元件12E，如前所述的图8所示那样，是由P金属氧化物半导体晶体管(高侧晶体管)127及电平移位电路4a构成。具体地讲，第一布线L1和第三布线L3之间连接着P金属氧化物半导体晶体管127，第一布线L1连接的电平移位电路4a，接受来自栅极电路2c的信号，控制P金属氧化物半导体晶体管127。尚，电平移位电路4a的电路构成，如前所述的图2的电路构成相同。还有，图8中，P金属氧化物半导体晶体管127中，表示了寄生二极管127a。
与以前的例相同，按照构成移位寄存器1的门闩电路1a(1)到1a(4n-3)的顺序输出的输出信号Q输入栅极电路2。从栅极电路2输出的信号输入电平移位电路4，从电平移位电路4输出的信号，控制高侧晶体管3。从电平移位电路4按顺序输出的输入信号1a到1a(4n-3)控制低侧晶体管5(1)到5(4n-3)，由高侧晶体管3和低侧晶体管5的控制状态切换输出端子11的状态。
栅极电路2的输出信号成为低电平，也就是输入全部成为低电平，这种情况下，输出端子11(1)、11(5)、11(4n-3)的所有输出成为高电平。
在此之际，控制输入端子300上输入低电平的信号的话，栅极电路2b(1)输出低电平的信号，通过电平移位电路4使高侧晶体管3(1)接通。由此，连接所有的输出端子充电电容负荷14，使端子电压成为高电平。
另一方面，控制输入端子300上输入高电平信号的话，栅极电路2b(1)输出高电平，所以，高侧晶体管3(1)不接通，但是，接受了栅极电路2b(1)的输出信号的栅极电路2c(1)、2(5)、2(4n-3)，从栅极电路2的输入全部是低电平来讲全部输出低电平。为此，各输出端子11上连接的高侧晶体管127(1)、127(5)、127(4n-3)通过电平移位电路4a(1)、4a(5)、4a(4n-3)成为接通，充电电容负荷83，使端子电压为高电平(电流源)。
在此，将各输出端子11连接的高侧晶体管127(1)、127(5)、127(4n-3)的能力，与高侧晶体管3(1)相比，最好的是使它们的能力低。由此，引起各输出端子11的电容失去等的异常动作，强行使端子电压与输出端子11同电位。也就是，即便是成为接地状态，使输入端子300成为高电平，通过使用能力低的P金属氧化物半导体晶体管127，与使用能力高的高侧晶体管3的情况相比，能够降低抑制与接地点之间流通的贯通电流。
尚，以上的第五实施方式所涉及的驱动电压供给电路中，图10的电容负荷14的连接，为了动作说明的容易，连接为一般的电容负荷驱动电路，正如以上所说明的第一至第四实施方式那样，是能够采用图13所示的等离子体光显示板的实际组装电路。
(第六实施方式)
以下，具体说明本发明第六实施方式所涉及的驱动电压供给电路。
图11，表示多沟道半导体集成电路中本发明第六实施方式所涉及的驱动电压供给电路的电路构成。尚，图中n为2以上的整数。
图11所示的驱动电压供给电路，包括：多个门闩电路1a形成的移位寄存器1，栅极电路2、2b、2c，电容移位电路4、4a，由高侧晶体管3形成的高侧驱动电路7，由低侧晶体管5形成的低侧驱动电路8，连接在该低侧驱动电路8的输出端子11上的负荷电容14，阻抗元件12F。
在此，本实施方式的高侧晶体管3，不是由低侧驱动电路8的输出端子11的每一个共有化，各自设置在低侧驱动电路8的输出端子11的每一个上。多个低侧驱动电路控制输入端子300与栅极电路2b的一端连接。尚，图11中，高侧晶体管3及低侧晶体管5中，各自表示着寄生二极管3a及5a。还有，与上述第一实施方式使用的图1所示的构成部份相同的部分标注相同的符号，该部分的构成及动作与第一实施方式一样，不再重复这个说明。
阻抗元件12F，如前所述的图8所示那样，是由P金属氧化物半导体晶体管127及电平移位电路4a构成。具体地讲，第一布线L1和第三布线L3之间连接着P金属氧化物半导体晶体管127，第一布线L1连接的电平移位电路4a，接受来自栅极电路2c的信号，控制P金属氧化物半导体晶体管127。尚，电平移位电路4a的电路构成，如前所述的图2的电路构成相同。还有，图11中，P金属氧化物半导体晶体管127中，表示了寄生二极管127a。
在此，本实施方式所涉及的驱动电压供给电路，与上述的第五实施方式所涉及的驱动电压供给电路的不同点，如上所述的那样，通过不共有高侧晶体管3消除了防止逆流的二极管，使各个输出端子11分别具有一对高侧晶体管(3、127)。
本实施方式所涉及的驱动电压供给电路的动作，与上述第五实施方式一样，将连接在各输出端子11上的高侧晶体管(3、127)的输出，通过控制输入端子300，可以选择能力大的高侧晶体管3，或者是能力低的高侧晶体管127。为此，与上述的第五实施方式一样，除了消除连接的电容负荷14的电容输出接地状态的情况下可以降低控制贯通电流。
尚，以上的第六实施方式所涉及的驱动电压供给电路中，图10的电容负荷14的连接，为了动作说明的容易，连接为一般的电容负荷驱动电路，正如以上所说明的第一至第四实施方式那样，是能够采用图13所示的等离子体光显示板的实际组装电路。
尚，以上的各实施方式中，说明了1、5、…(4n-3)、…和三个单独的输出的情况，但是，即便是1、2、3…的顺序的情况，第六实施方式也能够得到上述同样地效果。
还有，所有的实施方式，作为输出晶体管，使用IGBT或其他的开关元件，也可以得到与上述同样地效果。
—实用性—
本发明，可以利用于驱动等离子体光显示板等的电容性负荷的多沟道半导体集成电路的驱动电路。

Claims (6)

1.一种驱动电压供给电路，其特征在于：
包括：
第一布线，被供给第一电位，
第二布线，被供给第二电位，
第一驱动电路，连接在上述第一布线和第三布线之间，
第二驱动电路，具有多个，每一个具有串联连接的二极管及晶体管，和连接在上述二极管和上述晶体管的共通连接节点上的输出端子，且连接在上述第二布线和上述第三布线之间，
控制电路，驱动上述第一驱动电路和上述多个第二驱动电路，以及
阻抗元件，连接在上述第一布线和上述每个输出端子之间。
2.根据权利要求1所述的驱动电压供给电路，其特征在于：
上述阻抗元件，由电阻元件构成。
3.一种驱动电压供给电路，其特征在于：
包括：
第一布线，被供给第一电位，
第二布线，被供给第二电位，
第一驱动电路，连接在上述第一布线和第三布线之间，
第二驱动电路，具有多个，每一个具有串联连接的二极管及晶体管，和连接在上述二极管和上述晶体管的共通连接节点上的输出端子，且连接在上述第二布线和上述第三布线之间，
控制电路，驱动上述第一驱动电路和上述多个第二驱动电路，以及
金属氧化物半导体晶体管，连接在上述第一布线和上述每个输出端子之间，构成进行向上述输出端子供给电流的电流源。
4.根据权利要求3所述的驱动电压供给电路，其特征在于：
还包括金属氧化物半导体晶体管，该金属氧化物半导体晶体管设置在上述第一布线和上述第二布线之间，用与驱动上述第二驱动电路的信号的相位的反相位的开关动作。
5.根据权利要求4所述的驱动电压供给电路，其特征在于：
还包括选择电路，为使构成上述第一驱动电路的晶体管、和构成上述电流源的各个金属氧化物半导体晶体管中的至少一个不同时接通而切换外部的输入。
6.一种驱动电压供给电路，其特征在于：
包括：
第一布线，被供给第一电位，
第二布线，被供给第二电位，
第一驱动电路，具有多个，连接在上述第一布线上，
第二驱动电路，与上述第一驱动电路的个数相同，一端连接在上述第一驱动电路上且另一端连接在上述第二布线上，并且分别具有与上述第一驱动电路的各输出端子连接的输出端子，
控制电路，驱动上述多个第一驱动电路和上述多个第二驱动电路，
金属氧化物半导体晶体管，连接在上述第一布线和每个上述输出端子之间，构成进行向上述输出端子供给电流的电流源，以及
选择电路，为使构成上述多个第一驱动电路的晶体管的每一个、和构成上述电流源的金属氧化物半导体晶体管中的每一个不同时接通而切换外部的输入。
CN2007101050760A 2006-05-25 2007-05-22 驱动电压供给电路 Expired - Fee Related CN101079231B (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2006144883 2006-05-25
JP2006144883 2006-05-25
JP2006-144883 2006-05-25
JP2007104720A JP2008003567A (ja) 2006-05-25 2007-04-12 駆動電圧供給回路
JP2007104720 2007-04-12
JP2007-104720 2007-04-12

Publications (2)

Publication Number Publication Date
CN101079231A true CN101079231A (zh) 2007-11-28
CN101079231B CN101079231B (zh) 2011-04-27

Family

ID=38748950

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101050760A Expired - Fee Related CN101079231B (zh) 2006-05-25 2007-05-22 驱动电压供给电路

Country Status (2)

Country Link
US (1) US8068102B2 (zh)
CN (1) CN101079231B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI795782B (zh) * 2020-05-20 2023-03-11 立錡科技股份有限公司 管線式之諧振與非諧振切換式電容轉換電路

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4313658B2 (ja) * 2003-11-28 2009-08-12 三菱電機株式会社 インバータ回路
JPWO2006075601A1 (ja) * 2005-01-11 2008-06-12 松下電器産業株式会社 容量性負荷駆動回路
JP5128805B2 (ja) * 2006-11-20 2013-01-23 富士電機株式会社 表示駆動装置
CN102257551A (zh) * 2008-12-22 2011-11-23 松下电器产业株式会社 驱动装置和显示装置
US7888970B1 (en) * 2009-07-29 2011-02-15 Faraday Technology Corp. Switch controlling circuit, switch circuit utilizing the switch controlling circuit and methods thereof
JP2011112766A (ja) * 2009-11-25 2011-06-09 Panasonic Corp プッシュプル型駆動回路
US9541022B2 (en) * 2014-04-28 2017-01-10 Caterpillar Inc. Electronic control module with driver banks for engines

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09101496A (ja) * 1995-10-04 1997-04-15 Sharp Corp 表示装置駆動用電圧発生装置
JP2001024491A (ja) * 1999-07-07 2001-01-26 Hitachi Ltd 容量性負荷駆動回路及び容量性負荷駆動回路をもつ表示装置
KR100463187B1 (ko) * 2002-04-15 2004-12-23 삼성에스디아이 주식회사 플라즈마 디스플레이 패널 및 그 구동 장치와 구동 방법
KR100515334B1 (ko) 2003-08-25 2005-09-15 삼성에스디아이 주식회사 플라즈마 디스플레이 패널의 구동장치 및 플라즈마디스플레이 장치
JP3963884B2 (ja) * 2003-10-22 2007-08-22 日本テキサス・インスツルメンツ株式会社 駆動電圧供給回路
FR2876516A1 (fr) * 2004-10-11 2006-04-14 Thomson Licensing Sa Amplificateur destine a generer un signal de tension rectangulaire a commutations douces sur une charge capacitive

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI795782B (zh) * 2020-05-20 2023-03-11 立錡科技股份有限公司 管線式之諧振與非諧振切換式電容轉換電路

Also Published As

Publication number Publication date
US8068102B2 (en) 2011-11-29
US20070273412A1 (en) 2007-11-29
CN101079231B (zh) 2011-04-27

Similar Documents

Publication Publication Date Title
CN1254783C (zh) 基准电压发生电路和方法、显示驱动电路、显示装置
CN101079231A (zh) 驱动电压供给电路
CN1210868C (zh) 驱动装置
CN1244898C (zh) 显示驱动装置及使用它的显示装置
CN1232938C (zh) 基准电压发生电路及发生方法、显示驱动电路及显示装置
CN1183405C (zh) 运算放大电路、驱动电路、及驱动方法
CN1260881C (zh) 差动电路和放大电路以及使用该放大电路的显示装置
CN1992526A (zh) 电平移动电路以及使用该电平移动电路的驱动电路
CN1523547A (zh) 半导体器件和使用了它的显示装置以及电子装置
CN1604472A (zh) 斜坡电压产生装置和有源矩阵驱动型显示装置
CN1437083A (zh) 基准电压发生电路和方法、显示驱动电路、显示装置
CN1648972A (zh) 触发器、移位寄存器、及有源矩型显示装置
CN1574631A (zh) 高频开关装置和半导体装置
CN1397956A (zh) 移位寄存器及其驱动方法
CN1881803A (zh) 自举电路及采用其的移位寄存器、扫描电路及显示装置
CN101079243A (zh) 移位寄存器电路及具有该移位寄存器电路的图像显示装置
CN1664739A (zh) 公共电压生成电路、电源电路、显示驱动器和公共电压生成方法
CN1534586A (zh) 驱动装置和显示模块
CN1471068A (zh) 显示装置的驱动器电路和移位寄存器以及显示装置
CN1855212A (zh) 显示驱动电路和显示装置
CN1264276C (zh) 电平位移电路
CN1521714A (zh) 显示装置的驱动电路
CN1272763C (zh) 显示装置
CN1503452A (zh) 半导体装置及其驱动方法
CN1577432A (zh) 电流生成供给电路和显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: KELAIBO INNOVATION CO., LTD.

Free format text: FORMER OWNER: MATSUSHITA ELECTRIC INDUSTRIAL CO, LTD.

Effective date: 20141126

C41 Transfer of patent application or patent right or utility model
C56 Change in the name or address of the patentee
CP02 Change in the address of a patent holder

Address after: Osaka

Patentee after: Matsushita Electric Industrial Co.,Ltd.

Address before: Osaka Japan

Patentee before: Matsushita Electric Industrial Co.,Ltd.

TR01 Transfer of patent right

Effective date of registration: 20141126

Address after: California, USA

Patentee after: Craib Innovations Ltd.

Address before: Osaka

Patentee before: Matsushita Electric Industrial Co.,Ltd.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110427

Termination date: 20160522

CF01 Termination of patent right due to non-payment of annual fee