CN1534586A - 驱动装置和显示模块 - Google Patents

驱动装置和显示模块 Download PDF

Info

Publication number
CN1534586A
CN1534586A CNA2004100313996A CN200410031399A CN1534586A CN 1534586 A CN1534586 A CN 1534586A CN A2004100313996 A CNA2004100313996 A CN A2004100313996A CN 200410031399 A CN200410031399 A CN 200410031399A CN 1534586 A CN1534586 A CN 1534586A
Authority
CN
China
Prior art keywords
circuit
drive
signal
mentioned
horizontal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004100313996A
Other languages
English (en)
Other versions
CN100338645C (zh
Inventor
清水幸浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN1534586A publication Critical patent/CN1534586A/zh
Application granted granted Critical
Publication of CN100338645C publication Critical patent/CN100338645C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F41—WEAPONS
    • F41C—SMALLARMS, e.g. PISTOLS, RIFLES; ACCESSORIES THEREFOR
    • F41C33/00—Means for wearing or carrying smallarms
    • F41C33/02—Holsters, i.e. cases for pistols having means for being carried or worn, e.g. at the belt or under the arm
    • F41C33/0263—Holsters, i.e. cases for pistols having means for being carried or worn, e.g. at the belt or under the arm having a locking system for preventing unauthorized or accidental removal of the small arm from the holster
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F41—WEAPONS
    • F41C—SMALLARMS, e.g. PISTOLS, RIFLES; ACCESSORIES THEREFOR
    • F41C33/00—Means for wearing or carrying smallarms
    • F41C33/02—Holsters, i.e. cases for pistols having means for being carried or worn, e.g. at the belt or under the arm
    • F41C33/0236—Half-holsters covering by encircling only a part of the small arm, e.g. ghost-holsters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/025—Reduction of instantaneous peaks of current

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Abstract

源驱动器包括保持存储电路和开关电路。保持存储电路包括：使所输入的水平同步信号LS延迟的延迟电路；根据被延迟电路延迟了的水平同步信号闩锁显示数据的保持闩锁单元；如输入被延迟电路延迟了的水平同步信号，则将显示启动信号输出给开关电路的控制电路。开关电路根据显示启动信号，同时输出多个驱动信号。由此，在谋求电源电流的峰值减少的同时，可防止因水平同步信号的被误认而造成的误工作，可防止输出时刻的分散性。

Description

驱动装置和显示模块
技术领域
本发明涉及根据进行了数字-模拟变换的显示数据来驱动显示图像的显示模块的驱动装置，以及配备了该驱动装置的显示模块。
背景技术
液晶面板(液晶显示面板)多被应用于PC(个人计算机)和TV(电视机)的显示器(显示模块(例如液晶显示装置))。
这里，说明驱动液晶面板的驱动电路的结构的一例。
图13是示出对源线供给信号的X驱动器(源驱动器)作为驱动电路的结构的框图。涉及该电路的技术例如已在日本国专利公报第2747583号(1998年12月12日公开)的说明书中予以公开。
另外，图14是图13所示的X驱动器在驱动时的信号(主要的输入信号、内部信号、输出信号)的时序图。
如图13所示，该X驱动器由移位寄存器101、闩锁A电路102、闩锁B电路103、译码器104、电平移位器105和模拟开关组106构成。
图14所示的时钟信号XCL和启动脉冲XSP(输入信号)被输入到移位寄存器101中。然后，Q1～QM(内部输出信号)从移位寄存器101被输入到闩锁A电路102的对应级中。图14的Qa是来自移位寄存器101的第a级的输出信号。
PD1～PD4是供给第1级闩锁A电路102的输入信号，是4位数字信号。
闩锁A电路102并行闩锁K位(这里，K＝4)的信号PD1～PD4，输出QA1～QAM。再有，QAa(1≤a≤M)是闩锁A电路102的第a级的输出信号。
即，闩锁A电路102在来自移位寄存器101的输出信号的上升沿扫描4位数据PD1～4，输出QA1～QAM。
闩锁时钟输入信号LCL被输入到闩锁B电路103中。闩锁B电路103在该闩锁时钟输入信号LCL的下降沿扫描闩锁A电路102的输出信号QAa(1≤a≤M)，输出QB(4位DI1～DI4)。
译码器104输入DI1～DI4并对其译码，制作了16个DO0～DO15。
电平移位器105将译码器104的输出信号的电压上升至液晶驱动电压。
模拟开关组106将电平移位器105的输出信号输入到控制端子，选择24＝16个电平的灰度信号之中的1个信号。
这里，在闩锁A电路102的各级内部各连接4个半闩锁器107，在闩锁B电路103的各级内部各连接4个半闩锁器108。
然后，闩锁A电路102的各级与移位寄存器101的对应级的输出Qn(n为1～M的整数)同步，闩锁4位PD1～PD4。另外，闩锁B电路103的全部级基于闩锁脉冲LCL，一并闩锁QA1～QAM。另外，译码器104对每级进行DI1～DI4的译码。
然后，根据DI1～DI4的译码结果，选择DO0～DO15之中的1个。由此，经电平移位器105，选择16个模拟开关组106的1个开关。
根据该选择，从外部供给的16个液晶驱动电压的灰度电平GSV0～GSV15中的对应的1个被供给源线作为最终的模拟化了的驱动器输出0。再有，信号中的“i”意味着第i行的数据。
这样的现有液晶显示装置由于在电视机用画面和个人计算机用画面等方面得到有效应用，所以在大画面化的要求的基础上开发不断取得了进展。另一方面，在最近，为了将液晶显示装置有效应用于其市场正在急剧扩大的便携式终端(移动电话等)，适合于该用途的中小型的液晶面板和液晶驱动电路(液晶驱动装置)的开发正在取得进展。而且，强烈地希望液晶面板和液晶驱动电路小型、质轻、功耗低(含电池驱动)、多输出、高速、提高显示品质，还强烈希望降低成本。
再有，在同一时刻从闩锁电路一并输出的数据信号量有与闩锁信号LS的上升沿或下降沿(在图13所示的结构中，为闩锁时钟输入信号LCL的下降沿)同步地增加的趋势。该趋势系液晶面板的大型化和液晶驱动电路的多输出化造成的影响所致。
此时，如图17所示，供给液晶驱动电路的电源电流的峰值变大，消耗电流增大。这里，图17是示出逻辑电路和电平移位器(电平移位电路)中的GND线(逻辑GND)中的电源电流的峰值的测量结果的曲线图。
这样，以往由于电流集中地流到逻辑GND，所以产生了很大的噪声。因此，存在起因于该噪声，在保持电路部中发生数据变化的问题。
因此，例如如日本国公开专利公报；特开平8-22267号公报(1996年1月23日公开)中所示，开发了在驱动电路中可谋求电源电流的峰值减少的液晶显示装置。图15是示出这种装置的结构的说明图。
该图中所示的液晶面板控制装置205是控制液晶面板201的装置。该液晶面板控制装置205从CPU204输入显示数据，生成显示面板201的工作所需的时钟脉冲CL1、CL2、显示数据Din和帧信号FLM。
另外，交流信号发生电路206对与选择时序对应的时钟脉冲CL1进行计数，在1帧(1个画面的显示期间)中，对多条扫描线中的每一条，使交流信号M的极性改变。由此，将交流频率增高至数百Hz左右，可防止伴随交流化而产生的闪烁。再有，如对每1帧切换交流信号的极性，则伴随交流化而产生的画面闪烁成了问题。这是因为极性反转的频率较低的缘故。
由串联电阻和运算放大器构成的电压发生电路207生成驱动电压V1～V6，供给扫描驱动器203和数据驱动器202。
这里，液晶面板201由m×n个像素构成。即，该液晶显示装置有m条扫描线X1～Xm和n条信号线Y1～Yn。
扫描驱动器203包括根据时钟脉冲CL1进行移位工作的移位寄存器。而且，扫描驱动器203按照该移位寄存器的输出信号，使电压发生电路所形成的驱动电压输出到对应的扫描线电极上。由此，扫描驱动器203使扫描线电极有选择/非选择电平。
即，如移位寄存器的输出信号为选择电平，则扫描驱动器203将驱动电压V1输出到对应的扫描线电极上。这时，其它的扫描线驱动电压为与移位寄存器的输出信号的非选择电平对应的驱动电压V5。移位寄存器与时钟脉冲CL1同步地依次将选择电平移位。因此，在下一时刻，选择电平移至相邻的扫描线电极。这样一来，可依次选择扫描线电极。
另外，扫描驱动器203按照交流信号M，将V1、V5切换为V2、V6。即，如上所述，在1帧中对多条扫描线中的每一条切换交流信号M的极性时，选择电平在驱动电压V1与V2之间切换，而非选择电平在V5与V6之间切换。
另外，像素数据Din与时钟脉冲CL2同步地被串行输入到串/并变换电路SPC中。与1条扫描线部分对应的信号线电极的像素信号在1H期间(时钟脉冲CL1的1个周期内)与时钟脉冲CL2同步地被串行输入。
这样，被串行取入的1条扫描线部分的像素信号被并行取入到图16所示的行数据闩锁电路C中。这里，图16是示出用于图15所示的液晶显示装置的驱动电路(数据驱动器202)的结构的图。
数据驱动器202从进行上述那样的串/并变换工作的行数据闩锁电路C将图像数据供给电平移位电路B。由此，进行图像数据的电平移位。即，行数据闩锁电路C由5V电源的电路构成，输出5V那样的高电平，0V那样的低电平。
与此相对照，形成被供给信号线的显示输出信号的驱动器A由开关MOSFET构成。电平移位电路B使行数据闩锁电路C的输出信号发生电平移位。这是因为使由电压发生电路207形成的驱动电压V1、V3、V4和V2那样的较大的电压范围的电压无电平损失地输出的缘故。
在该液晶显示装置中，如图16所示，在电路组CG之间有延迟电路D。因此，来自各电路组CG的显示输出信号的输出错开延迟电路D的延迟时间。
由此，显示输出信号(显示驱动电流)对每个电路组CG分散地输出。因此，即使随着高精细化和大面积化而信号线的数目增大，流过电源线的峰值电流也变得分散地流动。从而，使流过电源线(逻辑GND线)的峰值电流(电源电流的峰值)大幅度减少。
如上所述，液晶面板具有多个(n条)信号线电极。该数n因高精细化或大面积化而大大增加。因此，在液晶面板上可设置多个图16所示的驱动电路。即，在安装基板上，安装信号线驱动用的多个半导体集成电路装置。
即使在这种情况下，在图16所示的驱动电路中，由于数据闩锁信号的时序依次错开，所以在各半导体集成电路装置中可使流过电源线的驱动电流分散。从而，即使在安装基板的电源线中，同样可使驱动电流的峰值分散。
这样，在该驱动电路中，为了谋求电源电流的峰值减少，应使闩锁信号LS延迟。
但是，如图18所示，闩锁信号LS和下一个水平期间的启动脉冲信号的建立时间却因此而缩短。
从而，在1个水平期间内，往往无法正确地识别闩锁信号LS，存在引起驱动电路误工作的问题。
另外，该驱动电路使闩锁信号LS依次通过延迟电路，简单地在时间上错开而构成。因此，虽然可使供给数据驱动器202(信号线驱动电路)的电源电流的峰值减小，但来自数据驱动器202的输出却错开了。即，该数据驱动器202并不同时一并输出模拟电压而构成。
从而，在液晶显示装置中，各输出的充电时间发生分散，其结果是，发生了显示不均匀等。
发明内容
本发明就是为解决上述现有的问题而进行的。而且，其目的在于，提供一种谋求电源电流的峰值减少、同时可防止输出时刻的分散的驱动装置，以及配备了该驱动装置的显示模块。
为了达到这一目的，本发明的驱动装置(本驱动装置)被设计成包括：根据所输入的水平同步信号，配备了闩锁并输出1个水平同步期间部分的显示数据的闩锁单元的存储电路；根据从闩锁单元输出的显示数据，生成用于驱动显示部的多个驱动信号的变换电路；以及输入由变换电路生成的多个驱动信号，并输出给显示部的开关电路，上述存储电路包括：使对一部分闩锁单元的水平同步信号的输入延迟的延迟电路；以及全部闩锁单元输出显示数据后，将显示启动信号输出给开关电路的控制电路，上述开关电路根据显示启动信号的输入，将从变换电路输入的多个驱动信号同时输出给显示部。
本驱动装置具有根据水平同步信号将驱动信号输出给液晶面板等的显示部的作为所谓源驱动器的功能。
这里，所谓驱动信号，是指用于输入到显示部的源线(源信号线)的信号。另外，驱动信号的数目根据显示部中的源线数目和信号的颜色数目等来决定。
即，本驱动装置根据水平同步信号由存储电路的闩锁单元来闩锁1个水平期间部分的显示数据。而且，将被闩锁的显示数据由变换电路变换成驱动信号，经开关电路输出给显示部。
这里，变换电路是用于生成驱动信号的电路。作为这样的变换电路，例如可举出变换显示数据的电平的电平移位电路，或根据进行了电平变换的显示数据选择模拟电压的DA变换电路等。
另外，特别是，在本驱动装置中，存储电路包括使对一部分闩锁单元的水平同步信号的输入延迟的延迟电路。
从而，在本驱动装置中，由闩锁单元闩锁显示数据的时刻可以是多个。因此，将显示数据输出到变换电路的时刻(驱动信号的生成时刻)也随闩锁单元而异。
由此，在本驱动装置中，用于驱动闩锁单元和变换电路的电源电流的输入时刻同样地也并不一致。因此，可防止过大的峰值电流(驱动全部闩锁单元和变换电路那样的电流)流到用于流过电源电流的线中。从而，可避免产生起因于这样的峰值电流的噪声。
此外，在本驱动装置中，存储电路包括控制电路。该控制电路将显示启动信号(输出定时信号)输出给开关电路。
特别是，在本驱动装置中，控制电路被设计成由全部闩锁单元将显示数据输出给变换电路后，输出显示启动信号。即，在显示启动信号输出时，形成从全部闩锁单元输出显示数据、由变换电路生成全部驱动信号的阶段。
而且，在本驱动装置中，在这样的阶段接受了显示启动信号的开关电路将全部驱动信号一起输出给显示部的全部源线。
由此，在本驱动装置中，驱动信号的输出时刻没有分散。即，可将驱动信号同时输出给显示部的全部源线。因此，例如，在显示部中可使驱动信号的充电时间一致。从而，可避免在显示部产生显示不均匀。
本发明的其它的目的、特征和优点可通过以下所示的记述而被充分地理解。另外，本发明的优点在参照了附图的下面的说明中变得明白。
附图说明
图1是示出本发明的一个实施例的驱动装置的主要部分的结构的框图。
图2是示出包括了图1所示的驱动装置的液晶显示装置的主要部分的结构的图。
图3是示出液晶面板的结构的图。
图4是示出液晶驱动波形之一例的图，是示出来自源驱动器的输出信号的驱动波形、来自栅驱动器的输出信号的驱动波形、对置电极的电位、像素电极的电压波形和施加于液晶的电压的图。
图5是示出液晶驱动波形之另一例的图，是示出来自源驱动器的输出信号的驱动波形、来自栅驱动器的输出信号的驱动波形、对置电极的电位、像素电极的电压波形和施加于液晶的电压的图。
图6(a)是示出保持存储电路的结构的框图，图6(b)是示出保持存储电路的保持闩锁单元的结构的图。
图7是示出从右侧的延迟电路输入到控制电路时的保持存储电路的结构的框图。
图8是示出在右方向和左方向各配备1个延迟电路时的保持存储电路的结构的框图。
图9是示出在源驱动器的主要的块结构中所供给的电源的图。
图10是示出保持存储电路中的控制电路的结构的框图。
图11是示出DA变换电路的结构的图。
图12是控制电路中的信号的时序图。
图13是示出现有的驱动电路之一例的框图。
图14是图13所示的驱动电路驱动时的信号的时序图。
图15是示出采用了现有的另一驱动电路的液晶显示装置的主要部分的结构的图。
图16是示出图15所示的液晶显示装置中的源驱动器的结构的图。
图17是示出逻辑电路和电平移位电路部的GND线中的峰值电流的图。
图18是示出使闩锁信号延迟时的时钟信号CK、启动脉冲SP和闩锁信号LS的时序图。
具体实施方式
现说明本发明的一个实施例。
图2是示出本实施例的液晶显示装置(本液晶显示装置；显示模块)的主要部分的结构的框图。如该图所示，本液晶显示装置包括液晶面板1、驱动器IC2、驱动器IC3、控制器4和液晶驱动电源5。
本液晶显示装置是有源矩阵方式的液晶显示装置，在液晶面板1上，具有将包括了TFT(薄膜晶体管)的液晶显示元件配置成矩阵状的结构。另外，在液晶面板1的各液晶显示元件中包括对置电极(共用电极)6。
驱动器IC2、驱动器IC3、控制器4和液晶驱动电源5对液晶面板1的驱动进行控制。
在本液晶显示装置中，响应于来自控制器4的输出，驱动器IC2、IC3将从液晶驱动电源5输出的电压有选择地施加于液晶面板1。由此，在液晶面板1中进行显示。
驱动器IC2由n个(n：自然数)的源驱动器SD...构成。另外，驱动器IC3由m个(m：自然数)的栅驱动器GD...构成。
源驱动器SD和栅驱动器GD分别由IC(集成电路)构成。源驱动器SD(驱动装置)驱动液晶面板1上的源信号线14(参照图3)。栅驱动器GD驱动液晶面板1上的栅信号线15(参照图3)。
控制器4将从外部输入的显示数据作为数字信号的显示数据D输出给驱动器IC2。
另外，控制器4也将用于控制源驱动器SD的控制信号S1输出给驱动器IC2。该控制信号S1为后述的水平同步信号(闩锁信号)LS、启动脉冲SP和源驱动器用时钟信号(以下，称为时钟信号)CK。另外，显示数据D例如是与红、绿、蓝对应的RGB的各信号(显示数据DR、DG、DB)。
再有，水平同步信号LS、时钟信号CK、显示数据D被输入到各源驱动器SD中。另一方面，启动脉冲SP仅被输入到某1个(在本实施例中最接近于控制器4)的源驱动器SD中。
另外，控制器4将垂直同步信号和栅驱动器用时钟信号等的控制信号S2输出给驱动器IC3。
驱动器IC2的各源驱动器SD经控制器4输入数字信号的显示数据D，并将该显示数据D以时分方式闩锁于内部。其后，源驱动器SD与从控制器4输入的水平同步信号LS(闩锁信号，参照图1)同步地进行显示数据D的D/A(数字/模拟)变换。借助于该变换，源驱动器SD得到灰度显示用的模拟电压(灰度显示电压)。
而且，源驱动器SD从各灰度显示电压(液晶驱动电压)的输出端子(后述的输出端子X1～Z100；参照图1)输出所得到的模拟电压。所输出的模拟电压经源信号线14(如后述；参照图3)，分别被输入到与各输出端子X1～Z100对应的液晶面板1内的液晶显示元件中。
再有，后面将详述该源驱动器SD的结构。
液晶驱动电源5将用于使液晶面板1显示的电压供给驱动器IC2、IC3。液晶驱动电源5例如将用于使灰度显示用电压发生的后述基准电压供给驱动器IC2。
再有，在图2中，省略了用于将源驱动器SD和栅驱动器GD的驱动电压供给驱动器IC2、IC3的电源。
接着，用图3说明液晶面板1的结构。
液晶面板1具有对像素电极11...、像素电容12...、像素电极11施加电压使之通/断的元件即TFT(开关元件)13...、源信号线14...、栅信号线15...、对置电极6...。再有，包括上举物件各1个的区域，即图中A所示的区域为1个像素部分的液晶显示元件。另外，液晶被夹持于像素电极11与对置电极6之间。
从上述源驱动器SD，将与显示对象的像素的亮度对应的灰度显示电压(从源驱动器SD输出的输出信号(驱动信号))供给源信号线14。
从栅驱动器GD将扫描信号供给栅信号线15，使沿纵向排列的TFT13依次导通。
如通过处于导通状态的TFT13，将源信号线14的电压施加到与该TFT13的漏连接的像素电极11上，则电荷被蓄积于像素电极11与对置电极6之间的像素电容12中。从而，施加于液晶的电压改变，液晶的透光率也随之改变。由此，在液晶面板1上进行显示。
这里，用表示液晶驱动波形之一例的图4和图5说明施加于液晶的电压(液晶电压)。
再有，图4和图5所示的a和a’是表示来自源驱动器SD的输出信号的驱动波形的符号。另外，b和b’是表示来自栅驱动器GD的输出信号的驱动波形的符号。另外，c和c’是表示对置电极6的电位的符号。
另外，d和d’是表示像素电极11的电压波形的符号。液晶电压是像素电极11与对置电极6的电位差，在图中用斜线表示。
例如，在图4所示的情形下，当驱动波形b(栅驱动器GD的输出信号)为高电平时，TFT13处于导通状态。由此，驱动波形a(源驱动器SD的输出信号)与c(对置电极6的电位)之差(液晶电压)被施加到像素电极11上。
其后，如驱动波形b为低电平，则TFT13处于关断状态。这时，在像素中借助于像素电容12而维持像素电极11的电压，从而维持液晶电压(图中的斜线)。与图5的情形一样，液晶电压得以维持。
再有，图5的情形与图4的情形相比，液晶电压降低了。
这样，通过使液晶电压以模拟方式发生变化，以模拟方式改变了液晶的透光率，实现了灰度显示。可显示的灰度级数由液晶电压(模拟电压)的选择分支的数目决定。
接着，用图1说明源驱动器SD的详细的结构。
源驱动器SD分别驱动100×3(RGB)个像素(液晶显示元件)，进行26＝64级灰度的显示。即，从图2所示的控制器4输出的显示数据D分别由6位的3种显示数据(DR(对应于红)、DG(对应于绿)、DB(对应于蓝))构成。
如图1所示，源驱动器SD包括输入闩锁电路21、移位寄存电路22、取样存储电路23、保持存储电路(保持存储电路部，存储电路)24、电平移位电路(变换部，变换电路)25、DA变换电路(变换部，变换电路)26、输出电路(变换部，变换电路)27、开关电路(开关电路部)28和基准电压发生电路29。
移位寄存电路22与所输入的时钟信号CK同步地，使所输入的启动脉冲SP移位。控制信号从移位寄存电路22的各级输出到取样存储电路23中。
再有，启动脉冲SP是与数据信号D的水平同步信号LS同步的信号。另外，在移位寄存电路22中，被移位的启动脉冲SP作为启动脉冲SP被输入到相邻的源驱动器SD的移位寄存电路中，并同样地被移位。然后，该启动脉冲SP从控制器4被传送至最远的源驱动器SD的移位寄存电路中。
输入闩锁电路21备有与各色对应的输入端子。而且，输入闩锁电路21暂时地闩锁被分别串行输入到这些端子的显示数据DR、DG、DB(各6位)，并送至取样存储电路23。
取样存储电路23使用来自移位寄存电路22的各级的输出信号(控制信号)，对从输入闩锁电路21以时分方式送来的显示数据DR、DG、DB(R、G、B各6位，总计18位)进行取样(以时分方式取样)。
然后，在1个水平同步期间部分的显示数据DR、DG、DB齐备以前，取样存储电路23暂时地存储各显示数据DR、DG、DB。
然后，在取样存储电路23中，在1个水平同步期间部分的显示数据DR、DG、DB已齐备时，在水平同步信号LS被输入到保持存储电路24的同时，各显示数据DR、DG、DB也被输入到保持存储电路24中。
保持存储电路24依据水平同步信号LS，闩锁所输入的显示数据DR、DG、DB，在下一个水平同步信号LS输入之前保持(维持)这些数据，并输出到电平移位电路25中。关于保持存储电路24的结构，将在以后详述。
电平移位电路25由于适合于对施加到液晶面板1的电压电平进行处理的下一级的DA变换电路26，所以是通过升压等对显示数据DR、DG、DB的信号电平进行变换的电路。
即，电平移位电路25将显示数据DR、DG、DB的信号电平进行电平变换，变换至施加于液晶面板1的最大驱动电压电平，生成数字的显示数据D’R、D’G、D’B(各6位)。然后，电平移位电路25将显示数据D’R、D’G、D’B输出到DA变换电路26中。
基准电压发生电路29依据来自液晶驱动电源5(参照图2)的基准电压VR，产生用于灰度显示的64个电平的模拟电压，输出到DA变换电路26中。该模拟电压为施加于液晶面板1的源信号线14的灰度显示电压(在64级灰度显示的情况下，为64个电平的电压值)的DA变换电路26将从电平移位电路25输入的显示数据D’R、D’G、D’B变换为模拟电压。即，DA变换电路26根据显示数据D’R、D’G、D’B，从64个电平的电压值中选择1个电平，输出到输出电路27中。
即，如图11所示，DA变换电路26有对应于6位中的每一位(位0～位5)的开关(SW0～SW5)。
而且，DA变换电路26分别选择与6位的显示数据D’R、D’G、D’B对应的开关SW0～SW5。由此，DA变换电路26选择从基准电压发生电路29输入的64个电平的电压值中的1个电平。
输出电路27对被DA变换电路26选择的模拟信号进行放大，并且变为低阻抗输出，生成灰度显示电压。然后，将所生成的灰度显示电压输出到开关电路28中。
该输出电路27是缓冲电路，例如是由使用了差动放大电路的电压跟随电路构成。
开关电路28有用于控制灰度显示电压的输出的模拟开关。该模拟开关依据从保持存储电路24输入的LSOUT(如后述；为显示启动信号)，ON(导通)/OFF(非导通)状态发生切换。
如为导通状态，则开关电路28将与灰度电平对应的模拟信号(灰度显示电压(驱动信号))经输出端子X1～X100、Y1～Y100、Z1～Z100同时一并输出给液晶面板1的源信号线14(参照图3)。
这样一来，64级灰度显示的各源驱动器SD根据显示数据DR、DG、DB，将与灰度电平对应的模拟信号输出给液晶面板1，进行64级灰度的显示。
再有，灰度显示电压的输出端子X1～X100、Y1～Y100、Z1～Z100分别是与显示数据DR、DG、DB对应的输出端子，分别由X、Y、Z共100个端子构成。
另外，以后详述开关电路28的工作。
这里，用图9说明在源驱动器SD的主要的块结构中供电的电源。
再有，所谓图9所示的逻辑电路，是指在低电压下可驱动的逻辑电路部分，称为输入闩锁电路21、移位寄存电路22、取样存储电路23。
如图9所示，逻辑电源和逻辑GND被连接到逻辑电路和保持存储电路24上。
另外，模拟电源是用于驱动液晶面板1的高电压电源。而且，该模拟电源、模拟GND和SUB-GND被连接到电平移位电路(高电压侧)25、DA变换电路26、输出电路27和开关电路28上。再有，SUB-GND是为了使电源更加稳定而设置的。
接着，说明保持存储电路24。
如图6(a)所示，保持存储电路24包括控制电路(控制装置)31、延迟电路(延迟装置)32...、以及保持闩锁单元(保持闩锁装置、闩锁单元)33...、倒相电路34、34。
再有，保持存储电路24对1个输出电路27包括多个(对应于输出端子的数目)的保持闩锁单元33。即，保持存储电路24对6位的显示数据包括6个保持闩锁单元33。
图6(b)是示出图6(a)所示的B区域的保持闩锁单元33的图。如该图所示，各保持闩锁单元33被设计成输入对应的显示数据D和水平同步信号LS。而且，各保持闩锁单元33被设计成按照水平同步信号LS的输入时序将显示数据D输出到对应输出端子上。
另外，在保持存储电路24中，保持闩锁单元33...被分为左右2个组(对应于输出端子X1～Z50的第1组和对应于输出端子Z100～X51的第2组)。
另外，保持闩锁单元33的闩锁(对保持闩锁单元33的水平同步信号LS的输入)对每组并行地进行。
另外，在保持闩锁电路24中，从两端向中央依次将水平同步信号LS供给各保持闩锁单元33。
即，在对应于输出端子X1～Z50的第1组中，从左侧起依次供给水平同步信号LS。另一方面，在对应于输出端子Z100～X51的第2组中，从右侧起依次供给水平同步信号LS。
另外，在保持闩锁单元33的列中的两端，对每个组包括(对应)3个延迟电路32。
在保持闩锁单元33的列中的两端配备的保持闩锁单元33(对应于输出端子X1、Z100的保持闩锁单元)中，经多级(此处为2级)倒相电路34、34分别供给水平同步信号LS。
另外，在这些相邻的保持闩锁单元(对应于输出端子Y1、Y100的保持闩锁单元)中，供给在1个延迟电路32中延迟了的水平同步信号LS。
此外，在该相邻的保持闩锁单元(对应于输出端子Z1、X100的保持闩锁单元)中，供给在2个延迟电路32中延迟了的水平同步信号LS。另外，在该相邻以后的保持闩锁单元(对应于输出端子X2～Z99的保持闩锁单元)中，供给在3个延迟电路32中延迟了的水平同步信号LS。
这样，在保持存储电路24中，串行输入的水平同步信号LS被错开相当于延迟电路32的延迟时间的时间部分，输入到各保持闩锁单元33中。
此外，按照该水平同步信号LS的输入时序，显示数据DR、DG、DB从取样存储电路23被取入到各保持闩锁单元33，输出给电平移位电路25。
从而，电平移位电路25也被错开相当于上述延迟时间的时间部分，进行工作。
接着，用图10和图6(a)说明保持存储电路24的控制电路31的结构。
控制电路31根据经倒相电路34、34输入的水平同步信号LS和经后述的延迟电路32输入的水平同步信号LS，生成LSOUT并输出给开关电路28。
即，被设计成利用从控制电路31输出的LSOUT来切换开关电路28的模拟开关的ON(导通)/OFF(非导通)状态。
如图10或图6(a)所示，输入给保持存储电路24的水平同步信号(闩锁信号)LS经2个倒相电路34，输入给控制电路31的第1输入端子CTRB-LS。
另外，该第1输入端子CTRB-LS经一级倒相电路35，被连接到NAND型的R-S触发器(R-SF/F)的一方的输入端子RB上。
另外，控制电路31的第2输入端子CTSB-LS经上述多级的延迟电路32，与第1输入端子CTRB-LS连接。另外，第2输入端子CTSB-LS经一级倒相电路36，被连接到R-SF/F的另一方的输入端子SB上。
接着，用图12说明保持存储电路24的控制电路31和开关电路28的工作。图12是控制电路31中的信号的时序图。
如上所述，开关电路28的模拟开关根据从保持存储电路24的控制电路31输出的LSOUT，被切换ON(导通)/OFF(非导通)状态。
如果被输入到控制电路31的第1输入端子CTRB-LS的水平同步信号LS从“低”电平变到“高”电平，则如图12所示，来自控制电路31的输出信号即LSOUT与水平同步信号LS一样，从“低”电平变到“高”电平。然后，该“高”电平的LSOUT被供给开关电路28中的各模拟开关的栅。
其结果是，模拟开关成为OFF(非导通)状态，全部输出端子X1～Z100同时成为高阻抗状态(HiZ)。再有，此时，供给R-SF/F的输入端子RB的输入信号从“高”电平变到“低”电平。
其后，从“低”电平变到“高”电平的水平同步信号(左-LS)经第1组的最终的延迟电路32，被供给控制电路31的第2输入端子CTSB-LS。据此，供给R-SF/F的输入端子SB的输入信号从“高”电平变到“低”电平。
从而，LSOUT从“高”电平变到“低”电平。然后，该“低”电平的LSOUT被供给开关电路28中的各模拟开关的栅。
其结果是，模拟开关成为ON(导通状态)，全部输出端子X1～Z100的高阻抗状态同时解除(HiZ解除)。据此，从各输出端子X1～Z100一并同时输出灰度显示电压，作为模拟信号。
如上所述，在本液晶显示装置中，保持存储电路24包括使对一部分的保持闩锁单元33的水平同步信号LS的输入延迟的延迟电路32。
从而，在本液晶显示装置中，闩锁显示数据的时刻因保持闩锁单元33而异。因此，将显示数据输出给电平移位电路25的时刻也因保持闩锁单元33而异。
由此，在本液晶显示装置中，用于驱动各保持闩锁单元33和各电平移位电路25的电源电流的输入时刻同样是不一致的。因此，可防止用于流过电流的线中流过的峰值电流(流过逻辑电源和逻辑GND的峰值电流)变得过大。从而，可避免起因于如此过大的峰值电流的噪声的发生。
此外，在本液晶显示装置中，控制电路31被设计成在全部保持闩锁单元33将显示数据输出给电平移位电路后，输出显示启动信号LSOUT。因此，在显示启动信号LSOUT输出时，从全部保持闩锁单元33输出显示数据，达到全部灰度显示电压由电路25～27生成的阶段。
然后，在本液晶显示装置中，在这样的阶段接受到显示启动信号LSOUT的开关电路28将全部灰度显示电压一并输出给液晶面板1的全部源信号线14。
由此，在本液晶显示装置中，灰度显示电压的输出时刻并不分散。即，将灰度显示电压同时输出给液晶面板1的全部源信号线14。因此，例如在液晶面板1中，充电到灰度显示电压的时间一致。从而，可避免在液晶面板1中产生显示不均匀。
另外，在本液晶显示装置中，控制电路31被设计成将最迟被输入的水平同步信号LS输入给保持闩锁单元33，并根据该输入将显示启动信号LSOUT输出给液晶面板1。由此，可很容易设定由控制电路31产生的显示启动信号LSOUT的输出的时刻。
另外，在本液晶显示装置中，延迟电路32被配置在对一部分的保持闩锁单元33的水平同步信号LS的输入路径上，被设计成输入水平同步信号LS，经过预定时间后输出给保持闩锁单元33。由此，可容易使对一部分保持闩锁单元33的水平同步信号LS的输入延迟。
另外，保持闩锁单元33具备与灰度显示电压的数目(源信号线14的数目)相同的数目。另外，保持闩锁单元33被分为2个组，同时各组分别有延迟电路32，延迟了的水平同步信号LS被输入到各组的保持闩锁单元33中。
由此，对每组进行使用了延迟电路32的闩锁。从而，可缩短被输入给控制电路31的水平同步信号LS(有最长延迟的水平同步信号LS)的延迟程度。因此，在水平同步信号LS被输入给控制电路31后，可延长直至下一个水平同步信号LS被输入给保持闩锁单元33(延迟电路32)的时间。
即，在从源驱动器SD输出水平同步信号LS后，可延长直至下一个水平同步信号被输入给源驱动器SD的时间。其结果是，可防止源驱动器SD产生的水平同步信号LS被误认，可防止源驱动器SD的误工作。
另外，在本显示装置中，水平同步信号LS被设计成对各组并行输入。
另外，上述各组被构成为具有各自串联配置了多个延迟电路32的延迟电路列。而且，各延迟电路32被设计成将输入了的水平同步信号LS在经过预定时间后输出给与其自身连接的保持闩锁单元33和延迟电路32。由此，根据各组中的延迟电路32的数目，可设定保持闩锁单元33产生的闩锁时刻数目。从而，可使闩锁时刻更加不一致，因此峰值电流更小。
另外，控制电路31被设定为输入被属于1个特定组(第1组)的延迟电路32延迟了的水平同步信号LS。进而，第1组形成具有将延迟电路32列的末端的延迟电路32与控制电路31连接的电路列的结构。而且，该末端的延迟电路32被设计成将被输入的水平同步信号LS在经过预定时间后输出给与其自身连接的保持闩锁单元33和控制电路31。由此，可从特定组的延迟电路32简单地将水平同步信号LS输出给控制电路31。
再有，经上述延迟电路32的连接形态未作特别限定。例如，水平同步信号LS不按Z100、Y100...Z51、X51那样的顺序向左流动，而可以按X51、Y51...Y100、Z100那样的顺序向右流动。
另外，对本实施例来说，图6(a)示出下述结构例：从保持闩锁单元33中的第1组的末级的(左端的)延迟电路32输出的水平同步信号(末级输出)左-LS输入给控制电路31的第2输入端子CTSB-LS。然而，本液晶显示装置不限定于这样的结构例。
例如，如图7所示，本液晶显示装置可形成下述结构：从第2组的末级的(右端的)延迟电路32输出的水平同步信号(末级输出)右-LS输入给控制电路31的第2输入端子CTSB-LS。
或者，如图8所示，可这样构成本液晶显示装置，使得每组各配置1个延迟电路32。按照该结构，形成了将多个保持闩锁单元33与1个延迟电路32连接的结构。
另外，对第1组和第2组可配置数目互不相同的延迟电路32。这时，最好形成这样的结构：将供给延迟电路32的个数多的一方的组的闩锁信号LS输入连接到控制电路31的第1输入端子CTRB-LS上。
另外，在本实施例中，保持存储电路24的保持闩锁单元33被分为左右2个组。然而，关于这些保持闩锁单元33的组数，1个也可，3个以上也可。
另外，在本实施例中，在保持存储电路24中具备2个倒相电路34。然而，倒相电路34的数目1个也可，3个以上也可。
另外，在本液晶显示装置中，驱动器IC2和驱动器IC3与液晶面板1的ITO(铟锡氧化膜)端子电连接。关于这样的电连接，例如可通过安装TCP(带式载体封装)来进行。TCP是在具有布线的膜上安装了IC芯片的封装。
另外，例如也可经ACF(各向异性导电膜)将IC芯片以热压焊方式安装在液晶面板1的ITO端子上而进行该电连接。
另外，为了使本液晶显示装置小型化，可用1个芯片(或者2至3个芯片)构成控制器4、液晶驱动电源5、驱动器IC2、IC3。
另外，在本实施例中，用液晶显示装置作为显示模块加以说明。然而，如果是根据显示数据进行显示的显示装置，作为本发明的显示模块，并不限定于液晶显示装置。
如上所述，本发明的驱动装置(本驱动装置)被设计成包括：根据所输入的水平同步信号，配备了闩锁并输出1个水平同步期间部分的显示数据的闩锁单元的存储电路；根据从闩锁单元输出的显示数据，生成用于驱动显示部的多个驱动信号的变换电路；以及输入由变换电路生成的多个驱动信号，并输出给显示部的开关电路，上述存储电路包括：使对一部分闩锁单元的水平同步信号的输入延迟的延迟电路；以及全部闩锁单元输出显示数据后，将显示启动信号输出给开关电路的控制电路，上述闩锁电路根据显示启动信号的输入将所输入的多个驱动信号同时输出给显示部。
本驱动装置具有根据水平同步信号，将驱动信号输出给液晶面板等显示部的所谓源驱动器的功能。
这里，所谓驱动信号，是指用于输入到显示部的源线(源信号线)中的信号。另外，驱动信号的数目根据显示部中的源线的数目和信号的颜色数目等来决定。
即，本驱动装置根据水平同步信号，借助于存储电路的闩锁单元闩锁1个水平期间部分的显示数据。然后，借助于变换电路将被闩锁的显示数据变换为驱动信号，经开关电路输出给显示部。
这里，变换电路是用于生成驱动信号的电路。作为这样的变换电路，例如可举出变换显示数据的电平的电平移位电路，或者根据进行了电平变换的显示数据而选择模拟电压的DA变换电路等。
另外，特别是，在本驱动装置中，存储电路包括使对一部分闩锁单元的水平同步信号的输入延迟的延迟电路。
从而，在本驱动装置中，用闩锁单元来闩锁显示数据的时刻可以是多个。因此，将显示数据输出给变换电路的时刻(驱动信号的生成时刻)也因闩锁单元而异。
由此，在本驱动装置中，用于驱动闩锁单元和变换电路的电源电流的输入时刻同样并不一致。因此，可防止过大的峰值电流(驱动全部闩锁单元和变换电路的电流)流过用于流动电源电流的线中。从而，可避免起因于这样的峰值电流的噪声的发生。
此外，在本驱动装置中，存储电路包括控制电路。该控制电路将显示启动信号(输出定时信号)输出给开关电路。
特别是，在本驱动装置中，控制电路被设计成在用全部闩锁单元将显示数据输出给变换电路后，输出显示启动信号。即，在显示启动信号输出时，从全部闩锁单元输出显示数据，达到用变换电路生成了全部驱动信号的阶段。
然后，在本驱动装置中，在这样的阶段接受到显示启动信号的开关电路将全部驱动信号一并输出给显示部的全部源线。
由此，在本驱动装置中，驱动信号的输出时刻并不分散。即，可将驱动信号同时输出给显示部的全部源线。因此，例如在显示部中，充电到驱动信号的时间一致。从而，可避免在显示部中产生显示不均匀。
另外，在本驱动装置中，控制电路最好被设计成将最迟被输入的水平同步信号输入给闩锁单元，并根据该输入将显示启动信号输出给显示部。由此，可很容易设定显示启动信号的输出时刻。
另外，在本驱动装置中，延迟电路最好被配置在对一部分闩锁单元的水平同步信号的输入路径上，被设计成输入水平同步信号，经过预定时间后输出给闩锁单元。由此，可容易使对一部分闩锁单元的水平同步信号的输入延迟。
另外，闩锁单元最好具备与驱动信号相同的数目。另外，在该结构中，闩锁单元最好被分为多个组，同时各组分别有延迟电路，延迟了的水平同步信号被输入到各组的至少1个闩锁单元中。
由此，对每组进行使用了延迟电路的闩锁。从而，可缩短被输入给控制电路的水平同步信号(有最长延迟的水平同步信号)的延迟程度。因此，在水平同步信号被输入给控制电路后，可延长直至下一个水平同步信号被输入给闩锁单元(延迟电路)的时间。其结果是，可防止控制电路或者闩锁单元(延迟电路)产生的水平同步信号被误认，可防止驱动电路的误工作。
另外，这时，最好将水平同步信号对各组并行输入。
另外，在上述各组中包括多个延迟电路时，最好构成为具有各自串联配置了这些延迟电路的延迟电路列。而且，各延迟电路最好被设计成将输入了的水平同步信号在经过预定时间后输出给与其自身连接的闩锁单元和延迟电路。
在该结构中，根据各组中的延迟电路的数目，可设定闩锁单元产生的闩锁时刻数目。从而，可使闩锁时刻更加不一致，因此可使峰值电流更小。
另外，控制电路最好被设定为输入被属于1个特定组的延迟电路延迟了的水平同步信号。
另外，该特定组最好是具有将延迟电路列的末端的延迟电路与控制电路连接的电路列的结构。而且，该末端的延迟电路最好被设计成将所输入的水平同步信号在经过预定时间后输出给与其自身连接的闩锁单元和控制电路。由此，可从特定组的延迟电路简单地将水平同步信号输出给控制电路。
另外，上述特定组与其它组相比，最好具有由最多的延迟电路构成的延迟电路列。
另外，也可以说本发明的目的在于提供一种谋求电源电流的峰值减少、同时可防止因水平同步信号(闩锁信号)被误认而造成的误工作、可防止输出时刻的分散性的驱动装置，以及配备该驱动装置的显示模块。
另外，可按以下方式表现图13所示的结构。图13所示的X驱动器由下述部分构成：移位寄存器101；K位(这里，K＝4)并列的闩锁A电路102；一起闩锁的闩锁B电路103；对4位DI1～DI4进行译码，制成16个DO0～DO15的译码器104；将译码器104的输出提升至液晶驱动电压的电平移位器105；以及将电平移位器105的输出供给控制端子、选择24＝16个电平的灰度信号中的1个信号的模拟开关组106。
这里，在闩锁A电路102的各级的内部各连接4个半闩锁器107，在闩锁B电路103的各级的内部各连接4个半闩锁器108。从而，闩锁A电路102的各级与移位寄存器101的相应级的输出Qn(n为1～M的整数)同步地取入4位PD1～PD4。这样一来，所闩锁的数据用闩锁脉冲LCL被一起取入闩锁B电路103中。在闩锁B电路103中所闩锁的数据对各级用译码器104进行译码。
然后，如果利用D11～D14的数据选择DO0～DO15中的1个，则经电平移位器105，选择16个模拟开关组106中的1个，作为从外部供给的16个液晶驱动电压的灰度电平GSV0～GSV15内的相应的1个作为驱动器的输出供给源线。
另外，图14可以说是图13所示的X驱动器驱动时的信号的时序图。现用图14说明X驱动器中的信号(主要的输入信号、内部信号、输出信号)。
对移位寄存器101输入时钟信号XCL和启动脉冲XSP(输入信号)。然后，从移位寄存器101将Q1～QM(内部输出信号)输入到闩锁A电路102的对应级中。图中，Qa指来自移位寄存器101的第a级的输出。
PD1～4是对第1级的闩锁A电路102的输入信号，是4位的数字信号。从闩锁A电路102输出QA1～QAM。再有，QAa(1≤a≤M)是闩锁A电路102的第a级的输出信号。
闩锁A电路102在来自移位寄存器101的输出信号的上升沿对4位数据PD1～4进行扫描，输出QA1～QAM。
对闩锁B电路103输入闩锁时钟输入信号LCL。闩锁B电路103在闩锁时钟输入信号LCL的下降沿对闩锁A电路102的输出信号QAa(1≤a≤M)进行扫描，输出QB。然后，经译码器104、电平移位器105、模拟开关106，输出模拟化了的最终的输出信号0。再有，信号中的“i”意味着第i行的数据。
另外，以往，由于液晶显示装置在电视用画面和个人计算机用画面方面的有效应用，在要求大画面化的基础上，开发不断取得进展。另一方面，在最近，由于在市场急剧扩大的移动电话等便携式终端方面的有效应用，适合于便携式显示装置的中小型液晶显示装置以及液晶驱动装置的开发正在取得进展。从而，与符合于上述用途的液晶显示装置以及液晶驱动装置的画面一致地，液晶驱动装置还强烈要求小型、质轻、低功耗(含电池驱动)、多输出、高速、显示品质提高，特别是，强烈要求低成本。
另外，图15所示的交流信号发生电路206可以对扫描线中对应于选择时刻的时钟脉冲CL1进行计数，可以使施加于多条扫描线中的每一条的交流信号M的极性改变。另外，扫描驱动器203根据时钟脉冲CL1，用交流信号切换由进行移位工作的移位寄存器和接受其输出信号的驱动电压发生电路所形成的驱动电压V1或V5与V2或V6，并输出给对应的扫描线电极，以此使扫描线电极为选择/非选择电平。另外，在对每帧中的多条扫描线切换其极性的情况下，用交流信号M使之成为V2那样的选择电平以代替驱动电压V1，使之成为V6那样的非选择电平以代替V5。
另外，关于图1所示的结构中的信号处理，也可表现如下。即，来自控制器4的显示数据DR、DG、DB被输入给输入闩锁电路21并被闩锁。另一方面，启动脉冲SP与时钟信号CK同步地依次被传送到移位寄存电路22内。然后，响应于从该移位寄存电路22的各级输出的控制信号，从输入闩锁电路21输出的显示数据DR、DG、DB以时分方式被取入取样存储器23，被暂时存储起来。
然后，按照水平同步信号LS的时序，如果1行部分的显示数据DR、DG、DB被取入取样存储器23中，则存储于该取样存储器23中的显示数据DR、DG、DB在被存储于保持存储器24中的同时被闩锁。该显示数据DR、DG、DB的闩锁被维持到下一个水平同步信号LS被输入为止。
其后，所闩锁的显示数据DR、DG、DB在电平移位电路25中以电平变换方式被变换至施加于液晶面板1的最大驱动电压电平后，被输入至D/A变换电路26。然后，在D/A变换电路26中，从根据由液晶驱动电源5输出的基准电压在基准电压发生电路29中所生成的液晶面板1的施加于源信号线14的灰度显示电压(在64级灰度显示的情况下，有64个电平的电压值)中选择与显示数据DR、DG、DB对应的1个电压值，经输出电路27和开关电路28输出。
这样一来，64级灰度显示的各源驱动器SD根据显示数据DR、DG、DB，将对应于灰度电平的模拟信号输出给液晶面板1，进行64级灰度的显示。
另外，在本液晶显示装置中，与保持闩锁单元33一样，电平移位电路25也错开与延迟电路32所产生的延迟时间相当的时间部分而工作。由此，可减少流入逻辑电源(GND线)的峰值电流。
另外，图8的结构在左右方向各形成1个延迟电路，也可以说是将多个保持闩锁单元33与1个延迟电路32连接那样的结构。另外，在各自(各组)的左右方向(在初级一侧和末级一侧)延迟电路32的个数不同时，被供给延迟电路32的个数多的一方的保持闩锁单元组的闩锁信号LS被连接到控制电路31的第1输入端子CTRB-LS即可。
另外，逻辑电源和逻辑GND虽然与逻辑电路、保持存储电路24连接，但这时，在用高电压驱动进行切换的电平移位电路25中的噪声并不增大，可以说上述保持存储电路24包括了延迟电路32是用来防止这种噪声的。
另外，关于本实施例，可以表述如下。即，如图1所示，本实施例的源驱动器SD包括根据所输入的水平同步信号LS闩锁对应于1个水平同步期间的显示数据D的保持存储电路24，以及利用电平移位电路25、DA变换电路26和输出电路27等的变换部将从所闩锁的显示数据D变换成的多个驱动信号输出给液晶面板1的开关电路28，用上述驱动信号驱动液晶面板1。
另外，如图6(a)所示，在源驱动器SD中，保持存储电路24包括：使所输入的水平同步信号LS延迟的延迟电路32；根据被该延迟电路32延迟了的水平同步信号LS，闩锁显示数据D的保持闩锁单元33；如果输入被该延迟电路32延迟了的水平同步信号LS，则将LSOUT(显示启动信号)输出给开关电路28的控制电路31，开关电路28根据LSOUT，经输出端子X1～Z100，将多个驱动信号同时输出给液晶面板1。这里，驱动信号的数目根据液晶面板1的像素数目及表示显示数据D的颜色的数目(例如，为RGB三色)等来决定。
由此，根据被延迟电路32延迟了的水平同步信号LS闩锁显示数据D，因而，从保持存储电路24输出的显示数据D变得错开由延迟电路造成的延迟时间部分。从而，可使供给源驱动器SD的电源电流分散，以谋求电源电流的峰值的减少。
另外，根据LSOUT，通过配备同时输出多个驱动信号的开关电路28，可防止输出驱动信号的时刻的分散性。从而，例如可防止液晶面板1中驱动信号的充电时间的分散性，可提供没有显示不均匀的显示模块。
另外，LSOUT最好是指示输入到延迟电路32前后的水平同步信号LS的电平变化的信号。由此，根据水平同步信号LS的电平中的“高”与“低”之间的变化，可知开关电路28输出驱动信号的时刻。从而，利用简单的结构，开关电路28可同时输出多个驱动信号。
另外，如图6(a)所示，保持闩锁单元33被配备与驱动信号相同的数目(与输出端子X1～Z100相同的数目)，同时被分为多个组(这里，为信号流向右的第1组和信号流向左的第2组这2个组)，延迟电路32被配备成每个组至少对应1个(在图6(a)中，为每组各3个)，水平同步信号LS对每个组最好被输入给保持闩锁单元33和对应的延迟电路32。这里，组的数目不作特别限定。由此可对每个组进行使用了延迟电路32的闩锁。
从而，尽管用延迟电路32使水平同步信号LS延迟，还是可以在例如将延迟了的水平同步信号LS输入给控制电路31以后，延长直至输入下一个定时(下一个水平期间)的水平同步信号的时间。其结果是，可防止水平同步信号LS的被误认，可防止源驱动器SD的误工作。
另外，最好将对应于各组之中某1个的被延迟电路32延迟了的水平同步信号LS输入给控制电路31。再有，在图6(a)中，左-LS被输入给控制电路31。由此，利用被延迟了的1个水平同步信号LS可产生LSOUT。
从而，例如，采用延迟时间最长(经过最多的延迟电路32)的水平同步信号LS，将LSOUT输入给开关电路28，从而能可靠地同时输出全部驱动信号。
另外，在对应于每个组的延迟电路32的数目不同的情况下，将水平同步信号LS输入给控制电路31的某1个组最好是对应的延迟电路32最多的组中的某1个组。由此，可采用延迟时间最长的水平同步信号LS，将LSOUT输入给开关电路28。从而，能可靠地同时输出全部驱动信号。
另外，关于本发明的驱动装置，可以表述如下。即，本发明的驱动装置包括：根据所输入的水平同步信号闩锁对应于1个水平同步期间的显示数据的保持存储电路部；以及将从上述所闩锁的显示数据被变换部变换成的多个驱动信号输出给显示部的开关电路部，是用上述驱动信号驱动显示部的驱动装置，其特征在于：上述保持存储电路部包括：使所输入的上述水平同步信号延迟的延迟装置；根据被该延迟装置延迟了的上述水平同步信号闩锁上述显示数据的保持闩锁装置；如输入被上述延迟装置延迟了的上述水平同步信号，则将显示启动信号输出给上述开关电路部的控制装置，上述开关电路部根据上述显示启动信号，同时输出上述多个驱动信号。
这里，驱动信号的数目根据显示部的像素数目及表示信号的颜色的数目(例如，为RGB三色)等来决定。另外，所谓从所闩锁的显示数据变换为驱动信号的变换部，例如是指变换所输入信号的电平的电平移位电路。另外，该变换部是从根据基准电压而产生的灰度显示用的模拟电压中选择与所输入的信号对应的电压的DA变换电路。
在上述的结构中，根据被该延迟装置延迟了的水平同步信号来闩锁显示数据。由此，从保持存储电路部输出的显示数据变得错开由延迟装置造成的延迟时间部分。从而，可使供给驱动电路的电源电流分散，以谋求电源电流的峰值的减少。
另外，根据显示启动信号，配备同时输出多个驱动信号的开关电路部。由此，可防止输出驱动信号的时刻的分散性。从而，例如可防止显示部中驱动信号的充电时间的分散性。进而可提供没有显示不均匀的显示模块。
上述驱动装置中的保持闩锁装置最好被配备与驱动信号相同的数目，同时被分为多个组，延迟装置最好被配备成每个组至少对应1个，水平同步信号对每个组最好被输入给保持闩锁装置和对应的延迟装置。
按照该结构，对每个组进行使用了延迟装置的闩锁。
从而，尽管用延迟装置使水平同步信号延迟，还是可以在例如将控制装置(源驱动器)中延迟了的水平同步信号输入以后，延长直至输入下一个定时(下一个水平期间)的水平同步信号的时间。其结果是，可防止源驱动器产生的水平同步信号的被误认，可防止驱动电路(源驱动器)的误工作。
另外，最好将上述驱动装置设计成对应于各组之中某1个组的被延迟装置延迟了的水平同步信号被输入给控制装置。按照该结构，利用被延迟了的1个水平同步信号产生显示启动信号。
从而，例如，通过采用延迟时间最长的水平同步信号，将显示启动信号输入给开关电路部，能可靠地同时输出全部驱动信号。另外，在上述驱动装置中，在对应于每个组的延迟装置的数目不同的情况下，其中的某1个组最好是对应的延迟装置最多的组中的某1个组。按照上述结构，可采用延迟时间最长的水平同步信号，将显示启动信号输入给开关电路部。从而，能可靠地同时输出全部驱动信号。
另外，在上述驱动装置中，显示启动信号最好是指示输入到延迟装置前后的水平同步信号的电平变化的信号。按照上述结构，根据水平同步信号的电平中的“高”与“低”之间的变化，可知开关电路部输出驱动信号的时刻。从而，利用简单的结构，开关电路部可同时输出多个驱动信号。
另外，本发明的显示模块的特征在于，包括上述驱动装置和使显示数据显示的显示部。在该模块中，可使供给驱动电路的电源电流分散。从而，可谋求电源电流的峰值的减少。另外，可防止输出驱动信号的时刻的分散性，可提供没有显示不均匀的显示模块。进而，可防止水平同步信号的被误认，可提供没有误工作的显示模块。
记载于发明的详细说明事项中的具体的实施形态和实施例始终是用于阐明本发明的技术内容的实施形态和实施例。从而，本发明不应局限于这些具体的例子作狭义的解释。即，在本发明的宗旨和下述权利要求的范围内，本发明可进行种种变更。

Claims (16)

1.一种驱动装置，其特征在于，
它被设计成包括：
根据所输入的水平同步信号，配备了闩锁并输出1个水平同步期间部分的显示数据的闩锁单元的存储电路；
根据从闩锁单元输出的显示数据，生成用于驱动显示部的多个驱动信号的变换电路；以及
输入由变换电路生成的多个驱动信号，并输出给显示部的开关电路，
上述存储电路包括：
使对一部分闩锁单元的水平同步信号的输入延迟的延迟电路；以及
全部闩锁单元输出显示数据后，将显示启动信号输出给开关电路的控制电路，
上述开关电路根据显示启动信号的输入，将从变换电路输入的多个驱动信号同时输出给显示部。
2.如权利要求1所述的驱动装置，其特征在于：
上述控制电路被设计成，输入最迟被输入给闩锁单元的水平同步信号，并根据该输入，将显示启动信号输出给显示部。
3.如权利要求2所述的驱动装置，其特征在于：
上述延迟电路被设计成，被配置在对一部分闩锁单元的水平同步信号的输入路径上，输入水平同步信号，经过预定时间后，输出给闩锁单元。
4.如权利要求3所述的驱动装置，其特征在于：
上述闩锁单元被配备成与驱动信号有相同的数目。
5.如权利要求4所述的驱动装置，其特征在于：
在上述闩锁单元被分为多个组的同时，各组分别有延迟电路，被延迟了的水平同步信号被输入给各组中的至少1个闩锁单元。
6.如权利要求5所述的驱动装置，其特征在于：
上述水平同步信号被并行输入给各组。
7.如权利要求6所述的驱动装置，其特征在于：
上述控制电路输入被属于1个特定组的延迟电路延迟了的水平同步信号。
8.如权利要求7所述的驱动装置，其特征在于：
上述组被设计成，
有串联配置了多个延迟电路的延迟电路列，
各延迟电路将所输入的水平同步信号在经过预定时间后，输出给与其自身连接的闩锁单元和延迟电路。
9.如权利要求8所述的驱动装置，其特征在于：
上述特定组被设计成，
有将延迟电路列的末端的延迟电路连接到控制电路上的电路列，
该末端的延迟电路将所输入的水平同步信号在经过预定时间后，输出给与其自身连接的闩锁单元和控制电路。
10.如权利要求9所述的驱动装置，其特征在于：
上述特定组与其它组相比，有由最多的延迟电路构成的延迟电路列。
11.一种驱动装置，它是包括根据所输入的水平同步信号，闩锁对应于1个水平同步期间的显示数据的保持存储电路部；以及将从上述所闩锁的显示数据被变换部变换成的多个驱动信号输出给显示部的开关电路部，用上述驱动信号驱动显示部的驱动装置，其特征在于：
上述保持存储电路部包括：使所输入的上述水平同步信号延迟的延迟装置；根据被该延迟装置延迟了的上述水平同步信号闩锁上述显示数据的保持闩锁装置；如输入被上述延迟装置延迟了的上述水平同步信号，则将显示启动信号输出给上述开关电路部的控制装置，
上述开关电路部根据上述显示启动信号，同时输出上述多个驱动信号。
12.如权利要求11所述的驱动装置，其特征在于：
上述保持闩锁装置被配备与驱动信号相同的数目，同时被分为多个组，
上述延迟装置被配备成上述每个组至少对应1个，
上述水平同步信号对上述每个组被输入给上述保持闩锁装置和对应的上述延迟装置。
13.如权利要求12所述的驱动装置，其特征在于：
对上述控制电路输入被上述各组中的对应于某1个组的延迟电路延迟了的上述水平同步信号。
14.如权利要求13所述的驱动装置，其特征在于：
在对应于上述每个组的延迟装置的数目不同的情况下，上述某1个组是对应的延迟装置最多的组中的某1个组。
15.如权利要求11所述的驱动装置，其特征在于：
上述显示启动信号是表示被输入给上述延迟装置的信号与从该延迟装置输出的信号不同的期间的信号。
16.一种显示模块，其特征在于：
包括权利要求1～15的任一项中所述的驱动装置和使显示数据显示的显示部。
CNB2004100313996A 2003-03-28 2004-03-29 液晶驱动装置和液晶显示模块 Expired - Fee Related CN100338645C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2003092449A JP4425556B2 (ja) 2003-03-28 2003-03-28 駆動装置およびそれを備えた表示モジュール
JP92449/03 2003-03-28
JP92449/2003 2003-03-28

Publications (2)

Publication Number Publication Date
CN1534586A true CN1534586A (zh) 2004-10-06
CN100338645C CN100338645C (zh) 2007-09-19

Family

ID=32985358

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100313996A Expired - Fee Related CN100338645C (zh) 2003-03-28 2004-03-29 液晶驱动装置和液晶显示模块

Country Status (5)

Country Link
US (1) US7239300B2 (zh)
JP (1) JP4425556B2 (zh)
KR (1) KR100613325B1 (zh)
CN (1) CN100338645C (zh)
TW (1) TWI240245B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101783123A (zh) * 2009-01-19 2010-07-21 恩益禧电子股份有限公司 显示装置和驱动器
CN1904981B (zh) * 2005-06-16 2010-10-06 冲电气工业株式会社 显示驱动电路
US7936329B2 (en) 2005-04-27 2011-05-03 Nec Corporation Active matrix type display device and driving method thereof
CN102298916A (zh) * 2010-06-23 2011-12-28 夏普株式会社 驱动电路、液晶显示装置和电子信息设备
CN101568954B (zh) * 2007-01-31 2012-05-30 夏普株式会社 显示装置
CN110226198A (zh) * 2017-01-31 2019-09-10 夏普株式会社 显示装置及其驱动方法
CN113994417A (zh) * 2019-04-12 2022-01-28 拉碧斯半导体株式会社 显示驱动器和显示装置

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101100884B1 (ko) * 2004-11-08 2012-01-02 삼성전자주식회사 표시 장치 및 표시 장치용 구동 장치
TWI328928B (en) * 2004-12-10 2010-08-11 Via Tech Inc Mainboard, electronic component, and controlling method of logic operation
US20060284663A1 (en) * 2005-06-15 2006-12-21 Chien-Hung Lu Timing control circuit and method
KR100662988B1 (ko) * 2005-10-31 2006-12-28 삼성에스디아이 주식회사 데이터 구동회로와 이를 이용한 발광 표시장치 및 그의구동방법
JP2007133016A (ja) * 2005-11-08 2007-05-31 Toshiba Matsushita Display Technology Co Ltd 液晶表示装置
JP4869706B2 (ja) 2005-12-22 2012-02-08 株式会社 日立ディスプレイズ 表示装置
KR101189278B1 (ko) * 2006-04-18 2012-10-09 삼성디스플레이 주식회사 디지털 아날로그 변환기 및 표시 장치의 구동 방법
JP5142483B2 (ja) * 2006-05-30 2013-02-13 株式会社東芝 半導体装置及び表示装置
JP2008107780A (ja) * 2006-09-29 2008-05-08 Matsushita Electric Ind Co Ltd 信号伝達回路，表示データ処理装置，および表示装置
JP4785704B2 (ja) 2006-10-26 2011-10-05 株式会社 日立ディスプレイズ 表示装置
JP5182781B2 (ja) * 2006-10-26 2013-04-17 ルネサスエレクトロニクス株式会社 表示装置及びデータドライバ
US20080238895A1 (en) * 2007-03-29 2008-10-02 Jin-Ho Lin Driving Device of Display Device and Related Method
JP2010039061A (ja) * 2008-08-01 2010-02-18 Nec Electronics Corp 表示装置、信号ドライバ
JP2010044237A (ja) * 2008-08-13 2010-02-25 Oki Semiconductor Co Ltd 表示パネルの駆動装置
JP2010122602A (ja) 2008-11-21 2010-06-03 Oki Semiconductor Co Ltd 表示パネルの駆動装置
JP5180793B2 (ja) * 2008-11-28 2013-04-10 キヤノン株式会社 クロック生成回路、集積回路及び撮像センサ
WO2010073447A1 (ja) * 2008-12-25 2010-07-01 パナソニック株式会社 表示駆動装置、表示モジュールパッケージ、表示パネルモジュール及びテレビセット
US8456407B2 (en) * 2009-04-06 2013-06-04 Himax Technologies Limited Display controlling system utilizing non-identical transfer pulse signals to control display and controlling method thereof
KR101807246B1 (ko) * 2011-01-11 2017-12-11 삼성디스플레이 주식회사 표시 장치
JP5379194B2 (ja) * 2011-08-09 2013-12-25 株式会社ジャパンディスプレイ 表示装置
KR20150019884A (ko) * 2013-08-16 2015-02-25 삼성전자주식회사 디스플레이 구동 회로 및 디스플레이 장치
JP6367566B2 (ja) 2014-01-31 2018-08-01 ラピスセミコンダクタ株式会社 表示デバイスのドライバ
JP6272712B2 (ja) 2014-03-05 2018-01-31 ラピスセミコンダクタ株式会社 表示デバイスの駆動装置
JP2016045458A (ja) 2014-08-26 2016-04-04 ラピスセミコンダクタ株式会社 表示デバイスのドライバ
KR102270256B1 (ko) * 2014-10-08 2021-06-28 삼성디스플레이 주식회사 표시 장치 및 그 구동 장치
KR102255586B1 (ko) * 2014-11-10 2021-05-26 삼성디스플레이 주식회사 표시 패널 구동 방법, 이 방법을 수행하는 표시 패널 구동 장치 및 이 표시패널 구동 장치를 포함하는 표시 장치
KR102320146B1 (ko) * 2015-03-09 2021-11-02 삼성디스플레이 주식회사 데이터 집적회로 및 이를 포함하는 표시장치
TWI550589B (zh) * 2015-05-22 2016-09-21 天鈺科技股份有限公司 資料驅動器之驅動方法及顯示面板之驅動方法
JP6563267B2 (ja) 2015-07-10 2019-08-21 ラピスセミコンダクタ株式会社 表示デバイスのドライバ
US10410599B2 (en) * 2015-08-13 2019-09-10 Samsung Electronics Co., Ltd. Source driver integrated circuit for ompensating for display fan-out and display system including the same
JP2017181701A (ja) 2016-03-30 2017-10-05 ラピスセミコンダクタ株式会社 表示ドライバ
JP6774599B2 (ja) * 2016-08-31 2020-10-28 株式会社Ｊｖｃケンウッド 液晶表示装置
JP7515424B2 (ja) 2021-01-29 2024-07-12 ラピステクノロジー株式会社 表示ドライバ及び表示装置
JP2024051833A (ja) 2022-09-30 2024-04-11 ラピステクノロジー株式会社 表示装置及びソースドライバ

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2747583B2 (ja) 1987-06-04 1998-05-06 セイコーエプソン株式会社 液晶パネルの駆動回路及び液晶装置
JPH0822267A (ja) 1994-07-04 1996-01-23 Hitachi Ltd 液晶駆動回路と液晶表示装置
JP3576382B2 (ja) * 1997-10-31 2004-10-13 シャープ株式会社 インターフェース回路及び液晶駆動回路
JP3585749B2 (ja) * 1998-11-20 2004-11-04 シャープ株式会社 半導体装置のシステム構成及びこの半導体装置のシステム構成を用いた液晶表示装置モジュール
TW461180B (en) * 1998-12-21 2001-10-21 Sony Corp Digital/analog converter circuit, level shift circuit, shift register utilizing level shift circuit, sampling latch circuit, latch circuit and liquid crystal display device incorporating the same
JP3469116B2 (ja) * 1999-01-28 2003-11-25 シャープ株式会社 表示用駆動装置およびそれを用いた液晶モジュール
JP3522628B2 (ja) * 1999-11-09 2004-04-26 シャープ株式会社 半導体装置および表示装置モジュール
JP3607197B2 (ja) * 2000-12-26 2005-01-05 シャープ株式会社 表示駆動装置および表示装置モジュール
JP3660273B2 (ja) * 2001-06-05 2005-06-15 シャープ株式会社 表示装置
US7456814B2 (en) * 2001-06-07 2008-11-25 Lg Display Co., Ltd. Liquid crystal display with 2-port data polarity inverter and method of driving the same
JP3649205B2 (ja) * 2002-04-11 2005-05-18 セイコーエプソン株式会社 電気光学装置及び電子機器

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7936329B2 (en) 2005-04-27 2011-05-03 Nec Corporation Active matrix type display device and driving method thereof
CN1904981B (zh) * 2005-06-16 2010-10-06 冲电气工业株式会社 显示驱动电路
CN101568954B (zh) * 2007-01-31 2012-05-30 夏普株式会社 显示装置
CN101783123A (zh) * 2009-01-19 2010-07-21 恩益禧电子股份有限公司 显示装置和驱动器
CN102298916A (zh) * 2010-06-23 2011-12-28 夏普株式会社 驱动电路、液晶显示装置和电子信息设备
CN102298916B (zh) * 2010-06-23 2014-06-04 夏普株式会社 驱动电路、液晶显示装置和电子信息设备
CN110226198A (zh) * 2017-01-31 2019-09-10 夏普株式会社 显示装置及其驱动方法
CN110226198B (zh) * 2017-01-31 2021-08-27 夏普株式会社 显示装置及其驱动方法
CN113994417A (zh) * 2019-04-12 2022-01-28 拉碧斯半导体株式会社 显示驱动器和显示装置

Also Published As

Publication number Publication date
US7239300B2 (en) 2007-07-03
TW200425044A (en) 2004-11-16
JP4425556B2 (ja) 2010-03-03
KR100613325B1 (ko) 2006-08-17
TWI240245B (en) 2005-09-21
KR20040084854A (ko) 2004-10-06
US20040189579A1 (en) 2004-09-30
CN100338645C (zh) 2007-09-19
JP2004301946A (ja) 2004-10-28

Similar Documents

Publication Publication Date Title
CN100338645C (zh) 液晶驱动装置和液晶显示模块
CN1244898C (zh) 显示驱动装置及使用它的显示装置
CN1197049C (zh) 信号驱动电路、显示装置、电光装置及信号驱动方法
CN1194331C (zh) 扫描驱动电路、显示装置、电光装置及扫描驱动方法
CN1265335C (zh) 显示驱动装置以及采用该装置的显示装置
CN1197050C (zh) 信号驱动电路、显示装置、电光装置及信号驱动方法
CN1232938C (zh) 基准电压发生电路及发生方法、显示驱动电路及显示装置
CN1254780C (zh) 基准电压发生电路和方法、显示驱动电路、显示装置
CN1273949C (zh) 显示装置的驱动器电路和移位寄存器以及显示装置
CN1254783C (zh) 基准电压发生电路和方法、显示驱动电路、显示装置
CN1137463C (zh) 图象显示装置和电子机器
CN1157708C (zh) 电光装置用基板、电光装置、电子装置和投射型显示装置
CN1680995A (zh) 显示装置及驱动装置
CN1183405C (zh) 运算放大电路、驱动电路、及驱动方法
CN100342419C (zh) 显示装置用驱动电路及显示装置
CN1276401C (zh) 信号输出装置和显示装置
CN1404028A (zh) 液晶显示装置及其驱动方法
CN1664739A (zh) 公共电压生成电路、电源电路、显示驱动器和公共电压生成方法
CN1467693A (zh) 驱动电路、光电装置及其驱动方法
CN1437083A (zh) 基准电压发生电路和方法、显示驱动电路、显示装置
CN101079243A (zh) 移位寄存器电路及具有该移位寄存器电路的图像显示装置
CN1388509A (zh) 扫描驱动电路、显示装置、电光学装置及扫描驱动方法
CN1573852A (zh) 增大了图象信号的写入容限的图象显示装置
CN1868003A (zh) 移位寄存器、具有此移位寄存器的液晶显示装置和使用其驱动扫描线的方法
CN1673819A (zh) 图像显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070919

Termination date: 20150329

EXPY Termination of patent right or utility model