CN1224873C - 时钟发生电路和时钟发生方法 - Google Patents

Abstract

提供一种防止由于外部噪声而使计算机失灵却能保持计算机处理连续性的设备和方法。时钟发生电路探测进入计算机的外部噪声存在与否。该时钟发生电路发生运行时钟信号，该信号的脉冲宽度是(a)当没有探测到外部噪声时为第一宽度和(b)当探测到外部噪声时为大于第一宽度的第二宽度。该时钟发生电路将所发生的运行时钟信号供给计算机。

Description

时钟发生电路和时钟发生方法

本申请基于在日本提交的申请号为2002-119669的申请，此处将其引入作为参考。

背景技术

本发明涉及给计算机提供运行时钟信号的时钟发生电路以及这种时钟发生电路所使用的时钟发生方法。

技术领域

外部噪声是影响计算机正常运行的首要因素。外部噪声是通过诸如连接到计算机的电源线或通信线这类引线进入计算机内的一种噪声。这类噪声的实例包括照明冲击或开关运行所引起的电涌。外部噪声进入计算机之后可能引发计算机故障。

传统上已经提出了多种防止计算机由于外部噪声而失灵的技术。例如，在申请公开号为H01-206438和S59-87557的专利中公开了利用监控计时器等和对计算机的硬复位以探测计算机内的故障的设备。

但是，如果在探测到由外部噪声引起的故障时对计算机进行硬复位，则在硬复位之前的计算机程序所运行的执行结果被丢失，而该程序必须从头开始。这样就使计算机的处理连续性中断。

发明内容

鉴于上面所描述的问题，本发明的目标是提供一种电路和方法，它能防止由于外部噪声所引发的计算机失灵同时保持计算机处理的连续性。

上面提出的目标可以用时钟发生电路和供给单元加以实现，该时钟发生电路将运行时钟信号供给计算机，它包括：能探测进入计算机的外部噪声是否存在的噪声探测单元：发生单元能发生该运行时钟信号，它的脉冲宽度是(a)当噪声探测单元没有探测到外部噪声时为第一宽度和(b)当噪声探测单元探测到外部噪声时为宽度大于第一宽度的第二宽度；所述供给单元能将该发生单元发生的运行时钟信号供给计算机。

根据这种结构，在没有探测到外部噪声存在的正常时间内，该时钟发生电路发生其脉冲宽度为第一宽度的运行时钟信号。当探测到外部噪声时，该时钟发生电路发生宽度大于第一宽度的第二宽度运行时钟信号。

因此当外部噪声进入计算机内时，运行时钟信号的脉冲宽度被加以延长以中止计算机的运行。这样就使计算机避开了故障。因此这种效应的产生只要将运行时钟信号的脉冲宽度加以延伸，所以保持了计算机处理的连续性。

此处，运行时钟信号可以是二种不同逻辑状态之间转换的一种信号，其中当噪声探测单元探测到外部噪声时该发生单元在与第二宽度相对应的时间周期内阻止运行时钟信号的转换，在这一时间周期结束之后重新开始运行时钟信号的转换。

根据这种结构，当探测到外部噪声时，该时钟发生电路在与第二宽度相对应的时间周期内阻止运行时钟信号的转换。只有在这一时间周期结束后，该时钟发生电路才允许该运行时钟信号转换。这样，运行时钟信号的脉冲宽度被加以延长。

发生单元可以包括：源时钟发生单元，该单元发生是该运行时钟信号源的源时钟信号；保持信号发生单元，该单元发生保持信号，该保持信号是在第一逻辑状态和第二逻辑状态之间转换的信号，该保持信号(a)当噪声探测单元没有探测到外部噪声时处于第一逻辑状态，和(b)当噪声探测单元探测到外部噪声时在该时间周期内处于第二逻辑状态然后变为第一逻辑状态；以及控制单元，它能(1)获取源时钟信号和保持信号，(2)当保持信号在第一逻辑状态时通过将该源时钟信号分频而发生运行时钟信号，(3)当保持信号为第二逻辑状态时禁止运行时钟信号转换。

根据这种结构，该时钟发生电路发生源时钟信号和保持信号，并且利用它们发生运行时钟信号。详细而言，如果保持信号处于第一逻辑状态，则时钟发生电路通过将源时钟信号的分频发生运行时钟信号。在这种情形下，运行时钟信号的脉冲宽度是第一宽度。如果保持信号处于第二逻辑状态，则时钟发生电路禁止运行时钟信号转换。在此种情形下，运行时钟信号的脉冲宽度为第二宽度。

一旦因为保持信号从第一逻辑状态变成第二逻辑状态对应于第二宽度的时间周期结束，则保持信号返回至第一逻辑状态。结果，运行时钟信号的脉冲宽度返回至第一宽度。

这里控制单元可以包括：逻辑电路，该电路具有数据输入端子，并输出在该数据输入端子输入的具有源时间信号前沿的信号，其中通过将来自逻辑电路的信号输出翻转得到的信号和保持信号的“异或”是数据输入端于的输入。

根据这种结构，该时钟发生电路在保持信号处于第一逻辑状态时通过将源时钟信号分频发生运行时钟信号，而在保持信号处于第二逻辑状态时禁止运行时钟信号转换。

控制单元可以包括：逻辑电路，该电路具有数据输入端子，并输出在该数据输入端子输入具有保持信号和源时钟信号的或的前沿的信号，其中将逻辑电路输出的信号加以翻转所得到的信号是该数据输入端子的输入。

根据这种结构，在保持信号处于第一逻辑状态时该时钟发生电路通过对源时钟信号的分频发生运行时钟信号，而当保持信号处于第二逻辑状态时禁止运行时钟信号的转换。

第二宽度可以由设计者预先设定。

根据这种结构，设计者可以自由地设定或改变运行时钟信号的脉冲宽度，使之在由外部噪声所引发的不稳定状态下防止计算机进行运行。

时钟发生电路可以进一步包括：阻断电路，当噪声探测单元探测到噪声时该电路能阻断该外部噪声进入计算机。

根据这种结构，该时钟发生电路可以防止外部噪声进入计算机。

该噪声探测单元可以包括：电压差监测单元，它能监测供给计算机的电源电压和通过衰减电源电压得到的电压之间的差，其中当该差超出预定水平时噪声探测单元判断是否存在外部噪声。

根据这种结构，时钟发生电路利用电源电压和通过衰减该电源电压得到的电压之间的差探测外部噪声。假如电源电压中没有异常变化则这种差异是可以忽略的，但在电源电压中出现异常变化时，则这种差异随之增大。

计算机可以用来自电源的动力供电，其中噪声探测单元在比计算机距离电源更近的一点探测外部噪声存在与否。

根据这种结构，外部噪声到达该噪声探测单元的时间要早于到达计算机内电路的时间。较之于外部噪声同时到达噪声探测单元和计算机内电路或比计算机内电路更晚才到达噪声探测单元的情况，这样就改善了防范计算机故障的可能性。

上述目标也可以用向计算机供给运行时钟信号的时钟发生方法加以实现，包括：探测进入计算机的外部噪声存在与否的探测步骤：发生运行时钟信号的发生步骤，该时钟信号的脉冲宽度是(a)当噪声探测步骤没有探测到有外部噪声时为第一宽度和(b)当噪声探测步骤探测到有外部噪声时为宽度大于第一宽度的第二宽度；以及将由发生方法发生的运行时钟信号供给计算机的供给步骤。

根据这种结构，在没有外部噪声被探测到的正常情形下，该时钟发生方法发生脉冲宽度为第一宽度的运行时钟信号。当探测到外部噪声时，该时钟发生方法发生其脉冲宽度大于第一宽度的第二宽度的运行时钟信号。

因此，当外部噪声进入计算机时，运行时钟信号的脉冲宽度被加以延长以中止计算机的运行。这样就使计算机避免了故障。因为这种效应只需要将运行时钟信号的脉冲宽度延长即可实现，从而保持了计算机处理的连续性。

该运行时钟信号可以是二种不同逻辑状态之间转换的一种信号，其中当噪声探测方法探测到外部噪声时，该发生步骤在与第二宽度相对应的时间周期内禁止运行时钟信号转换，而在该时间周期已经结束后重新开始运行时钟信号的转换。

根据这种结构，当探测到外部噪声时，该时钟发生方法在与第二宽度相对应的时间周期内禁止运行时钟信号转换。只有在这一时间周期已经结束之后，该时钟发生方法才允许运行时钟信号转换。这样，运行时钟信号的脉冲宽度被加以延长。

第二脉冲宽度可以由设计者预先设定。

根据这种结构，设计者可以自由地设定或改变运行时钟信号的脉冲宽度，以防止计算机在由外部噪声所引发的不稳定状况下进行运行。

附图说明

从结合展示具体实施方案的附图所做的如下说明将使本发明的目标，优点及其特色变得清晰。

在附图中：

图1所示是涉及第一和第二实施方案的时钟发生电路的方框图结构；

图2显示在第一种实施方案中的时钟控制电路的具体实例；

图3是图2中所示的时钟控制电路的运行时间图；

图4显示第一种实施方案中的时钟控制电路的另一种具体实例；

图5是图4所示时钟控制电路的运行时间图；

图6是显示第一实施方案中的时钟发生电路运行的流程图；

图7显示第一实施方案中噪声探测电路的一种具体实例；

图8显示第一实施方案中噪声探测电路的另一具体实例；

图9显示噪声探测电路的定位；

图10显示噪声探测电路的等效电路；

图11是噪声探测电路运行时间图；

图12显示第二实施方案中时钟控制电路的一种具体实例；

图13是图12中所示的时钟控制电路的运行时间图；

图14显示对本发明的第3实施方案的时钟发生电路的结构；

图15是图14中所示的时钟发生电路的运行时间图；和

图16显示在图14中所示的电源开关的一个具体实例。

具体实施方式

第一实施方案

以下结合附图对本发明的第一实施方案加以说明。

(结构)

图1显示时钟发生电路的一种结构。

这种时钟发生电路大致由振荡电路101，时钟控制电路102，以及噪声探测电路104组成，并且发生运行时钟信号用于将内部电路103中的电路运行加以同步。

振荡电路101发生周期性源时钟信号S11，并且将其输出至时钟控制电路102。

时钟控制电路102将源时钟信号分频以发生内部时钟信号S12，并将它输出给内部电路103。该内部时钟信号S12是运行时钟信号用于将内部电路103中的运行加以同步。

内部电路103包括构成计算机的存储电路，算术电路，控制电路等。该内部电路103同内部时钟信号S12同步工作。

噪声探测电路104探测被引入内部电路103中的外部噪声，并且将探测信号S13输出给时钟控制电路102。

假如探测信号S13不是来自噪声探测电路104的输出，时钟控制电路102通过将来自振荡电路101的源时钟信号S11的输出分频发生内部时钟信号S12，并将它输出至内部电路103。

假如探测信号S13是来自噪声探测电路104的输出，时钟控制电路102将内部时钟信号S12的脉冲宽度延长至预定的宽度。这一点将在下面加以详细解释。

(时钟控制电路102的结构)

图2显示在第一种实施方案中的时钟控制电路102的一个具体实例。

该时钟控制电路102包括分频电路201，保持电路203，以及“异或”元件205。

该时钟控制电路102还与振荡电路101，内部电路103，噪声探测电路104，以及微分电路206相连接。

分频电路201将源时钟信号分频以发生内部时钟信号S12。分频电路201包括D触发器202(“D”代表延迟)。

该D触发器202具有D输入，时钟CLK输入以及NQ输出。源时钟信号S11是在CLK输入端输入的，内部时钟信号S12是从NQ输出端输出的。内部时钟信号S12在分支点P1分支，通过“异或”元件205，返回到D输入。

从依据探测到的外部噪声，由噪声探测电路104输出探测信号S13起直至从微分电路206输出复位信号S23，该保持电路203输出一延长信号S21。保持电路203包括SR锁存器204(“SR”代表设定-复位)。

SR锁存器204具有S输入，R输入以及Q输出。探测信号S13是在S输入端输入的，复位信号S23是在R输入端输入的，延长信号S21是从Q输出端输出的。

“异或”元件205接收在分支点P1分支的内部时钟信号S12和从保持电路203输出的延长信号S21，并且对2个信号进行“异或”操作以发生“异或”信号S22。

微分电路206将源时钟信号S11加以差分，并定期输出复位信号S23。

图3是图2中所示时钟控制电路的运行时间图。

从T1至T3，噪声探测电路104没有探测到外部噪声。在这一期间，时钟控制电路102对源时钟信号S22分频以发生内部时钟信号S12。该内部时钟信号S12在分支点P1被分支并进入“异或”元件205。因为探测信号S13为低电平，延长信号S21亦为低电平。因此，从该“异或”元件205输出的“异或”信号S22处于同内部时钟信号S12相同的状态。因而该“异或”信号S22是在D触发器202的D输入端输入的。

在时间T_noise，噪声探测电路104探测到外部噪声，因而探测信号S13变成高电平。这样，SR锁存器204将该延长信号S21的高电平加以保持直至下一个复位信号S23。

结果，该“异或”信号S22，在状态上和在分支点P1分支的内部时钟信号S12不同，它是从“异或”元件205输出的。因此，该内部时钟信号S12在时间Tn被禁止转换。

在时间Tn，复位信号S23是在SR锁存器204输入的，而延长信号S21变成低电平。结果，同在分支点P1分支的内部时钟信号S12处于相同状态的“异或”信号S22是从该“异或”元件205输出的。因此，在时间Tn+1 D触发器202重新开始对源时钟信号S11的分频。

因而，根据表明探测到外部噪声的探测信号S13，该时钟控制电路102将内部时钟信号S12的脉冲宽度加以延长。

内部电路103包括D触发器207。该D触发器207与内部时钟信号S12的前沿同步工作。因此，在内部时钟信号S12的脉冲宽度被延长之后，D触发器207的运行相应地被中断。

如果外部噪声进入内部电路103，则该内部电路的状态变成不稳定，从而产生故障。但是，根据图2所示的结构，如果外部噪声进入该内部电路103，则内部电路的工作中断一个源时钟信号的时钟周期。这样就避免了内部电路103的故障。

图4显示在第一种实施方案中的时钟控制电路的另一具体实例。

图4所示结构同图2所示结构的不同之处在于保持电路203包括2个D锁存器301和302而不是图2中的SR锁存器204。

D锁存器301具有D输入，CLK输入，R输入，Q输出以及NQ输出。高电平是在D输入端输入的。源时钟信号的翻转信号S11是在CLK输入端输入的。探测信号S13是在R输入端输入的。信号S31是从Q输出端输出的。

该D锁存器302具有D输入，CLK输入，R输入，Q输出以及NQ输出。信号S31是在D输入端输入的。源时钟信号S11是在CLK输入端输入的。探测信号S13是在R输入端输入的。Q输出的翻转信号S32是从NQ输出端输出的。

或(OR)元件303接收源时钟信号S11和信号S32的输入，并对这2个信号进行或(OR)运行以发生或信号S33。该或信号S33是在分频电路201的CLK输入端输入的。

该分频电路201将该或信号S33分频以发生内部时钟信号S12。

图5是图4所示时钟控制电路102的运行时间图。

从T1至T4，噪声探测电路104没有探测到外部噪声。在这一时间内，来自D锁存器301的Q输出的信号S31为高电平，因而来自D锁存器302的NQ输出的信号S32是低电平。因此，在通过或元件303时源时钟信号S11保持不变。换言之，来自或元件303的或信号S33与源时间信号S11同相。

在时间T_noise，噪声探测电路104探测到外部噪声，结果D锁存器301和302被复位。因此，来自D锁存器302的NQ输出的信号S32在1个源时钟信号S11的时钟周期内变成高电平。当信号S32为高电平时，来自或元件303的或信号S33亦为高电平，而与源时钟信号S11的状态无关。这就是说，该或信号S33被禁止转换。因此，来自分频电路201的内部时钟信号S12的脉冲宽度被延长直至Tn+1。

因而，就如图3情况那样，时钟控制电路102根据表明探测到外部噪声的探测信号S13将内部时钟信号S12的脉冲宽度加以延长。从而在内部电路103中的D触发器207的运行被中断。

(时钟发生电路的运行)

图6是显示时钟发生电路运行的流程图，该电路包括图2中所示的时钟控制电路102。

噪声探测电路104监测是否有外部噪声进入到内部电路103(S1)。

如果噪声探测电路104没有探测到外部噪声(S1：否)，则时钟控制电路102将源时钟信号S11分频以发生内部时钟信号S12(S2)。

如果噪声探测电路104探测到外部噪声(S1：是)，则保持电路103将该延长信号S21保持高电平(S3)。

“异或”元件205将内部时钟信号S12及延长信号S21加以“异或”以发生同内部时钟信号S12处于相同状态的“异或”信号S22。换言之，内部时钟信号S12被禁止转换(S4)。

在此之后，如果保持电路203接收复位信号S23(S5：是)，则延长信号S21变成低电平。结果，内部时钟信号S12恢复转换。时钟控制电路102将源时钟信号S11加以分频以发生内部时钟信号S12(S2)。

如果保持电路203没有接收复位信号S23(S5：否)，则延长信号S21保持高电平(S3)。

这样，时钟控制电路102可以在探测到外部噪声时通过使用SR锁存器将内部时钟信号S12的脉冲宽度加以延长。

(噪声探测电路104的结构)

图7显示噪声探测电路104的一个特殊实例。

图7A展示一种可以探测电源VDD内异常增大的电路。

P-沟道晶体管501具有连接到电源VDD的源极，经电阻502连接到地GND的漏极，以及经电阻503和电容504的积分电路连接到电源VDD的栅极。P-沟道晶体管501的漏极还与时钟控制电路102相连。该漏极的电位是探测信号S13。

图7B是该噪声探测电路104的运行时间图。

在时间T1之前，电源VDD没有由外部噪声引发的异常电位。这样，P-沟道晶体管501的栅极电位处于VDD电平。在这种状况下，该P-沟道晶体管501是截止的，而探测信号S13处于接地电平。

在时间T1，由于外部噪声电源VDD内出现电位异常。结果，P-沟道晶体管501的源极电位随VDD电平的增加而增高。同时，栅极电位S51的增加被积分电路所延迟。这样就在该P-沟道晶体管501的源极和栅极之间造成了一种电位差。在时间Tn，该电位差超出了预定值。结果，该P-沟道晶体管501变为导通。因而，漏极电位，即探测信号S13变成VDD电平。此处要注意，预定值是根据电路部件，如电阻，电容以及晶体管的特性加以设定的。

在时间T2，VDD电平和栅极电位S51之间的电位差变成零。因此，该P-沟道晶体管501返回截止状态，而探测信号S13变成接地电平GND。

根据这种结构，可以探测由外部噪声所引发的电源VDD电位的异常增加。

图8显示噪声探测电路104的另一个具体实例。

图8A展示可以探测接地电位GND的异常增加的一种电容。

n-沟道晶体管601具有连接到地GND的源极，经电阻602连接到电源VDD的漏极，经电阻603和电容604的积分电路连接到地GND的栅极。该n-沟道晶体管601的漏极还与时钟控制电路102相连接。该漏极的电位是探测信号S13。

图8B是该噪声探测电路104的运行时间图。

在时间T1之前，接地GND没有由外部噪声引起的异常电位。这样，n-沟道晶体管601的栅极电位S61处于接地GND电平。在这种状况下，n-沟道晶体管601处于截止，而探测信号S13为VDD电位。

在时间T1，由于外部噪声接地GND出现电位异常。结果，n-沟道晶体管601的源极电位随GND电平的增大而增加。同时，栅极电位S61的增加却被积分电路加以延迟。这样就在n-沟道晶体管601的源极和栅极之间造成了一种电位差。在时间Tn，该电位差超出预定值。结果，该n-沟道晶体管601变成导通状态。因而，漏极电位，即探测信号S13变成接地GND电平。要注意的是，该预定值是根据电路部件，如电阻，电容以及晶体管的特性加以设定的。

在时间T2，接地GND电平和栅极电位S61之间的电位差变成零。因此，n-沟道晶体管601返回截止状态，而探测信号S13变成VDD电平。

根据这种结构，可以探测由外部噪声引发的接地GND电位的异常增加。

虽然图7和图8描述探测VDD或GND内异常电位增加的实例，同样可以探测在VDD或GND内电位的异常降低。因为用于探测VDD或GND内这种异常电位的电路是广为人知的，所以此处就省去对它们的解释。

(噪声探测电路104的定位)

图9显示噪声探测电路的一种示例性位置。

电源VDD通过电源端子703将电源供给衬底701上的电路。从电源VDD输出的信号在分支点P2分支。一个信号变成噪声探测电路104的输入信号S71。另一个信号经过一长的路程到达分支点P3，在P3它进一步分支成电源S72给噪声探测电路104以及给内部电路103的电源。

因此，来自电源端子703的输入信号S71的旅程被设定短于来自电源端子703的电源S72的旅程。而且，噪声探测电路104在比内部电路103更靠近电源703的位置获取输入信号S71。

图10显示该噪声探测电路104的等效电路。

在该图中，采用翻转元件706作为噪声探测电路104。该翻转元件706接收通过寄生电阻704的输入信号S71。翻转元件706还接收通过寄生电阻705的电源S72。如前面所解释的那样，电源S72的行程比输入信号S71的长，所以寄生电阻705具有的电阻值要比寄生电阻704大。

以下参照图11，对具有上述结构的噪声探测电路的运行加以解释。

图11是噪声探测电路104的运行时间图。

在时间T1之前，电源VDD没有由外部噪声所引发的异常电位。在这种状况下，翻转元件706的输入信号S71和电源S72都处于VDD电平。图此，从该翻转元件706输出的探测信号S13处于GND水平。

在时间T1，由于外部噪声电源VDD出现了电位异常。因为电源S72通过的寄生电阻比输入信号S71的要大，所以电源S72的电位的变化比输入信号S71的电位变化小。在时间Tn，输入信号S71和电源S72之间的电位差超出了预定值。结果，从翻转元件706输出的探测信号S13变成VDD电平。

在时间T2，输入信号S71和电源S72之间的电位差下降至零。结果，从翻转元件706输出的探测信号S13返回至GND电平。

这种结构使得探测电源VDD中的电位异常成为可能。

通过提供上面的时钟控制电路102和噪声探测电路104，该时钟发生电路可以在出现外部噪声时，通过延长内部时钟信号S12的脉冲宽度防止内部电路103的失灵。

第二实施方案

下面结合附图将对本发明的第二实施分案加以描述。

(结构)

图12显示第二实施分案所涉及的时钟控制电路102的一种具体实例。

图12所示的结构与图4所示结构的差别仅在于D锁存器801和选择器802是新包括在保持电路203中的。因此，对那些同图4中相同的结构元件给以相同的参考号码，并且在此处省去对它们的解释。

D锁存器801具有D输入，CLK输入，R输入，Q输出以及NQ输出。从D锁存器302的Q输出端输出的信号S82是在D输入端输入的。源时钟信号S11是在CLK输入端输入的。探测信号S13是在R输入端输入的。Q输出端的翻转信号S83是从NQ输出端输出的。

选择器802接收来自D锁存器302的信号S82的翻转信号和来自D锁存器801的翻转信号S83，并且将它们之一输出给或元件303。此处，设计者可以设定哪种信号是从选择器802输出。在本实例中，假定选择器802输出D锁存器801的翻转信号S83。

图13是图12中所示的时钟控制电路102的运行时间图。

从T1至T4，噪声探测电路104没有探测到外部噪声。在这一期间，从D锁存器302的Q输出端输出的信号S82为高电平，从D锁存器801的NQ输出端输出的信号S83为低电平。

在时间T_noise，噪声探测电路104探测到外部噪声，所以D锁存器301，302和801都被复位。结果，从D锁存器801的NQ输出端输出的信号S83在源时钟信号S11的2个时钟周期内变成高电平。因此，内部时钟信号S12的脉冲宽度被延长直至Tn+2。在第一实施方案中，在探测到外部噪声时内部时钟信号S12的脉冲宽度被延长至Tn+1。另一方面，在第二实施方案中，通过在保持电路203中提供另外的D锁存器，可以将脉冲宽度延长至Tn+2。

显然，通过以同样的方式增加多个D锁存器可以自由地将内部时钟信号S12的脉冲宽度加以改变。

第3实施方案

以下结合附图将对第3实施方案加以描述。

(结构)

图14显示第3实施方案所涉及的时钟发生电路的结构。

图14中所示结构同图1中所示结构的差别仅在於电源开关901，计数器902和电容903是新包括进去的。因此，对那些同图1中相同的结构元件使用相同的参考号码，对它们的解释加以省略。

电源开关901将电源VDD从如下电路的每一种电路连接或断开，这些电路如振荡电路101，时钟控制电路102，内部电路103，噪声探测电路104，计数器902，以及电容903。电源VDD经电源开关901将电源供给每一电路。电源开关901接收探测信号S13和计数器输出信号S92的输入。当探测信号S13被输入时，电源开关901将电源VDD从每一电路断开。当计数器输出信号S92被输入时，电源开关901将电源VDD接入每一电路。

计数器902接收源时钟信号S11的输入以及探测信号S13的输入。当探测信号S13是输入时，计数器902开始计数源时钟信号S11。当计数达到预定数时，计数器902将计数器输出信号S92输出给电源开关901以及时钟控制电路102。

电容903储存电荷。当电源开关断开与每一电路的电源VDD时，该电容给每一电路提供电源。

图15是该时钟发生电路的运行时间图。

在时间T_noise，由于外部噪声，在电源VDD内出现电位异常。结果，供给每一电路的电源S91也变成异常。噪声探测电路104探测这种电位异常，并且将探测信号S13输出给时钟控制电路102，电源开关901，以及计数器902。

在收到探测信号S13之后，时钟控制电路102阻止内部时钟信号S12转换。此处，时钟控制电路102像在第一实施方案中所示那样使用SR锁存器。

在收到探测信号S13之后，电源开关901断开电源VDD同每一电路的连接。虽然因此其电源VDD被断开，但因为电容903供给电源使电源S91仍维持在固定电位。

在收到探测信号S13之后，计数器902开始对源时钟信号S11计数。在时间Tc，其计数达到预定数。因此，计数器902将计数器的输出信号S92输出给时钟控制电路102和电源开关901。

时钟控制电路102使用该计数器输出信号S92作为复位信号。这样，在收到计数器输出信号S92之后，时钟控制电路102重新开始内部时钟信号S12的转换。

在收到计数器输出信号S92之后，电源开关901将电源VDD连接到每一电路。

图16显示图14中所示的电源开关901的一种特别的实例。

在图中，电源开关901包括SR锁存器1001和n-沟道晶体管组1002。

该SR锁存器1001具有S输入、R输入、Q输出以及NQ输出。从噪声探测电路104输出的探测信号S13是在S输入端输入的。从计数器902输出的计数器输出信号S92是在R输入端输入的。电源控制信号S101是Q输出的翻转信号，从NQ输出端输出。

该n-沟道晶体管组1002具有连接到电源VDD的源极和连接到每一电路的漏极。从SR锁存器1001输出的电源控制信号S101是在该n-沟道晶体管组1002栅极输入的。

根据这种结构，当电源VDD没有由外部噪声所引发的异常电位时，电源控制信号S101为高电平而n-沟道晶体管组1002处于导通状态。另一方面，当噪声探测电路104探测到外部噪声时，电源控制信号S101变成低电平而n-沟道晶体管组1002变成截止状态。该n-沟道晶体管组1002保持其截止状态，直到计数器输出信号S92是从计数器902输出为止。

因此，从探测信号S13被输入直至计数器输出信号S92被输入的这段时间内，电源开关901断开给每一电路的电源VDD。而且，内部时钟信号S12的脉冲宽度应该被延长的程度可以根据在计数器902中的设定自由加以改变。

通过从每一电路切断电源VDD，时钟发生电路可以禁止引起电源电位异常的外部噪声进入每一电路。当出现超出每一电路击穿电压的外部噪声时，这是一种特别有效的方法。而且如在第一和第二实施方案中那样，根据表明探测到外部噪声的探测信号S13，时钟发生电路可以中断在内部电路103中的D触发器207的运行。

上述第一至第3实施方案描述了将本发明用于具有单源时钟的情况，但本发明同样可用于具有多个源时钟的电路。

虽然参照附图借助于实例，已经对本发明做了完全的描述，但要注意的是对于本领域内的技术人员来说各种改变和修改是显而易见的。

因此，除非这种改变和修改偏离了本发明的范围，否则应将它们视为本发明之列。

Claims (12)

1.给计算机提供运行时钟信号的时钟发生电路，包括：

噪声探测单元，能探测进入计算机的外部噪声存在与否；

发生单元，能发生运行时钟信号，该信号的脉冲宽度是(a)当噪声探测单元没有探测到外部噪声时为第一宽度和(b)当噪声探测单元探测到外部噪声时为第二宽度；和

供给单元，能将由发生单元发生的运行时钟信号供给计算机。

2.权利要求1的时钟发生电路，

其中该运行时钟信号是在二种不同逻辑状态之间转换的信号，和

当噪声探测单元探测到外部噪声时，该发生单元在对应于第二宽度的时间周期内阻止运行时钟信号转换，而在这一时间周期已经结束之后重新开始运行时钟信号的转换。

3.权利要求2的时钟发生电路，

其中发生单元包括：

源时钟发生单元，能发生被划分成运行时钟信号的源时钟信号；

保持信号发生单元，能发生保持信号，该保持信号是在第一逻辑状态和第二逻辑状态之间转换的信号，该保持信号(a)当噪声探测单元没有探测到外部噪声时处于第一逻辑状态，和(b)当噪声探测单元探测到外部噪声时在一段时间内处于第二逻辑状态然后改变成第一逻辑状态；和

控制单元，能够(1)获取源时钟信号和保持信号，(2)当保持信号处于第一逻辑状态时通过将源时钟信号分频发生运行时钟信号，和(3)当保持信号处于第二逻辑状态时禁止运行时钟信号转换。

4.权利要求3的时钟发生电路，

其中控制单元包括：

逻辑电路，它具有数据输入端子，并输出在数据输入端子输入具有源时钟信号前沿的信号，和

在该数据输入端子输入通过翻转从逻辑电路输出的信号而获得的信号和保持信号的“异或”。

5.权利要求3的时钟发生电路，

其中控制单元包括：

逻辑电路，它具有数据输入端子，并输出在该数据输入端子输入的具有保持信号和源时钟信号的或信号前沿的信号，和

通过将逻辑电路输出的信号翻转而得到的信号是在该数据输入端子输入的。

6.权利要求1的时钟发生电路，

其中第二宽度是由设计者预先设定的。

7.权利要求1的时钟发生电路，其进一步包括：

阻断单元，当噪声探测单元探测到外部噪声时能阻止外部噪声进入计算机。

8.权利要求1的时钟发生电路，

其中噪声探测单元包括：

电压差监测单元，能监测供给计算机的电源电压和通过衰减电源电压得到的电压之间的差，和

当该电压差超过预定电平时，噪声探测单元判断外部噪声的存在。

9.权利要求1的时钟发生电路，

其中计算机由电源供电，和

噪声探测单元在比计算机距离电源更近的位置探测外部噪声存在与否。

10.用于向计算机提供运行时钟信号的时钟发生方法，所述方法包括：

噪声探测步骤，用于探测进入计算机的外部噪声存在与否；

发生运行时钟信号的发生步骤，该运行时钟信号的脉冲宽度是(a)当噪声探测步骤没有探测到外部噪声时为第一宽度和(b)当噪声探测步骤探测到外部噪声时为比第一宽度大的第二宽度；和

将向计算机提供由发生步骤所发生的运行时钟信号的供给步骤。

11.权利要求10的时钟发生方法，

其中运行时钟信号是在二种不同逻辑状态之间转换的信号，和

当噪声探测步骤探测到外部噪声时，该发生步骤在对应于第二宽度的时间周期内阻止运行时钟信号转换，并在该时间周期已经结束之后重新开始运行时钟信号转换。

12.权利要求10的时钟发生方法，

其中第二宽度是由设计者预先设定的。

Images