CN1310205C - 液晶电光器件的外部驱动器电路 - Google Patents

Abstract

在液晶电光器件的外部驱动电路中包括由多个寄存器和对每个寄存器提供电源的电路配置而成的移位寄存器电路。当输入信号进入第n个寄存器时，停止向第n个寄存器之外的寄存器至少一部分加电源。移位寄存器电路是由P沟道TFT和电阻构成。通过使用移位寄存器电路的输出来控制向移位寄存器的供电。用于提供电源的电路由P沟道TFT和电阻配置而成。电流电路功耗不大于移位寄存器电路的功耗。

Description

液晶电光器件的外部驱动器电路

本发明涉及液晶电光器件的外部驱动器电路，具体讲，涉及在低功耗下工作的液晶电光器件的外部驱动器电路。

在本领域中，图29的液晶电光器件是已知的，并且是由象素矩阵部分2901、信号线驱动器电路2902和扫描线驱动器电路2903构成。

在象素矩阵部分2901中，扫描线2904和信号线2905配置成矩阵形式。具体讲，在有源矩阵中，在高叉点上设置象素薄膜晶体管(TFT)2906，象素TFT 2906的栅极联到扫描线2904上，其源极联到信号线2905上，漏极联到象素电极上。总的来说，由于在象素电极与计数器电极之间所形成的液晶电容器2907不能获得较大电容，则在象素电极旁设置一个用于保存电荷的保存电容2908。

当超过象素TF T阈值电压的电压加到扫描线上时，使象素TFT导通，其源漏极间呈短路态。这样，信号线上的电压随之加到象素电极上，于是，对液晶电容和保存电容充电。当TFT断开时，漏极呈断开状态，在TFT基本导通之前，存在液晶电容和保存电容中的电荷一直保持着。

信号线驱动器电路2902由移位寄存器2909、缓冲器电路2910和采样电路2911构成。在移位寄存器电路2909中，与视频信号同步的输入信号加到端子2912上，且随之根据时钟脉冲而顺序移位。移位寄存器电路2909的输出经倒相型缓存电路2910加到采样是路2911上。

采样电路2911是由模拟开关2913和保存电容器2914构成。模拟开关2913由缓冲器电路2910操动而开/关。在导通状态，视频信号线2915与保存电容器2914短路，于是，电荷存到保存电容器2914中。信号线2905联到保存电容器2914上，将采样后的视频信号加到各象素上。

扫描线驱动器电路2903由移位寄存器2916和与非反相型缓冲器2917配置而成，且随后通过在其输入端上输入与垂直同步信号同步的输入信号和与水平同步信号同步的时钟信号来驱动扫描线。

作为移位寄存器电路，有可能采用图30A的钟控反相器3001和图30B的发送门3002。

在图31中，示出了由CMOS电路实现的图30A的钟控反相器构成的移位寄存器。

作为液晶电光器件的外部驱动器电路，当在形成象素矩阵的透明衬底上以CMOS电路构成移位寄存器时，有如下缺点。即：由于要制造P沟道TFT和N沟道TFT，则制造步骤的总数增加。P沟道TFT的特性不易与N沟道TFT的特性相一致。N沟道TFT易损。相反，用P沟道型TFT和图32所示寄存器的移位寄存器电路并未包括用CMOS电路的移位寄存器所产生的上述问题。

如图32所示，在采用P沟道型TFT及寄存器的移位寄存器电路中，当P沟道TFT 3201导通时，电源3202经电阻器3204对地3203短路，这样，将有电流流过，且功耗增加。当电阻器3204的阻值增加使电流不能流过时，则不能较易执行放电操作，从电源电压到地电压的改变将被延迟。也就是说，由于频率特性变坏，正难于增加阻值。这种高功耗在当液晶电光器件被用于诸如袖珍信息装置的各种电子装置上时的确是个严重的问题。

图33是传统液晶电光器件包括象素矩阵部分3301、信号线驱动器电路3302，和扫描线驱动器电路3303。在象素矩阵部分3301中，扫描线3304和信号线3305配置成矩阵形。特别是在有源矩阵中，象素TFT3306配置在交叉部分上，象素TFT 3306的栅极联到扫描线3304上，其源极联到信号线3305，其漏极联到象素电极上。

当超过象素TFT的阈值的电压加到扫描线上时，象素TFT导通。在此状态下，象素TFT的漏极和源极呈短路态，且在信号线上的电压加到象素电极上，这样，电荷被存贮在液晶电容器上。当象素TFT断开时，漏极呈断路态，在象素TFT基本导通之前，存在液晶电容中的电荷被保持住。

在象素电极和计数器电极之间的液晶电容器3307不能具有大容量。结果，在下一周期之前，电荷在象素TFT导通之前不能被液晶电容器3307保持住，这样，加到液晶上的电压被改变，从而改变辉度。因而，在靠近象素电极设置用于保持电荷的保存电容器3308。因此，当象素TFT导通后，液晶电容器和保存电容器二者均被充电。

如图34所示，信号线驱动器电路由移位寄存器电路3401、缓冲电路3402和采样电路3403构成。在移位寄存器电路中，输入与视频信号同步的输入信号，并根据时钟脉冲而顺序移位。移位寄存器电路的输出经反相缓冲电路输入到采样电路上。

采样电路包括模拟开关3404和保存电容器3405。模拟开关由缓冲电路控制开/关以对视频信号采样。采样信号被保持住作为保存电容中的电荷。信号线联到保存电容上，且采样视频信号经该信号线发送到各象素上。

作为信号线驱动器电路，可用解码器来代替移位寄存器电路来使用。当各象素与地址一一对应地结合起来后，则视频信号被写入象素中，且对应的地址输入到信号线驱动器电路中，并由解码器电路选择这些信号线之一。在选定的信号线上，视频信号被解码信号采样，随后保持住作为保存电容中的电荷。

另外，作为信号线驱动器电路，也可采用解码器电路和计数器电路，由计数器电路对时钟脉冲计数，且计数器电路的输出被用作地址信号。根据地址信号，由解码器电路选择一个信号线，将采样的视频信号写入象素中。

图35示出在信号线驱动器电路中使用解码电路的情况。由与非门3502选择地址信号输入3501，与非门3502的输出被用作模拟开关3503的输入。由模拟开关对视频信号采样，且采样后的信号被存贮起来作为保存电容3504中的电荷。图36示出信号线驱动器电路中采用解码器和计数器电路的情况。由计数器电路3602对时钟脉冲输入3601计数。由与非门3603选择计数器电路的输出作为地址信号，且与非门3603的输出被输入到模拟开关3604上。由模拟开关对视频信号采样，且采样后的视频信号被保持住作为输入保存电容3605中的电荷。

在图37中，扫描线驱动器电路由移位寄存器3701和与非电路反相器型缓冲器3702构成。与垂直同步信号同步的输入信号和与水平同步信号同步的时钟两者均输入到扫描线驱动器电路中，以顺序地驱动扫描线。另外，在此扫描线驱动器电路中，解码电路，或解码电路与计数器电路的组合可替代移位寄存器。

作为液晶电光器件的外部驱动器电路，当在形成象素矩阵的透明衬底上通过使用CMOS电路而构成移位寄存器时，存在下述的缺点。也就是说，由于要制造P沟道型TFT和N沟道型TFT，总的制造步骤数目增加。P沟道型TFT的特性不易做得与N沟道型TFT的特性一致。相反，采用P沟道一种导电模式的TFT或带寄存器的N沟道一种导电模式的TFT的外部电路不能包括如前面所解释的通过使用CMOS电路的外部电路的问题。

还示出另一种采用P沟道TFT和寄存器的电路。在图38A至38C中，有与非电路、或非电路以及反相电路，作为一种基本电路，它可构成图39的J-K触发器以及图40的4位计数器电路。计数器电路产生脉动进位4005的输出信号、响应于电源4001各输入信号的计数器位输出及反相输出、清零4002、时钟4003以及允许4004。

在使用图38的电路中于构成象素矩阵的透明衬底上制造P沟道TFT和电阻的外部驱动器电路的情况下，当P沟道型TFT导通时，电源经电阻对地短路，这样将有电流流过，于是功耗增加。当电阻器的阻值增加后，不使电流流过时，使放电不能轻易进行，且从电源电压向地电压的转变被延时。也就是说，由于频率特性变坏，难于增加电阻值。这种高功耗在将液晶电光器件用在诸如袖珍信息装置的各种电子装置上时会引起严重问题。

本发明的目的在于提供一种液晶电光器件的外部驱动器电路，当整个装置被驱动，甚至当采用图32所示的高功耗移位寄存器电路时，可减少功耗。

本发明的另一目的在于提供一种甚至当采用图38的外部驱动器电路，即由薄膜晶体管(TFT)和电阻器配置而成的外部驱动器时，能减少驱动整个液晶电光器件所需功率的电路装置。

为解决上述问题，根据本发明的一个方面，液晶电光器件的外部驱动器电路包括：由多个寄存器配置而成的移位寄存器电路以及用于将电源加到每个寄存器或每个部分上的电路。当输入信号进入到第n个寄存器时，停止向第n个寄存器之外的寄存器的至少一部分供电。本发明的移位寄存器电路由P沟道TFT和电阻器构成。通过使用移位寄存器电路的输出由提供电源的电路控制向移位寄存器提供电源。用于提供电源的电路是由P沟道TFT和电阻器配置而成。电源电路的功耗不大于移位寄存器电路的功耗。

根据本发明的另一方面，液晶电光器件的外部驱动器电路由多个寄存器配置成的移位寄存器电路和用于将电源加到每个寄存器或每个部分上的电路构成。当信号进入第n个寄存器时，停止向第(n-2)寄存器之前和第(n+2)寄存器之后的寄存器提供电源。本发明的移位寄存器电路由P沟道TFT和电阻构成。通过使用移位寄存器电路的输出，由电源电路控制向移位寄存器提供电源。用于提供电源的电路由P沟道TFT和电阻器构成。电源电路的功耗不大于移位寄存器电路的功耗。

根据本发明的另一方面，液晶电光器件的外部驱动器电路由多个寄存器配置成的移位寄存器电路和用于将电源加到每个寄存器或每个部分上的电路构成。当信号进入第n个寄存器时，停止向第(n-X)寄存器之前和第(n+Y)寄存器(X≥2，且Y≥2)之后的寄存器提供电源。本发明的移位寄存器电路由P沟道TFT和电阻构成。通过使用移位寄存器电路的输出，由电源电路控制向移位寄存器提供电源。用于提供电源的电路由P沟道TFT和电阻器构成。电源电路的功耗不大于移位寄存器电路的功耗。

根据本发明的另一方面，液晶电光器件的外部驱动器电路由多个寄存器配置成的移位寄存器电路和用于将电源加到每个寄存器或每个部分上的电路构成。在此外部驱动器电路中，移位寄存顺再分为多个块，这些块的每一个由多于一个的寄存器配置而成，而电源电路独立地联到多个块的每个上。当输入信号进入由多个块构成的寄存器中时，停止向该块之外的任何块提供电源。本发明的移位寄存器电路由P沟道TFT和电阻构成。电源电路的功耗不大于移位寄存器的功耗。

为了降低整个外部驱动器电路的功耗，在外部驱动器电路中所采用的移位寄存器的工作将被考虑进去。外部驱动器电路中的移位寄存器所需的功能是与时钟同步传输一个信号。也就是说，仅外部驱动器电路的一部分被用作移位寄存器。

因此，在图1中，当输入信号进入移位寄存器102的第n个寄存器时，停止向已经传送过信号的第(n-1)寄存器之前的寄存器供电，同时保持这种输出，不对缓冲器104和采样器105的最后级有负面影响。此外，在输入信号传输之后还停止向第(n+1)寄存器107之后的寄存器供电。与此类似，在移位寄存器108中，当输入信号进入第n个寄存器110时，停止向第(n-1)寄存器之前的寄存器111和第(n+1)寄存器之后的寄存器112供电，同进保持输出，不对缓冲器109有负面影响。

如上所述，虽然当整个电路工作时需高功耗，通过仅使有关电路工作，甚至在其有关部分功耗未变时，也使整体功耗降低。

在图12A中，示出包括由多个寄存器配置而成的移位寄存器电路和向各寄存器或各部分提供电源的液晶电光器件的外部驱动器电路。当输入信号进入第n个寄存器时，停止向第(n-2)寄存器之前和(n+2)寄存器之后的寄存器供电。

在移位寄存器中，当两个相邻寄存器同时产生有效输出时，第(n-1)寄存器也在输入信号到达第n个寄存器时产生有效输出，这样，可停止向第(n-2)电阻器之前的寄存器供电。

当脉宽是由一个时钟的时间周期确定时，当输入信号到达第n个寄存器时开始向无须产生有效输出的第(n+1)寄存器供电，随后，在下一时钟改变时，输入信号被确实地传出。结果，当输入信号到达第n个寄存器时，可停止向第(n+2)寄存器之后的寄存器供电。如果由元件延迟引起的输入信号的脉宽的任何变化可允许，则停止向第(n+1)寄存器之后的寄存器供电。

在图18A中，当总元件数希望减少而不是功耗减少时，电源的停止不并受限于上述情况，即，停止向第(n-2)寄存器之前和第(n+2)之后的寄存器供电。也就是说，当输入信号到达第n个寄存器时，由于对第(n-2)寄存器供电的工作继续，则可停止向第(n-X)寄存器(X≥2)供电，并且也不对第(n-3)或(n-4)寄存器供电。

当输入信号到达第n个寄存器时，可停止向第(n+Y)寄存器(Y≥2)供电，因为电源被加到第(n+2)寄存器，且不对第(n+3)和(n+4)寄存器供电。

在图4中，外部驱动器电路包括由多个寄存器配置成的移位寄存器电路和对每个寄存器或每个部分供电的电路。移位寄存器电路具有多个块。每个块由至少两个寄存器构成。电源电路单独地与每个块相联。当输入信号进入到各块之一所包括的寄存器中时，停止向除一个块之外的各块供电。

图8示出电源电路。可以对这些寄存器的每一个提供一个控制电路以控制一单个寄存器。当控制电路交复杂后，最好使几个寄存器彼此结合来构成一个控制块。在此状态下，当输入信号在这些块之间发/收时，在此时间周期内，电源电压被加到两个块上。电源加到用于接收输入信号的块上，而停止加在不接收输入信号的块上。

此外，外部驱动器电路是由一种导电型TFT和电容器配置而成。换言之，外部驱动器电路包括一个用于控制电源工作的电路，该电路是由一种导电型TFT、电阻器和电容器构成。

根据液晶电光器件的外部驱动器电路中本发明的一个方面，当电源被加到需特定象素的电路部分时，停止上述电路的至少一部分中的供电。

根据本发明的另一方面，当电源加到需特定象素的电路部分时，降低加到上述电路部分的至少一部分的电压。

另外，根据本发明的另一方面，在扫描线驱动器电路中，当电压加到第n个象素或由信号线驱动器电路中的第n个采样电路对信号采样时，降低加到与第(n+1)象素之后的象素对应的部分以及与第(n-2)象素之前的象素相对应的部分的电源电压。

在根据本发明另一方面的外部驱动器电路中，当电压加到第n个象素或采样后的信号被写入第n个象素后，减少加到驱动器电路中与第(n+X)象素(X≥1)和(n-Y)象素(Y≥2)对应的部分上的电压。

在根据本发明另一方面的外部驱动器电路中，当具有矩阵结构的多个象素被再分为多个块后，且既没有加有电压的象素也没有写入采样的视频信号的象素时，停止向块中象素的相对应的至少一部分供电。

在根据本发明另一方面的外部驱动器电路中，当具有矩阵结构的多个象素被再分为多块后，且既没有其电压被加到多个块的第n个块上的象素也没有写入采样的视频信号的象素时，停止向第(n+1)块之后和第(n-1)块之前的至少一部分象素相对应的外部驱动器电路供电。

在根据本发明另一方面的外部驱动器电路中，当具有矩阵结构的多个象素被再分为多块后，且既没有其电压被加到多个块的第n个块上的象素也没有写入采样的视频信号的象素时，停止向第(n+X)块和第(n-Y)块(X≥1，Y≥1)的至少一部分象素相对应的外部驱动器电路供电。

在根据本发明另一方面的外部驱动器电路中，当具有矩阵结构的多个象素被再分为多个块后，且既没有加有电压的象素也没有写入采样的视频信号的象素时，降低向块中象素的相对应的至少一部分供电。

在根据本发明另一方面的外部驱动器电路中，当具有矩阵结构的多个象素被再分为多块后，且既没有其电压被加到多个块的第n个块上的象素也没有写入采样的视频信号的象素时，降低向第(n+1)块之后和第(n-1)块之前的至少一部分象素相对应的外部驱动器电路供电。

为了减少液晶电光器件外部驱动器中的功耗，考虑外部驱动器电路。根据转移电压特性需用5V的电压来驱动液晶。在直流电压加到液晶上时，液晶将变坏。结果，当由交流电压驱动液晶时，电压需约10V。这样，外部驱动电路的电源电压需20V以上。

在点顺序扫描中，由于视频信号是写入某象素上的，外部驱动器电路对视频信号采样，以使象素TFT导通。也就是说，整个外部驱动器电路工作，以特定一个象素。在以下的说明中，下面提及的工作将被称作“象素被特定”。也就是说，视频信号被采样是针对一个象素通过由信号线驱动器电路对保持电容充电，和/或通过扫描线驱动器电路使联到扫描线的象素TFT进入导通状态来实现的。

结果。甚至当电源被加到整个外部驱动器电路后，仅有其一部分投入工作。因此，作为没有作用(不工作)的电路部分，可降低其电压，或停止供电防止误动作。

在外部驱动器电路中用于特定象素的部分中，电源电压降为20V以下以减少功耗。由此实现了低功耗。通常，当外部驱动电路在20V以下电压下工作时，当象素被特定后，仅将电源电压设为20V，从而实现低功耗。

如上所述，整个电路工作时功耗较高。但由于高压仅加到所需部分上。当各部分的功耗不变时，整体功耗可降低。

具体讲，在图34中，根据输入信号用于首先特定象素的电路为第一电路，用于最后特定象素的电路为第m个电路。当输入信号到达第n个电路时，该电路的输出变得有效。在图34中，第(n-1)电路的输出也变得有效。结果，由于其它电路的输出无效，电源电压可降低。即对第(n-2)、(n-3)、……电路部分的电压降低。另外对第(n+1)、(n+2)、……电路部分的电压降低。应注意，对第(n-2)电路部分电压依旧，对第(n-3)、(n-4)、……电路的电压可降低。另外，在对第(n+1)电路部分的电源电压未变时，第(n+2)、(n+3)、……电路部分的电源电压可降低。

此外，由n个象素彼此结合起来构成一个块，且可对各块进行电源控制。用于首先特定一个象素的块被称作第一块，后面的各块被顺序地编号。当特定象素的电路出现在第n个块中时，停止向第(n+1)、(n+2)……块供电，或降低对其供电的电压。换言之，当第(n+1)块的电源未变时，可停止向第(n+2)、第(n+3)、……块供电，或降低其供电电压。换言之，第(n-1)块的电源未变时，可停止向第(n-2)、(n-3)块的供电或降低其供电电压。

图1示意性地示出由移位寄存器电路和显示矩阵部分构成的外部驱动器电路；

图2示意性地示出由外部驱动器电路中的钟控反相器配置成的移位寄存器；

图3为时序图，示出图2的移位寄存器的工作；

图4示意性地示出根据实施例1的电路装置；

图5示意地示出实施例1的方框图；

图6为实施例1的时序图；

图7为实施例1的解码器部分；

图8为实施例1的电源电路；

图9为实施例1的清零电路；

图10为实施例1的时钟电路；

图11示意性地示出根据实施例2的电路装置；

图12为方框图，用于示出实施例2；

图13为时序图，用于表明实施例2的工作；

图14为实施例2的控制电路；

图15示意性地示出实施例2中的一个寄存器和一个缓冲器；

图16为时序图，用于示出本发明的实施例3的操作；

图17示意性地示出根据实施例3的一个寄存器、一个针对寄存器用于选择时钟的电路以及一个缓冲器；

图18示意性地示出实施例4的方框图；

图19为时序图，用于示出实施例4的操作；

图20为根据实施例4的一个寄存器、一个寄存器的控制电路以及一个缓冲器；

图21为根据实施例5的由一种导通型TFT构成的移位寄存器；

图22为时序图，用于示出实施例5的移位寄存器的操作；

图23示意性地示出根据实施例5由一种导电类型TFT构成的移位寄存器的电源电压开关电路；

图24示意性地示出实施例5中的电源电压开关控制电路；

图25为一计数器和一解码器，它是根据实施例6区分的；

图26示意性地示出实施例6的电源终止型计数器和控制电路；

图27为时序图，用于示出实施例6的计数器电路的操作；

图28示意性地示出根据实施例7的低电源电压类型的计数器和控制电路；

图29示意性地示出传统外部驱动器电路和液晶电光器件的显示矩阵部分；

图30示意性地示出钟控反相器构成的移位寄存器以及发送门结构的移位寄存器；

图31示意性地示出CMOS电路的钟控反相器构成的移位寄存器；

图32示意性地示出由P沟道型TFT和寄存器构成的移位寄存器；

图33示意性地示出传统外部驱动器电路和象素矩阵部分；

图34示意性地示出采用移位寄存器的信号线驱动器电路；

图35示意性地示出采用地址解码器的信号线驱动器电路；

图36示意性地表示采用计数器和地址解码器的信号线驱动器电路；

图37示意性地示出采用移位寄存器的扫描线驱动器电路；

图38示意性示出由一种导电类型TFT构成的基本门电路装置；

图39示意性地示出J/K触发器的电路结构；

图40示意性地示出4位计数器的电路装置。

在本发明的实施例1-4中，采用带有图2的电路的移位寄存器，来自各寄存器的输出信号由图3的时序图表示。

实施例1

在实施例1中，移位寄存器以成块形式形成，且电源加到各块上。在图4中，移位寄存器401的几个寄存器被用来形成块402、403和404。来自控制电路405的控制信号406、407和408被加到各块上。块402等以下将被称作“移位寄存器块”。

当将被移位的输入信号409出现在移位寄存器块404中时，用于提供电源的控制信号408输入到移位寄存器块404中。用于停止(中断)将电源加到各块中的信号406和407在移位输入信号被发出后输入到移位寄存器块402中，在移位输入信号被发送之前输入到移位寄存器块403上，以终止提供电源，这样，功耗可以降低。

在图5中，示出由8个寄存器来构成一个单一块的情形。虽然可以测出产生控制信号的输入信号，但在控制电路501与移位寄存器502之间建立的同步被用来在此电路中产生这种控制信号。

来自时钟振荡器503的信号被输入到移位寄存器502和控制电路501的计数器504上。计数器504的输出经解码器505成为控制信号506。控制信号506被输入到移位寄存器502上。在实施例1中，控制电路是由在其上形成象素矩阵部分的透明衬底之外的CMOS电路构成的。

图6是关于第n个块的控制信号506的时序图。

根据图5的时钟振荡器503的时钟信号601，电源信号602、当第n个移位寄存器块启动后用于初始化的清零信号603以及时钟供应信号604作为使用控制信号506而产生的三个信号。

当用8个寄存器来构成一个块时，电源在时刻606而不是产生输出的周期605的期间被加上，且时钟信号在时刻607时开始加上。时刻606与607并非同一时刻，而是相距一段时期608，这样，输出确实在启动后产生。在输入信号从第n块传送到第(n+1)块后，加到第n块上的电源可在任意时刻终止或中断。在此电路中，加电源和加时钟操作在时刻609停止。

在图7中，示出一个电路，它用于在当由8个寄存器构成一个块时，用于产生加到第四块上的控制信号506。

与图5的时钟振荡器503相同的时钟振荡器701的输出被输入到二进制计数器702上。计数器702的输出由与门电路703、704、705检测，且检测到的信号由或门电路706、707同步以产生控制信号。

与电路703选择一个时间周期，在此周期中可使移位寄存器块在块内传送输入信号。与电路704选择清零周期。与电路705选择清零周期和用传送输入信号的时间周期。结果，当与电路703、704和705的输出由或电路706执行或逻辑操作时，则产生电源信号602。另外，由反相器708使与电路704的输出反相以获得清零信号603。与电路703和705的输出经或电路707的处理而获得时钟提供信号604。

在图8中，在正端的电源线801经P沟道型TFT 802联到移位寄存器块803上。电源信号602加到P沟道TFT 802的栅极上。

图9为一清零电路。用于限定移位寄存器第一寄存器(级)901存贮回路值的P沟道TFT 902与其相联并处于工作态。清零信号603加到P沟道TFT 902的栅极上。为了限定环路值使缓冲器903的输出在寄存器工作前和工作后不改变，当缓冲器903的输出通常处在电源电压下时，P沟道TFT 902的漏极联到触点904上，且在当缓冲器903的输出处于地电压时，联到触点905上。

图10为时钟提供电路。时钟线1001和1002经P沟道TFT 1003和1004联到移位寄存器块1005上。时钟提供信号604加到P沟道型TFT1003和1004的栅极上。

关于本实施例的移位寄存器，当该移位寄存器被用作液晶电光器件的外部驱动器电路时可对功耗作出比较。应当注意，在一个信号寄存器中的功耗是由每个电阻器的电源电压平方值除以电阻定义出来的。

由于图32的传统器件的一个寄存器中有三个电阻器，且电源是不断提供给所有寄存器，则总的功耗增加将与寄存器的总数目成正比。但是在实施例1中，虽然在单个寄存器中有三个电阻，但功率仅提供给用于信号传输的8个寄存器上以及由于与相邻块的控制信号交叠的四个寄存器上，其它寄存器上不加电源。结果，外部驱动器电路的功耗可明显减少。甚至当寄存器的总数增加后，功耗也没有改变。

以一个具体情况为例，当具有640个寄存器的移位寄存器在20V下工作且阻值为300kΩ时，假定电源电压输出或地电压输出的产生其概率为1/2(50％)，则总功耗将减至24mW。相反，在传统器件中的功耗为1280mW。

实施例2

在实施例2中，每个寄存器带有控制电路且采用外部提供的特定信号。

在图11中，在移位寄存器1101的每个寄存器中采用控制电路1102来检测输入信号1103，这样，控制信号1104即产生了。具体讲，在输入信号到达后，由于脉宽不能由电源所保证，在输入信号到达之前的基本时钟的一半之前，移位寄存器工作，且电源正好在设为工作状态的一个周期输出后停止或中断。即，在图12A中，移位寄存器1201的第n个块1202的输出1203被输入到控制电路1204中的(n+1)控制电路和(n+2)控制电路1206上。

当第n个寄存器1202的输出1203启动后，第(n+1)控制电路1205产生一控制信号1208，用以将电源加到第(n+1)寄存器1207上。此外，当第n寄存器1202的输出1203启动后，第(n-2)控制电路1206产生控制信号1210，用以停止将电源加到第(n-2)寄存器1209上。

图12B示出当这些状态改变结束且下一时钟脉冲到来之际的信号传送。为了使图1的采样器105甚至在当加到寄存器上的电源开始或终止时不致误操作，图1的缓冲器104的输出不应改变。结果，在可确实获得图1的缓冲器104的输出，且无电源被加在图11的移位寄存器1101上时的周期中，考虑到进入移位寄存器1101中的信号是不确定的情况，在实施例2中，以缓冲器的输出来用作下一寄存器的输入。

根据上述解释，在图13中示出单个寄存器的时序。第n个调整输入1303的电源电压1304从基本时钟1301和第(n-1)寄存器的缓冲器输出1302中产生。

虽然，移位寄存器的一个寄存器的工作周期仅比基本时钟的一个周期长1.5倍，由于控制信号迟于其时钟的上升时间和/或下降时间，其周期长于基本时钟2倍的信号作为移位寄存器的第n个寄存器的输入信号而产生，且脉宽被确切地设置为等于基本时钟的一个周期。也就是说，从基本时钟的反相信号1305和第(n+1)寄存器的缓冲器输出1306中产生第n个调整输入1307的电源电压1308。随后，输入调整信号1303和1307经或逻辑操作以有效高状态来产生这种调整信号1309。

由于第(n-1)寄存器的缓冲器输出信号1302在此条件下迟于将要变化的基本时钟1301，则在调整信号1309的周期1310内产生错误的操作信号。在此情况下，缓冲器输出信号1302被其周期比基本时钟长1.5倍的时钟1311所屏蔽，这样，操作可正确进行。可由这些信号产生第n个寄存器的缓冲器输出1312。在第n个寄存器中的电源信号1313使电源的提供在输入信号到达的基本时钟的半个周期之前的时刻开始，以避开由于元件延时所引起的输入信号宽度的改变。

作为控制电路，这种无逻辑电路的电路是需要的，因为这种控制电路可以保存或保持多种状态，且必须在低功耗下工作。在实施例2中，最好构造一种主要由电容器配置而成的电路，虽然其特性将变坏，但电路结构简单。

图14示出一种控制电路。标号1406为保护电源的电阻。当电容1401处于充电态，则中断向寄存器的供电，且在放电状态产生一个控制信号输出1402，以将电源加到寄存器。

在整个电路的电源接通后，P沟道TFT 1403将控制电路设为初始态。即，在输入信号输入到移位寄存器之前，地电压信号被加到P沟道TFT 1403的栅极，以对电容1401充电。

为了确保在第n个控制电路中获得输入信号，在输入信号到达第(n-1)寄存器的时刻，第n个寄存器被启动，随后，在后续的时钟改变时获得输入信号。因此，第(n-1)寄存器的缓冲器输出被用作对P沟道TFT 1404栅极的输入。结果，当第(n-1)寄存器的缓冲器输出为地电压时，电容1401放电以产生一个信号，用来将电源加到第n个寄存器上。

与此类似，在第n个控制电路中，当输入信号到达第(n+2)寄存器时，第n个寄存器进入无启动信号输出的状态，这样，电源的提供被停止或中断。因而，第(n+2)寄存器的缓冲器输出被作用对P沟道TFT 1405栅极的输入。结果，当第(n+2)寄存器的缓冲器输出变为地电压时，电容1401充电，且终止向第n个寄存器的供电。

图15示出第n个寄存器和缓冲器。在信号调整部分1501，基本时钟被加到P沟道TFT 1502的栅极，用于屏蔽的其周期比基本时钟长1.5倍的时钟被加到P沟道TFT 1503的栅极，且第(n-1)寄存器的缓冲器输出加到P沟道TFT 1504的栅极；这样，第n寄存器的缓冲器输出的下降部分，即图13的信号1303被产生。

由基本时钟反相后而产生的时钟被加到P沟道TFT 1505的栅极，用于屏蔽的其周期长于基本时钟1.5倍的时钟加到P沟道TFT 1506的栅极，且第(n+1)寄存器的缓冲器输出被加到P沟道TFT 1507的栅极，这样，产生第n个寄存器的上升部分，即图13的信号1307。结果，信号调整部分1501的输出成为图13的信号1309。大体上讲，由于P沟道TFT 1504和1507处于断路状态，电阻1508上的无电流流过，且控制信号不输入到信号调整部分。

传统上，移位寄存器的所有寄存器都工作。但是，根据本实施例，控制信号加到TFT 1509、1510和1511的栅极上，且在不需要的周期中停止供电，以在整个移位寄存器中减少功率消耗。

其周期比基本时钟长1.5倍的时钟加到P沟道TFT 1512的栅极，且信号调整部分1501的输出加到TFT 1513的栅极。这样，在存贮回路未建立起时，产生一个周期的缓冲器输入。

1.5倍长的时钟的反相信号被加到TFT 1514的栅极，构成存贮回路的反相器1516的输出加到TFT 1515的栅极。

大体上讲，TFT 1515和电阻1517构成一个反相器。存贮回路可由该反相器和由P沟道TFT 1518和电阻1519配置成的另一反相器构成。P沟道TFT 1520和电阻1521构成一个缓冲器。

TFT 1522用于在每个清零操作中限定移位寄存器的每个输出，且防止控制电路的电容器的充电状态不能实施。当P沟道TFT的电流容量大时，用于提供电源的P沟道TFT 1509、1510和1511可彼此相结合。

在不需确保输入信号脉宽的情况下，控制信号与基本时钟同步，且在实施例2中，电源加到单一寄存器上仅一个周期。

在本实施例的移位寄存器中，当该移位寄存器被用作液晶电光器件的外部驱动电路时可对功耗作出比较。信号电阻器的消耗功率由每个电阻器的电源电压平方值除以电阻值来定义。

由于图32的传统器件的一个寄存器中有三个电阻，电源被不断加到所有寄存器上，且总功耗的增加与寄存器的总数目成正比。但在实施例2所示的外部驱动器电路中，虽然在一个寄存器中采用了三个电阻，但电源仅不断地加到三个寄存器上，而不加到其它寄存器上。结果，功耗明显减少。甚至在寄存器的总数目增加后，功耗仍无改变。

作为具体实例，当具有640个寄存器的移位寄存器在20V下工作，且阻值为300kΩ时，假定产生电源电压输出或地电压输出的概率为1/2(50％)，则总功耗可减为6mW。相反，传统器件的功率为1280mW。

实施例3

在实施例3中，在每个寄存器中采用一个控制电路。在实施例3中，在电路部分中采用屏蔽时钟用的电路，在该电路部分中，采用实施例2中1.5倍长周期的时钟来防止误操作。结果，实施例3的信号处理与控制电路与实施例2的情况相似。

在图16中，示出一个时序图，用于解释单个寄存器的工作。在信号调整部分，第n个输入1603的电源电压1604从基本时钟的反相时钟1601中与第(n-1)寄存器的缓冲器输出1602中产生。

作为形成存贮回路的信号，需要定时序的时钟1605。但是，由于第n个控制信号成为信号1606，存贮回路正好在启动后的时刻1607形成，这样，第n个输入不能被接受。于是，时钟1605被控制信号1606和1608所屏蔽，这样，产生这种回路形成信号1609。第n个缓冲器的输出1610由这些信号形成。

图17示出第n个寄存器。关于信号调整部分1701，基本时钟被加到P沟道TFT 1702的栅极，第(n-1)寄存器的缓冲器输出被加到P沟道TFT 1703的栅极，这样，当第n个寄存器被启动后(初始化后)，信号被置位。

用于选择时钟的电路1704通过将第n个控制信号加到P沟道TFT1705的栅极、将第(n+1)控制信号加到P沟道TFT 1706的栅极以及将基本时钟的反相时钟加到P沟道TFT 1707的栅极而产生一个输出1708。输出信号1708反相后产生一个用于形成存贮回路的信号。

电路1709与1710与实施例2中的电路相同。P沟道TFT 1711、1712、1713、1714和1715被用于提供电源，而P沟道TFT 1716用于执行清零操作。

在本实施例的移位寄存器中，当该移位寄存器被用作液晶电光器件的外部驱动器电路时可对功耗做出比较。在信号寄存器上的功耗由每个电阻的电源电压平方值除以电阻值来定义。

由于图32的传统器件的一个寄存器中有三个电阻，电源被不断加到所有寄存器上，且总功耗的增加与寄存器的总数目成正比。但在实施例3所示的外部驱动器电路中，虽然在一个寄存器中采用了五个电阻，但电源仅不断地加到三个寄存器上，而不加到其它寄存器上。结果，功耗明显减少。甚至在寄存器的总数目增加后，功耗仍无改变。

作为具体实例，当具有640个寄存器的移位寄存器在20V下工作，且阻值为300kΩ时，假定产生电源电压输出或地电压输出的概率为1/2(50％)，则总功耗可减为10mW。相反，传统器件的功率为1280mW。

实施例4

在实施例4中，在等于基本时钟的两个周期的期间提供电源。

在实施例2和3中，在比基本时钟长1.5倍的周期内提供电源。与此相反，由于该电源操作是在实施例4的基本时钟的两个周期内执行的，则整个电路可被简化。

图18A示出信号流。移位寄存器1801、缓冲器1802和控制电路1803的结构无变化。当第n寄存器的输出由(n-1)寄存器的有效输出1804的有效输出使其与时钟同步而有效时，与第n个缓冲器相对应的缓冲器1805的输出1806被改变。

当缓冲器输出1806被输入到第(n+2)控制电路1807和第(n-2)控制电路1808时，第n缓冲器输出变为有效，在第(n+2)控制电路1807中产生电源信号1809，而在第(n-2)控制电路1808中产生电源终止信号1810。

图18B示出从图18A的状态开始的半个基本时钟周期之后的另一信号流。在实施例4中，第n个寄存器的输出被用作第(n+1)寄存器的输入，而不用第n个缓冲器的输出。

图19示出时序图。根据时钟1901，获得输入信号，且时钟反相器1902构成存贮回路。根据控制信号1903，电源仅在基本时钟的两个周期内加上。

第n寄存器的输出1904用实线表示。由于该信号是在第(n+1)寄存器的周期1905和1906中获得的，则在虚线1904处不再获得信号。当针对第n个寄存器输入到缓冲器中的信号1907被采用后，缓冲器输出1908不会出现误操作。

在图20中，示出实施例4的电路图。第n个寄存器2001的输出被用作对第n和第(n+1)寄存器的缓冲器2002的输入。缓冲器2002的输出成为对第(n+2)和第(n-2)控制电路2003的输入，从而产生一个控制信号。移位寄存器这样来配置，这样，用于提供电源的P沟道TFT2004、2005和2006被串联到图32所示的移位寄存器的各反相器上。构成反相器的P沟道TFT 2007、2008和2009的源极可在一个点上结合起来，并经过单一P沟道TFT联到电源上用于控制供电。

缓冲器电路2002和控制电路2003与实施例2的相应电路相同。即，对使第n个控制电路电容器2010放电的P沟道TFT 2011的栅极的输入与第(n-2)缓冲器的输出相对应，且对使P沟道TFT 2012的栅极放电的输入与第(n+2)缓冲器的输出相对应。P沟道TFT 2013和2014是时钟同步的模拟开关，且P沟道TFT 2015和2016被用来进行清零。

作为本实施例的移位寄存器，当该移位寄存器被用作液晶电光器件的外部驱动电路时可对功耗作出比较。信号寄存器的消耗功率由每个电阻器的电源电压平方值除以电阻值来定义。

由于图32的传统器件的一个寄存器中有三个电阻，电源被不断加到所有寄存器上，因此总功耗的增加与寄存器的总数目成正比。但在实施例4的外部驱动器电路中，虽然在一个寄存器中采用了三个电阻，但电源仅不断地加到四个寄存器上，而不加到其它寄存器上。结果，功耗明显减少。甚至在寄存器的总数目增加后，功耗仍无改变。

作为具体实例，当具有640个寄存器的移位寄存器在20V下工作，且阻值为300kΩ时，假定产生电源电压输出或地电压输出的概率为1/2(50％)，则总功耗可减为8mW。相反，传统器件的功率为1280mW。

在根据本发明的实施例1-4中，电源仅加到要工作的所需寄存器上，这样，在液晶电光器件的整个外部驱动器电路中的功率消耗可大大地降低。甚至采用高功耗的移位寄存器时，也可为整个外部驱动器电路实现很低的功率消耗。这样可防止功耗的增加与寄存器总数的增加相关联。

在实施例5-7中，提供了这样一些电路结构，当象素具体确定后，电源电压即被设定为所需的值。这也可以是另一种电路装置，用于降低没有作用的电路部分的电源电压。

实施例5

在实施例5中，采用移位寄存器电路来构成外部驱动器电路，且在本案中，电路是通过采用一种导电型TFT，即P沟道TFT和电阻器来实现的。图21示出移位寄存器电路。在此实施例中，移位寄存器电路的一个寄存器(级)2101与由三个反相器2102、2103、2104以及两个模拟开关2105和2106配置成的电路相对应。缓冲器2107使模拟开关执行开/关工作。

在图22中，实线代表能够驱动液晶的电源电压，虚线表示能实现低功耗的电源电压。考虑到用于驱动液晶的视频信号的电压变化范围，在缓冲器中需要约20V的电源电压来操动模拟开关。因而，用于开/关由P沟道TFT构成的模拟开关的缓冲器输出2201通常变为约20V的电源电压，而在采样时，变为地电压。结果，需要通常为地电压而采样时约为20V电压的波型2202作为缓冲器输入。

非常明显，用于产生缓冲器输入的移位寄存器电路将采样时序移位作为输入信号。因此，当在移位寄存器电路中产生采样时序时，即在第n个移位寄存器电路中有输入信号时，假定针对第n个寄存器的电源电压约为20V，液晶可经作为模拟开关的缓冲器和视频信号来驱动。当无输入信号时，移位寄存器电路的电源电压可被降低到一定范围内，在此范围内移位寄存器电路不会误动作。由于用于驱动液晶的电源电压并不总在使用，而电源电压可降到在此电路装置中逻辑不致反相的范围内，因而功耗可降低。

图23示出一种电路装置，它用于将能够驱动液晶的电源电压和能实现低功耗的电源电压提供给移位寄存器电路的一个寄存器2301。P沟道TFT 2302进入导通状态，P沟道TFT 2303也进入导通状态，这样可提供能驱动液晶的电源电压(高电源电压)和能实现低功耗的另一电源电压(低电源电压)。

图24示出用于控制电源电路的电路。在图24中，示出一种与移位寄存器电路的第n个寄存器2401对应的控制电路，并示出提取控制控制电路工作信号的方法。

与移位寄存器电路的第n个寄存器相对应的控制电路电容器2402的工作情况如下。当电容2402被充电到能驱动液晶的电压时，将能实现低功耗的电源电压加到移位寄存器电路的第n个寄存器上。

相反，当该电容放电到接近地电压时，将能驱动液晶的电源电压加到移位寄存器电路的第n个寄存器上。

控制电路的工作情况如下：P沟道TFT 2403首先导通，以将电容器2402充电到能驱动液晶的电压上。充电之后，TFT 2403关断。在初始状态，提供能实现低功耗的电源电压。移位寄存器电路的第(n-1)寄存器2404的输出经缓冲器联到P沟道TFT 2405的栅极上。结果，当输入信号到达移位寄存器电路的(n-1)寄存器时，电容器被放电到近于地电压的电压上。电容器上的电压由P沟道TFT 2406变为与时钟同步的能驱动液晶的电源电压控制信号。随后，该控制信号经反相器2407变为能实现低功耗的另一电源电压控制信号。结果，当与移位寄存器的第n个寄存器相对应的控制电路的电容器被放电后，能驱动液晶的电源电压被加到移位寄存器电路的第n个寄存器上，这样，停止能实现低功耗的电源的提供。当移位寄存器的电源电压为低时，移位寄存器的输出可使控制电路错误地以高电源电压工作。为了避免，采用能在驱动液晶的电源电压下连续使用的缓冲器输出。

另外，由于反相器的延时，电源控制信号有可能使P沟道TFT 2302和2303同时导通，从而电源被短路。因而，控制液晶的电源电压控制信号可因电阻2408而失真，使P沟道TFT 2302延迟进入导通的状态。这样可避免电源电路短路。

还有，移位寄存器电路的第(n-1)寄存器2409的输出经缓冲器联到P沟道TFT 2410的栅极。当输入信号到达移位寄存器电路的第(n+1)寄存器时，电容器被充到能驱动液晶的电源电压上。结果，能实现低功耗的电源电压被加到移位寄存器电路的第n个寄存器上，这样，可停止提供能驱动液晶的电源。

以此电路装置，仅在模拟开关导通用于采样时，电源电压可被设定到所需的值。在其它情况下，电源电压被设置到能实现低功耗的电压上，这样可实现整个电路的低功耗。

关于本实施例的外部驱动器电路，可对功耗作出比较。在信号寄存器上的功耗是由每个电阻器上的电源电压的平方值除以电阻值而定义的。能驱动液晶的20V电压被连续地加到图40所示的电路上，在移位寄存器电路的一个寄存器中有三个电阻，且其阻值为300kΩ，假定产生电源电压输出或地电压输出的概率为1/2(50％)。当移位寄存器电路是由640个寄存器配置而成且除去缓冲器时，功耗为1280mW。在此实施例中，可获如下结果。即，假定液晶驱动电压为20V，低功耗电源的电压为5V，一个寄存器中采用4个电阻器，且电阻值为300kΩ，能驱动液晶的电源电压仅被加到由640个寄存器构成的移位寄存器电路的两个寄存器上，实现低功耗的电源电压加到移位寄存器电路的其余638个寄存器上。根据这一假定，总功耗为111mW。因而，在本实施例中功耗被降低。

实施例6

在实施例6中，示出一种电路装置，该装置将电源仅加到特定后的象素的部分，且中止将电源加到未被特定的象素的部分。在此实施例中，这种电路是假定象素是通过采用解码器电路和计数器电路而特定的。

计数器电路的输出(包括反相后的输出)通过由图38的门配置而成的解码器电路，从而产生用于特定一个象素所用的信号。当解码器电路具备缓冲器功能时，由于功耗降低，加到计数器电路的功率降低。以图40的电路装置将计数器电路分成用于特定象素的部分和未用于特定象素的部分是不可能的，因此，该计数器电路会被再分。

不能由单一计数器产生与信号线或扫描线对应的地址，必须采用图25的具有较少位数的计数器电路。所需计数器电路的数目已准备好，且这些计数器电路被顺序地驱动而产生局部地址，从而使象素被特定。结果，可停止向无需工作的计数器提供电源。在此附图中，标号2501代表一个象素矩阵；2502为再分后的计数器电路；2503为解码器电路；2504为控制电路。

图26示出再分的计数器电路、解码器电路和控制电路。当在第(n-1)计数器电路2601中产生脉动进位时，电源开始加到第n个计数器电路2602上。当第(n+1)计数器电路2603开始其计数工作时，停止将电源加到第n个计数器电路上。

控制电路与实施例5的控制电路相同，是由用于初始设定的一种导电型TFT(即P沟道TFT 2604)、用于对电容放电以启动电源供电的P沟道TFT 2605、用于对电容充电以停止供电的P沟道TFT 2606以及用于存贮的电容2607配置而成。在电源开始提供时，第n计数器电路的输出值变得不稳定。结果，在当产生第(n-1)计数器电路的脉动进位且电源开始提供时，进行清零操作。用于产生清零信号的电路是由P沟道TFT 2608构成的。

用于提供电源的电路可通过使P沟道TFT串联在图22的P沟道型TFT的源极与电源电路之间来实现，且电源的提供受该P沟道TFT的控制。在图26中，另外串联的P沟道TFT结合在一起并标为P沟道TFT 2609。由P沟道TFT 2609将允许信号加到第n个计数器电路2602上。通过使用用于检测第(n+1)计数器电路的最小输出值的解码器电路2610的输出来停止将电源供向第n个计数器电路。

图27示出第n个计数器电路的时序图。在电源2701刚接通后，由第(n-1)计数器电路的脉动进位2702产生第n个计数器电路的清零信号2703。第n计数器电路的输出2704输入到解码器电路上用于产生一解码信号2705。根据脉动进位输出时的下一时钟脉冲，停止向第n个计数器电路提供电源。

计对本实施例的外部驱动器电路，可对功耗作出比较。在信号寄存器上的功耗是由每个电阻器上的电源电压的平方值除以电阻值而定义的。当向640个象素产生地址信号时，需要10位计数器，计数器的一个位与一块J/K触发器相对应，且一个J/K触发器需要10个门。这样，仅J/K触发器将电源联到地的电阻器数目就是100。另外需要16个门，且一个门将电源接地就需要1个电阻。结果，将电源接地的电阻总数为116。电阻值被选为300kΩ，电源电压20V，假定产生电源电压输出或地电压输出的概率为1/2(50％)。除了还具备缓冲功能的解码器电路之外，功耗为77mW。

相反，根据本实施例的功耗如下：由于顺序使用了与象素数无关的4位计数器，可以认为4位计数器是正常工作的。换言之，有4个J/K触发器，且在每个J/K触发器中有10个电阻。由于每个J/K触发器中需8个门，将电源接地的电阻总数将为48。电源电压选为20V，电阻值为300kΩ，假定产生电源电压输出或地电压输出的概率为1/2(50％)。由此假设，除具有缓冲器功能的解码器电路之外功耗为32mW。

在仅带有解码器电路和计数器电路的外部驱动器电路中，当扫描线或信号线的数目增加后，总功耗以算术形式增加。但在本实施例中，总功耗因电路结构而减少。

实施例7

在实施例7中，示出一种电路装置，当象素被特定后，电源电压即被设定为所需的值。这还对应了一种用于降低没有作用的电路部分的电源电压的电路。与实施例6相似，在本实施例中，这种外部驱动器电路被假定为，其象素是通过采用解码器电路和计数器电路来特定的。计数器电路具有6位输出。

图28示出一电路装置。控制电路2801具有与实施例5相类似的电路装置。第(n-1)计数器电路2803的脉冲进位被用作一个信号，以启动向第n个计数器电路2802的供电。用于检测第(n+1)计数器电路2804的最小输出值的解码器电路2805的输出被当作一个信号，来停止向第n个计数器电路的供电。用于控制能实现低功耗的电源电压的信号被用作第n计数器电路的允许信号。在清零状态，第n个计数器电路待允许信号顺序地变为有效。结果，甚至当电源电压改变后，不需执行清零。

针对本实施例的外部驱动器电路，可对功耗作出比较。在单个寄存器上的功耗是由每个电阻器上的电源电压的平方值除以电阻值而定义的。当向640个象素产生地址信号时，需要10位计数器，计数器的一个位与一块J/K触发器相对应，且一个J/K触发器需要10个门。这样，仅J/K触发器将电源联到地的电阻器数目就是100。另外需要16个门，且一个门将电源接地就需要1个电阻。结果，将电源接地的电阻总数为116。电阻值被选为300kΩ，电源电压20V，假定产生电源电压输出或地电压输出的概率为1/2(50％)。除了还具备缓冲功能的解码器电路之外，功耗为77mW。

相反，根据本实施例的功耗如下：640个象素需要11个6位计数器。能驱动液晶的20V电压加在6位的计数器上，而能提供低功耗的5V电压加到其余的10个6位计数器上。在6位的计数器电路中，有6个J/K触发器，且在每个J/K触发器中有10个电阻。由于每个J/K触发器中需12个门，将电源接地的电阻总数将为72。假定电阻值为300kΩ，产生电源电压输出或地电压输出的概率为1/2(50％)。由此假设，除具有缓冲器功能的解码器电路之外功耗为62mW。

如在实施例5-7中所说明的，根据本发明的电路装置，电源仅加到外部驱动器电路要被驱动的电路部分，这样，在液晶电光器件中的整个外部驱动器电路的功耗可减少。另外，高电压被加到外部驱动器电路的所需部分上，而低电压加到不需要的部分上。这样，液晶电光器件中的整个外部驱动器电路的功耗可减少。

Claims (10)

1.一种液晶电光器件的驱动电路，包括：

具有多个串联连接的寄存器的移位寄存器电路；

用于将电源加到所述寄存器上的电源电路；

其中，所述电源电路包括一个第一电压源线和一个第二电压源线；

其中，所述第一电压源线提供高电压；

其中，所述第二电压源线提供低电压；并且

其中，当输入给移位寄存器电路的输入信号保持在其中一个寄存器中时，该其中一个寄存器电连接到所述第一电压源线，而除所述其中一个寄存器外的至少一个寄存器电连接到所述第二电压源线。

2.如权利要求1的电路，其中，所述移位寄存器电路包括一个P沟道薄膜晶体管和一个电阻器。

3.如权利要求1的电路，其中，所述电源电路根据所述寄存器的输出控制向所述寄存器提供电源。

4.如权利要求1的电路，其中，所述电源电路包括一个P沟道薄膜晶体管、一个电阻和一个电容。

5.一种液晶电光器件的驱动器电路，包括：

具有多个串联连接的寄存器的移位寄存器电路；

用于将电源加到所述寄存器上的电源电路；

其中，所述电源电路包括一个第一电压源线和一个第二电压源线；

其中，所述第一电压源线提供高电压；

其中，所述第二电压源线提供低电压；并且

其中，当输入给移位寄存器电路的输入信号保持在第n个寄存器中时，该第n个寄存器和第(n-1)个及第(n+1)个寄存器电连接到所述第一电压源线，而除所述第n个寄存器和第(n-1)个及第(n+1)个寄存器外的寄存器电连接到所述第二电压源线(n为整数)。

6.如权利要求5的电路，其中，所述移位寄存器电路包括一个P沟道薄膜晶体管和一个电阻器。

7.如权利要求5的电路，其中，所述电源电路根据所述寄存器的输出控制向所述寄存器提供电源。

8.如权利要求5的电路，其中，所述电源电路包括一个P沟道薄膜晶体管、一个电阻和一个电容。

9.一种液晶电光器件的驱动器电路，包括：

具有多个成块的移位寄存器电路，每个块包括多个串联连接的寄存器；

与每个块相联的、用于向所述寄存器提供电源的多个电源电路；

其中，所述电源电路共同包括一个第一电压源线和一个第二电压源线；

其中，所述第一电压源线提供高电压；

其中，所述第二电压源线提供低电压；并且

其中当输入信号被保持在其中一个块中包含的其中一个寄存器中时，该其中一个块电连接到所述第一电压源线，而除所述其中一个块外的至少一个块电连接到所述第二电压源线。

10.如权利要求9的电路，其特征在于：所述移位寄存器电路包括一个P沟道薄膜晶体管和一个电阻器。

Images