KR100324579B1

KR100324579B1 - 반도체장치

Info

Publication number: KR100324579B1
Application number: KR1019950024973A
Authority: KR
Inventors: 고야마준; 오가타야스시; 야마자끼순페이
Original assignee: 야마자끼 순페이; 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date: 1994-08-16
Filing date: 1995-08-14
Publication date: 2002-06-28
Also published as: US20020024497A1; KR960008668A; US7119784B2; US20050179636A1; US6295047B1; US5949397A; US7348956B2; US6897847B2; US6476791B2; US20030102519A1; US20070024569A1; US20050206607A1; TW283230B; CN1129835A; CN1310205C

Abstract

액정 전기광학장치의 주변구동회로가, 다수의 레지스터로 이루어진 시프트 레지스터 회로와, 각 레지스터에 전력을 공급하기 위한 전력공급회로를 포함한다. 입력신호가 n번째 레지스터에 들어간 때, n번째 레지스터 이외의 레지스터들의 적어도 일부에의 전력공급이 정지된다. 시프트 레지스터 회로는 P채널형 TFT와 저항기로 구성되어 있다. 전력공급회로는 시프트 레지스터 회로의 출력을 사용하여 시프트 레지스터에의 전력공급을 제어한다. 이 전력공급회로는 P채널형 TFT와 저항기로 이루어져 있다. 전력공급회로의 소비전력은 시프트 레지스터 회로의 것과 같기나 그 보다 낮다.

Description

반도체 장치

본 발명은 액정 전기광학장치의 주변구동회로에 관한 것으로, 더 구체적으로는, 낮은 전력소비로 작동되는 액정 전기광학장치의 주변구동회로에 관한 것이다.

제 29 도의 액정 전기광학장치가 이 분야에 잘 알려져 있고, 이 장치는 화소매트릭스부(2901)와 신호선 구동회로(2902) 및 주사선 구동회로(2903)로 구성되어 있다.

화소 매트릭스부(2901)에서, 주사선(2904)과 신호선(2905)이 매트릭스 형태로 배열되어 있다. 더 구체적으로는, 액티브 매트릭스형의 경우에는, 화소 박막트랜지스터(TFT)(2906)가 교차점에 배치되어 있고, 그 화소 TFT(2906)의 게이트 전극이 주사선(2904)에 접속되고, 소스 전극이 신호선(2905)에 접속되며, 드레인 전극이 화소 전극에 접속되어 있다. 일반적으로, 화소 전극과 대향 전극 사이에 형성된 액정 커패시터(2907)가 큰 용량값을 얻을 수 없기 때문에, 전하를 보유하기 위한 보유 커패시터(2908)가 화소 전극에 인접하여 배치되어 있다.

화소 TFT의 스레시홀드 전압을 초과하는 전압이 주사선에 인가되어 그 화소 TFT를 "온"(ON)시킨 때, 그 화소 TFT의 드레인 전극과 소스 전극이 단락(短絡) 상태로 된다. 그 다음, 신호선의 전압이 화소 전극에 인가되어 액정 커패시터와 보유 커패시터가 충전되게 한다. 화소 TFT가 "오프"(OFF)된 때, 드레인 전극이 개방상태로 되어, 액정 커패시터와 보유 커패시터에 축적된 전하는 화소 TFT가 후에 "온"될 때까지 보유된다.

신호선 구동회로(2902)는 시프트 레지스터 회로(2909)와, 버퍼 회로(2910)와, 샘플링 회로(2911)로 구성되어 있다. 시프트 레지스터 회로(2909)에서, 비디오신호와 동기된 입력신호가 단자(2912)에 입력되고, 클록 펄스에 응하여 순차적으로 시프트된다. 시프트 레지스터 회로(2909)의 출력은 인버터형 버퍼 회로(2910)를 통하여 샘플링 회로(2911)에 입력된다.

샘플링 회로(2911)는 아날로그 스위치(2913)와 보유 커패시터(2914)로 구성되어 있고, 아날로그 스위치(2913)는 버퍼 회로(2910)에 의해 "온/오프"'된다. "온" 상태에서, 비디오 신호선(2915)과 보유 커패시터(2914)가 단락되어, 보유 커패시터(2914)에 전하가 저장되게 한다. 샘플링된 비디오 신호를 각각의 화소에 전달하도록 보유 커패시터(2914)에는 신호선(2905)이 접속되어 있다.

주사선 구동회로(2903)는 시프트 레지스터(2916)와 NAND 회로 인버터형 버퍼(2917)로 구성되어 있고, 수직동기신호와 동기된 입력신호와 수평동기신호와 동기된 클록을 주사선에 입력하여 그 주사선들을 순차적으로 구동시킨다.

시프트 레지스터 회로로서는, 제 30A 도의 클록형 인버터(3001)나 제 30B 도의 전달 게이트(3002)가 이용될 수 있다.

제 31 도에는, 제 30A 도의 클록형 인버터 구성의 시프트 레지스터가 CMOS회로에 의해 실현되는 경우가 도시되어 있다.

액정 전기광학장치의 주변구동회로로서, 화소 매트릭스가 형성된 투명 기판상의 CMOS 회로를 사용하여 시프트 레지스터가 구성되는 경우, 다음과 같은 결점들이 있다. 즉, P채널형 TFT와 N채널형 TFT가 제작되기 때문에, 전체 제작공정 수가 증가된다. 또한, P채널형 TFT의 특성이 N채널형 TFT의 것과 일치하도록 용이하게 만들어질 수 없고, N채널형 TFT는 쉽게 열화(劣化)될 수 있다. 그와 반대로, P채널형 TFT와 저항기를 가지는 제 32 도의 시프트 레지스터 회로는 CMOS 회로를 사용함으로써 시프트 레지스터에 의해 야기되는 상기한 문제들을 가지지 않는다.

제 32 도에 도시된 바와 같이, P채널형 TFT와 저항기를 사용한 시프트 레지스터 회로에서는, P채널형 TFT가 "온"된 때, 전원(3202)이 저항기(3204)를 통해 접지(3203)에 단락되어, 관통전류가 흐를 수 있어, 전력소비가 증가된다. 그러한 전류흐름을 야기하지 않도록 저항기(3204)의 저항값을 증가시킨 때는, 방전 작동이 쉽게 행해질 수 없고, 전원전압으로부터 접지전압으로의 변경이 지연된다. 즉, 주파수 특성이 나쁘게 되기 때문에, 저항값을 증가시키는 것이 어렵다. 그러한 높은 전력소비는 액정 전기광학장치가 휴대형 정보처리장치와 같은 각종 전자장치들에 이용될 때 심각한 문제를 확실히 야기한다.

제 33 도에 도시된 종래의 액정 전기광학장치는 화소 매트릭스부(3301)와 신호선 구동회로(3302)와 주사선 구동회로(3303)를 포함한다. 화소 매트릭스부(3301)에서, 주사선(3304)과 신호선(3305)이 매트릭스 형태로 배열되어 있다. 특히, 액티브 매트릭스형의 경우에는, 화소 TFT(3306)가 교차점에 배치되어 있고, 그화소 TFT(3306)의 게이트 전극이 주사선(3304)에 접속되고, 소스 전극이 신호선(3305)에 접속되며, 드레인 전극이 화소 전극에 접속되어 있다.

화소 TFT의 스레시홀드 전압을 초과하는 전압이 주사선에 인가된 때, 그 화소 TFT가 "온"된다. 이 상태에서, 그 화소 TFT의 드레인 전극과 소스 전극이 단락상태로 되고, 신호선의 전압이 화소 전극에 인가되어, 액정 커패시터에 전하가 저장된다, 화소 TFT가 "오프"된 때는, 드레인 전극이 개방 상태로 되어, 액정 커패시터에 저장된 전하는 화소 TFT가 후에 "온"될 때까지 보유된다.

화소 전극과 대향 전극 사이에 형성된 액정 커패시터(3307)는 큰 용량값을 가질 수 없다. 그 때문에, 화소 TFT가 다음 사이클에서 "온"될 때까지 전하가 액정 커패시터(3307)에 의해 보유될 수 없어, 액정에 인가되는 전압이 변화하여 계조를 변화시키게 된다. 따라서, 전하를 보유하기 위한 보유 커패시터(3308)가 화소전극 가까이에 배치되어 있다. 따라서, 화소 TFT가 "온"된 때, 액정 커패시터와 보유 커패시터가 충전되게 된다.

신호선 구동회로는 제 34 도에 도시된 바와 같이 시프트 레지스터 회로(3401)와 버퍼 회로(3402)와 샘플링 회로(3403)로 구성되어 있다. 그 시프트 레지스터 회로에서는, 비디오 신호와 동기된 입력신호가 입력되고, 클록 펄스에 응하여 순차적으로 시프트된다. 그 시프트 레지스터 회로의 출력은 인버터형 버퍼 회로를 통해 샘플링 회로에 입력된다.

그 샘플링 회로는 아날로그 스위치(3404)와 보유 커패시터(3405)로 구성되어 있다. 그 아날로그 스위치는 비디오 신호를 샘플링하도록 버퍼 회로에 의해 "온/오프"된다. 샘플링된 신호는 보유 커패시터에 전하로서 보유된다. 신호선이 보유커패시터에 접속되어 있고, 샘플링된 비디오 신호가 이 신호선을 통하여 각각의 화소에 전달된다.

신호선 구동회로로서, 시프트 레지스터 회로 대신에 디코더 회로가 이용될 수도 있다. 각각의 화소와 어드레스가 1 대 1로 대응하여 결합되어 있고 비디오신호가 화소에 기입될 때, 대응하는 어드레스가 신호선 구동회로에 입력되고, 이들신호선중 하나가 디코더 회로에 의해 선택된다. 선택된 신호선에서는, 비디오 신호가 디코드(decode) 신호에 의해 샘플링된 다음, 보유 커패시터에 전하로서 보유된다.

또한, 신호선 구동회로로서, 디코더 회로와 카운터 회로가 사용될 수도 있다. 클록 펄스가 카운터 회로에 의해 카운트되고, 그 카운터 회로의 출력이 어드레스 신호로서 사용된다. 그 어드레스 신호에 응하여, 디코더 회로에 의해 신호선이 선택되어, 샘플링된 비디오 신호를 화소에 기입하도록 한다.

제 35 도는 신호선 구동회로에 디코더 회로가 사용되는 경우를 나타낸다. 어드레스 신호 입력(3501)들이 NAND 게이트(3502)에 의해 선택되고, 그 NAND 게이트(3502)의 출력이 아날로그 스위치(3503)의 입력으로 사용된다. 아날로그 스위치에 의해 비디오 신호가 샘플링되고, 그 샘플링된 비디오 신호가 보유 커패시터(3504)에 전하로서 저장된다. 디코더 회로와 카운터 회로가 신호선 구동회로에 이용되는 또 다른 경우가 제 36 도에 나타내어져 있다. 여기서, 클록 펄스 입력(3601)이 카운터 회로(3602)에 의해 카운트된다. 그 카운터 회로의 출력이 NAND 게이트(3603)에 의해 어드레스 신호로서 선택되고, 그 NAND 게이트(3603)의 출력이 아날로그 스위치(3604)에 입력된다. 아날로그 스위치에 의해 비디오 신호가 샘플링되고, 그 샘플링된 비디오 신호가 보유 커패시터(3605)에 전하로서 보유된다.

제 37 도에서는, 주사선 구동회로가 시프트 레지스터(3701)와 NAND 회로 인버터형 버퍼(3702)로 구성되어 있다. 수직동기신호와 동기된 입력신호와, 수평동기신호와 동기된 클록이 주사선 구동회로에 입력되어 주사선을 순차적으로 구동시키도록 한다. 또한, 이 주사선 구동회로에서는, 디코더 회로나, 디코더 회로와 카운터 회로의 결합체중 어느 하나가 시프트 레지스터 대신 사용될 수도 있다.

액정 전기광학장치의 주변구동회로로서, 화소 매트릭스가 형성된 투명 기판상의 CMOS 회로를 사용하여 시프트 레지스터가 구성되는 경우, 다음과 같은 결점들이 있다. 즉, P채널형 TFT와 N채널형 TFT가 제작되기 때문에, 전체 제작공정 수가 증가한다. 또한, P채널형 TFT의 특성이 N채널형 TFT의 것과 일치하도록 용이하게 만들어질 수 없다. 그와 반대로, P채널형 TFT나 N채널형 TFT를 저항기와 함께 사용하는 주변회로는, CMOS 회로를 사용하는 상기한 주변회로에서 설명된 것과 같은 상기한 문제들을 가지지 않는다,

P채널형 TFT와 저항기가 사용되는 또 다른 회로가 도시되어 있다. 제 38A 도∼제 38C 도에, 제 39 도의 J/K 플립플롭과 제 40 도의 4비트 카운터 회로를 구성할 수 있는 기본 회로로서 NAND 회로(게이트), NOR 회로 및 인버터 회로가 도시되어 있다. 그 카운터 회로는, 전원(4001), 클리어 신호(4002), 클록(4003) 및 인에이블 신호(4004) 각각의 입력신호에 응하여 리플 캐리(ripple carry)(4005)의 출력신호, 카운터 비트 출력 및 반전된 출력(4006)을 발생한다.

제 38A 도∼제 38C 도의 회로에서, P채널형 TFT와 저항기를 사용하는 주변구동회로가, 화소 매트릭스가 형성된 투명 기판상에 제작되는 경우, P채널형 TFT가 "온"된 때, 전원이 저항기를 통해 접지에 단락되어, 관통전류가 흐를 수 있어, 전력소비가 증가된다. 그러한 전류흐름을 야기하지 않도록 저항기의 저항값을 증가시킨 때, 방전 작동이 쉽게 행해질 수 없고, 전원전압으로부터 접지전압으로의 변경이지연된다. 즉, 주파수 특성이 열화되기 때문에, 저항값을 증가시키는 것이 어렵다. 그러한 높은 전력소비는 액정 전기광학장치가 휴대형 정보처리장치와 같은 각종 전자장치들에 이용될 때 심각한 문제를 확실히 야기할 수 있다.

본 발명의 목적은, 제 32 도에 도시된 높은 소비전력의 시프트 레지스터 회로가 사용될 때라도 전체 장치가 구동될 때의 소비전력을 감소시킬 수 있는 액정 전기광학장치의 주변구동회로를 제공하는데 있다.

본 발명의 다른 목적은, 제 38A 도∼제 38C 도에 도시된 주변구동회로, 즉, 박막트랜지스터(TFT)와 저항기로 구성된 주변구동회로가 사용될 때라도 전체 액정 전기광학장치를 구동시키는데 요구되는 전력을 감소시킬 수 있는 구성을 제공하는 데 있다.

상기한 문제들을 해결하기 위해, 본 발명의 일 양태에 따르면, 액정 전기광학장치의 주변구동회로가 다수의 레지스터로 이루어진 시프트 레지스터 회로와, 각 레지스터 또는 각 부분에 전력을 공급하기 위한 회로로 구성되어 있다. n번째 레지스터에 입력신호가 들어간 때, 그 n번째 레지스터 이외의 레지스터들중 적어도 일부에의 전력공급이 정지된다. 본 발명의 시프트 레지스터 회로는 P채널형 TFT와 저항기로 구성되어 있다. 전력을 공급하기 위한 회로는 시프트 레지스터 회로의 출력을 사용하여 시프트 레지스터에의 전력공급을 제어한다. 전력을 공급하기 위한 이 회로는 P채널형 TFT와 저항기로 구성되어 있다. 전력을 공급하기 위한 이 회로의 소비전력은 시프트 레지스터 회로의 것과 같거나 그 보다 낮다.

본 발명의 다른 양태에 따르면, 액정 전기광학장치의 주변구동회로가 다수의레지스터로 이루어진 시프트 레지스터 회로와, 각 레지스터 또는 각 부분에 전력을 공급하기 위한 회로로 구성되어 있다. n번째 레지스터에 입력신호가 들어간 때, n-2번째 레지스터 이전과 n+2번째 레지스터 이후의 레지스터들에의 전력공급이 정지된다. 본 발명의 시프트 레지스터 회로는 P채널형 TFT와 저항기로 구성되어 있다. 전력을 공급하기 위한 회로는 시프트 레지스터 회로의 출력을 사용하여 시프트 레지스터에의 전력공급을 제어한다. 전력을 공급하기 위한 이 회로는 P채널형 TFT와 저항기로 구성되어 있다, 전력을 공급하기 위한 회로의 소비전력은 시프트레지스터 회로의 것과 같거나 그 보다 낮다.

본 발명의 또 다른 양태에 따르면, 액정 전기광학장치의 주변구동회로가 다수의 레지스터로 이루어진 시프트 레지스터 회로와, 각 레지스터 또는 각 부분에 전력을 공급하기 위한 회로로 구성되어 있다. n번째 레지스터에 입력신호가 들어간 때, n-x번째 레지스터 이전과 n+y번째 레지스터 이후의 레지스터들에의 전력공급이 정지된다(x ≥2, y ≥2임). 본 발명의 시프트 레지스터 회로는 P채널형 TFT와 저항기로 구성되어 있다. 전력을 공급하기 위한 회로는 시프트 레지스터 회로의 출력을 사용하여 시프트 레지스터에의 전력공급을 제어한다. 전력을 공급하기위한 이 회로는 P채널형 TFT와 저항기로 이루어져 있다. 전력을 공급하기 위한 회로의 소비전력은 시프트 레지스터 회로의 것과 같거나 그 보다 낮다.

본 발명의 또 다른 양태에 따르면, 액정 전기광학장치의 주변구동회로가 다수의 레지스터로 이루어진 시프트 레지스터 회로와, 각 레지스터 또는 각 부분에 전력을 공급하기 위한 회로로 구성되어 있다. 이 주변구동회로에서는, 시프트 레지스터 회로가 다수의 블록으로 분할되어 있고, 이들 다수의 블록들 각각이 하나 이상의 레지스터로 이루어져 있는데 반하여, 전력공급회로가 이들 다수의 블록들 각각에 독립적으로 접속되어 있다. 다수의 블록중 하나를 구성하는 레지스터에 입력신호가 들어간 때, 이 블록 이외의 블록들에의 전력공급이 정지된다. 본 발명의 시프트 레지스터 회로는 P채널형 TFT와 저항기로 구성되어 있다. 전력을 공급하기 위한 회로는 시프트 레지스터 회로의 것과 같거나 그 보다 낮은 소비전력으로 작동된다.

이하, 전체 주변구동회로의 소비전력을 낮추기 위해, 주변구동회로에서 이용되는 시프트 레지스터의 작동에 대하여 고려한다. 액정 전기광학장치의 주변구동회로에서 시프트 레지스터에 요구되는 기능은 클록과 동기하여 하나의 신호를 전달하는 것이다. 즉, 주변구동회로의 일부만이 시프트 레지스터로서 기능한다.

따라서, 제 1 도에 나타낸 바와 같이, 액정 표시부(101)에 대하여 시프트 레지스터(102)의 n번째 레지스터(103)에 입력신호가 들어간 때, 버퍼(104)의 마지막 단(스테이지)과 샘플러(sampler)(105)에 악영향을 주지 않는 출력을 유지하면서, 그 신호를 전달한 n-1번째 레지스터 전의 레지스터들에의 전력공급이 정지 또는 중단될 수 있다. 또한, 입력신호가 전달되기 전 n+1번째 레지스터 후의 레지스터들에의 전력공급도 정지될 수 있다. 마찬가지로, 시프트 레지스터(108)에서도, n번째 레지스터(110)에 입력신호가 들어간 때, 버퍼(109)에 악영향을 주지 않는 출력을 유지하면서, n-1번째 레지스터 전의 레지스터(111)와, n+1번째 레지스터 후의 레지스터(112)에의 전력공급이 정지될 수 있다.

상기한 바와 같이, 전체 회로가 작동될 때 높은 소비전력이 요구될지라도, 회로부분 각각의 소비전력이 변경되지 않아도 필요한 회로부분만을 작동시킴으로써, 전체 소비전력이 억제될 수 있다.

제 12A 도에, 다수의 레지스터로 이루어진 시프트 레지스터 회로와, 각 레지스터 또는 각 부분에 전력을 공급하기 위한 회로를 포함하는 액정 전기광학장치의 주변구동회로가 도시되어 있다. n번째 레지스터에 입력신호가 들어간 때, n-2번째 레지스터 이전과 n+2번째 레지스터 이후의 레지스터들에의 전력공급이 정지된다.

이 액정 전기광학장치의 주변구동회로를 위한 시프트 레지스터에서는, 2개의 인접한 레지스터들이 동시에 활성 출력을 발생할 때, n-1번째 레지스터도 입력신호가 n번째 레지스터에 도달한 때 활성 출력을 발생하여, n-2번째 레지스터 이전의 레지스터에의 전력공급이 정지될 수 있게 한다.

펄스폭이 클록의 1주기에 의해 확실히 규정되는 경우, n번째 레지스터에 입력신호가 도달한 때 활성 출력을 발생할 필요가 없는 n+1번째 레지스터에의 전력공급이 시작되고, 입력신호가 다음번 클록 변경시에 확실히 전달된다. 그 때문에, n번째 레지스터에 입력신호가 도달한 때, n+2번째 레지스터 이후의 레지스터들에의 전력공급이 정지될 수 있다. 소자 지연에 의해 야기되는 입력신호의 펄스폭의 변화가 허용될 수 있을 때, n+1번째 레지스터 이후의 레지스터들에의 전력공급이 정지될 수도 있다.

제 18A 도에서, 소비전력의 감소보다는 전체 소자 수를 감소시키는 것이 요구될 때는, 전력공급의 정지가, 상기한 경우, 즉, n-2번째 레지스터 이전과 n+2번째 레지스터 이후의 레지스터들에의 전력공급이 정지되는 경우로 한정되지 않는다. 즉, n번째 레지스터에 입력신호가 도달한 때, n-x번째 레지스터( x≥2)에의 전력공급이 정지될 수 있는데, 그 이유는, n-2번째 레지스터에의 전력공급 작동이 계속되고 n-3번째 레지스터나 n-4번째 레지스터의 전력공급 작동이 행해지지 않기 때문이다.

n번째 레지스터에 입력신호가 도달한 때, n+y번째 레지스터(y ≥2)에의 전력공급이 정지될 수 있는데, 그 이유는 n+2번째 레지스터에 전력이 공급되고 n+3번째와 n+4번째 레지스터에의 전력공급 작동이 행해지지 않기 때문이다.

제 4 도에, 다수의 레지스터로 이루어진 시프트 레지스터 회로와, 각 레지스터 또는 각 부분에 전력을 공급하기 위한 회로를 포함하는 액정 전기광학장치의 주변구동회로가 도시되어 있다. 그 시프트 레지스터 회로는 다수의 블록을 가지고있고, 각 블록은 적어도 2개의 레지스터로 구성되어 있다. 전력공급회로들이 각 블록에 독립적으로 접속되어 있다. 그 블록들중 하나에 포함된 레지스터에 입력신호가 들어간 때, 상기 하나의 블록 이외의 블록들에의 전력공급이 정지된다.

그 전력공급회로가 제 8 도에 도시되어 있다. 단일의 레지스터를 제어하기위해 제어회로가 이들 레지스터 각각을 구비하는 것이 가능하다. 제어회로가 복잡하게 되면, 제어를 위한 하나의 블록을 구성하도록 여러 개의 레지스터를 서로 결합시키는 것이 바람직하다. 이 상태에서, 입력신호가 블록들 사이에서 송수신되는 기간중에 2개의 블록에 전원전압이 인가된다. 그 전원전압이 입력신호를 수신하기위한 하나의 블록에 인가되는 반면에, 입력신호를 받지 않은 다른 블록에의 전력공급은 정지될 수 있다.

또한, 액정 전기광학장치의 주변구동회로는 일 도전형 TFT와 커패시터로 이루어져 있다. 또는, 액정 전기광학장치의 주변구동회로가 일 도전형 TFT와 저항기와 커패시터로 구성된, 전력공급 제어용 회로를 포함할 수도 있다.

본 발명의 일 양태에 따르면, 액정 전기광학장치의 주변구동회로에서는, 화소를 특정하는데 요구되는 회로부분에 전력이 공급될 때, 그 회로부분의 적어도 일부에의 전력공급 작동이 중단된다.

본 발명의 다른 양태에 따르면, 액정 전기광학장치의 주변구동회로에서는, 화소를 특정하는데 요구되는 회로부분에 전력이 공급될 때, 그 회로부분의 적어도 일부에 인가되는 전원전압이 낮추어진다.

또한, 본 발명의 또 다른 양태에 따르면, 액정 전기광학장치의 주변구동회로의 주사선 구동회로에서, 전압이 n번째 화소에 인가되거나 또는 신호선 구동회로의 n번째 샘플링 회로에 의해 샘플링 신호가 샘플링 될 때, n+1번째 화소 이후의 화소들에 대응하는 부분들과, n-2번째 화소 이전의 화소들에 대응하는 부분들에 인가되는 전원전압이 낮추어진다.

본 발명의 또 다른 양태에 따른 액정 전기광학장치의 주변구동회로에서는, 전압이 n번째 화소에 인가되거나, 또는 샘플링된 비디오 신호가 n번째 화소에 기입될 때, 주변구동회로의 n+x번째 화소(x ≥1)에 대응하는 부분과, n-y번째 화소(y ≥2)에 대응하는 부분에 인가되는 전원전압이 감소된다.

본 발명의 또 다른 양태에 따른 액정 전기광학장치의 주변구동회로에서는,매트릭스 배열을 가지는 다수의 화소들이 다수의 블록으로 분할되고, 전압이 인가되는 화소나, 샘플링된 비디오 신호가 기입되는 화소 어느 것도 없을 때, 그 블록내 화소에 대응하는 적어도 일부에의 전력공급 작동이 정지된다.

본 발명의 또 다른 양태에 따른 액정 전기광학장치의 주변구동회로에서는, 매트릭스 구조를 가지는 다수의 화소들이 다수의 블록으로 분할되고, 다수의 블록들중 n번째 블록에 전압이 인가되는 화소가 있거나, 샘플링된 비디오 신호가 기입되는 화소가 있을 때, n+1번째 블록 이후와 n-1번째 블록 이전의 블록들중 적어도 일 부의 화소에 대응하는 주변구동회로에의 전력공급이 작동이 정지된다.

본 발명의 또 다른 양태에 따른 액정 전기광학장치의 주변구동회로에서는, 매트릭스 구조를 가지는 다수의 화소들이 다수의 블록으로 분할되고, 다수의 블록들중 n번째 블록에 전압이 인가되는 화소가 있거나, 샘플링된 비디오 신호가 기입되는 화소가 있을 때, n+x번째 블록과 n-y번째 블록(x ≥1, y ≥1)의 적어도 일부의 화소에 대응하는 주변구동회로에의 전력공급이 작동이 정지된다.

본 발명의 또 다른 양태에 따른 액정 전기광학장치의 주변구동회로에서는, 매트릭스 배열을 가지는 다수의 화소들이 다수의 블록으로 분할되고, 전압이 인가되는 화소나, 샘플링된 비디오 신호가 기입되는 화소 어느 것도 없을 때, 그 블록내 화소에 대응하는 적어도 일부에의 전력공급 작동이 저하된다.

본 발명의 또 다른 양태에 따른 액정 전기광학장치의 주변구동회로에서는, 매트릭스 구조를 가지는 다수의 화소들이 다수의 블록으로 분할되고, 다수의 블록들중 n번째 블록에 전압이 인가되는 화소가 있거나, 샘플링된 비디오 신호가 기입되는 화소가 있을 때, n+1번째 블록 이후와 n-1번째 블록 이전의 블록들중 적어도 일부의 화소에 대응하는 주변구동회로에의 전력공급 작동이 저하된다.

이하, 액정 전기광학장치의 주변구동회로에서 소비전력을 감소시키기 위해, 주변구동회로에 대하여 고려한다. 액정의 투과율 대 전압 특성에 비추어 액정을 구동시키는데 약 5 V의 전압차가 요구된다. DC 전압이 액정에 인가되는 동안, 그 액정이 열화된다. 그 때문에, 액정이 AC 전업에 의해 구동될 때, 대략 10 V의 전압차가 요구되어, 주변구동회로의 전원전압은 20 V 이상을 요하게 된다.

점순차 주사 작동에서, 비디오 신호가 어느 하나의 화소에 기입되기 때문에, 주변구동회로가 그 비디오 신호를 샘플링하여 화소 TFT를 "온"시킨다. 즉, 전체주변구동회로가 하나의 화소를 특정하도록 작동된다. 본 명세서의 아래 설명에서는, 하기 작동들, 즉, 비디오 신호가 신호선 구동회로에 의해 화소에 대하여 샘플링되어 보유 커패시터를 충전하는 것이나, 주사선에 접속된 화소 TFT가 주사선 구동회로에 의해 "온" 상태로 되는 것, 또는 그것들 모두를 "화소를 특정한다"로 칭한다.

그 때문에, 전체 주변구동회로에 전력이 공급될 때라도, 그 회로의 일부만이 작동할 수 있다. 따라서, 비작용(작동되지 않는) 회로부분, 즉, 주변구동회로중 화소를 특정하지 않는 회로부분에 대해서는, 전원전압이 감소되거나, 또는, 그의 잘못된 작동을 방지하도록 전력공급이 정지될 수 있다.

주변구동회로의 화소를 특정하지 않는 부분에서는, 소비전력을 감소시키도록 전원전압이 20 V 이하로 낮추어진다. 그리하여, 최소의 소비전력이 실현된다. 통상, 주변구동회로가 20 V 이하의 전압 하에 작동되는 한편, 화소가 특정될 때만 전원전압이 20 V로 설정되어, 소비전력이 낮게 된다.

상기한 바와 같이, 전체 회로가 작동될 때, 높은 전력이 소비된다. 그러나, 요구되는 부분에만 높은 전원전압이 인가되기 때문에, 각각의 소비전력이 변하지 않을 때라도 전체 소비전력이 억제될 수 있다.

구체적으로 말하면, 제 34 도의 회로에서, 입력신호에 응하여 화소를 첫번째로 특정하는 회로를 첫번째 회로로 하고, 화소를 마지막으로 특정하는 회로를 m번째 회로로 가정한다. n번째 회로에 입력신호가 도달한 때, n번째 회로의 출력이 활성으로 된다. 제 34 도의 회로에서, n-1번째 회로의 출력도 활성으로 된다. 그 결과, 다른 회로들의 출력이 활성으로 되지 않기 때문에, 전원전압이 낮추어질 수 있다. 즉, n-2번째, n-3번째, ...... 회로부분들에의 전원전압이 낮추어질 수 있고, 또한, n+1번째, n+2번째, ...... 회로부분들에의 전원전압도 낮추어질 수 있다. 또한, n-2번째 회로부분에의 전원전압은 그대로 유지되는 한편, n-3번째, n-4번째, ...... 회로부분들에의 전원전압은 낮추어질 수 있다. 또한, n+1번째 회로부분에의 전원전압은 변경되지 않는 한편, n+2번째, n+3번째 ...... 회로부분들에의 전원전압은 낮추어질 수 있다.

또한, 하나의 블록을 구성하기 위해 여러 개의 화소들이 서로 결합되고, 각각의 블록에 대하여 전력공급이 제어될 수 있다. 화소를 첫번째로 특정하는 블록을 첫번째 블록으로 칭하고, 그 뒤의 블록들을 순차적으로 부호를 부여한다. 화소를 특정하는 회로가 n번째 블록에 존재할 경우, n+1번째, n+2번째, ...... 블록들에의 전력공급 작동이 정지되거나, 그의 전원전압이 낮추어질 수 있다. 또는, n+l번째블록에의 전력공급은 변경되지 않은 한편, n+2번째, n+3번째, ...... 블록들에의 전력공급 작동은 정지되거나, 그의 전원전압이 저하될 수 있다 또는, n-1번째 블록에의 전력공급은 변경되지 않는 한편, n-2번째, n-3번째, ...... 블록들에의 전력공급 작동이 정지되거나, 그의 전원전압이 저하될 수 있다.

[실시예]

본 발명의 실시예 1∼4에서는, 제 2 도의 회로를 가진 시프트 레지스터들이 사용되고, 각각의 레지스터로부터의 출력신호들이 제 3 도의 타이밍 차트에 나타내어져 있다.

[실시예 1]

실시예 1에서는, 시프트 레지스터가 블록들로서 형성되어 있고, 각각의 블록에 전력이 공급된다. 제 4 도에서, 시프트 레지스터(401)의 여러 개의 레지스터들이 이용되어, 블록(402, 403, 404)들을 형성한다. 제어회로(405)로부터, 각각의 블록에 제어신호(406, 407, 408)들이 공급된다. 그 블록(402) 등을 이후 "시프트 레지스터 블록'이라 칭한다.

시프트될 입력신호(409)가 시프트 레지스터 블록(404)에 존재할 때, 전력을 공급하기 위해 사용되는 제어신호(408)가 그 시프트 레지스터 블록(404)에 입력된다. 블록들에의 전력공급을 정지(중단)시키는 신호(406, 407)들은 시프팅 입력신호가 전달된 후의 시프트 레지스터 블록(402)과 시프팅 입력신호가 전달되기 전의 시프트 레지스터 블록(403) 모두에 입력되어 전력공급을 정지시킴으로써, 소비전력이 감소되게 한다.

제 5 도에, 단일의 블록을 구성하기 위해 8개의 레지스터가 사용되는 경우가 도시되어 있다. 제어신호를 발생할 입력신호를 검출하는 것이 가능하지만, 이 회로에서는 그러한 제어신호를 발생하기 위해, 제어회로(501)와 시프트 레지스터(502) 사이에서 확립되는 동기화가 이용된다.

클록 발진기(503)로부터의 신호가 시프트 레지스터(502)와, 제어회로(501)의 카운터(504)에 입력된다. 카운터(504)의 출력은 디코더(505)를 통해 제어신호(506)로 되고, 그 제어신호(506)는 시프트 레지스터(502)에 입력된다. 본 실시예 1에서는, 화소 매트릭스부가 형성되어 있는 투명 기판 외측의 CMOS 회로로 제어회로가 구성된다.

제 6 도는 n번째 블록에 대한 제어신호(506)의 타이밍 차트를 나타낸다.

제 5 도의 클록 발진기(503)의 클록 신호(601)에 의거하여, 전력공급신호(602), n번째 시프트 레지스터 블록이 활성화(개시)된 때 초기화하기 위한 클리어(clear) 신호(603), 및 클록 공급신호(604)가 3개의 신호로서 발생되어, 제어신호(506)를 사용하도록 한다.

하나의 블록을 구성하기 위해 8개의 레지스터가 사용되는 경우, 출력을 발생하기 위해 요구되는 기간(605) 이외의 기간(606)에서 전력이 공급되고, 기간(607)에서 클록 신호가 공급되기 시작한다. 기간(606)과 기간(607)은 동시에 제공되지 않고, 기간(608)이 제공되어, 활성화시에 출력들이 확실하게 발생되게 한다. n번째 블록의 입력신호가 n+1번째 블록에 전달된 후, n번째 블록에의 전력공급이 언제든지 정지 또는 중단될 수 있다. 이 회로에서, 전력공급과 클록공급이 기간(609)에서정지된다.

제 7 도에, 단일의 블록을 구성하기 위해 8개의 레지스터가 이용된 때 4번째 블록에 공급되는 제어신호(506)를 발생하기 위한 회로가 도시되어 있다. 제 5 도의 클록 발진기(503)와 동일한 클록 발진기(701)의 출력이 2진 카운터(702)에 입력되고, 그 2진 카운터(702)의 출력이 AND 게이트 회로(703, 704, 705)에 의해 검출되며, 그 검출된 신호는 OR 게이트 회로(706, 707)에 의해 합성되어 제어신호를 발생한다.

AND 회로(703)는 시프트 레지스터 블록이 그 블록 내부에서 입력신호를 전달하는데 요구되는 기간을 선택하고, AND 회로(704)는 클리어 기간을 선택하며, AND회로(705)는 입력신호를 전달하는데 사용되는 기간과 클리어 기간을 선택한다. 그 때문에, AND 회로(703, 704, 705)의 출력들이 OR 회로(706)에 의해 OR논리 연산된 때, 전력공급신호(602)가 발생된다. 또한, AND 회로(704)의 출력은 클리어 신호(603)를 얻기 위해 인버터(708)에 의해 반전된다. AND 회로(703, 705)의 출력은 클록 공급신호(604)를 얻기 위해 OR 회로(706)에 의해 처리된다.

제 8 도에, P채널형 박막트랜지스터(TFT)에 의해 시프트 레지스터 블록에 전력을 공급하기 위한 회로가 도시되어 있다. 전력공급(전원)선(801)이 플러스측에서 P채널형 TFT(802)를 통하여 시프트 레지스터 블록(803)에 접속되어 있다. 전력공급신호(602)는 P채널형 TFT(802)의 게이트 전극에 인가된다.

제 9 도는 클리어 회로를 나타낸다. 활성화시에, 시프트 레지스터의 첫번째 레지스터(단)(901)의 기억 루프(storage loop)의 값을 규정할 수 있는 P채널형TFT(902)가 접속된다. 그 P채널형 TFT(902)의 게이트 전극에 클리어 신호(603)가 인가된다. 레지스터가 활성화되기 전후에 버퍼(903)의 출력이 변화하지 않도록 상기 루프의 값을 규정하기 위해, P채널형 TFT(902)의 드레인 전극은 버퍼(903)의 출력이 평상시 전원전압에 있을 때 접점(904)에 접속되고, 버퍼(903)의 출력이 평상시 접지전압에 있을 때는 접점(905)에 접속된다.

제 10 도는 클록 공급회로를 나타낸다. 클록선(1001, 1002)이 P채널형 TFT(1003, 1004)를 통해 시프트 레지스터 블록(1005)에 접속되어 있고, 클록 공급신호(604)가 P채널형 TFT(1003, 1004)의 게이트 전극에 인가된다.

이 실시예의 시프트 레지스터에 관해서, 이 시프트 레지스터가 액정 전기광학장치의 주변구동회로로서 이용될 때의 소비전력을 비교한다. 신호 저항기에서의 소비전력은 각 저항기에 대한 전원전압의 제곱값을 저항값으로 나눈 것으로 규정된다.

제 32 도에 도시된 종래의 장치에서 하나의 레지스터에 3개의 저항기가 있어, 전력이 모든 레지스터에 연속적으로 공급되기 때문에, 그 결과의 소비전력은 레지스터들의 전체 수에 비례하여 증가된다. 그러나, 본 실시예 1에서는, 단일의 레지스터에 3개의 저항기가 이용될지라도, 신호 전달을 위한 8개의 레지스터와 인접 블록과의 제어신호의 겹침에 기인하여 4개의 레지스터에 대응하는 부분에만 전력이 연속적으로 공급되고, 다른 레지스터들에는 전력이 공급되지 않는다. 그 결과, 주변구동회로의 소비전력이 상당히 감소될 수 있다. 레지스터들의 전체 수가 증가된 때라도, 소비전력에 변화가 없다.

구체적인 예로서, 전원전압 출력이 발생되는지, 접지전압이 발생되는지의 확률이 1/2 (50%)이라고 가정하여, 640개의 레지스터를 가지는 시프트 레지스터가 20 V의 전원전압과 300 ㏀의 저항값으로 작동될 때, 소비전력은 24 ㎽로 감소될 수 있었다. 그와 반대로, 종래의 장치에서의 소비전력은 i280 ㎽이다.

[실시예 2]

실시예 2에서는, 제어회로들이 각각의 레지스터를 구비하고 있고, 외부에서 공급되는 특정 신호가 이용된다.

제 11 도에서, 시프트 레지스터(1101)의 각각의 레지스터에서 제어회로(1102)가 이용되어 입력신호(1103)를 검출하고, 제어신호(1104)를 발생한다. 구체적으로 말하면, 입력신호가 도달한 후에 전력공급에 의해 펄스폭이 확보될 수 없기 때문에, 시프트 레지스터는 입력신호가 도달되기 전 기본 클록의 반 주기 전에 활성화되고, 1주기(사이클)를 위한 출력이 활성 상태로 설정된 직후에 전력공급이 정지 또는 중단된다. 즉, 제 12A 도에서, 시프트 레지스터(1201)의 n번째 블록(1202)의 출력(1203)이 제어회로(1204)의 n+1번째 제어회로(1205)와 n-2번째 제어회로(1206)에 입력된다,

n번째 레지스터(1202)의 출력(1203)이 활성으로 된 때, n+l1째 제어회로(1205)가 n+1번째 레지스터(1207)에 전력을 공급하는데 사용되는 제어신호(1208)를 발생한다. 또한, n번째 레지스터(1202)의 출력(1203)이 활성으로 된 때, n-2번째제어회로(1206)가 n-2번째 레지스터(1209)에의 전력공급을 정지시키는데 사용되는 제어신호(1210)를 발생한다.

제 12B도는, 이들 상태변화가 종료되고 다음번 클록 펄스가 도달할 때의 신호 전달을 나타낸다. 레지스터에의 전력공급이 시작되거나 정지된 때라도 제 1 도의 샘플러(105)가 오작동하지 않게 하기 위해, 제 1 도의 버퍼(104)의 출력은 변하개 않아야 한다. 그 때문에, 제 1 도의 버퍼(104)의 출력이 확실히 얻어질 수 있고 제 11 도의 시프트 레지스터(1101)에 전력이 공급되지 않는 기간중에는, 시프트레지스터(1101)에 들어가는 신호가 불확실하다는 사실을 고려하여, 본 실시예 2에서는 그 버퍼의 출력이 다음번 레지스터의 입력으로 사용된다.

상기한 설명에 의거하여, 단일 레지스터에 대한 타이밍 차트가 제 13 도에 나타내어져 있다. n번째 조정입력(1303)의 전원전압(1304)이 기본 클록(1301)과 n-1번째 레지스터의 버퍼 출력(1302)으로부터 발생된다.

시프트 레지스터의 하나의 레지스터가 기본 클록의 1주기보다 1.5배만큽 더 긴 기간 동안만 작동될지라도, 클록의 상승기간 또는 하강 기간 또는 그 두가지로부터 제어신호가 지연되기 때문에, 기본 클록의 것보다 2배만큼 더 긴 주기를 가지는 신호가 시프트 레지스터의 n번째 레지스터를 위한 입력신호로서 발생되고, 펄스폭이 기본 클록의 1주기와 같도록 확실히 설정된다. 즉, n번째 조정입력(1307)의 전원전압(1308)이 기본 클록의 반전된 신호(1305)와 n+1번째 레지스터의 버퍼 출력(1306)으로부터 발생된다. 그 다음, 입력조정신호(1303, 1307)들 모두가 높은 활성 상태로서 OR논리 연산되어 조정신호(1309)를 발생한다.

이 조건에서는 n-1번째 레지스터의 버퍼 출력신호(1302)가 기본 클록(1301)으로부터 지연되어 변화하기 때문에, 조정신호(1309)의 주기(1310)중에 오작동 신호가 발생된다. 이 경우, 버퍼 출력신호(1302)는 기본 클록의 것보다 1.5배만큼더 긴 주기를 가지는 클록(1311)에 의해 마스크되어, 작동이 확실히 행해질 수 있게 한다. 이들 신호에 의해 n번째 레지스터의 버퍼 출력(1312)이 발생될 수 있고, n번째 레지스터에서의 전력공급신호(1313)는, 소자 지연에 의한 입력신호 폭의 변화를 피하도록, 입력신호가 도달한 경우 기본 클록의 반주기 전에 전력공급이 시작되게 한다.

제어회로로서는, 논리회로를 가지지 않는 회로가 바람직한데, 그 이유는, 이 제어회로가 상태들을 기억 또는 보유할 수 있고, 낮은 소비전력으로 작동되어야 하기 때문이다. 실시예 2에서는, 주파수 특성이 열화될지라도, 간단한 회로 구성 때문에, 주로 커패시터로 이루어진 회로를 구성하는 것이 바람직하게 고려된다.

제 14 도는 제어회로를 나타낸다. 부호 1406은 전력공급을 보호하기 위한 저항기를 나타낸다, 커패시터(1401)가 충전 상태에 있을 때, 레지스터에의 전력공급이 중단되고, 방전 상태에서, 그 레지스터에 전력을 공급하기 위한 제어신호 출력(1402)이 발생된다.

전체 회로를 위한 전원이 "온"된 후, P채널형 TFT(1403)가 제어회로의 초기상태를 설정한다. 즉, 입력신호가 시프트 레지스터에 입력되기 전에, 접지전압신호가 P채널형 TFT(1403)의 게이트 전극에 인가되어 커패시터(1401)를 충전시킨다.

n번째 제어회로에서 입력신호를 확실하게 얻기 위해, n-1번째 레지스터에 입력신호가 도달한 때 n번째 레지스터가 활성화되고, 그 다음, 차후의 클록 변화시에 입력신호가 얻어진다. 따라서, n-1번째 레지스터의 버퍼 출력이 P채널형 TFT(1404)의 게이트 전극에의 입력으로서 사용된다. 그 때문에, n-1번째 레지스터의 버퍼 출력이 접지전압으로 된 때, 커패시터(1401)가 방전되어, n번째 레지스터에 전력을 공급하기 위한 신호를 발생한다.

마찬가지로, n번째 제어회로에서, 입력신호가 n+2번째 레지스터에 도달한 때, n번째 레지스터는 활성 신호가 출력되지 않는 상태로 되어, 전력공급이 정지 또는 중단될 수 있다. 따라서, n+2번째 레지스터의 버퍼 출력이 P채널형 TFT(1405)의 게이트 전극에의 입력으로서 사용된다. 그 때문에, n+2번째 레지스터의 버퍼 출력이 접지전압으로 된 때, 커패시터(1401)가 충전되고, n번째 레지스터에의 전력공급이 정지된다.

n번째 레지스터와 버퍼가 제 15 도에 도시되어 있다. 신호조정부(1501)에서, 기본 클록이 P채널형 TFT(1502)의 게이트 전극에 공급되고, 기본 클록의 것보다 1.5배만큼 더 긴 주기를 가지는 마스킹용 클록이 P채널형 TFT(1503)의 게이트전극에 인가되며, n-1번째 레지스터의 버퍼 출력이 P채널형 TFT(1504)의 게이트 전극에 인가되어, n번째 레지스터의 버퍼 출력, 즉, 제 13 도의 신호(1303)의 하강부분이 발생된다.

또한, 기본 클록을 반전시킴으로서 발생된 를록이 P채널형 TFT(1505)의 게이트 전극에 공급되고, 기본 클록의 것보다 1.5배만큼 더 긴 주기를 가지는 마스킹용클록이 P채널형 TFT(1506)의 게이트 전극에 인가되며, n+1번째 레지스터의 버퍼 출력이 P채널형 TFT(1507)의 게이트 전극에 인가되어, n번째 레지스터의 버퍼 출력, 즉, 제 13 도의 신호(1307)의 상승 부분이 발생된다. 그 결과, 신호조정부(1501)의출력이 제 13 도의 신호(1309)로 된다. 기본적으로는, P채널형 TFT(1504, 1507)가 "오프"상태 하에 있기 때문에, 평상시는, 저항기(1508)를 통해 전류가 흐를 수 없고, 제어신호가 신호조정부에 입력되지 않는다.

종래에는, 시프트 레지스터의 모든 레지스터들이 작동되었으나, 본 실시예에서는, P채널형 TFT(1509, 1510, 1511)의 게이트 전극에 제어신호가 인가되고, 불필요한 주기중에는 전력공급이 정지되어, 전체 시프트 레지스터에서의 소비전력을 감소시킨다.

기본 클록의 것보다 1.5배만큼 더 긴 주기를 가지는 클록이 P채널형 TFT(1512)의 게이트 전극에 인가되고, 신호조정부(1501)의 출력이 P채널형TFT(1513)의 게이트 전극에 인가되어, 기억 루프가 구성되지 않는 기간 동안 버퍼입력이 발생되게 한다.

1.5배 더 긴 주기를 가지는 클록의 반전 신호가 P채널형 TFT(1514)의 게이트전극에 인가되고, 기억 루프를 구성하기 위한 인버터(1516)의 출력이 P채널형 TFT(1515)의 게이트 전극에 인가된다.

기본적으로는, P채널형 TFT(1515)와 저항기(1517) 모두가 인버터를 구성한다. 이 인버터와, P채널형 TFT(1518)와 저항기(1519)로 이루어진 다른 인버터로 기억 루프가 구성될 수 있다. P채널형 TFT(1520)와 저항기(1521)가 버퍼를 구성한다.

P채널형 TFT(1522)는 클리어 작동에서 시프트 레지스터의 각 출력을 규정하기 위해, 그리고, 제어회로의 커패시터의 충전 상태가 확보되지 않는 것을 방지하기 위해 사용된다. P채널형 TFT의 전류 용량이 큰 때, 전력을 공급하는데 사용되는P채널형 TFT(1509, 1510, 1511)는 서로 결합될 수도 있다.

입력신호의 펄스폭이 보증될 필요가 없는 경우, 실시예 2의 회로 구성에서, 제어신호가 기본 클록과 동기화되고, 전력이 1주기 동안만 단일 레지스터에 공급될 수도 있다.

본 실시예의 시프트 레지스터에서, 이 시프트 레지스터가 액정 전기광학장치의 주변구동회로로서 이용될 때의 소비전력을 비교한다. 신호 저항기의 소비전력은 각 저항기에 대한 전원전압의 제곱값을 저항값으로 나눈 것으로 규정된다.

제 32 도에 도시된 종래의 장치에서 하나의 레지스터에 3개의 저항기가 있기 때문에, 전력이 모든 레지스터에 연속적으로 공급되고, 그 결과의 소비전력은 레지스터의 전체 수에 비례하여 증가된다. 그러나, 본 실시예 2의 주변구동회로에서는, 하나의 레지스터에 3개의 저항기가 이용될지라도, 전력이 3개의 레지스터에만 연속적으로 공급되고, 다른 레지스터들에는 전력이 공급되지 않는다. 그 결과, 주변구동회로의 소비전력이 상당히 감소될 수 있다. 레지스터의 전체 수가 증가된 때라도, 소비전력에 변화가 없다.

구체적인 예로서, 전원전압 출력이 발생되는지, 접지전압 출력이 발생되는지 의 확률이 1/2 (50%)이라고 가정하여, 640개의 레지스터를 가지는 시프트 레지스터가 20 V의 전원전압과 300 ㏀의 저항값으로 작동될 때, 소비전력이 6㎽로 감소될 수 있었다. 그와 반대로, 종래의 장치에서의 소비전력은 1280 ㎽이다.

[실시예 3]

실시예 3에서는, 각 레지스터에 제어회로가 이용된다. 본 실시예에서는, 실시예 2에서 1.5배 더 긴 주기를 가지는 클록을 사용하여 오작동이 방지되는 회로부분에 클록 마스킹용 회로가 이용된다. 그 결과, 본 실시예 3의 신호처리와 제어회로는 실시예 2의 것과 유사하다.

제 16 도에, 단일 레지스터를 설명하기 위한 타이밍 차트가 나타내어져 있다. 신호조정부에서, 기본 클록의 반전된 클록(1601)과 n-1번째 레지스터의 버퍼출력(1602)으로부터 n번째 입력(1603)의 전원전압(1604)이 발생된다.

기억 루프를 형성하는 신호로서, 타이밍에 비추어 클록(1605)이 요망된다. 그러나, n번째 제어신호가 신호(1606)로 되기 때문에, 활성화 직후인 기간(1607)에 기억 루프가 형성되어, n번째 입력이 받아들여질 수 없게 한다. 그리하여, 클록(1605)이 제어신호(1606, 1608)에 의해 마스크되어, 그러한 루프 형성 신호(1609)가 발생되게 한다. 이들 신호에 의해 n번째 버퍼의 출력(1610)이 형성된다.

n번째 레지스터가 제 17 도에 도시되어 있다, 신호조정부(1701)에 관해서는, 기본 클록이 P채널형 TFT(1702)의 게이트 전극에 인가되고, n-1번째 레지스터의 버퍼 출력이 P채널형 TFT(1703)의 게이트 전극에 인가되어, n번째 레지스터가 활성화(개시)된 때 신호가 설정되게 한다.

n번째 제어신호를 P채널형 TFT(1705)의 게이트 전극에 인가하고, n+1번째 제어신호를 P채널형 TFT(1706)의 게이트 전극에 인가하고, 기본 클록의 반전된 클록을 P채널형 TFT(1707)의 게이트 전극에 인가함으로써, 클록 선택용 회로(1704)가 출력(1708)을 발생한다. 그 출력신호(1708)가 반전되어, 기억 루프를 형성하기 위한 신호를 발생한다.

기억 루프를 구성하기 위한 회로(1709)와 버퍼 회로(1710)는 실시예 2의 것과 동일하다. P채널형 TFT(1711, 1712, 1713, 1714, 1715)가 전력을 공급하는데 이용되는 반면에, P채널형 TFT(1716)는 클리어 작동을 실시하는데 사용된다.

본 실시예의 시프트 레지스터에서, 이 시프트 레지스터가 액정 전기광학장치의 주변구동회로로서 이용될 때의 소비전력을 비교한다. 신호 저항기에서의 소비전력은 각 저항기에 대한 전원전압의 제곱값을 저항값으로 나눈 것으로 규정된다.

제 32 도에 도시된 종래의 장치에서 하나의 레지스터에 3개의 저항기가 있기 때문에, 전력이 모든 레지스터에 연속적으로 공급되고, 그 결과의 소비전력이 레지스터의 전체 수에 비례하여 증가된다. 그러나, 본 실시예 3의 주변구동회로에서는, 단일의 레지스터에 5개의 저항기가 이용될지라도, 전력이 3개의 레지스터에만 연속적으로 공급되고, 다른 레지스터들에는 전력이 공급되지 않는다. 그 결과, 주변구동회로의 소비전력이 상당히 감소될 수 있다. 레지스터의 전체 수가 증가된 때라도, 소비전력에 변화가 없다.

구체적인 예로서, 전원전압 출력이 발생되는지, 접지전압 출력이 발생되는지의 확률이 1/2 (50%)이라고 가정하여, 640개의 레지스터를 가지는 시프트 레지스터가 20 V의 전원전압과 300 ㏀의 저항감으로 작동될 때, 소비전력이 10 ㎽로 감소될수 있었다. 그와 반대로, 종래의 장치에서의 소비전력은 1280 ㎽이다.

[실시예 4]

실시예 4에서는, 전력공급이 기본 클록의 2주기와 동일한 주기중에 수행된다.

실시예 2 및 3에서는, 전력이 기본 클록의 주기보다 1.5배만큼 더 긴 주기동안 공급되었으나, 본 실시예 4에서는, 전력공급이 기본 클록의 2주기 동안 행해지기 때문에, 전체 회로가 간소화될 수 있다.

신호의 흐름이 제 18A 도에 나타내어져 있다. 시프트 레지스터(1801), 버퍼(1802) 및 제어회로(1803)의 구조에 변경은 없다. n-1번째 레지스터의 활성 출력(1804)에 의해 클록과 동기하여 n번째 레지스터의 출력이 활성으로 된 때, n번째버퍼에 해당하는 버퍼(1805)의 출력(1806)이 변화한다.

버퍼 출력(1806)이 n+2번째 제어회로(1807)와 n-2번째 제어회로(1808)에 입력되고, n번째 버퍼 출력이 활성으로 된 때, n+2번째 제어회로(1807)에서 전력공급신호(1809)가 발생되는 반면에, n-2번째 제어회로(1808)에서는 전력공급 정지신호(1810)가 형성된다.

제 18A 도의 상태로부터 기본 클록의 반주기 후의 다른 신호 흐름이 제 18B 도에 나타내어져 있다. 실시예 4에서는, n번째 버퍼의 출력을 사용함이 없이 n+l번째 레지스터에의 입력으로서 n번째 레지스터의 출력이 사용된다.

타이밍 차트가 제 19 도에 나타내어져 있다. 클록(1901)에 응하여, 입력신호가 얻어지고, 반전된 클록(1902)이 기억 루프를 구성한다. 제어신호(1903)에 응하여, 전력이 기본 클록의 2주기 동안만 공급된다.

n번째 레지스터의 출력(1904)이 실선으로 나타내어져 있다. 그 신호가 n+l번째 레지스터에서의 기간(1905, 1906)동안 얻어지기 때문에, 점선으로 나타낸 것과같은 신호가 더 이상 얻어지지 않는다. n번째 레지스터에 대한 버퍼에 입력되는 신호(1907)가 이용될 때, 버퍼 출력(1908)에 의해 오작동이 행해지지 않는다.

제 20 도에, 실시예 4의 회로도가 도시되어 있다. n번째 레지스터(2001)의 출력이 그 n번째 레지스터의 버퍼(2002)와 n+1번째 레지스터에의 입력으로 사용된다. 버퍼(2002)의 출력은 n+2번째와 n-2번째 제어회로(2003)에의 입력으로 되어, 제어신호를 발생한다. 시프트 레지스터는, 전력을 공급하기 위한 P채널형 TFT(2004, 2005, 2006)들이 제 32 도에 도시된 시프트 레지스터의 각각의 인버터에 직렬 접속되도록 배치된다. 인버터를 구성하는 P채널형 TFT(2007, 2008, 2009)의 소스 전극들은 일 지점에서 결합될 수 있고, 전력공급을 제어하기 위한 단일의 P채널형 TFT를 통해 전원에 접속될 수 있다.

버퍼 회로(2002)와 제어회로(2003)는 실시예 2의 것과 동일한 배열을 가진다. 즉, n번째 제어회로 커패시터(2010)를 방전시키는 P채널형 TFT(2011)의 게이트 전극에의 입력은 n-2번째 버퍼의 출력에 해당되고, 충전을 위한 P채널형 TFT(2012)의 게이트 전극에의 입력은 n+2번째 버퍼의 출력에 해당한다. P채널형 TFT(2013, 2014)들은 클록 동기화 아날로그 스위치이고, P채널형 TFT(2015, 2016)들은 클리어 작동을 수행하는데 이용된다.

본 실시예의 시프트 레지스터에 관해서, 이 시프트 레지스터가 액정 전기광학장치의 주변구동회로로서 이용된 때의 소비전력을 비교한다. 신호 저항기의 소비전력은 각 저항기에 대한 전원전압의 제곱값을 저항값으로 나눈 것으로 규정된다. 제 32 도에 도시된 종래의 장치에서는 하나의 레지스터에 3개의 저항기가 있고, 전력이 모든 레지스터들에 연속적으로 공급된다. 따라서, 그 결과의 소비전력이 레지스터의 전체 수에 비례하여 증가된다. 그러나, 실시예 4의 주변구동회로에서는, 단일의 레지스터에 3개의 저항기가 이용될지라도, 전력이 4개의 레지스터에만 연속적으로 공급되고, 다른 레지스터들에는 전력이 공급되지 않는다. 그 결과, 주변구동회로의 소비전력이 상당히 감소될 수 있다. 레지스터의 전체 수가 증가된 때라도, 소비전력에 변화가 없다.

구체적인 예로서, 전원전압 출력이 발생되는지, 접지전압 출력이 발생되는지의 확률이 1/2 (50%)이라고 가정하여, 640개의 레지스터를 가지는 시프트 레지스터가 20 V의 전원전압과 300 ㏀의 저항값으로 작동될 때, 소비전력이 8 ㎽로 감소될 수 있었다. 그와 반대로, 종래의 장치에서의 소비전력은 1280 ㎽이다.

상기한 실시예 1∼4에서는, 본 발명에 따라, 작동되도록 요구되는 레지스터들에만 전력이 공급되어, 액정 전기광학장치의 전체 주변구동회로에서의 소비전력이 크게 감소될 수 있게 된다. 소비전력이 높은 시프트 레지스터 회로가 이용될 때라도, 전체 주변구동회로에서 매우 낮은 소비전력이 실현될 수 있다. 또한, 레지스터의 전체 수의 증가와 관련한 소비전력의 증가가 방지될 수 있다.

아래의 실시예 5∼7에서는, 화소를 특정하는 경우에, 전원전압을 요구되는 값으로 설정하는 회로 구성들이 나타내어져 있다. 이것은, 기능을 하지 않는 회로부분의 전원전압을 낮추기 위한 다른 회로 구성일 수도 있다.

[실시예 5]

실시예 5에서는, 주변구동회로를 구성하는데 시프트 레지스터 회로가 이용되고, 그 회로가 일 도전형 TFT, 여기서는, P채널형 TFT와 저항기를 이용함으로써 실현되는 것으로 한다. 제 21도는 시프트 레지스터 회로를 나타낸다. 본실시예에서, 시프트 레지스터 회로의 하나의 레지스터(단)(2101)가, 3개의 인버터(2102, 2103, 2104)와 2개의 아날로그 스위치(2105, 2106)로 이루어진 회로에 해당한다. 버퍼(2107)가 그 아날로그 스위치들을 "온/오프"시킨다.

제 22 도에서, 실선은 액정을 구동시킬 수 있는 전원전압을 나타내고, 점선은 낮은 소비전력을 실현할 수 있는 전원전압을 나타낸다. 액정을 구동시키기 위한 비디오 신호의 전압 변동 범위를 고려하면, 아날로그 스위치를 작동시키기 위해 버퍼에 약 20 V의 전원전압이 요구된다. 따라서, P채널형 TFT들로 구성된 아날로그 스위치를 "온/오프"시키기 위한 버퍼 출력(2201)은 평상시는 대략 20 V의 전원전압으로 되고, 샘플링시에는 접지전압으로 된다. 그 결과, 평상시는 접지전압으로 되고 샘플링시는 약 20 V의 전압으로 되는 파형(2202)이 버퍼 입력으로서 요구된다.

버퍼 입력을 발생하기 위한 시프트 레지스터 회로는 입력신호로서 샘플링 타이밍을 시프트하는 것이 고려될 수 있다. 따라서, 샘플링 타이밍이 시프트 레지스터 회로에서 발생되는 경우, 즉, 시프트 레지스터 회로의 n번째 레지스터에 입력신호가 존재하는 경우, n번째 레지스터에 대한 전원전압이 약 20 V라고 가정하면, 버퍼, 아날로그 스위치 및 비디오 신호를 통해 액정이 구동될 수 있다. 반대로, 입력신호가 존재하지 않은 경우에는, 시프트 레지스터 회로가 오작동하지 않는 범위내에서 시프트 레지스터 회로의 전원전압이 낮추어질 수 있다. 이 회로 구성에서는, 액정을 구동시키기 위한 전원전압이 항상 사용되지 않고, 논리가 반전되지 않는 범위 내에서 그 전원전압이 낮추어질 수 있기 때문에, 소비전력이 감소될 수 있다.

제 23 도는 액정을 구동시킬 수 있는 전원전압과, 낮은 소비전력을 실현할 수 있는 전원전압을 시프트 레지스터 회로의 하나의 레지스터(2301)에 공급하기 위한 회로 구성을 나타낸다. P채널형 TFT(2302)가 "온"상태로 되고, P채널형 TFT(2303)도 "온"상태로 되어, 액정을 구동시킬 수 있는 전원전압(높은 전인전압)과 낮은 소비전력을 실현할 수 있는 다른 전원전압(낮은 전원전압)이 공급될 수 있게 한다.

제 24 도는 전력공급(전원)회로를 제어하기 위한 회로를 나타낸다. 제 24 도에, 시프트 레지스터 회로의 n번째 레지스터(2401)에 대응하는 제어회로와, 그 제어회로를 작동시키기 위한 신호를 추출하는 방법이 도시되어 있다.

시프트 레지스터 회로의 n번째 레지스터에 대응하는 제어회로의 커패시터(2402)는 다음과 같은 작동한다. 그 커패시터(2402)가 액정을 구동시킬 수 있는 전압까지 충전되어 있는 때에는, 낮은 소비전력을 실현할 수 있는 전원전압이 시프트 레지스터 회로의 n번째 시프트 레지스터에 인가된다.

반대로, 이 커패시터가 접지전압에 가까운 전압까지 방전되어 있는 때에는, 액정을 구동시킬 수 있는 전원전압이 시프트 레지스터 회로의 n번째 레지스터에 인가된다.

제어회로는 다음과 같이 작동한다. 먼저, P채널형 TFT(2403)가 "온"되어, 액정을 구동시킬 수 있는 전압까지 커패시터(2402)를 충전하도록 한다. 충전후, P채널형 TFT(2403)가 "오프"로 된다. 초기 상태에서는, 낮은 소비전력을 실현할 수 있는 전원전압이 공급된다. 시프트 레지스터 회로의 n-1번째 레지스터(2404)의 출력은 버퍼를 통하여 P채널형 TFT(2405)의 게이트 전극에 접속된다. 그 때문에, 시프트 레지스터 회로의 n-1번째 레지스터에 입력신호가 도달한 때, 커패시터가 접지전압에 가까운 전압까지 방전된다. 그 커패시터에서의 전압은 P채널형 TFT(2406)에 의해 클록과 동기하여 액정을 구동시킬 수 있는 전원전압 제어신호로 된다. 그다음, 이 제어신호는 인버터(2407)를 통하여 낮은 소비전력을 실현할 수 있는 다른 전원전압 제어신호로 된다. 그 결과, 시프트 레지스터 회로의 n번째 레지스터에 대응하는 제어회로의 커패시터가 방전된 때, 액정을 구동시킬 수 있는 전원전압이 시프트 레지스터 회로의 n번째 레지스터에 인가되어, 낮은 소비전력을 실현할 수 있는 전력의 공급이 정지되게 한다. 시프트 레지스터의 전원전압이 낮게 된 때, 시프트 레지스터의 출력이 높은 전원전압으로 제어회로를 오작동시킬 수 있다. 이것을 피하기 위해, 액정을 구동시킬 수 있는 전원전압하에 연속적으로 사용되는 버퍼 출력이 이용된다.

또한, 인버터의 시간 지연에 기인하여, 전력공급 제어신호가 P채널형 TFT(2302, 2303)들을 동시에 "온"시켜, 전원이 단락될 가능성이 있다. 따라서, 액정을 구동시킬 수 있는 전원전압 제어신호가 저항기(2408)에 의해 왜곡되어, P채널형 TFT(2302)가 "온"상태로 되는 것을 지연시켜, 전력공급회로의 단락이 회피될 수 있게 한다.

또한, 시프트 레지스터 회로의 n+1번째 레지스터(2409)의 출력은 버퍼를 통하여 P채널형 TFT(2410)의 게이트 전극에 접속된다. 시프트 레지스터 회로의 n+1번째 레지스터에 입력신호가 도달한 때, 커패시터는 액정을 구동시킬 수 있는 전원전압까지 충전된다. 그 결과, 낮은 소비전력을 실현할 수 있는 전원전압이 시프트레지스터 회로의 n번째 레지스터에 인가되어, 액정을 구동시킬 수 있는 전력 공급이 정지되게 한다.

이 회로 구성에서, 샘플링을 위해 아날로그 스위치가 "온"된 때만 전원전압이 필요한 값으로 설정될 수 있다. 다른 경우에는, 전원전압이 낮은 소비전력을 실현할 수 있는 전압으로 설정되어, 전체 회로의 낮은 소비전력이 실현될 수 있다.

본 실시예의 주변구동회로에 대하여, 소비전력을 비교한다. 신호 저항기에서의 소비전력은 각 저항기에 대한 전원전압의 제곱값을 저항값으로 나눈 것으로 규정된다. 제 40 도에 나타낸 회로에는 액정을 구동시킬 수 있는 20 V의 전압이 연속적으로 인가되는 반면에, 시프트 레지스터 회로의 하나의 레지스터에 3개의 저항기가 있고 그의 저항값이 300 ㏀이며, 전원전압 출력이 발생되는지, 접지전압 출력이 발생되는지의 확률이 1/2 (50%)이라고 가정한다. 시프트 레지스터 회로가 640개의 레지스터로 이루어져 있고 버퍼가 제거된 때, 소비전력은 1280 ㎽이다. 이에 대하여, 본 실시예에서는, 다음의 결과들이 얻어진다. 즉, 액정구동전압이 20 V이고, 낮은 소비전력을 실현할 수 있는 전압이 5 V이고, 하나의 레지스터에 4개의 저항기가 이용되며, 그의 저항값이 300 ㏀이라고 가정하면, 액정을 구동시킬 수 있는 전원전압은 640개의 레지스터로 구성된 시프트 레지스터 회로의 2개의 레지스터에만 인가되는 반면에, 낮은 소비전력을 실현할 수 있는 전원전압은 시프트 레지스터 회로의 나머지 638개 레지스터들에 인가된다. 이러한 가정에 의거하면, 소비된 전력은 111 ㎽로 계산될 수 있다. 따라서, 본 실시예에서, 소비전력이 낮추어질 수 있다.

[실시예 6]

실시예 6에서는, 화소를 특정하기 위한 부분에만 전력을 공급하고, 화소를 특정하기 않는 부분에의 전력공급을 정지(중단)시키기 위한 회로 구성을 나타낸다. 본 실시예에서, 그러한 회로는, 디코더 회로와 카운터 회로를 이용하여 화소를 특정하는 것으로 한다.

카운터 회로의 출력(반전된 출력을 함유하는)은 제 38 도의 게이트로 이루어진 디코더 회로를 통과하여, 화소를 특정하기 위한 신호가 발생되게 한다. 그 디코더 회로가 버퍼의 기능을 가진 때, 소비전력이 감소되기 때문에, 카운터 회로에의 전력이 감소된다. 제 40 도의 회로 구성에서 화소를 특정하기 위한 부분과 화소를 특정하기 않는 부분으로 카운터 회로를 분리하여 이 카운터 회로를 분할하는 것이 불가능하다.

신호선이나 주사선중 어느 하나에 대응하는 어드레스는 단일의 카운터에 의해 발생되는 것이 아니고, 제 25 도에 도시된 바와 같은 적은 비트수를 가지는 카운터 회로를 이용함으로써 발생된다. 필요한 수의 카운터 회로가 준비되고, 이들 카운터 회로가 순차적으로 구동되어 국소적 어드레스들을 발생하여, 화소를 특정한다. 그 때문에, 작동될 필요가 없는 카운터 회로에의 전력공급이 정지될 수 있다. 제 25 도에서, 부호 2501은 화소 매트릭스를, 부호 2502는 분할된 카운터 회로를, 부호 2503은 디코더 회로를, 그리고, 부호 2504는 제어회로를 나타낸다.

제 26 도는 분할된 카운터 회로와, 디코더 회로와, 제어회로를 나타낸다. n-1번째 카운터 회로(2601)에서 리플 캐리(ripple carry)가 발생하면, n번째 카운터 회로(2602)에 전력이 공급되기 시작한다. n+1번째 카운터 회로(2603)가 카운팅작동을 시작하면, n번째 카운터 회로에의 전력공급이 정지된다.

제어회로는 실시예 5의 것과 동일하고, 초기 설정을 위한 일 도전형 TFT(즉, P채널형 TFT(2604)), 전력공급을 시작하도록 커패시터를 방전시키기 위한 P채널형 TFT(2605), 전력공급을 정지시키도록 커패시터를 충전시키기 위한 P채널형 TFT(2606), 및 기억 유지를 위한 커패시터(2607)로 이루어져 있다. n번째 카운터회로의 출력값은, 전력이 공급되기 시작할 때 불안정하게 된다. 그 결과, n-1번째 카운터 회로의 리플 캐리가 발생되고 전력이 공급되기 시작할 때, 클리어 작동이 실행된다. 클리어 신호를 발생하기 위한 회로는 P채널형 TFT(2608)로 구성되어 있다.

전력을 공급하기 위한 회로는, 제 22 도의 P채널형 TFT의 소스 전극과 전력공급(전원)회로 사이에 P채널형 TFT가 직렬로 접속되고, 이 P채널형 TFT에 의해 전력공급을 제어하는 것에 의해 실현될 수 있다. 제 26 도에서는, 추가로 직렬 접속된 P채널형 TFT들이 P채널형 TFT(2609)로서 결합되어 나타내어져 있다. n번째 카운터 회로(2602)에 대한 인에이블(enable) 신호는 P채널형 TFT(2609)에 의해 공급된다. n번째 카운터 회로에의 전력공급은, n+1번째 카운터 회로의 최소 출력값을 검출하기 위한 디코더 회로(2610)의 출력을 사용하여 정지된다.

제 27 도는 n번째 카운터 회로의 타이밍 차트이다. 전력공급부(전원)(2701)가 "온"된 직후, n-1번째 카운터 회로의 리플 캐리(2702)에 의해 n번째 카운터 회로의 클리어 신호(2703)가 발생된다. n번째 카운터 회로의 출력(2704)이 디코더 회로에 입력되어 디코드 신호(2705)를 발생하도록 한다. 리플 캐리가 출력된 다음의 클록 펄스에 응하여, n번째 카운터 회로에의 전력공급이 정지된다.

본 실시예의 주변구동회로에 대하여, 소비전력을 비교한다. 신호 저항기에서의 소비전력은 각 저항기에 대한 전원전압의 제곱값을 저항값으로 나눈 것으로 규정된다. 어드레스 신호들이 640개의 화소들에 발생될 때, 10비트 카운터가 요구된다. 카운터의 1비트는 J/K 플립플롭 1개에 대응하고, 단일의 J/K 플립플롭이 10개의 게이트를 요하여, J/K 플립플롭에서만 접지와 전원(전력공급부)을 접속하기위한 저항기들의 수가 100개로 된다. 16개의 게이트가 추가로 요구되고, 하나의 게이트에 대하여 접지와 전원을 접속하기 위한 저항기가 하나 있다. 그 결과, 전원과 접지를 접속하기 위한 전체 저항기가 116개 있다. 전원전압 출력이 발생되는지, 접지전압 출력이 발생되는지의 확률이 1/2 (50%)이라고 가정하여, 저항값은 300 ㏀이도록 선택되고 전원전압은 20 V이도록 선택된다. 버퍼 기능도 가지는 디코더 회로를 제외하면, 소비전력은 77 ㎽로 된다.

이에 대하여, 본 실시예에서의 소비전력은 다음과 같이 주어진다. 4비트 카운터들이 화소의 수에 관계없이 순차적으로 사용되기 때문에, 평상시 4비트 카운터들이 작동되는 것이 고려될 수 있다. 다시 말하면, 4개의 J/K 플립플롭이 있고, 각 J/K 플립플롭에 10개의 저항기가 제공되어 있다. 각각의 J/K 플립플롭에 8개의 게이트가 요구되기 때문에, 전원과 접지를 연결하기 위한 저항기들의 전체 수는 48개로 된다. 전원전압 출력이 발생되는지, 접지전압 출력이 발생되는지의 확률이 1/2(50%)이라고 가정하여, 전원전압은 20 V이도록 선택되고, 그의 저항값이 300 ㏀이도록 선택된다. 이러한 가정으로부터, 소비전력은 버퍼 기능을 가진 디코더회로를 제외하면 32 ㎽로 된다.

또한, 디코더 회로와 카운터 회로만을 가진 주변구동회로에서, 주사선이나 신호선의 수가 증가될 때, 그 결과의 소비전력은 대수적으로 증가된다. 그러나, 본 실시예에서는, 회로 구성에 비추어 소비전력이 감소될 수 있다.

[실시예 7]

실시예 7에서는, 화소를 특정하는 경우에, 전원전압을 필요한 값으로 설정하는 회로 구성을 나타낸다. 이것은 또한, 작용하지 않는 회로부분의 전원전압을 낮추기 위한 회로 구성에도 해당한다. 실시예 6과 마찬가지로, 본 실시예에서는, 주변구동회로가, 디코더 회로와 카운터 회로를 이용하여 화소를 특정하는 것으로 한다. 그 카운터 회로는 6비트 출력을 가진다.

제 28 도는 이러한 회로 구성을 나타낸다. 제어회로(2801)는 실시예 5의 것과 유사한 구성을 가진다. n번째 카운터 회로(2802)에의 전력공급을 시작하기 위한 신호로서, n-1번째 카운터 회로(2803)의 리플 캐리가 이용된다. 또한, n번째 카운터 회로에의 전력공급을 정지시키기 위한 신호로서, n+1번째 카운터 회로(2804)의 최소 출력값을 검출하기 위한 디코더 회로(2805)의 출력이 사용된다. n번째 카운터 회로의 인에이블 신호로서, 낮은 소비전력을 실현할 수 있는 전원전압을 제어하기 위한 신호가 사용된다. 클리어 상태 하에서, n번째 카운터 회로는, 인에이블 신호가 후에 활성으로 되는 것을 기다린다. 그 때문에, 전원전압이 변화하여도, 클리어작동은 실시될 필요가 없다.

본 실시예의 주변구동회로에 대하여, 소비전력을 비교한다. 단일 저항기에서의 소비전력은 각 저항기에 대한 전원전압의 제곱값을 저항값으로 나눈 것으로 규정된다. 어드레스 신호들이 640개의 화소에 발생될 때, 10비트 카운터가 요구된다. 카운터의 1비트는 J/K 플립플롭 1개에 대응하고, 단일의 J/K 플립플롭은 10개의 게이트를 요하여, J/K 플립플롭에서만 접지와 전원을 접속하기 위한 저항기들이 100개로 된다, 16개의 게이트가 추가로 요구되고, 하나의 게이트에 대한 접지와 전원을 접속하기 위한 저항기가 하나 있다. 그 결과, 전원과 접지를 접속하기 위한 전체 저항기가 116개 있다. 전원전압 출력이 발생되는지, 접지전압 출력이 발생되는지의 확률이 1/2 (50%)이라고 가정하여, 저항값은 300 ㏀이도록 선택되고 전원전압은 20 V이도록 선택된다. 버퍼 기능도 가지는 디코더 회로를 제외하면, 소비전력은 77 ㎽로 된다.

이에 대하여, 본 실시예에서의 소비전력은 다음과 같이 주어진다. 640개의 화소에 대하여 11개의 6비트 카운터가 요구된다. 액정을 구동시킬 수 있는 20 V의 전압이 1개의 6비트 카운터에 인가되는 반면에, 낮은 소비전력을 공급할 수 있는 5 V의 전압이 나머지 10개의 6비트 카운터에 인가된다. 6비트 카운터 회로에서는, 6개의 J/K 플립플롭이 있고, 1개의 J/K 플립플롭에 10개의 저항기가 제공되어 있다. 각각의 J/K 플립플롭에 12개의 게이트가 요구되기 때문에, 전원과 접지를 연결하기위한 저항기의 전체 수는 72개로 된다. 그의 저항값이 300 ㏀이고, 전원전압 출력이 발생되는지, 접지전압 출력이 발생되는지의 확률이 1/2 (50%)이라고 가정한다.이 가정으로부터, 소비전력은 버퍼 기능을 가진 디코더 회로를 제외하면 62 ㎽로 된다.

상기 실시예 5∼7에서 설명된 바와 같이, 본 발명의 회로 구성에 따르면, 구동되도록 요구되는 주변구동회로의 회로부분에만 전력이 공급되기 때문에, 액정 전기광학장치의 전체 주변구동회로의 소비전력이 감소될 수 있다. 또한, 주변구동회로의 요구되는 회로부분에 높은 전압이 인가되고, 불필요한 회로부분에는 낮은 전압이 인가되기 때문에, 액정 전기광학장치의 전체 주변구동회로의 소비전력이 감소될 수 있게 된다.

제 1 도는 시프트 레지스터 회로로 구성된 주변구동회로와 표시 매트릭스부를 개략적으로 나타내는 도면.

제 2 도는 주변구동회로에서 클록형 인버터로 이루어진 시프트 레지스터를 개략적으로 나타내는 도면.

제 3 도는 제 2 도의 시프트 레지스터의 작동을 나타내는 타이밍 차트.

제 4 도는 실시예 1에 따른 회로 구성을 개략적으로 나타내는 도면.

제 5도는 실시예 1의 블록도를 개략적으로 나타내는 도면.

제 6 도는 실시예 1의 타이밍 차트.

제 7 도는 실시예 1의 디코더부를 나타내는 도면.

제 8 도는 실시예 1의 전력공급회로를 나타내는 도면.

제 9 도는 실시예 1의 클리어 회로를 나타내는 도면.

제 10 도는 실시예 1의 클록 공급회로를 나타내는 도면.

제 11 도는 실시예 2에 따른 회로 구성을 개략적으로 나타내는 도면.

제 12A 도 및 제 12B 도는 실시예 2를 나타내기 위한 블록도.

제 13 도는 실시예 2의 작동을 나타내는 타이밍 차트.

제 14 도는 실시예 2의 제어회로를 나타내는 도면.

제 15 도는 실시예 2에서의 하나의 레지스터와 하나의 버퍼를 개략적으로 나타내는 도면.

제 16 도는 실시예 3의 작동을 나타내는 타이밍 차트.

제 17 도는 실시예 3에서의 하나의 레지스터와, 그 레지스터에 대한 클록을 선택하기 위한 회로와, 하나의 버퍼를 개략적으로 나타내는 도면.

제 18A 도 및 제 18B 도는 실시예 4의 블록도를 개략적으로 나타내는 도면.

제 19 도는 실시예 4의 작동을 나타내는 타이밍 차트.

제 20 도는 실시예 4에서의 하나의 레지스터와, 그 레지스터를 위한 제어회로와, 하나의 버퍼를 나타내는 도면.

제 21 도는 실시예 5에 따라 일 도전형 TFT로 구성된 시프트 레지스터를 나타내는 도면.

제 22 도는 실시예 5의 시프트 레지스터의 작동을 나타내는 타이밍 차트.

제 23 도는 실시예 5에서 일 도전형 TFT로 구성된 시프트 레지스터의 전원전압 스위칭 회로를 개략적으로 나타내는 도면.

제 24 도는 실시예 5의 전원전압 스위칭 제어회로를 개략적으로 나타내는 도면.

제 25 도는 실시예 6에 따라 분할된 카운터와 디코더를 나타내는 도면.

제 26 도는 실시예 6의 전력공급 정지형 카운터와 제어회로를 개략적으로 나타내는 도면.

제 27 도는 실시예 6의 카운터 회로의 작동을 나타내는 타이밍 차트.

제 28 도는 실시예 7에 따른 전원전압 저하형 카운터와 제어회로를 개략적으로 나타내는 도면.

제 29 도는 종래의 액정 전기광학장치의 주변구동회로와 표시 매트릭스부를 개략적으로 나타내는 도면.

제 30A 도 및 제 30B 도는 클록형 인버터 구성의 시프트 레지스터와 전달 게이트구성의 시프트 레지스터를 각각 개략적으로 나타내는 도면.

제 31 도는 CMOS 회로의 클록형 인버터 구성의 시프트 레지스터를 개략적으로 나타내는 도면.

제 32 도는 P채널형 TFT와 저항기로 구성된 시프트 레지스터를 개략적으로 나타내는 도면.

제 33 도는 종래의 주변구동회로와 화소 매트릭스부를 개략적으로 나타내는 도면.

제 34 도는 시프트 레지스터를 사용한 신호선 구동회로를 개략적으로 나타내는 도면.

제 35 도는 어드레스 디코더를 사용한 신호선 구동회로를 개략적으로 나타내는 도면.

제 36 도는 카운터와 어드레스 디코더를 사용한 신호선 구동회로를 개략적으로 나타내는 도면.

제 37 도는 시프트 레지스터를 사용한 주사선 구동회로를 개략적으로 나타내는 도면.

제 38A 도∼제 38C 도는 일 도전형 TFT로 구성된 기본 게이트 구조를 개략적으로 나타내는 도면.

제 39도는 J/K 플립플롭의 배치를 개략적으로 나타내는 도면.

제 40 도는 4비트 카운터의 배치를 개략적으로 나타내는 도면.

* 도면의 주요부분에 대한 부호의 설명

101: 액정 표시부 102, 108: 시프트 레지스터

104, 109: 버퍼 105: 샘플러

401, 502, 1101, 1201, 1801: 시프트 레지스터

405, 501, 1102, 1204, 1803, 2003: 제어회로

503, 701: 클록 발진기 504: 카운터

505: 디코더 702: 2진 카운터

708, 1511, 2102, 2103, 2104, 2407: 인버터

903, 1710, 1802, 2002, 2107: 버퍼

1401, 2402: 커패시터 1501, 1701: 신호조정부

2105, 2106: 아날로그 스위치 2501: 화소 매트릭스

2502: 카운터 회로 2503, 2805: 디코더 회로

2504, 2801: 제어회로

Claims

다수의 레지스터를 각각 포함하는 적어도 제1 및 제2 블록을 포함하는 시프트 레지스터 회로와;

상기 제1 및 제2 블록들 각각에 전력을 공급하기 위한 전원선; 및

전력공급신호가 제어회로로부터만 수신되도록 상기 제1 및 제2 블록들 각각에 전력공급신호를 독점적으로 출력하는 제어회로를 포함하고;

상기 제1 및 제2 블록중 하나가 전력을 공급받도록 상기 전원선에 연결된 때,

상기 제1 및 제2 블록중 다른 하나는 상기 제어회로로부터 출력되는 상기 전력공급신호에 따라 상기 전원선으로부터 단절되고,

상기 전원선에 연결된 상기 레지스터들중 적어도 하나가, 상기 레지스터들중 상기 하나에 인접하여 있고 상기 전원선으로부터 단절된 상기 레지스터들중 다른 하나에 연결되는 출력단자를 가지고 있으며,

상기 레지스터들중 상기 적어도 하나의 상기 출력단자가 아날로그 스위치를 온/오프시키기 위한 버퍼에 연결되어 있는 것을 특징으로 하는 반도체 장치.
다수의 레지스터를 각각 포함하는 적어도 제1 및 제2 블록을 포함하는 시프트 레지스터 회로와;

상기 제1 및 제2 블록들 각각에 전력을 공급하기 위한 전원선과;

카운터와 디코더를 가지고 있고, 상기 제1 및 제2 블록들 각각에 전력공급신호를 출력하는 제어회로; 및

상기 시프트 레지스터 회로 및 상기 제어회로에 신호를 공급하기 위한 클록 발진기를 포함하고;

상기 제어회로와 상기 시프트 레지스터 회로가 동기되고,

상기 제1 및 제2 블록중 하나가 전력을 공급받도록 상기 전원선에 연결된 때,

상기 제1 및 제2 블록중 다른 하나는 상기 디코더로부터 출력되는 상기 전력공급신호에 따라 상기 전원선으로부터 단절되고,

상기 전원선에 연결된 상기 레지스터들중 적어도 하나가, 상기 레지스터들중 상기 하나에 인접하여 있고 상기 전원선으로부터 단절된 상기 레지스터들중 다른 하나에 연결되는 출력단자를 가지고 있으며,

상기 레지스터들중 상기 적어도 하나의 상기 출력단자가 아날로그 스위치를 온/오프시키기 위한 버퍼에 연결되어 있는 것을 특징으로 하는 반도체 장치.
다수의 레지스터를 각각 포함하는 적어도 제1 및 제2 블록을 포함하는 시프트 레지스터 회로와;

상기 제1 및 제2 블록들 각각에 전력을 공급하기 위한 전원선; 및

상기 제1 및 제2 블록들 각각에 작동 가능하게 연결된 제어회로를 포함하고;

상기 제2 블록에 입력신호가 전달되기 전에 상기 제2 블록에 전력을 공급하기위해 상기 입력신호가 상기 제1 블록에서 시프트되는 동안 상기 제어회로가 상기 제2 블록에 전력공급신호를 출력하고,

상기 제1 블록에의 전력공급이 정지되게 하기 위해, 시프트될 상기 입력신호가 상기 제1 블록으로부터 상기 제2 블록으로 전달된 후에 상기 제어회로가 전력공급신호를 상기 제1 블록에 출력하고,

상기 전원선에 연결된 상기 레지스터들중 적어도 하나가, 상기 레지스터들중 상기 하나에 인접하여 있고 상기 전원선으로부터 단절된 상기 레지스터들중 다른 하나에 연결되는 출력단자를 가지고 있으며,

상기 레지스터들중 상기 적어도 하나의 상기 출력단자가 아날로그 스위치를 온/오프시키기 위한 버퍼에 연결도어 있는 것을 특징으로 하는 반도체 장치.
제 3 항에 있어서, 상기 제어회로가 카운터와 디코더를 포함하는 것을 특징으로 하는 반도체 장치.
제 3 항에 있어서, 상기 제어회로와 상기 시프트 레지스터 회로가 동기되는 것을 특징으로 하는 반도체 장치.
다수의 박막트랜지스터를 포함하는 액티브 매트릭스 회로와,

다수의 박막트랜지스터를 포함하고 상기 액티브 매트릭스 회로를 구동하는 구동회로를 포함하는 반도체 장치로서;

상기 구동회로가,

다수의 레지스터를 각각 포함하는 적어도 제1 및 제2 블록을 포함하는 시프트 레지스터 회로와,

상기 제1 및 제2 블록들 각각에 전력을 공급하기 위한 전원선, 및

전력공급신호가 제어회로로부터만 수신되도록 상기 제1 및 제2 블록들 각각에 전력공급신호를 독점적으로 출력하는 제어회로를 포함하고,

상기 제1 및 제2 블록중 하나가 전력을 공급받도록 상기 전원선에 연결된 때,

상기 제1 및 제2 블록중 다른 하나는 상기 제어회로로부터 출력된 상기 전력공급신호에 따라 상기 전원선으로부터 단절되고,

상기 전원선에 연결된 상기 레지스터들중 적어도 하나가, 상기 레지스터들중 상기 하나에 인접하여 있고 상기 전원선으로부터 단절된 상기 레지스터들중 다른 하나에 연결되는 출력단자를 가지고 있으며,

상기 레지스터들중 상기 적어도 하나의 상기 출력단자가 아날로그 스위치를 온/오프시키기 위한 버퍼에 연결되어 있는 것을 특징으로 하는 반도체 장치.
다수의 박막트랜지스터를 포함하는 액티브 매트릭스 회로와,

다수의 박막트랜지스터를 포함하고 상기 액티브 매트릭스를 구동하는 구동회로를 포함하는 반도체 장치로서;

상기 구동회로가,

다수의 레지스터를 각각 포함하는 적어도 제1 및 제2 블록을 포함하는 시프트 레지스터 회로와,

상기 제1 및 제2 블록들 각각에 전력을 공급하기 위한 전원선과,

카운터와 디코더를 가지고 있고 상기 제1 및 제2 블록들 각각에 전력공급신호를 출력하는 제어회로, 및

상기 시프트 레지스터 회로 및 상기 제어회로에 신호를 공급하기 위한 클록 발진기를 포함하고,

상기 제어회로와 상기 시프트 레지스터 회로가 동기되고,

상기 제1 및 제2 블록중 하나가 전력을 공급받도록 상기 전원선에 연결된 때,

상기 제1 및 제2 블록중 다른 하나가 상기 제어회로로부터 출력되는 상기 전력공급신호에 따라 상기 전원선으로부터 단절되고,

상기 전원선에 연결된 상기 레지스터들중 적어도 하나가, 상기 레지스터들중 상기 하나에 인접하여 있고 상기 전원선으로부터 단절된 상기 레지스터들중 다른 하나에 연결되는 출력단자를 가지고 있으며,

상기 레지스터들중 상기 적어도 하나의 상기 출력단자가 아날로그 스위치를 온/오프시키기 위한 버퍼에 연결되어 있는 것을 특징으로 하는 반도체 장치.
다수의 박막트랜지스터를 포함하는 액티브 매트릭스 회로와,

다수의 박막트랜지스터를 포함하고 상기 액티브 매트릭스 회로를 구동하는구동회로를 포함하는 반도체 장치로서;

상기 구동회로가,

다수의 레지스터를 각각 포함하는 적어도 제1 및 제2 블록을 포함하는 시프트 레지스터 회로와,

상기 제1 및 제2 블록들 각각에 전력을 공급하기 위한 전원선, 및

상기 제1 및 제2 블록들 각각에 작동적으로 접속된 제어회로를 포함하고,

상기 제2 블록에 입력신호가 전달되기 전에 상기 제2 블록에 전력을 공급하기위해 상기 입력신호가 상기 제1 블록에서 시프트되는 동안 상기 제어회로가 상기 제2 블록에 전력공급신호를 출력하고,

상기 제1 블록에의 전력공급이 정지되게 하기 위해, 시프트될 상기 입력신호가 상기 제1 블록으로부터 상기 제2 블록으로 전달된 후에 상기 제어회로가 전력공급신호를 상기 제1블록에 출력하고,

상기 전원선에 연결된 상기 레지스터들중 적어도 하나가, 상기 레지스터들중 상기 하나에 인접하여 있고 상기 전원선으로부터 단절된 상기 레지스터들중 다른 하나에 연결되는 출력단자를 가지고 있으며,

상기 레지스터들중 상기 적어도 하나의 상기 출력단자가 아날로그 스위치를 온/오프시키기 위한 버퍼에 연결되어 있는 것을 특징으로 하는 반도체 장치.
제 8 항에 있어서, 상기 제어회로가 카운터와 디코더를 포함하는 것을 특징으로 하는 반도체 장치.
제 8 항에 있어서, 상기 제어회로와 상기 시프트 레지스터 회로가 동기되는 것을 특징으로 하는 반도체 장치.
제 1 항에 있어서, 상기 제어회로가 카운터와 디코더를 포함하는 것을 특징으로 하는 반도체 장치.
제 1 항에 있어서, 상기 제어회로와 상기 시프트 레지스터 회로가 동기되는 것을 특징으로 하는 반도체 장치.
제 6 항에 있어서, 상기 제어회로가 카운터와 디코더를 포함하는 것을 특징으로 하는 반도체 장치.
제 6 항에 있어서, 상기 제어회로와 상기 시프트 레지스터 회로가 동기되는 것을 특징으로 하는 반도체 장치.
제 6 항에 있어서, 상기 액티브 매트릭스 회로와 상기 구동회로가 하나의 기판상에 형성된 것을 특징으로 하는 반도체 장치.
제 7 항에 있어서, 상기 액티브 매트릭스 회로와 상기 구동회로가 하나의 기판상에 형성된 것을 특징으로 하는 반도체 장치.
제 8 항에 있어서, 상기 액티브 매트릭스 회로와 상기 구동회로가 하나의 기판상에 형성된 것을 특징으로 하는 반도체 장치.
매트릭스 형태로 배열된 다수의 화소와 그 화소들을 구동하는 구동회로를 포함하는 반도체 장치로서,

상기 구동회로가, 직렬 접속된 다수의 레지스터를 가진 시프트 레지스터 회로와, 상기 레지스터들 각각에 전력을 공급하기 위해 상기 레지스터들 각각에 접속된 다수의 제어회로를 가진 전력공급회로를 포함하고,

상기 시프트 레지스터 회로에의 입력신호가 상기 시프트 레지스터 회로의 n번째(n은 정수임) 레지스터에서 유지될 때, 상기 시프트 레지스터 회로의 n번째와 n-1번째 및 n+1번째 레지스터를 제외한 레지스터들에의 전력공급이 정지되고,

전원선에 연결된 상기 레지스터들중 적어도 하나가, 상기 레지스터들중 상기 하나에 인접하여 있고 상기 전원선으로부터 단절된 상기 레지스터들중 다른 하나에 연결되는 출력단자를 가지고 있으며,

상기 레지스터들중 상기 적어도 하나의 상기 출력단자가 아날로그 스위치를 온/오프시키기 위한 버퍼에 연결되어 있는 것을 특징으로 하는 반도체 장치.
제 18 항에 있어서, 상기 레지스터들 각각이 P채널형 박막트랜지스터와 저항기를 포함하는 것을 특징으로 하는 반도체 장치.
제 18 항에 있어서, 상기 전력공급회로가 상기 레지스터들의 출력에 따라 상기 레지스터들에의 전력공급을 제어하는 것을 특징으로 하는 반도체 장치.
제 18 항에 있어서, 상기 제어회로들 각각이 P채널형 박막트랜지스터와 저항기 및 커패시터를 포함하는 것을 특징으로 하는 반도체 장치.
제 18 항에 있어서, 상기 전력공급회로의 소비전력이 상기 시프트 레지스터 회로의 것보다 크지 않은 것을 특징으로 하는 반도체 장치.
매트릭스 형태로 배열된 다수의 화소와, 그 화소들을 구동하는 구동회로를 포함하는 반도체 장치로서,

상기 구동회로가, 직렬 접속된 다수의 레지스터를 가진 시프트 레지스터 회로와, 상기 레지스터들 각각에 전력을 공급하기 위해 상기 레지스터들 각각에 접속된 다수의 제어회로를 가진 전력공급회로를 포함하고,

상기 시프트 레지스터 회로에의 입력신호가 상기 시프트 레지스터 회로의 n번째(n은 정수임) 레지스터에서 유지될 때, 상기 시프트 레지스터 회로의 n번째와 n-1번째 및 n+1번째 레지스터를 제외한 레지스터들에의 전력공급이 정지되고,

상기 레지스터들 각각은 상기 입혁신호가 도달되기 전 기본 클록의 반(半)주기전에 활성화되고,

전원선에 연결된 상기 레지스터들중 적어도 하나가, 상기 레지스터들중 상기 하나에 인접하여 있고 상기 전원선으로부터 단절된 상기 레지스터들중 다른 하나에 연결되는 출력단자를 가지고 있으며,

상기 레지스터들중 상기 적어도 하나의 상기 출력단자가 아날로그 스위치를 온/오프시키기 위한 버퍼에 연결되어 있는 것을 특징으로 하는 반도체 장치.
제 23 항에 있어서, 상기 레지스터들 각각이 P채널형 박막트랜지스터와 저항기를 포함하는 것을 특징으로 하는 반도체 장치.
제 23 항에 있어서, 상기 전력공급회로가 상기 레지스터들의 출력에 따라 상기 레지스터들에의 전력공급을 제어하는 것을 특징으로 하는 반도체 장치.
제 24 항에 있어서, 상기 제어회로들 각각이 P채널형 박막트랜지스터와 저항기 및 커패시터를 포함하는 것을 특징으로 하는 반도체 장치.
제 24 항에 있어서, 상기 전력공급회로의 소비전력이 상기 시프트 레지스터 회로의 것보다 크지 않은 것을 특징으로 하는 반도체 장치.
액티브 매트릭스 회로와 그 액티브 매트릭스 회로를 구동하는 구동회로를 포함하는 반도체 장치로서,

상기 구동회로가, 직렬 접속된 다수의 레지스터를 가진 시프트 레지스터 회로와, 상기 레지스터들 각각에 전력을 공급하기 위해 상기 레지스터들 각각에 접속된 다수의 제어회로를 가진 전력공급회로를 포함하고,

상기 시프트 레지스터 회로에의 입력신호가 상기 시프트 레지스터 회로의 n번째(n은 정수임) 레지스터에서 유지될 때, 상기 시프트 레지스터 회로의 n번째와 n-1번째 및 n+1번째 레지스터를 제외한 레지스터들에의 전력공급이 정지되고,

전원선에 연결된 상기 레지스터들중 적어도 하나가, 상기 레지스터들중 상기 하나에 인접하여 있고 상기 전원선으로부터 단절된 상기 레지스터들중 다른 하나에 연결되는 출력단자를 가지고 있으며,

상기 레지스터들중 상기 적어도 하나의 상기 출력단자가 아날로그 스위치를 온/오프시키기 위한 버퍼에 연결되어 있는 것을 특징으로 하는 반도체 장치.
제 28 항에 있어서, 상기 레지스터들 각각이 P채널형 박막트랜지스터와 저항기를 포함하는 것을 특징으로 하는 반도체 장치.
제 28 항에 있어서, 상기 전력공급회로가 상기 레지스터들의 출력에 따라 상기 레지스터들에의 전력공급을 제어하는 것을 특징으로 하는 반도체 장치.
제 28 항에 있어서, 상기 제어회로들 각각이 P채널형 박막트랜지스터와 저항기 및 커패시터를 포함하는 것을 특징으로 하는 반도체 장치.
제 28 항에 있어서, 상기 전력공급회로의 소비전력이 상기 시프트 레지스터 회로의 것보다 크지 않은 것을 특징으로 하는 반도체 장치.
제 28 항에 있어서, 상기 액티브 매트릭스 회로와 상기 구동회로가 하나의 기판상에 형성된 것을 특징으로 하는 반도체 장치.
액티브 매트릭스 회로와 그 액티브 매트릭스 회로를 구동하는 구동회로를 포함하는 반도체 장치로서,

상기 구동회로가, 직렬 접속된 다수의 레지스터를 가진 시프트 레지스터 회로와, 상기 레지스터들 각각에 전력을 공급하기 위해 상기 레지스터들 각각에 접속된 다수의 제어회로를 가진 전력공급회로를 포함하고,

상기 시프트 레지스터 회로에의 입력신호가 상기 시프트 레지스터 회로의 n번째(n은 정수임) 레지스터에서 유지될 때, 상기 시프트 레지스터 회로의 n번째와 n-1번째 및 n+1번째 레지스터를 제외한 레지스터들에의 전력공급이 정지되고,

상기 레지스터들 각각은 상기 입력신호가 도달되기 전 기본 클록의 반(半)주기전에 활성화되고,

전원선에 연결된 상기 레지스터들중 적어도 하나가, 상기 레지스터들중 상기 하나에 인접하여 있고 상기 전원선으로부터 단절된 상기 레지스터들중 다른 하나에연결되는 출력단자를 가지고 있으며,

상기 레지스터들중 상기 적어도 하나의 상기 출력단자가 아날로그 스위치를 온/오프시키기 위한 버퍼에 연결되어 있는 것을 특징으로 하는 반도체 장치.
제 34 항에 있어서, 상기 레지스터들 각각이 P채널형 박막트랜지스터와 저항기를 포함하는 것을 특징으로 하는 반도체 장치.
제 34 항에 있어서, 상기 전력공급회로가 상기 레지스터들의 출력에 따라 상기 레지스터들에의 전력공급을 제어하는 것을 특징으로 하는 반도체 장치.
제 34 항에 있어서, 상기 제어회로들 각각이 P채널형 박막트랜지스터와 저항기 및 커패시터를 포함하는 것을 특징으로 하는 반도체 장치.
제 34 항에 있어서, 상기 전력공급회로의 소비전력이 상기 시프트 레지스터 회로의 것보다 크지 않은 것을 특징으로 하는 반도체 장치.
제 34 항에 있어서, 상기 액티브 매트릭스 회로와 상기 구동회로가 하나의 기판상에 형성된 것을 특징으로 하는 반도체 장치.