KR20220146836A - 전력 스위치용 복조 회로 - Google Patents

전력 스위치용 복조 회로 Download PDF

Info

Publication number
KR20220146836A
KR20220146836A KR1020210053586A KR20210053586A KR20220146836A KR 20220146836 A KR20220146836 A KR 20220146836A KR 1020210053586 A KR1020210053586 A KR 1020210053586A KR 20210053586 A KR20210053586 A KR 20210053586A KR 20220146836 A KR20220146836 A KR 20220146836A
Authority
KR
South Korea
Prior art keywords
signal
pwm
voltage
waveform
demodulation
Prior art date
Application number
KR1020210053586A
Other languages
English (en)
Inventor
심민섭
김기현
김종현
서길수
이경호
Original Assignee
한국전기연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전기연구원 filed Critical 한국전기연구원
Priority to KR1020210053586A priority Critical patent/KR20220146836A/ko
Priority to PCT/KR2022/005894 priority patent/WO2022231247A1/ko
Publication of KR20220146836A publication Critical patent/KR20220146836A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K7/00—Modulating pulses with a continuously-variable modulating signal
    • H03K7/08—Duration or width modulation ; Duty cycle modulation
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electronic Switches (AREA)

Abstract

본 발명은 전력 스위치용 게이트 구동회로의 소비전력을 저감하기 위한 복조 회로에 관한 것으로, 신호 절연기로부터 수신되는 PWM 변조 신호(VMS2)와 미리 결정된 기준 전압 신호(VREF)를 비교하여 제1 PWM 복조 신호(VCMP)를 출력하는 신호 비교기; 상기 신호 비교기의 출력 단에 연결되어, 상기 신호 비교기로부터 입력되는 제1 PWM 복조 신호(VCMP)를 기반으로 PWM 신호의 파형을 복원하기 위한 제2 PWM 복조 신호(VX)를 출력하는 파형 복원부; 및 상기 신호 비교기로부터 입력되는 제1 PWM 복조 신호(VCMP)의 전압 파형에 따라, 상기 파형 복원부에서 출력되는 제2 PWM 복조 신호(VX)의 전압 상승을 증폭하는 전압상승 증폭부를 포함한다.

Description

전력 스위치용 복조 회로{DEMODULATION CIRCUIT FOR POWER SWITCH}
본 발명은 전력 스위치용 복조 회로에 관한 것으로, 더욱 상세하게는 전력 스위치를 구동하기 위한 게이트 구동회로에 설치되어, 인접 신호 절연기로부터 수신되는 변조 신호를 원래 신호로 복원할 수 있는 전력 스위치용 복조 회로에 관한 것이다.
일반적으로 반도체 스위치 소자는 전력의 변환이나 제어를 수행하는 반도체 소자로서, 정류 다이오드, 전력 트랜지스터, 트라이액(triac) 등이 전기/전자 분야, 정보통신 분야, 자동차 분야, 방산 분야, 교통 분야, 전력 분야 등 각 분야에서 다양하게 사용되고 있다.
반도체 스위치 소자로는 MOSFET(Metal Oxide Semiconductor Field Effect Transistor), IGBT(Insulated Gate Bipolar Transistor), BJT(Bipolar　Junction　Transistor) 등이 있으며, 일반적으로 실리콘(Si)을 이용하여 제조한다. 하지만, 전력 분야에 사용되는 스위치 소자의 경우 고전압을 견딜 수 있는 IGBT 소자가 사용되는데 실리콘으로 제조된 Si-IGBT 소자의 경우 고속 스위칭 구동에 어려움이 있어 최근에는 고내압 및 고속 스위칭 구동이 가능한 실리콘카바이드(SiC, 탄화규소) 기반의 MOSFET 소자, 또는 갈륨나이트라이드(GaN, 질화갈륨) 기반의 FET 소자가 주목받고 있다.
도 1은 일반적인 전력 스위치 시스템의 구성을 나타내는 도면이다. 도 1에 도시된 바와 같이, 일반적인 전력 스위치 시스템(10)은 PWM 제어부(11), 신호 절연기(12), 게이트 구동회로(13) 및 전력 스위치(14)를 포함할 수 있다.
신호 절연기(12)는 저 전압 회로인 PWM 제어부(11)와 고 전압 회로인 게이트 구동회로(13) 사이에 배치되어, 상기 PWM 제어부(11)와 게이트 구동회로(13) 사이를 전기적으로 절연하는 기능을 수행한다. 이러한 신호 절연기(12)로는 두 개의 인덕터를 이용한 변압기가 주로 사용된다.
한편, 전력 스위치 시스템(10)의 소형화 및 집적화에 따라, 해당 전력 스위치 시스템(10)의 신호 절연기(12)에는 매우 작은 크기의 인덕터(L)가 주로 사용된다. 상기 신호 절연기(12)에 매우 작은 크기의 인덕터가 사용되면, 해당 신호 절연기(12)를 통과하는 낮은 주파수 대역의 PWM 신호의 경우 rising edge와 falling edge 구간에서만 신호가 전달되고, 상승 시간(rising time) 및 하강 시간(falling time)이 길 경우에는 신호 감쇄 정도도 커지게 되어 외부 EMI(Electro Magnetic Interference) 또는 기타 노이즈에 의해 신호 에러가 자주 발생하는 문제가 있다. 이러한 문제를 해결하기 위해, 종래의 전력 스위치 시스템(10)은 PWM 신호를 변조하기 위한 변조 회로와 PWM 신호를 복조하기 위한 복조 회로를 구비하고 있다. 여기서, 변조 회로는 PWM 제어부(11) 내에 설치될 수 있고, 복조 회로는 게이트 구동회로(13) 내에 설치될 수 있다.
PWM 제어부(11) 내에 설치된 변조 회로에서 PWM 신호를 높은 주파수로 변조하여 신호 절연기(12)로 출력하면, 신호 절연기(12)는 PWM 변조 신호의 진폭(amplitude)을 상대적으로 작게 감쇠하여 게이트 구동회로(13)의 복조 회로로 출력하게 된다. 이는 작은 크기의 인덕터를 이용한 신호 전달 체계에서, 고 주파수 신호는 저 주파수 신호보다 신호 감쇠가 적게 발생하기 때문이다.
게이트 구동회로(13) 내에 설치된 복조회로는 신호 절연기(12)로부터 수신된 PWM 변조 신호를 기반으로 원래의 PWM 신호를 복원하게 된다. 따라서, 게이트 구동회로(13)는 외부로부터 EMI 신호 또는 노이즈 신호 등이 유입되더라도 PWM 신호를 완벽하게 복원할 수 있다.
도 2는 종래 기술에 따른 전력 스위치용 복조 회로의 구성과, 해당 회로의 문제점을 설명하기 위해 참조되는 도면이다. 도 2에 도시된 바와 같이, 종래 기술에 따른 복조 회로(20)는 신호 절연기(12)로부터 수신된 PWM 변조 신호(VSIG)와 기준 전압 신호(VREF)를 비교하여 제1 PWM 복조 신호(VCMP)를 출력하는 비교기(21)와, 상기 비교기(21)로부터 입력된 제1 PWM 복조 신호(VCMP)를 기반으로 PWM 신호의 파형을 복원하여 제2 PWM 복조 신호(VX)를 출력하는 파형 복원부(22)와, 상기 파형 복원부(22)로부터 입력된 제2 PWM 복조 신호(VX)를 기반으로 일정한 펄스 폭을 갖는 PWM 신호(VOUT)를 생성하는 인버터(23)를 포함할 수 있다. 여기서, 인버터(23)는 하나의 N형 MOSFET 소자와 하나의 P형 MOSFET 소자로 구성될 수 있다.
그런데, 기존의 전력 스위치용 변조 회로(20)에서는 파형 복원부(22)의 출력 전압(VX)이 누설 전류(leakage current)에 의해 천천히 상승하기 때문에(즉, 인버터(23)의 게이트 단으로 입력되는 제2 PWM 복조 신호(VX)의 기울기가 일반 신호보다 작기 때문에), 상기 파형 복원부(22)의 후단에 설치된 인버터(23)의 N형 MOSFET 소자와 P형 MOSFET 소자가 동시에 턴 온(turn on) 상태로 동작하게 되어, 해당 인버터(23)에서 단락 전류(short circuit current)가 발생하는 문제가 있다.
(특허문헌 1) KR10-2020-0134700 A
본 발명은 전술한 문제 및 다른 문제를 해결하는 것을 목적으로 한다. 또 다른 목적은 PWM 신호 복조 시, 인버터에서의 단락 전류로 인한 게이트 구동회로의 소비전력 증가를 효과적으로 감소할 수 있는 전력 스위치용 복조 회로를 제공함에 있다.
또 다른 목적은 PWM 신호 복조 시, 외부 노이즈 신호로 인한 게이트 구동회로의 동작 불안정성을 효과적으로 개선할 수 있는 전력 스위치용 복조 회로를 제공함에 있다.
상기 또는 다른 목적을 달성하기 위해 본 발명의 일 측면에 따르면, 신호 절연기로부터 수신되는 PWM 변조 신호(VMS2)와 미리 결정된 기준 전압 신호(VREF)를 비교하여 제1 PWM 복조 신호(VCMP)를 출력하는 신호 비교기; 상기 신호 비교기의 출력 단에 연결되어, 상기 신호 비교기로부터 입력되는 제1 PWM 복조 신호(VCMP)를 기반으로 PWM 신호의 파형을 복원하기 위한 제2 PWM 복조 신호(VX)를 출력하는 파형 복원부; 및 상기 신호 비교기로부터 입력되는 제1 PWM 복조 신호(VCMP)의 전압 파형에 따라, 상기 파형 복원부에서 출력되는 제2 PWM 복조 신호(VX)의 전압 상승을 증폭하는 전압상승 증폭부를 포함하는 전력 스위치용 복조 회로를 제공한다.
본 발명의 다른 측면에 따르면, 신호 절연기로부터 수신되는 PWM 변조 신호(VMS2)와 미리 결정된 기준 전압 신호(VREF)를 비교하여 제1 PWM 복조 신호(VCMP)를 출력하는 신호 비교기; 상기 신호 비교기의 출력 단에 연결되어, 상기 신호 비교기로부터 입력되는 제1 PWM 복조 신호(VCMP)를 기반으로 PWM 신호의 파형을 복원하기 위한 제2 PWM 복조 신호(VX1)를 출력하는 제1 파형 복원부; 상기 제1 PWM 복조 신호(VCMP)의 전압 파형에 따라, 상기 제2 PWM 복조 신호(VX1)의 전압 상승을 증폭하는 제1 전압상승 증폭부; 상기 제1 파형 복원부의 출력 단에 연결되어, 상기 제1 파형 복원부로부터 입력되는 제2 PWM 복조 신호(VX1)를 기반으로 PWM 신호의 파형을 복원하기 위한 제3 PWM 복조 신호(VX2)를 출력하는 제2 파형 복원부; 및 상기 제2 PWM 복조 신호(VX1)의 전압 파형에 따라, 상기 제3 PWM 복조 신호(VX2)의 전압 상승을 증폭하는 제2 전압상승 증폭부를 포함하는 전력 스위치용 복조 회로를 제공한다.
본 발명의 실시 예들에 따른 전력 스위치용 복조 회로의 효과에 대해 설명하면 다음과 같다.
본 발명의 실시 예들 중 적어도 하나에 의하면, 신호 비교기에서 출력되는 신호(VCMP)의 전압 파형에 기초하여 파형 복원부에서 출력되는 신호(VX)의 전압 상승을 증폭시키는 전압상승 증폭부를 구비함으로써, 상기 파형 복원부의 출력 단에 설치된 인버터에서 단락 전류가 발생하는 것을 제한할 수 있고, 그에 따라 게이트 구동회로의 소비전력 증가를 효과적으로 감소할 수 있다는 장점이 있다.
또한, 본 발명의 실시 예들 중 적어도 하나에 의하면, 캐스케이드 구조로 연결된 다수의 파형 복원부 및 전압상승 증폭부를 이용하여 로우 레벨에서 하이 레벨로 변동되는 노이즈 신호를 필터링할 수 있고, 그에 따라 상기 노이즈 신호로 인해 야기되는 게이트 구동회로의 동작 불안정성을 효과적으로 개선할 수 있다는 장점이 있다.
다만, 본 발명의 실시 예들에 따른 전력 스위치용 복조 회로가 달성할 수 있는 효과는 이상에서 언급한 것들로 제한되지 않으며, 언급하지 않은 또 다른 효과들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
도 1은 일반적인 전력 스위치 시스템의 구성을 나타내는 도면;
도 2는 종래 기술에 따른 전력 스위치용 복조 회로의 구성과, 해당 회로의 문제점을 설명하기 위해 참조되는 도면;
도 3은 본 발명의 일 실시 예에 따른 전력 스위치 시스템의 구성을 도시하는 도면;
도 4는 본 발명의 일 실시 예에 따른 복조 회로의 개략적인 구성을 도시하는 도면;
도 5는 본 발명의 일 실시 예에 따른 복조 회로의 세부 구성을 나타내는 도면;
도 6은 도 5의 복조 회로에서 측정되는 전압 신호들의 파형을 나타내는 도면;
도 7은 도 5의 복조 회로에서 노이즈 신호에 의해 출력 신호의 전압 파형이 왜곡되는 현상을 설명하기 위해 참조되는 도면;
도 8은 본 발명의 다른 실시 예에 따른 복조 회로의 세부 구성을 나타내는 도면;
도 9는 도 8의 복조 회로에서 측정되는 전압 신호들의 파형을 나타내는 도면.
이하, 첨부된 도면을 참조하여 본 명세서에 개시된 실시 예를 상세히 설명하되, 도면 부호에 관계없이 동일하거나 유사한 구성요소는 동일한 참조 번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 이하의 설명에서 사용되는 구성요소에 대한 접미사 "모듈" 및 "부"는 명세서 작성의 용이함만이 고려되어 부여되거나 혼용되는 것으로서, 그 자체로 서로 구별되는 의미 또는 역할을 갖는 것은 아니다. 또한, 본 명세서에 개시된 실시 예를 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 명세서에 개시된 실시 예의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다. 또한, 첨부된 도면은 본 명세서에 개시된 실시 예를 쉽게 이해할 수 있도록 하기 위한 것일 뿐, 첨부된 도면에 의해 본 명세서에 개시된 기술적 사상이 제한되지 않으며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
본 발명은 PWM 신호 복조 시, 인버터에서의 단락 전류로 인한 게이트 구동회로의 소비전력 증가를 효과적으로 개선할 수 있는 전력 스위치용 복조 회로를 제안한다. 또한, 본 발명은 PWM 신호 복조 시, 외부 노이즈 신호로 인한 게이트 구동회로의 불안정성을 효과적으로 개선할 수 있는 전력 스위치용 복조 회로를 제안한다.
이하에서는, 본 발명의 다양한 실시 예들에 대하여, 도면을 참조하여 상세히 설명한다.
도 3은 본 발명의 일 실시 예에 따른 전력 스위치 시스템의 구성을 도시하는 도면이다.
도 3을 참조하면, 본 발명의 일 실시 예에 따른 전력 스위치 시스템(300)은 전력 스위치(310), PWM 제어부(320), 신호 절연기(330) 및 게이트 구동회로(340)를 포함할 수 있다. 도 3에 도시된 구성요소들은 전력 스위치 시스템(300)을 구현하는데 있어서 필수적인 것은 아니어서, 본 명세서 상에서 설명되는 전력 스위치 시스템은 위에서 열거된 구성요소들보다 많거나, 또는 적은 구성요소들을 가질 수 있다. 이러한 전력 스위치 시스템(300)은 고 전압 DC-DC 컨버터, 고 전압 DC-AC 컨버터, 고 전압 AC-DC 컨버터 등과 같은 전력 변환 시스템에 사용될 수 있으며 반드시 이에 제한되지는 않는다.
전력 스위치(310)는, 일종의 전력 반도체 소자로서, 게이트(G), 드레인(D), 소스(S)로 이루어진 MOSFET(Metal Oxide Semiconductor Field Effect Transistor) 소자를 포함한다. 이러한 전력 스위치(310)에는 실리콘(Si) 기반의 Si-MOSFET 소자와 실리콘 카바이드(SiC) 기반의 SiC-MOSFET 소자 등이 있다. 이하, 본 실시 예에서는, 상기 전력 스위치(310)가 SiC-MOSFET 소자임을 예시하여 설명하도록 한다.
SiC MOSFET 소자(310)는 고속성, 고 전압, 저 저항 및 대 전류 구동에 강한 성질을 가진다. 상기 SiC MOSFET 소자(310)의 종류로는 드레인(D)과 소스(S) 간을 N형 반도체로 만드는 N 채널형 MOSFET 소자와 드레인(D)과 소스(S) 간을 P형 반도체로 만드는 P 채널형 MOSFET 소자가 있다.
SiC MOSFET 소자(310)로 N 채널형 MOSFET 소자(NMOS)를 이용한 경우, 상기 SiC MOSFET 소자(310)는 하이 레벨(high level)을 갖는 게이트 전압(VG)에 의해 턴 온(turn on)되고, 로우 레벨(low level)을 갖는 게이트 전압(VG)에 의해 턴 오프(turn off)된다. 이때, 상기 SiC MOSFET 소자(310)는, 턴 오프 동작 시, 계면 결함 특성으로 인하여 음 전압 구동이 필요하다.
PWM 제어부(320)는 펄스 폭 제어신호(VPWM, 이하 'PWM 신호'라 칭함)를 생성하는 PWM 신호 생성부(321)와, 상기 펄스 폭 제어신호(VPWM)를 변조하는 변조 회로(323)를 포함할 수 있다.
PWM 신호 생성부(321)는, 컨트롤러(미도시)의 제어신호에 기초하여, 전력 스위치(310)의 스위칭 동작을 제어하기 위한 펄스 폭 제어신호(VPWM)를 생성할 수 있다. 상기 PWM 신호 생성부(321)에서 출력되는 펄스 폭 제어신호(VPWM)는 펄스 폭에 따라 전력 스위치(310)의 턴 온 시간을 조절하는 신호이다.
PWM 신호 생성부(321)에서 출력되는 펄스 폭 제어신호(VPWM)의 로직 레벨은 일반적으로 컨트롤러의 출력 레벨과 동일하다. 이에 따라, PWM 신호 생성부(321)는 컨트롤러의 출력 레벨과 같은 저 전압(가령, 3V 내지 5V)의 펄스 폭 제어신호(VPWM)를 출력할 수 있다. 한편, 다른 실시 예로, 상기 PWM 신호 생성부(321)는 게이트 구동회로(340)의 전압과 같은 고 전압(가령, 20V 이상)의 펄스 폭 제어신호(VPWM)를 출력할 수도 있다.
PWM 신호 생성부(321)에서 저 전압 신호(가령, 3V의 제어신호)를 출력하는 경우, 게이트 구동회로(340)는 저 전압 신호를 전력 스위치(310)를 구동하기 위한 고 전압 신호(가령, 20V 이상)로 승압하기 위한 레벨 시프터(level shifter)를 포함할 수 있다.
변조 회로(323)는 PWM 신호 생성부(321)의 출력 단에 연결되어, 상기 PWM 신호 생성부(321)에서 출력되는 펄스 폭 제어신호(VPWM)를 변조할 수 있다. 좀 더 구체적으로, 변조 회로(323)는 기준 전류원과 전압 제어 발진기(VCO)를 이용하여 미리 결정된 캐리어 주파수(carrier frequency)를 생성하고, 상기 캐리어 주파수를 이용하여 펄스 폭 제어신호(VPWM)를 변조할 수 있다. 이후, 변조 회로(323)는 변조된 펄스 폭 제어 신호(VMS1)를 신호 절연기(330)로 출력할 수 있다.
신호 절연기(330)는 한 쌍의 인덕터(inductor, L)로 구성된 변압기(transformer)를 포함할 수 있다. 전력 스위치 시스템(300)의 소형화 및 집적화 추세에 따라 IC(Integrated Circuit) 칩 상에 신호 절연기(330)를 구현할 필요가 있다. 이를 위해, 신호 절연기(330)는 매우 작은 크기의 인덕터들로 구성되어야 한다.
신호 절연기(330)는 저 전압 회로인 PWM 제어부(320)와 고 전압 회로인 게이트 구동회로(340) 사이에 배치되어, 상기 PWM 제어부(320)와 게이트 구동회로(340) 사이를 전기적으로 절연하는 기능을 수행할 수 있다.
신호 절연기(330)는 변조 회로(323)로부터 입력되는 제1 PWM 변조 신호(VMS1)에 기초하여 복수의 펄스 신호들(pulse signals)을 출력한다. 즉, 신호 절연기(330)는 제1 PWM 변조 신호(VMS1)의 상승 엣지(rising edge)에서 양의 펄스 신호를 출력하고, 상기 제1 PWM 변조 신호(VMS1)의 하강 엣지(falling edge)에서 음의 펄스 신호를 출력한다. 이하 본 실시 예에서는, 설명의 편의상, 신호 절연기(330)에서 출력되는 신호를 제2 PWM 변조 신호(VMS2)라 지칭하도록 한다.
신호 절연기(330)에서 출력되는 제2 PWM 변조 신호(VMS2)의 진폭(amplitude)은 매우 작다. 이는 신호 절연기(330)를 구성하는 인덕터들의 작은 인덕턴스(inductance)로 인해 신호 감쇠(signal attenuation)가 많이 발생하기 때문이다.
게이트 구동회로(340)는 전력 스위치(310)의 스위칭 동작을 구동하기 위한 구동전압(VG) 및 구동전류(IG)를 생성하는 기능을 수행할 수 있다. 예를 들어, 게이트 구동회로(340)는 PWM 제어부(320)로부터 입력된 펄스 폭 제어신호(VPWM)가 하이 레벨일 때 게이트 구동전압(VG)을 증가시키고, PWM 제어부(320)로부터 입력된 펄스 폭 제어신호(VPWM)가 로우 레벨일 때 게이트 구동전압(VG)을 감소시킬 수 있다.
이러한 게이트 구동회로(340)는 복조 회로(341), 데드 타임 생성부(343), 제1 구동회로(345), 제2 구동회로(347) 및 음 전압 생성부(349)를 포함할 수 있다. 이때, 상기 데드 타임 생성부(343) 및 음 전압 생성부(349)는 게이트 구동회로(340)에 반드시 필요한 구성요소는 아니며 실시 형태에 따라 선택적으로 채용될 수 있다.
복조 회로(341)는 신호 절연기(330)의 출력 단에 연결되어, 상기 신호 절연기(330)로부터 입력되는 제2 PWM 변조 신호(VMS2)를 기반으로 원래의 PWM 신호(VPWM)를 복원할 수 있다. 이때, 상기 복조 회로(341)는 신호 비교기, 파형 복원부, 전압상승 증폭부 및 신호 가공부를 이용하여 PWM 신호(VPWM)를 복원할 수 있다. 상기 복조 회로(341)에 관한 자세한 설명은 도면을 참조하여 후술하도록 한다.
데드 타임 생성부(343)는 복조 회로(341)의 출력 단에 연결되어, 전력 스위치(310)를 턴 온하기 위한 하이 레벨 신호와 전력 스위치(310)를 턴 오프하기 위한 로우 레벨 신호가 동시에 온(on)되는 현상을 방지하기 위한 데드 타임(dead time)을 설정하는 기능을 수행할 수 있다. 이때, 상기 데드 타임은 100ns 내지 200ns로 설정될 수 있으며 반드시 이에 제한되지는 않는다.
제1 구동회로(345)는, 턴 온(turn on) 동작 시, 전력 스위치(310)를 구동하기 위한 제1 구동전류(IG, source)를 생성하는 기능을 수행할 수 있다. 이를 위해, 상기 제1 구동회로(345)는 레벨 시프터(level shifter), 프리 드라이버(pre-driver) 및 P형 트랜지스터를 포함할 수 있다. 상기 제1 구동회로(345)의 입력 단은 데드 타임 생성부(343)의 출력 단에 연결될 수 있고, 출력 단은 전력 스위치(310)의 게이트 단에 연결될 수 있다.
제2 구동회로(347)는, 턴 오프(turn off) 동작 시, 전력 스위치(310)를 구동하기 위한 제2 구동전류(IG, sink)를 생성하는 기능을 수행할 수 있다. 이를 위해, 상기 제2 구동회로(347)는 레벨 시프터(level shifter), 프리 드라이버(pre-driver) 및 N형 트랜지스터를 포함할 수 있다. 마찬가지로, 상기 제2 구동회로(347)의 입력 단은 데드 타임 생성부(343)의 출력 단에 연결될 수 있고, 출력 단은 전력 스위치(310)의 게이트 단에 연결될 수 있다.
음 전압 생성부(349)는 전력 스위치(310)의 턴 오프 동작을 수행하기 위한 음 전압(negative voltage)을 생성하는 기능을 수행할 수 있다. 이를 위해, 상기 음 전압 생성부(349)는 스위치(S)와 커패시터(C)로 구성된 스위치드 커패시터부(미도시)와 상기 스위치드 커패시터부의 동작을 구동하기 위한 제어신호를 생성하는 제어신호 생성부(미도시)를 포함할 수 있다. 상기 음 전압 생성부(349)의 입력 단은 신호 절연기(330)의 출력 단에 연결될 수 있고, 출력 단은 전력 스위치(310)의 게이트 단에 연결될 수 있다.
한편, 본 실시 예에서는, 본 발명에 따른 복조 회로(341)가 게이트 구동회로(340) 내에 설치되는 것을 예시하고 있으나 반드시 이에 제한되지는 않으며, 상기 게이트 구동회로(340)와 독립적으로 설치될 수 있음은 당업자에게 자명할 것이다.
도 4는 본 발명의 일 실시 예에 따른 복조 회로의 개략적인 구성을 도시하는 도면이다.
도 4를 참조하면, 본 발명의 일 실시 예에 따른 복조 회로(400)는 신호 비교기(410), 파형 복원부(420), 전압상승 증폭부(430) 및 신호 가공부(440)를 포함할 수 있다. 도 4에 도시된 구성요소들은 복조 회로(400)를 구현하는데 있어서 필수적인 것은 아니어서, 본 명세서 상에서 설명되는 복조 회로는 위에서 열거된 구성요소들보다 많거나 또는 적은 구성요소들을 가질 수 있다.
신호 비교기(410)는 신호 절연기(330)로부터 입력되는 제2 PWM 변조 신호(VMS2)의 진폭(amplitude)을 미리 결정된 크기로 복원하는 기능을 수행할 수 있다. 즉, 신호 비교기(410)는 신호 절연기(330)로부터 수신되는 제2 PWM 변조 신호(VMS2)와 기준 전압 공급부(미도시)로부터 수신되는 기준 전압 신호(VREF)를 비교하고, 상기 비교 결과에 기초하여 미리 결정된 진폭을 갖는 제1 PWM 복조 신호(VCMP)를 출력할 수 있다.
파형 복원부(420)는, 신호 비교기(410)와 신호 가공부(440) 사이에 배치되어, 상기 신호 비교기(410)로부터 입력되는 제1 PWM 복조 신호(VCMP)를 기반으로 PWM 신호의 파형을 복원하고, 상기 복원된 파형을 갖는 제2 PWM 복조 신호(VX)를 출력하는 기능을 수행할 수 있다.
파형 복원부(420)는 복수의 트랜지스터 소자들로 구성될 수 있다. 여기서, 상기 트랜지스터 소자들은 MOSFET 소자, BJT 소자 혹은 그 조합일 수 있으며, 좀 더 바람직하게는 MOSFET 소자일 수 있다. 이하, 본 실시 예에서는, 상기 트랜지스터 소자들이 모두 MOSFET 소자임을 예시하여 설명하도록 한다.
전압상승 증폭부(430)는, 신호 비교기(410) 및 파형 복원부(420)의 출력 단에 연결되어, 상기 신호 비교기(410)로부터 입력되는 제1 PWM 복조 신호(VCMP)의 전압 파형에 따라, 상기 파형 복원부(420)에서 출력되는 제2 PWM 복조 신호(VX)의 전압 상승을 증폭시키는 기능을 수행할 수 있다. 즉, 신호 비교기(410)에서 출력되는 제1 PWM 복조 신호(VCMP)의 전압 파형이 하이 레벨 구간에서 로우 레벨 구간으로 변경되는 경우, 전압상승 증폭부(430)는 제2 PWM 복조 신호(VX)의 전압 상승을 증폭하여 전압 상승 시간을 단축시킬 수 있다. 이는 제2 PWM 복조 신호(VX)의 전압 상승 지연으로 인해 하나 이상의 인버터로 구성된 신호 가공부(440)에서 단락 전류가 발생하는 것을 미연에 방지하기 위함이다.
전압상승 증폭부(430)는 싸이리스터(Thyristor) 또는 래치(latch) 등을 사용하여 구현될 수 있다. 이하, 본 실시 예에서는, 전압상승 증폭부(430)를 구현하기 위해 싸이리스터가 사용되는 것을 예시하여 설명하도록 한다.
전압상승 증폭부(430)는 복수의 트랜지스터 소자들로 구성될 수 있다. 여기서, 상기 트랜지스터 소자들은 MOSFET 소자, BJT 소자 혹은 그 조합일 수 있으며, 좀 더 바람직하게는 MOSFET 소자일 수 있다. 이하, 본 실시 예에서는, 상기 트랜지스터 소자들이 모두 MOSFET 소자임을 예시하여 설명하도록 한다.
신호 가공부(440)는, 파형 복원부(420)의 출력 단에 연결되어, 상기 파형 복원부(420)로부터 입력되는 제2 PWM 복조 신호(VX)를 기반으로 일정한 펄스 폭을 갖는 PWM 신호(VOUT)를 생성하는 기능을 수행할 수 있다.
신호 가공부(440)는 하나 이상의 인버터(inverter)로 구성될 수 있다. 상기 인버터(440)는, 파형 복원부(420)의 출력 단에 연결되어, 상기 파형 복원부(420)로부터 입력되는 제2 PWM 복조 신호(VX)를 반전하여 출력하는 기능을 수행할 수 있다. 상기 인버터(420)는 하나의 N형 트랜지스터 소자와 하나의 P형 트랜지스터 소자로 구성될 수 있다. 상기 트랜지스터 소자들은 MOSFET 소자, BJT 소자 혹은 그 조합일 수 있으며, 좀 더 바람직하게는 MOSFET 소자일 수 있다.
한편, 본 실시 예에서는, 변조 회로(400)가 하나의 파형 복원부(420)와 하나의 전압상승 증폭부(430)를 구비하는 것을 예시하고 있으나 반드시 이에 제한되지는 않으며, 복수의 파형 복원부와 복수의 전압상승 증폭부를 구비할 수 있다. 이 경우, 하나의 파형 복원부와 하나의 전압상승 증폭부가 결합된 복수의 유닛들이 신호 비교기와 신호 가공부 사이에서 캐스케이드(cascade) 형태로 연결될 수 있다.
도 5는 본 발명의 일 실시 예에 따른 복조 회로의 세부 구성을 나타내는 도면이고, 도 6은 도 5의 복조 회로에서 측정되는 전압 신호들의 파형을 나타내는 도면이다.
도 5 및 도 6을 참조하면, 본 발명의 일 실시 예에 따른 복조 회로(400)는 신호 비교기(410), 파형 복원부(420), 전압상승 증폭부(430) 및 신호 가공부(440)를 포함할 수 있다.
신호 비교기(410)는 신호 절연기(330)로부터 입력되는 제2 PWM 변조 신호(VMS2)의 진폭을 미리 결정된 크기로 복원하는 기능을 수행할 수 있다. 일 예로, 신호 비교기(410)는 신호 절연기(330)로부터 수신된 제2 PWM 변조 신호(VMS2)의 진폭을 원래의 PWM 신호(VPWM)의 진폭(가령, 5V)으로 복원할 수 있다.
신호 비교기(410)의 제1 입력 단은 신호 절연기(330)의 출력 단에 연결될 수 있고, 제2 입력 단은 기준 전압 공급부(미도시)의 출력 단에 연결될 수 있고, 출력 단은 파형 복원부(420)의 입력 단에 연결될 수 있다.
신호 비교기(410)는 제1 입력 단을 통해 수신되는 제2 PWM 변조 신호(VMS2)와 제2 입력 단을 통해 수신되는 기준 전압 신호(VREF)를 서로 비교할 수 있다. 여기서, 상기 제2 PWM 변조 신호(VMS2)는, 신호 절연기(330)를 통과한 PWM 변조 신호로서, 매우 작은 크기의 양(+)의 진폭(가령, 300 내지 400mV의)을 갖는 제1 펄스 신호들과 매우 작은 크기의 음(-)의 진폭(가령, -300 내지 -400mV)을 갖는 제2 펄스 신호들을 포함할 수 있다. 상기 기준 전압 신호(VREF)는, 비교 기준이 되는 일정 크기의 전압 신호로서, 제2 PWM 변조 신호(VMS2)의 최대 진폭보다 작은 진폭(가령, 200mV)을 갖도록 설정될 수 있다.
신호 비교기(410)는 두 개의 입력 신호들(VMS2, VREF)을 비교한 결과에 기초하여 제2 PWM 변조 신호(VMS2)의 진폭이 기준 전압 신호(VREF)의 진폭보다 큰 지점(즉, 시점)들을 검출할 수 있다. 상기 신호 비교기(410)는 상기 검출된 지점들에서 공급 전압(VDD)의 크기에 해당하는 진폭(가령, 5V)을 갖는 양(+)의 펄스 신호들을 생성할 수 있다.
신호 비교기(410)는 양(+)의 펄스 신호들을 포함하는 제1 PWM 복조 신호(VCMP)를 파형 복원부(420)로 출력할 수 있다. 이때, 상기 제1 PWM 복조 신호(VCMP)는 양(+)의 펄스 신호들이 존재하는 시 구간(time interval)에 대응하는 하이 레벨 구간과 양(+)의 펄스 신호들이 존재하지 않는 시 구간에 대응하는 로우 레벨 구간으로 구분될 수 있다.
파형 복원부(420)는, 신호 비교기(410)의 출력 단에 연결되어, 상기 신호 비교기(410)로부터 입력되는 제1 PWM 복조 신호(VCMP)를 기반으로 PWM 신호의 파형을 복원하는 기능을 수행할 수 있다.
파형 복원부(420)는 신호 비교기(410)의 출력 단에 연결되는 N형 MOSFET 소자(421)와, 상기 N형 MOSFET 소자(421)의 드레인(D) 단에 연결되는 제1 P형 MOSFET 소자(423)와, 상기 제1 P형 MOSFET 소자(423)의 소스(S) 단에 연결되는 제2 P형 MOSFET 소자(425)를 포함할 수 있다. 한편, 본 실시 예에서는, 두 개의 diode connected P형 MOS 소자(423, 425)가 설치되는 것을 예시하고 있으나 반드시 이에 제한되지는 않으며, 누설 전류의 크기에 따라 한 개의 diode connected P형 MOS 소자가 설치되거나 혹은 세 개 이상의 diode connected P형 MOS 소자들이 설치될 수 있음은 당업자에게 자명할 것이다.
N형 MOSFET 소자(421)의 게이트(G) 단은 신호 비교기(410)의 출력 단에 연결될 수 있고, 소스(S) 단은 접지(ground)에 연결될 수 있으며, 드레인(D) 단은 제1 P형 MOSFET 소자(423)의 게이트(G) 단과 드레인 단(D)과 신호 가공부(440)의 입력 단이 만나는 제1 노드(N1)에 연결될 수 있다.
제1 P형 MOSFET 소자(423)의 게이트(G) 단과 드레인(D) 단은 N형 MOSFET 소자(421)의 드레인(D) 단과 신호 가공부(440)의 입력 단이 만나는 제1 노드(N1)에 연결될 수 있고, 소스(S) 단은 제2 P형 MOSFET 소자(425)의 게이트(G) 단과 제2 P형 MOSFET 소자(425)의 드레인(D) 단이 만나는 제2 노드(N2)에 연결될 수 있다.
제2 P형 MOSFET 소자(425)의 게이트(G) 단과 드레인(D) 단은 제2 노드(N2)에 연결될 수 있고, 소스(S) 단은 전압 공급원(VDD)에 연결될 수 있다. 상기 제2 P형 MOSFET 소자(425)는 신호 비교기(410)로부터 입력되는 제1 PWM 복조 신호(VCMP)의 파형에 관계없이 항상 턴 온(turn on) 상태로 동작한다.
이러한 구성을 갖는 파형 복원부(420)의 동작을 간단히 설명하면 다음과 같다. 먼저, N형 MOSFET 소자(421)는 신호 비교기(410)로부터 입력되는 제1 PWM 복조 신호(VCMP)의 전압 파형에 기초하여 스위칭 동작을 주기적으로 수행한다. 즉, N형 MOSFET 소자(421)는 제1 PWM 복조 신호(VCMP)에 포함된 양의 펄스 신호들(즉, 5V 신호)에 기초하여 턴 온(turn on) 동작을 수행하고, 상기 양의 펄스 신호들을 제외한 나머지 신호들(즉, OV 신호)에 기초하여 턴 오프(turn off) 동작을 수행한다.
제1 PWM 복조 신호(VCMP)의 하이 레벨 구간에서, N형 MOSFET 소자(421)가 양의 펄스 신호에 기초하여 턴 온 상태가 되면, 상기 N형 MOSFET 소자(421)의 드레인 전압인 제1 노드 전압(VX)은 순간적으로 0V가 된다. 이후, 상기 양의 펄스 신호가 사라져 N형 MOSFET 소자(421)가 턴 오프 상태로 전환되면, 제1 및 제2 P형 MOSFET 소자(423, 425)는 턴 온 상태로 동작하게 되며 그로 인해 제1 P형 MOSFET 소자(423)의 드레인 전류(즉, 누설 전류)가 제1 노드(N1) 방향으로 천천히 유입된다. 이에 따라, 제1 노드 전압(VX)은, 도 6에 도시된 바와 같이, 양의 펄스 신호에 의해 N형 MOSFET 소자(421)가 다시 턴 온 되는 시점까지 천천히 상승하게 된다. 상기 제1 노드(N1)에서의 전압 파형은 시간 경과에 따라 0V에서 미리 결정된 작은 전압까지 천천히 상승하는 파형으로서, 제1 PWM 복조 신호(VCMP)의 하이 레벨 구간에서 계속적으로 반복하여 형성된다.
한편, 제1 PWM 복조 신호(VCMP)의 로우 레벨 구간에서, N형 MOSFET 소자(421)는 턴 오프 상태로 동작하고, 제1 및 제2 P형 MOSFET 소자(423, 425)는 턴 온 상태로 동작한다. 상기 제1 및 제2 P형 MOSFET 소자(423, 425)가 턴 온 상태로 동작하면, 제1 P형 MOSFET 소자(423)의 드레인 전류가 제1 노드(N1) 방향으로 계속 유입된다. 이에 따라, 제1 노드 전압(VX)은, 도 6에 도시된 바와 같이, 0V에서 공급 전압(VDD)까지 상승한 다음 제1 PWM 복조 신호(VCMP)의 전압 파형이 변경될 때까지 해당 전압(VDD)을 일정하게 유지하게 된다.
이처럼, 파형 복원부(420)는, 하나의 N형 MOSFET 소자(421)와 두 개의 P형 MOSFET 소자(423, 425)를 이용하여 신호 비교기(410)로부터 입력되는 제1 PWM 복조 신호(VCMP)를 기반으로 제2 PWM 복조 신호(VX)를 생성할 수 있다. 여기서, 상기 제2 PWM 복조 신호(VX)는 제1 PWM 복조 신호(VCMP)를 PWM 신호의 파형으로 복원한 신호이다. 따라서, 도 6에 도시된 바와 같이, 제2 PWM 복조 신호(VX)의 로우 레벨 구간은 제1 PWM 복조 신호(VCMP)의 하이 레벨 구간에 대응하고, 제2 PWM 복조 신호(VX)의 하이 레벨 신호는 제1 PWM 복조 신호(VCMP)의 로우 레벨 구간에 대응한다.
파형 복원부(420)는, 복수의 로우 레벨 구간들과 복수의 하이 레벨 구간들이 순차적으로 번갈아 가며 배치되는 제2 PWM 복조 신호(VX)를 신호 가공부(440)로 출력할 수 있다.
한편, 본 실시 예에서는, 파형 복원부(420)가 다이오드 커넥트 방식으로 게이트 전압이 연결된 두 개의 P형 MOSFET 소자를 구비하는 것을 예시하고 있으나 반드시 이에 제한되지는 않으며, 하나의 P형 MOSFET 소자 또는 3개 이상의 P형 MOSFET 소자를 구비할 수 있음은 당업자에게 자명할 것이다.
전압상승 증폭부(430)는, 신호 비교기(410) 및 파형 복원부(420)의 출력 단에 연결되어, 상기 신호 비교기(410)로부터 입력되는 제1 PWM 복조 신호(VCMP)의 전압 파형에 따라, 상기 파형 복원부(420)에서 출력되는 제2 PWM 복조 신호(VX)의 전압 상승을 증폭시키는 기능을 수행할 수 있다.
전압상승 증폭부(430)는 싸이리스터 구조를 갖는 두 개의 MOSFET 소자(431, 433)와 하나의 리셋용 MOSFET 소자(435)를 포함할 수 있다. 일 예로, 전압상승 증폭부(430)는 N형 MOSFET 소자(431), 제1 P형 MOSFET 소자(433) 및 제2 P형 MOSFET 소자(435)를 포함할 수 있다.
N형 MOSFET 소자(431)의 게이트(G) 단은 파형 복원부(420)의 출력 단인 제1 노드(N1)에 연결될 수 있고, 소스(S) 단은 접지(ground)에 연결될 수 있으며, 드레인(D) 단은 제1 P형 MOSFET 소자(433)의 게이트(G) 단과 제2 P형 MOSFET 소자(435)의 드레인(D) 단이 만나는 제3 노드(N3)에 연결될 수 있다.
제1 P형 MOSFET 소자(423)의 게이트(G) 단은 N형 MOSFET 소자(431)의 드레인(D) 단과 제2 P형 MOSFET 소자(435)의 드레인(D) 단이 만나는 제3 노드(N3)에 연결될 수 있고, 드레인(D) 단은 파형 복원부(420)의 출력 단인 제1 노드(N1)에 연결될 수 있으며, 소스(S) 단은 전압 공급원(VDD)에 연결될 수 있다.
제2 P형 MOSFET 소자(425)의 게이트(G) 단은 인버터(미도시)의 출력 단에 연결될 수 있고, 드레인(D) 단은 N형 MOSFET 소자(431)의 드레인(D) 단과 제1 P형 MOSFET 소자(435)의 게이트(G) 단이 만나는 제3 노드(N3)에 연결될 수 있으며, 소스(S) 단은 전압 공급원(VDD)에 연결될 수 있다. 여기서, 상기 인버터의 입력 단은 신호 비교기(410)의 출력 단에 연결될 수 있다. 이에 따라, 상기 인버터는 신호 비교기(410)의 출력 신호(VCMP)를 반전한 신호(
Figure pat00001
)를 제2 P형 MOSFET 소자(425)의 게이트(G) 단으로 인가할 수 있다.
이러한 구성을 갖는 전압상승 증폭부(430)의 동작을 간단히 설명하면 다음과 같다. 먼저, 신호 비교기(410)에서 하이 레벨 구간의 전압 파형을 갖는 제1 PWM 복조 신호(VCMP)를 출력하는 경우, 파형 복원부(420)에서는 상기 제1 PWM 복조 신호(VCMP)에 대응하여 로우 레벨 구간의 전압 파형을 갖는 제2 PWM 복조 신호(VX)를 출력하게 된다. 이 경우, 전압상승 증폭부(430)의 N형 MOSFET 소자(431)는 제2 PWM 복조 신호(VX)에 의해 턴 오프 상태로 동작하게 되고, 제2 P형 MOSFET 소자(435)는 제1 PWM 복조 신호(VCMP)의 반전 신호(
Figure pat00002
)에 의해 턴 온 상태와 턴 오프 상태를 주기적으로 번갈아 가며 동작하게 된다. 이때, 제3 노드 전압(VY)은 0V에서 공급 전압(VDD)으로 변환된 후 제1 PWM 복조 신호(VCMP)의 전압 파형이 변경될 때까지 해당 전압(VDD)을 유지하게 된다. 그리고, 전압상승 증폭부(430)의 제1 P형 MOSFET 소자(433)는 제3 노드 전압(VY)에 의해 턴 오프 상태로 동작하게 된다.
한편, 신호 비교기(410)에서 로우 레벨 구간의 전압 파형을 갖는 제1 PWM 복조 신호(VCMP)를 출력하는 경우, 파형 복원부(420)에서는 상기 제1 PWM 복조 신호(VCMP)에 대응하여 하이 레벨 구간의 전압 파형을 갖는 제2 PWM 복조 신호(VX)를 출력하게 된다. 이 경우, 전압상승 증폭부(430)의 N형 MOSFET 소자(431)는 제2 PWM 복조 신호(VX)에 의해 턴 온 상태로 동작하게 되고, 제2 P형 MOSFET 소자(435)는 제1 PWM 복조 신호(VCMP)의 반전 신호(
Figure pat00003
)에 의해 턴 오프 상태로 동작하게 된다. 이때, 제3 노드 전압(VY)은 공급 전압(VDD)에서 0V로 변환된 후 제1 PWM 복조 신호(VCMP)의 전압 파형이 변경될 때까지 해당 전압(0V)을 유지하게 된다. 그리고, 전압상승 증폭부(430)의 제1 P형 MOSFET 소자(433)는 제3 노드 전압(VY)에 의해 턴 온 상태로 동작하게 된다.
특히, 신호 비교기(410)에서 출력되는 제1 PWM 복조 신호(VCMP)의 전압 파형이 하이 레벨 구간에서 로우 레벨 구간으로 변경되는 경우, 파형 복원부(420)의 N형 MOSFET 소자(421)는 턴 온 상태에서 턴 오프 상태로 전환되고, 제1 및 제2 P형 MOSFET 소자(423, 425)는 턴 오프 상태에서 턴 온 상태로 전환하게 된다. 이와 동시에, 전압상승 증폭부(430)의 제2 P형 MOSFET 소자(435)는 턴 온 상태에서 턴 오프 상태로 전환하게 된다. 이에 따라, 제1 노드 전압(VX)은 파형 복원부(420)의 누설 전류로 인해 점점 상승하게 되고, 제3 노드 전압(VY)은 전압상승 증폭부(430)의 N형 MOSFET 소자(431)가 턴 온 될 때까지 공급 전압(VDD)을 유지하게 된다.
제1 노드 전압(VX)이 점점 상승하여 N형 MOSFET 소자(431)의 임계 전압(Vth)을 초과하는 경우, 상기 N형 MOSFET 소자(431)는 턴 오프 상태에서 턴 온 상태로 전환하게 된다. 이에 따라, 제3 노드 전압(VY)은 공급 전압(VDD)에서 점점 감소하게 된다. 상기 제3 노드 전압(VY)이 점점 감소함에 따라, 전압상승 증폭부(430)의 제1 P형 MOSFET 소자(433)는 턴 오프 상태에서 턴 온 상태로 전환하게 된다. 이에 따라, 파형 복원부(420)의 누설 전류와 제1 P형 MOSFET 소자(433)의 드레인 전류가 제1 노드(N1) 방향으로 함께 유입되어, 제1 노드 전압(VX)이 좀 더 빠르게 상승하게 된다.
제1 노드 전압(VX)이 좀 더 빠르게 상승하게 되면, 제3 노드 전압(VY) 역시 좀 더 빠르게 감소하게 되고, 그에 따라 제1 P형 MOSFET 소자(433)의 드레인 전류 역시 좀 더 빠르게 증가하게 되며, 그에 따라 제1 노드 전압(VX)은 이전보다 더 가파르게 상승하게 된다. 이러한 선 순환 과정을 통해, 제1 노드 전압(VX)은 N형 MOSFET 소자(431)의 임계 전압을 넘는 순간부터 공급 전압(VDD)에 도달할 때까지 급격히 상승하게 된다. 이처럼, 전압상승 증폭부(430)는 제2 PWM 복조 신호(VX)의 전압 상승을 빠르게 증폭하여 전압 상승 시간을 단축시킬 수 있다. 이는 제2 PWM 복조 신호(VX)의 전압 상승 지연으로 인해 하나 이상의 인버터로 구성된 신호 가공부(440)에서 단락 전류가 발생하는 것을 미연에 방지하기 위함이다.
신호 가공부(440)는 하나의 인버터(inverter)로 구성될 수 있다. 상기 인버터(440)는, 파형 복원부(420)의 출력 단에 연결되어, 상기 파형 복원부(420)로부터 입력되는 제2 PWM 복조 신호(VX)를 반전하여 출력하는 기능을 수행할 수 있다.
인버터(440)는, 파형 복원부(420)로부터 입력되는 제2 PWM 복조 신호(VX)를 기반으로 일정한 펄스 폭을 갖는 PWM 신호(VOUT)를 생성하고, 상기 PWM 신호(VOUT)를 데드 타임 생성부(343)로 출력할 수 있다. 상기 인버터(440)에서 생성되는 PWM 신호(VOUT)의 펄스 폭은 PWM 신호 생성부(321)에서 생성되는 PWM 신호(VPWM)의 펄스 폭에 대응한다.
파형 복원부(420), 전압상승 증폭부(430) 및 인버터(440)는 전압 공급원(VDD)로부터 인가되는 누설 전류를 이용하여 PWM 신호를 복조하는 기능을 수행할 수 있다. 이에 따라, 상기 파형 복원부(420), 전압상승 증폭부(430) 및 인버터(440)를 구성하는 MOSFET 소자들은 매우 작은 전력(가령, 약 1mW 이하)을 이용하여 원래의 PWM 신호를 복조하는 동작을 수행할 수 있다.
이상 상술한 바와 같이, 본 발명의 일 실시 예에 따른 복조 회로는, 신호 비교기에서 출력되는 신호(VCMP)의 전압 파형에 기초하여 파형 복원부에서 출력되는 신호(VX)의 전압 상승을 증폭시키는 전압상승 증폭부를 구비함으로써, 상기 파형 복원부의 출력 단에 설치된 인버터에서 단락 전류(short circuit current)가 발생하는 것을 제한할 수 있고, 그에 따라 게이트 구동회로의 소비전력 증가를 효과적으로 감소할 수 있다.
한편, 본 발명에 따른 복조 회로(400)는, 하이 레벨에서 로우 레벨로 변동되는 노이즈 신호가 유입되는 경우, 해당 노이즈 신호를 필터링하여 강인한 노이즈 특성을 갖지만, 로우 레벨에서 하이 레벨로 변동되는 노이즈 신호가 유입되는 경우에는, 해당 노이즈 신호를 효과적으로 필터링하지 못하는 문제가 있다. 가령, 도 7에 도시된 바와 같이, 로우 레벨에서 하이 레벨로 상승하는 제1 노이즈 신호(710)가 변조 회로(400)에 유입되는 경우, 파형 복원부(420)에서 출력되는 신호(VX)에는 제1 노이즈 신호(710)로 인해 하이 레벨에서 로우 레벨로 하강하는 제2 노이즈 신호(720)가 발생하게 되고, 신호 가공부(440)에서 출력되는 신호(VOUT)에는 제2 노이즈 신호(720)에 의해 로우 레벨에서 하이 레벨로 상승하는 제3 노이즈 신호(730)가 발생하는 것을 확인할 수 있다. 이러한 문제를 해결하기 위해, 본 발명의 다른 실시 예에 따른 변조 회로는, 캐스케이드 구조로 연결된 다수의 파형 복원부 및 전압상승 증폭부를 이용하여 노이즈 신호의 파형을 변경하고, 상기 변경된 파형을 기반으로 해당 노이즈 신호를 효과적으로 필터링할 수 있다.
도 8은 본 발명의 다른 실시 예에 따른 복조 회로의 세부 구성을 나타내는 도면이고, 도 9는 도 8의 복조 회로에서 측정되는 전압 신호들의 파형을 나타내는 도면이다.
도 8 및 도 9를 참조하면, 본 발명의 다른 실시 예에 따른 복조 회로(800)는 신호 비교기(810), 제1 파형 복원부(820), 제1 전압상승 증폭부(830), 제2 파형 복원부(840), 제2 전압상승 증폭부(850) 및 신호 가공부(860)를 포함할 수 있다. 여기서, 제1 파형 복원부(820) 및 제1 전압상승 증폭부(830)는 제2 파형 복원부(840) 및 제2 전압상승 증폭부(850)와 캐스케이드(cascade) 형태로 연결될 수 있다.
본 실시 예에 따른 복조 회로(800)를 구성하는 신호 비교기(810), 제1 및 제2 파형 복원부(820, 840), 제1 및 제2 전압상승 증폭부(830, 850)는 상술한 도 5의 신호 비교기(410), 파형 복원부(420) 및 전압상승 증폭부(430)의 구성과 동일하므로 이에 대한 자세한 설명은 생략하도록 한다.
신호 비교기(810)는 신호 절연기(330)로부터 입력되는 제2 PWM 변조 신호(VMS2)의 진폭(amplitude)을 미리 결정된 크기로 복원하는 기능을 수행할 수 있다. 즉, 신호 비교기(810)는 신호 절연기(330)로부터 수신되는 제2 PWM 변조 신호(VMS2)와 기준 전압 공급부로부터 수신되는 기준 전압 신호(VREF)를 비교하고, 상기 비교 결과에 기초하여 미리 결정된 진폭을 갖는 제1 PWM 복조 신호(VCMP)를 출력할 수 있다.
제1 파형 복원부(820)는, 신호 비교기(810)의 출력 단에 연결되어, 상기 신호 비교기(810)로부터 입력되는 제1 PWM 복조 신호(VCMP)를 기반으로 PWM 신호의 파형을 복원하고, 상기 복원된 파형을 갖는 제2 PWM 복조 신호(VX1)를 출력하는 기능을 수행할 수 있다.
제1 전압상승 증폭부(830)는, 신호 비교기(810) 및 제1 파형 복원부(820)의 출력 단에 연결되어, 상기 신호 비교기(810)로부터 입력되는 제1 PWM 복조 신호(VCMP)의 전압 파형에 따라, 상기 제1 파형 복원부(820)에서 출력되는 제2 PWM 복조 신호(VX1)의 전압 상승을 증폭시키는 기능을 수행할 수 있다.
제2 파형 복원부(840)는, 제1 파형 복원부(820)의 출력 단에 연결되어, 상기 제1 파형 복원부(820)로부터 입력되는 제2 PWM 복조 신호(VX1)를 기반으로 PWM 신호의 파형을 복원하고, 상기 복원된 파형을 갖는 제3 PWM 복조 신호(VX2)를 출력하는 기능을 수행할 수 있다.
제2 전압상승 증폭부(850)는, 제1 파형 복원부(820) 및 제2 파형 복원부(840)의 출력 단에 연결되어, 상기 제1 파형 복원부(820)로부터 입력되는 제2 PWM 복조 신호(VX1)의 전압 파형에 따라, 상기 제2 파형 복원부(840)에서 출력되는 제3 PWM 복조 신호(VX2)의 전압 상승을 증폭시키는 기능을 수행할 수 있다.
신호 가공부(860)는, 제2 파형 복원부(840)의 출력 단에 연결되어, 상기 제2 파형 복원부(840)로부터 입력되는 제3 PWM 복조 신호(VX2)를 기반으로 일정한 펄스 폭을 갖는 PWM 신호(VOUT)를 생성하는 기능을 수행할 수 있다. 한편, 실시 형태에 따라, 상기 신호 가공부(860)는 생략 가능하도록 구성될 수 있다.
신호 가공부(860)는 복수의 인버터들로 구성될 수 있으며, 상기 복수의 인버터들은 하나 이상의 버퍼(buffer)를 구성할 수 있다. 신호 가공부(860)는 하나 이상의 버퍼를 이용하여 원래의 PWM 신호를 좀 더 완벽하게 복원할 수 있다.
이러한 구성을 갖는 변조 회로(800)의 내부로 로우 레벨에서 하이 레벨로 상승하는 노이즈 신호가 유입되는 경우, 해당 노이즈 신호를 필터링하는 변조 회로(800)의 동작에 대해 간단히 설명하도록 한다. 먼저, 도 9에 도시된 바와 같이, 로우 레벨에서 하이 레벨로 상승하는 제1 노이즈 신호(910)가 변조 회로(800)로 유입되는 경우, 해당 변조 회로(800)의 제1 파형 복원부(820)는 상기 제1 노이즈 신호(910)에 대응하여 제2 PWM 복조 신호(VX1)의 전압 파형이 하이 레벨에서 로우 레벨로 하강하는 제2 노이즈 신호(920)를 출력하게 된다. 상기 제1 노이즈 신호(910)의 파형과 반대되는 파형을 갖는 제2 노이즈 신호(920)는 제2 파형 복원부(840)로 입력된다.
제2 파형 복원부(840)는 제1 파형 복원부(820)로부터 입력된 제2 노이즈 신호(920)에 대응하여 제3 PWM 복조 신호(VX2)의 전압 파형이 로우 레벨에서 일정 전압까지만 상승하는 제3 노이즈 신호(930)를 출력하게 된다. 상기 제3 노이즈 신호(930)는 하나 이상의 버퍼(860)로 입력된다. 여기서, 제3 노이즈 신호(930)의 최대 진폭은 해당 버퍼(860)를 구성하는 MOSFET 소자의 임계 전압을 초과하지 않는다. 따라서, 상기 제3 노이즈 신호(930)는 해당 버퍼(860)를 거치면서 필터링된다.
이상 상술한 바와 같이, 본 발명의 다른 실시 예에 따른 변조 회로(800)는 캐스케이드 구조로 연결된 다수의 파형 복원부 및 전압상승 증폭부를 이용하여 로우 레벨에서 하이 레벨로 변동되는 노이즈 신호를 필터링할 수 있고, 그에 따라 상기 노이즈 신호로 인해 야기되는 게이트 구동회로의 동작 불안정성을 효과적으로 개선할 수 있다.
한편 이상에서는 본 발명의 구체적인 실시 예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시 예에 국한되지 않으며, 후술 되는 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
300: 전력 스위치 시스템 310: 전력 스위치
320: PWM 제어부 330: 신호 절연기
340: 게이트 구동회로 400: 복조 회로
410: 신호 비교기 420: 파형 복원부
430: 전압상승 증폭부 440: 신호 가공부

Claims (10)

  1. 신호 절연기로부터 수신되는 PWM 변조 신호(VMS2)와 미리 결정된 기준 전압 신호(VREF)를 비교하여 제1 PWM 복조 신호(VCMP)를 출력하는 신호 비교기;
    상기 신호 비교기의 출력 단에 연결되어, 상기 신호 비교기로부터 입력되는 제1 PWM 복조 신호(VCMP)를 기반으로 PWM 신호의 파형을 복원하기 위한 제2 PWM 복조 신호(VX)를 출력하는 파형 복원부; 및
    상기 신호 비교기로부터 입력되는 제1 PWM 복조 신호(VCMP)의 전압 파형에 따라, 상기 파형 복원부에서 출력되는 제2 PWM 복조 신호(VX)의 전압 상승을 증폭하는 전압상승 증폭부를 포함하는 전력 스위치용 복조 회로.
  2. 제1항에 있어서,
    상기 파형 복원부의 출력 단에 연결되어, 상기 파형 복원부로부터 입력되는 제2 PWM 복조 신호(VX)를 기반으로 원래의 PWM 신호(VOUT)를 생성하는 신호 가공부를 더 포함하는 전력 스위치용 복조 회로.
  3. 제1항에 있어서,
    상기 제1 PWM 복조 신호(VCMP)는, 양의 펄스 신호들이 존재하는 시 구간에 대응하는 하이 레벨 구간과 상기 양의 펄스 신호들이 존재하지 않는 시 구간에 대응하는 로우 레벨 구간을 포함하는 것을 특징으로 하는 전력 스위치용 복조 회로.
  4. 제3항에 있어서,
    상기 제2 PWM 복조 신호(VX)는, 상기 제1 PWM 복조 신호(VCMP)의 하이 레벨 구간에 대응하는 로우 레벨 구간과 상기 제1 PWM 복조 신호(VCMP)의 로우 레벨 구간에 대응하는 하이 레벨 신호 구간을 포함하는 것을 특징으로 하는 전력 스위치용 복조 회로.
  5. 제1항에 있어서,
    상기 파형 복원부는, 상기 신호 비교기의 출력 단에 연결되는 N형 MOSFET 소자와, 상기 N형 MOSFET 소자의 드레인(D) 단에 연결되는 제1 P형 MOSFET 소자와, 상기 제1 P형 MOSFET 소자의 소스(S) 단에 연결되는 제2 P형 MOSFET 소자를 포함하는 것을 특징으로 하는 전력 스위치용 복조 회로.
  6. 제1항에 있어서,
    상기 전압상승 증폭부는 싸이리스터(Thyristor) 또는 래치(latch)를 사용하여 구현되는 것을 특징으로 하는 전력 스위치용 복조 회로.
  7. 제1항에 있어서,
    상기 전압상승 증폭부는, 싸이리스터 구조를 갖는 두 개의 MOSFET 소자와 하나의 리셋용 MOSFET 소자를 포함하는 것을 특징으로 하는 전력 스위치용 복조 회로.
  8. 제1항에 있어서,
    상기 전압상승 증폭부는, 상기 제1 PWM 복조 신호(VCMP)의 전압 파형이 하이 레벨 구간에서 로우 레벨 구간으로 변경되는 경우, 상기 제2 PWM 복조 신호(VX)의 전압 상승을 증폭하여 전압 상승 시간을 단축시키는 것을 특징으로 하는 전력 스위치용 복조 회로.
  9. 제2항에 있어서,
    상기 신호 가공부는 하나 이상의 인버터로 구성되는 것을 특징으로 하는 전력 스위치용 복조 회로.
  10. 신호 절연기로부터 수신되는 PWM 변조 신호(VMS2)와 미리 결정된 기준 전압 신호(VREF)를 비교하여 제1 PWM 복조 신호(VCMP)를 출력하는 신호 비교기;
    상기 신호 비교기의 출력 단에 연결되어, 상기 신호 비교기로부터 입력되는 제1 PWM 복조 신호(VCMP)를 기반으로 PWM 신호의 파형을 복원하기 위한 제2 PWM 복조 신호(VX1)를 출력하는 제1 파형 복원부;
    상기 제1 PWM 복조 신호(VCMP)의 전압 파형에 따라, 상기 제2 PWM 복조 신호(VX1)의 전압 상승을 증폭하는 제1 전압상승 증폭부;
    상기 제1 파형 복원부의 출력 단에 연결되어, 상기 제1 파형 복원부로부터 입력되는 제2 PWM 복조 신호(VX1)를 기반으로 PWM 신호의 파형을 복원하기 위한 제3 PWM 복조 신호(VX2)를 출력하는 제2 파형 복원부; 및
    상기 제2 PWM 복조 신호(VX1)의 전압 파형에 따라, 상기 제3 PWM 복조 신호(VX2)의 전압 상승을 증폭하는 제2 전압상승 증폭부를 포함하는 전력 스위치용 복조 회로.
KR1020210053586A 2021-04-26 2021-04-26 전력 스위치용 복조 회로 KR20220146836A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020210053586A KR20220146836A (ko) 2021-04-26 2021-04-26 전력 스위치용 복조 회로
PCT/KR2022/005894 WO2022231247A1 (ko) 2021-04-26 2022-04-26 전력 스위치용 복조 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210053586A KR20220146836A (ko) 2021-04-26 2021-04-26 전력 스위치용 복조 회로

Publications (1)

Publication Number Publication Date
KR20220146836A true KR20220146836A (ko) 2022-11-02

Family

ID=83848305

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210053586A KR20220146836A (ko) 2021-04-26 2021-04-26 전력 스위치용 복조 회로

Country Status (2)

Country Link
KR (1) KR20220146836A (ko)
WO (1) WO2022231247A1 (ko)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9780636B2 (en) * 2015-01-19 2017-10-03 Infineon Technologies Austria Ag Protection from hard commutation events at power switches
US10191531B2 (en) * 2015-12-29 2019-01-29 General Electric Company Hybrid converter system
KR102028391B1 (ko) * 2018-07-20 2019-10-07 한국전기연구원 신호절연회로
KR20200125006A (ko) * 2019-04-25 2020-11-04 삼성전자주식회사 출력 전압의 발진을 검출하는 전력 변환기
KR20200134700A (ko) * 2019-05-23 2020-12-02 한국전기연구원 전력 스위치용 변조 및 복조 회로

Also Published As

Publication number Publication date
WO2022231247A1 (ko) 2022-11-03

Similar Documents

Publication Publication Date Title
US8643407B2 (en) High temperature half bridge gate driver
JP4968487B2 (ja) ゲートドライブ回路
US10084448B2 (en) Driver interface methods and apparatus for switch-mode power converters, switch-mode power amplifiers, and other switch-based circuits
US10171130B2 (en) Receiver circuit
CN108696103B (zh) 电子装置和用于对电平转换器电路进行偏置的方法
CN104170256A (zh) 具有稳定且极短互锁延迟并兼有切换转变速度增加和驱动功耗减小的用于驱动半桥连接的半导体功率开关的方法和装置
US20120306469A1 (en) Voltage regulator
US9343949B2 (en) Control circuit to detect a noise signal during a state change of a switch
EP3311499B1 (en) Current enhanced driver for high-power solid-state radio frequency power amplifiers
Wang et al. Monolithic GaN-based driver and GaN switch with diode-emulated GaN technique for 50-MHz operation and sub-0.2-ns deadtime control
KR102026931B1 (ko) 전력 스위치용 단락보호회로
KR20200134700A (ko) 전력 스위치용 변조 및 복조 회로
JP2024014878A (ja) 半導体装置
KR102026929B1 (ko) 전력 스위치용 게이트 구동회로
KR20190011494A (ko) SiC MOSFET용 게이트 구동회로
US10483977B1 (en) Level shifter
KR20220146836A (ko) 전력 스위치용 복조 회로
US11394372B2 (en) Wide band gap power semiconductor system and driving method thereof
KR102284186B1 (ko) 전력용 mosfet 게이트 구동회로
KR102657175B1 (ko) GaN FET용 구동회로
KR102656901B1 (ko) 음 전압 기반 게이트 구동회로
Hühn et al. Versatility, Bandwidth and Efficiency: Digital GaN-Based Switch-Mode Supply Modulators
KR20230173308A (ko) 고전압 저전류 에너지 변환용 스위치 구동회로 및 이를 사용하는 고전압 저전류 에너지 변환용 벅 컨버터
Shi et al. A Cost-efficient Hybrid Gate Driver For SiC MOSFETs and IGBTs
KR20230146427A (ko) 펄스 폭 제어 장치 및 방법