CN104170256A - 具有稳定且极短互锁延迟并兼有切换转变速度增加和驱动功耗减小的用于驱动半桥连接的半导体功率开关的方法和装置 - Google Patents

具有稳定且极短互锁延迟并兼有切换转变速度增加和驱动功耗减小的用于驱动半桥连接的半导体功率开关的方法和装置 Download PDF

Info

Publication number
CN104170256A
CN104170256A CN201380014852.XA CN201380014852A CN104170256A CN 104170256 A CN104170256 A CN 104170256A CN 201380014852 A CN201380014852 A CN 201380014852A CN 104170256 A CN104170256 A CN 104170256A
Authority
CN
China
Prior art keywords
signal
circuit
power supply
voltage
triggering
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201380014852.XA
Other languages
English (en)
Other versions
CN104170256B (zh
Inventor
弗兰克·扎伊茨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Publication of CN104170256A publication Critical patent/CN104170256A/zh
Application granted granted Critical
Publication of CN104170256B publication Critical patent/CN104170256B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K4/00—Generating pulses having essentially a finite slope or stepped portions
    • H03K4/06—Generating pulses having essentially a finite slope or stepped portions having triangular shape
    • H03K4/08—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape
    • H03K4/48—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices
    • H03K4/60—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth current is produced through an inductor
    • H03K4/62—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth current is produced through an inductor using a semiconductor device operating as a switching device
    • H03K4/625—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth current is produced through an inductor using a semiconductor device operating as a switching device using pulse-modulation techniques for the generation of the sawtooth wave, e.g. class D, switched mode
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/30—Modifications for providing a predetermined threshold before switching
    • H03K17/302—Modifications for providing a predetermined threshold before switching in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/689—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors with galvanic isolation between the control circuit and the output circuit
    • H03K17/691—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors with galvanic isolation between the control circuit and the output circuit using transformer coupling
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K4/00—Generating pulses having essentially a finite slope or stepped portions
    • H03K4/06—Generating pulses having essentially a finite slope or stepped portions having triangular shape
    • H03K4/08—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape
    • H03K4/48—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices
    • H03K4/60—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth current is produced through an inductor
    • H03K4/62—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth current is produced through an inductor using a semiconductor device operating as a switching device
    • H03K4/64—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth current is produced through an inductor using a semiconductor device operating as a switching device combined with means for generating the driving pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K4/00—Generating pulses having essentially a finite slope or stepped portions
    • H03K4/06—Generating pulses having essentially a finite slope or stepped portions having triangular shape
    • H03K4/08—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape
    • H03K4/90—Linearisation of ramp; Synchronisation of pulses

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Electronic Switches (AREA)
  • Power Conversion In General (AREA)
  • Dc-Dc Converters (AREA)
  • Inverter Devices (AREA)

Abstract

一种用于驱动半桥连接的电学受控功率开关的驱动电路，其中该驱动电路在功率开关的接通状态之间具有近零互锁延迟时间，其中所述驱动电路被配置为接收输入信号，并产生：适于在接通和关断状态之间切换第一功率开关的第一驱动信号，以及适于在接通和关断状态之间切换第二功率开关的第二驱动信号，其中响应于所述输入信号的上升沿和下降沿产生的第一驱动信号的信号曲线在转变时间内沿镜像电压值的时间轴相对于第二驱动信号的信号曲线成镜像，其中所述镜像电压值被调整为在功率开关的截止区之内。

Description

具有稳定且极短互锁延迟并兼有切换转变速度增加和驱动功耗减小的用于驱动半桥连接的半导体功率开关的方法和装置
背景技术
本发明涉及用于驱动按照半桥HB配置连接的半导体功率开关(比如，双极结型晶体管(BJT)、金属氧化物硅场效应晶体管(MOSFET)、碳化硅场效应晶体管(SiC FET)、氮化镓场效应晶体管(GaN FET)或结型场效应晶体管(JFET))的方法和电路，所述半导体功率开关主要用作用来在电动机和发电机控制系统、不中断和中断电源、电压DC传输中以及许多其他转换应用中将功率从一种形式转换成另一种形式的开关单元。使用脉冲宽度调制(PWM)或脉冲密度调制(PDM)进行控制的功率开关的半桥连接是这些应用普遍采用的技术。
在大多数转换应用中，半桥连接功率开关在所施加的电压的两极之间切换。通过改变两个功率开关的接通时间比并且同时设置占空比，限定了所产生的输出电压值。这种功率转换的好处在于使得能够在理论上在DC-DC、DC-AC或AC-AC电压电平之间无损地进行双向转换。
两个功率开关在两种状态(即接通状态和关断状态)之间交替。在关断状态期间，功率开关的阻抗非常高，因此没有任何负载电流能够流经所述功率开关，而且不会产生任何损耗；而在接通状态期间，功率开关传导负载电流并且由于内部接通阻抗会产生导电损耗。内部接通阻抗的值很低，这足以使得导电损耗非常低。由于工作电压和整个负载电流的同时性，改变单独功率开关的状态将会引起非常高的损耗。使状态改变加速将降低所谓的开关损耗。在短暂的持续时间内，接通的功率开关切换为承担整个负载电流，而且在所谓的硬切换情况中，整个负载电流中还包括第二功率开关的体二极管电荷。从而，在硬切换期间，切换损耗和电磁干扰EMI大大增加。
由于在功率开关上的电源端子之间的交叉传导电流将对功率开关造成永久损害，因此在同一时间只能接通两个半桥连接功率开关中的一个接通。为了避免发生这一情况的任何可能性，用来接通和/或关断第二功率开关的命令必须在用来关断第一功率开关的命令之后具有附加小延迟地执行，称作迟延时间DT。迟延时间DT的最小值是通过所有可能工况下功率开关的驱动器信号传播延迟和转变时间以及传播延迟和上升时间的最差情况组合给出的，使得特定时间延迟(即互锁延迟ID)存在于第一功率开关的所执行的关断和第二功率开关接通的开始之间。可通过负载感应率(其构成所谓的软切换)或通过功率开关之一(其构成所谓的硬切换)来完成在两个功率开关之间的电压切换。切换类型(是软切换还是硬切换)取决于负载电流方向。
增加迟延时间DT还会增加电路对于交叉传导电流的可靠性，但是较长的互锁延迟会减小切换率(尤其是对于高切换频率)并引起所传送的信号的失真。在互锁延迟期间，负载电流流经两个功率开关之一的体二极管，引起由于体二极管与接通的功率开关相比具有更差的切换特性导致的附加损耗。长的互锁延迟的另一方面是在体二极管传导时间中出现的电荷载流子。在第一功率开关中形成所谓的反向恢复电荷的这些电荷载流子由第二功率开关放电。这一情况已知为硬切换。
降低这种切换损耗的常规方法是添加允许软切换的附加谐振电路。在不去除硬切换的情况中，降低切换损耗的常用方法是降低PWM频率或提供具有与功率开关PT1和PT2的源S和漏D并联连接的附加快速二极管，该快速二极管取代寄生二极管来承担负载。工作PWM频率的降低只对负载具有足够电感的应用电路有用。
在互锁延迟足够短(10纳秒范围内)的情况中，可以在理论上实现具有最小功率损耗的理想硬切换，使得不会形成电荷载流子，从而也不会出现硬切换情况中的反向恢复。因此，切换损耗将会相当小。
为了紧随降低切换转换设备的大小和重量的趋势，必须增加载流子频率。在这种方式中，可以实现所产生的输出电压的更高分辨度和更高频率。随着切换频率的增加，快速负载改变的响应时间变得更短，而且可以实现即使对现代电动机和音频级D类放大器都足够高的工作频率。
现有技术的功率开关驱动技术并不将互锁延迟减少到足以将切换损耗减少到能够为了跟随最近的趋势而显著增加切换频率的范围的程度。
现有技术
存在两种已知的方式来防止同时接通按照半桥方式连接的功率开关，其中第一种方式如图24所示，第二种方式如图26所示。图25和27示出了相应的时间曲线。
在用于驱动半桥连接的功率开关的常规驱动电路中，图24中所示的逻辑电路LogC将输入信号A转换成驱动信号B1和C1，其中驱动信号B1和C1的上升沿被延迟单元Del延迟了预设延迟时间DT。预设迟延时间DT的值必须考虑到控制线路的最差情况延迟和功率开关PT1和PT2的最差情况延迟，以确保在工作期间功率开关PT1、PT2的接通状态之间的互锁延迟ID具有正值，从而不会发生交叉传导。逻辑电路Log C的第一输出信号B1通过第一流电(galvanically)隔离驱动电路DR1放大并通过电阻器RG1转换成信号P1，P1在由第一电源DC输出的浮置(floating)电源电压VS+′、VS-′之间切换并控制第一电源开关PT1的接通和关断状态。逻辑电路Log C的第二输出信号B2通过第二驱动电路DR2放大并通过电阻器RG2转换成信号P2，P2在由电源DC输出的电源电压VS+、VS-之间切换并控制第二电源开关PT2的接通和关断状态。电阻器RG1和RG2限定电压斜率并从而限定功率开关PT1和PT2的切换执行的速度。如图24所示的电路的功率开关PT1、PT2由功率MOSFET形成。
图25示出了根据图24所示的现有技术的用于常规驱动电路的信号的信号图。逻辑电路Log C的输入PWM信号A和输出信号B1和B2使用逻辑电平0和1示出。信号B1和B2相互反相并与输入PWM信号A相比延迟了逻辑传播延迟t1pd。此外，信号B1和B2的每个上升沿均延迟了在延迟单元Del内产生的预设迟延时间DT。信号P1和P2相对于相应的信号B1和B2延迟了驱动电路DR1和DR2的驱动传播延迟tdpd。在图25中，信号P1和P2是针对电源电压VS-和VS-′连接到各自晶体管的源级S并且值为0伏的情况，从而正电压控制脉冲驱动功率开关PT1和PT2。在信号P1高于第一功率开关PT1的阈值电压Vth期间，第一功率开关PT1接通，并且类似地，在信号P2的值超出第二功率开关PT2的阈值电压Vth期间，第二功率开关PT2接通。两个功率开关PT1或PT2都不接通的时间被称作互锁延迟ID。逻辑传播延迟t1pd、驱动传播延迟tdpd和功率开关PT1、PT2的阈值电压Vth1、Vtw2中的变化会引起互锁延迟ID的变化。为了防止负的互锁延迟ID引起不期望的交叉连接，预设的迟延时间DT需要足够长并且必须考虑到最差情况。为了防止交叉连接情况的发生，现有技术的驱动电路使用预设的迟延时间DT，根据上文所述其被限制在50纳秒到100纳秒之间。
图26示出了根据现有技术的驱动电路的替换实施，其中不具有延迟单元Del，从而信号B1′和B2′相互反相并经由隔离的驱动电路DR1和驱动电路DR2进行放大。将两条驱动线路的传输延迟t1pd和tdpd之和调整为相等。延迟的接通与关断之间的时间差由当加载(RC)或卸载(RC′)功率开关PT1和PT2的栅极-源极电容器时在电路RC1和RC2内形成的时间恒量RC′和RC″之差定义。图26所示出的驱动实施和图27中的相应时间曲线示出了成本效益高的方案，这对于具有窄的占空比范围的低功率和低频率的应用是有用的。由于长的接通RC恒量使得功率开关PT1和PT2的接通切换更慢，所以切换损耗要高得多。所示出的常规方案经常使用如图26所示的经由自举二极管Dbs供电。
现有技术的方案示出了关于改善功率开关PT的切换性能的若干限制。从而，由于切换损耗随着频率增加而急剧增加，对更高运行频率的使用受到限制。
发明内容
因此，本发明的目的是提供一种具有稳定且极短互锁延迟并兼有切换转变速度增加和驱动功耗减小的用于驱动半桥连接的半导体功率开关的方法和电路。
通过包括权利要求1中的特征的针对至少一个半桥连接的功率开关的驱动电路实现该目标。
从而，本发明提供了一种用于驱动半桥连接的电学受控功率开关的驱动电路，其中该驱动电路在功率开关的接通状态之间具有近零互锁延迟时间，其中所述驱动电路被配置为接收输入信号，并作为对输入信号的上升沿和下降沿的响应产生两个驱动信号，，其中每个驱动信号适于切换相应功率开关的状态接通和关断，而且前述驱动信号的时间曲线在转变时间tt内沿通过镜像电压值沿时间轴相对于彼此成镜像，其中所述镜像电压值被调整为低至足以使功率开关在截止区之内。
在一种可能的实施方式中，所施加的输入信号是脉冲宽度调制(PWM)信号。
在一种可能的实施方式中，所施加的输入信号是脉冲密度调制(PDM)信号。
在一种可能的实施方式中，根据本发明的驱动电路包括至少一个触发电路和至少一个斜坡信号(ramp)产生电路，以用于控制每个功率开关。每个触发电路包括适于产生触发信号的两个触发开关。第一触发开关实现将关断状态电压值切换到正DC栅极电源电压值的功能，而第二触发开关实现将接通状态电压值切换到负DC栅极电源电压值的功能。触发开关可以是任何电学受控开关元件或电学受控开关元件的任何组合。输入信号的每个偶数次改变同时触发控制第一功率开关的第一触发开关和控制第二功率开关的第二触发开关。输入信号的每个奇数次改变同时触发控制第一功率开关的第二触发开关和控制第二功率开关的第一触发开关。通过斜坡信号产生电路形成斜坡，进一步使功率开关的触发信号整形为驱动信号。每个功率开关包括电学受控半导体开关元件中的至少一个或任何组合。可由例如Si MOSFET、SiC MOSFET、GaN MOSFET、SiC JFET或SiC双极晶体管等形成开关元件或开关元件的群组。第一功率开关的每个开关元件由第一驱动信号控制，第二功率开关的每个开关元件由第二驱动信号控制。
在根据本发明的驱动电路的一种可能的实施方式中，驱动电路包括针对每个功率开关的至少一个斜坡信号产生电路，其中包括由连接在相应触发电路的触发开关的公共点和相应功率开关的控制电极之间的电感所形成的能量缓冲组件。所述电感适于在达到所述功率开关的阈值电压时向相应功率开关的控制电极提供最大电流。在切换时间ts内存储在所述电感中的驱动能量加速对所述功率开关的切换。
在根据本发明的驱动电路的一种可能的实施方式中，适于抑制驱动信号的信号摆动(sway)的阻尼电阻器与电感并联连接。
在根据本发明的驱动电路的一种可能的实施方式中，驱动电路包括栅极电源切换电路和电源磁路。触发电路还包括DC栅极电源电路。栅极电源切换电路被配置为：
-接收栅极功率比控制信号，
-接收DC栅极电源电压
-产生适于承载栅极电源能量的信号，以及
-通过使用栅极功率比控制信号的PWM信息调制所述DC栅极电源电压，来调节所述栅极电源电路的DC栅极电源电压的电压值。
电源磁路包括至少一个变压器，并且适于确保将栅极电源能量从栅极电源切换电路到DC栅极电源电路的电流隔离能量转移。DC栅极电源电路包括至少一个半波整流器和至少一个平滑电容器，且适于：
-产生一个、两个或三个DC栅极电源电压，
-向触发开关供电，以及
-从电源磁路接收能量。
每个DC栅极电源电压的值能够为0伏。
在根据本发明的驱动电路的一种可能的实施方式中，驱动电路包括温度影响自适应电路，其适于：
-接收温度信息信号，
-产生栅极功率比控制信号，
-经由DC/DC转换器设置DC栅极电源电压的值，以及
-相对于温度信息来设置栅极功率比控制信号和DC栅极电源电压，使得DC栅极电源电压的值在温度信息信号的整个温度范围内保持压差具有恒定值。
在根据本发明的驱动电路的一种可能的实施方式中，磁耦合电路连接在第一功率开关的至少一个斜坡信号产生电路和第二功率开关的至少一个斜坡信号产生电路之间，其适于执行触发信号之间的镜像处理(mirroring)。磁耦合电路由至少一个变压器形成，并且适于在相同功率开关的斜坡信号产生电路之间执行耦合比1，在不同功率开关的斜坡信号产生电路之间执行耦合比-1。
在根据本发明的驱动电路的一种可能的实施方式中，驱动电路包括磁耦合电路的至少一个绕组上的抽头(tap)，以及至少一个触发电路包括连接到所述抽头的压盖(capping)二极管。这一附加抽头形成了自耦变压器功能，其耦合比在0.5到1之间。磁耦合电路适于所提及的耦合比，以便限定功率开关的控制电极上的最大电压过摆(oversway)值。磁耦合电路和压盖二极管适于将驱动能量的至少一部分经由压盖二极管返回DC栅极电源电路。
在根据本发明的驱动电路的一种可能的实施方式中，驱动电路包括差分(differentiating)电路和磁触发电路。差分电路被配置为接收输入信号并产生脉冲信号。脉冲信号在活动和不活动状态之间切换，并适于在不进行附加放大的情况下通过磁触发电路控制触发开关。在输入信号的接通状态期间，至少响应于输入信号的每个上升沿，将第一脉冲信号的值设为活动状态达预设持续时间。在输入信号的关断状态期间，至少响应于所述输入信号的每个下降沿，将第二脉冲信号的值设为活动状态达预设持续时间。预设时间具有预定值，或者是与功率开关状态信息同时定义的以便确保最小驱动功率消耗而。磁耦合电路的附加绕组适于产生功率开关状态信息。磁触发电路包括至少一个变压器，且适于：
-响应于第一脉冲信号的每个奇数次状态改变，接通控制第一功率开关的第一触发开关和控制第二功率开关的第二触发开关，
-响应于第一脉冲信号的每个偶数次状态改变，接通控制第一功率开关的第二触发开关和控制第二功率开关的第一触发开关，以及
-响应于没有任何脉冲信号处于活动状态，保持所有触发开关关断。
在根据本发明的驱动电路的一种可能的实施方式中，驱动电路包括至少两个双稳态电路，该双稳态电路适于在没有任何触发开关接通时防止功率开关的传导状态发生改变。
在根据本发明的驱动电路的一种可能的实施方式中，驱动电路包括停机电路，其适于响应于通过来自磁触发电路的信号接收的停机信息，来关断功率开关。
在根据本发明的驱动电路的一种可能的实施方式中，所述至少一个触发电路包括二极管。前述二极管能够连接在DC栅极电源电路和第二触发开关之间或连接在DC栅极电源电路和第一触发开关之间。
在根据本发明的驱动电路的一种可能的实施方式中，差分电路和磁触发电路驱动连接成相同驱动电路内的全桥的至少四个功率开关。
附图说明
下面将参照附图对用于驱动至少一个电压受控功率开关的方法和电路的实施方式进行描述。
图1示出了根据本发明的用于电压受控功率开关的驱动电路的可能实施方式的框图；
图2示出了驱动电路的镜像功能；
图3示出了根据本发明的用于驱动电压受控功率开关的方法的可能实施方式的流程图；
图4示出了根据本发明的驱动电路的可能实施方式的电路图；
图5示出了用于说明根据本发明的差分电路的操作的信号图；
图6示出了用于说明根据本发明的斜坡信号产生电路的操作的信号图；
图7示出了用于说明根据本发明的驱动电路的驱动能耗降低的信号图；
图8示出了根据本发明的驱动电路的供电的可能实施方式的电路图；
图9示出了用于说明根据本发明的驱动电路的供电操作的信号图；
图10示出了用于说明根据本发明的互锁延迟依赖性的信号图；
图11示出了根据本发明的温度影响自适应电路的可能实施方式的电路图；
图12示出了根据本发明的温度影响自适应电路的操作的信号图；
图13a、13b、13c、13d示出了在功率开关的接通切换期间用于能量返回的电流流；
图14a、14b、14c、14d示出了在功率开关的关断切换期间用于能量返回的电流流；
图15示出了根据本发明的用于驱动BJT的驱动电路的可能实施方式的电路图；
图16示出了根据本发明的用于驱动正常关断JFET的驱动电路的可能实施方式的电路图；
图17示出了用于说明如图14-15所示的根据本发明的驱动电路的操作的信号图；
图18示出了用于说明如图14-15所示的根据本发明的驱动电路的操作的信号图；
图19示出了根据本发明的用于驱动正常接通JFET的驱动电路的可能实施方式的电路图；
图20示出了根据本发明的用于驱动SiC FET的驱动电路的可能实施方式的电路图；
图21示出了用于说明如图19所示的根据本发明的驱动电路的操作的信号图；
图22示出了根据本发明的串联连接的功率开关的电路图；
图23示出了根据本发明的用于驱动两个半桥的驱动电路的电路图；
图24示出了现有技术的驱动器；
图25示出了现有技术的驱动器；
图26示出了现有技术的驱动器；以及
图27示出了现有技术的驱动器。
具体实施方式
如图1所示，提供了根据本发明的驱动电路1，以用于驱动半桥连接电学受控功率开关PT1、PT2，其中PT1、PT2的功率开关的接通状态之间具有近零互锁延迟(NZID)时间。互锁延迟ID已知作为时间间隔，所述互锁延迟是在将负载从第一功率开关PT1切换到第二功率开关PT2以及从第二功率开关PT2切换回第一功率开关PT1之间防止通过功率开关PT1和PT2交叉传导的必要时间。在互锁延迟ID时间期间，体二极管DB传导负载电流IL。体二极管DB是功率开关PT1、PT2的寄生二极管或与相应的功率开关PT1或PT2并联连接的二极管。体二极管DB在功率开关PT1或PT2的源漏方向导电。负载电流IL引起电荷载流子在体二极管DB内发生。当一个功率开关PT1或PT2开始从另一功率开关PT2或PT1的体二极管DB接手负载电流IL时，这些电荷载流子引起不必要的电流尖峰。100纳秒以下的互锁延迟ID影响在体二极管DB中产生的电荷载流子的量。互锁延迟ID越低，所产生的电荷载流子的量越低，这是因为它们将没有时间发生。在约10纳秒到15纳秒的互锁延迟ID值之下，电荷载流子不在体二极管DB上出现。术语近零互锁(NZID)指的是其短至足以使体二极管DB中不出现电荷载流子的互锁延迟。
负载能够连接到半桥HB的输出端。半桥HB由第一功率开关PT1和第二功率开关PT2构成。功率开关PT1和PT2可以是一个开关元件PT1a、PT1b...PT1n、PT2a、PT2b...PT2n或采用任意互连方式(并联、串联或串并组合)的多个上述开关元件。开关元件PT1a、PT1b...PT1n、PT2a、PT2b...PT2n可以是基于诸如Si、SiC、GaN等半导体的电学受控开关元件，例如MOSFET、BJT、JFET，或这些电学受控开关元件的组合，例如IGBT。如图4所示，每个功率开关PT1和PT2包括FET单元FC以及前述体二极管DB。在体二极管未被集成到相应的功率开关PT1、PT2中的情况中，附加二极管与每个功率开关PT1、PT2串联，从而如图12所示，体二极管DB沿源漏方向传导。
图1所示的驱动电路1接收输入信号A。输入信号A能够是例如脉冲宽度调制(PWM)信号或脉冲密度调制(PDM)信号。驱动电路1产生至少一个第一驱动信号J1和至少一个第二驱动信号J2，其响应于输入信号A的每个上升沿和下降沿在接通和关断状态之间切换。在图1所示的实施方式中，第一驱动信号J1控制第一功率开关PT1，第二驱动信号J2控制第二功率开关PT2。构成第一功率开关PT1的每个开关元件PT1a、PT1b...PT1n由驱动信号J1驱动，构成功率开关PT2的PT2a、PT2b...PT2n由第二驱动信号J2驱动。驱动信号J1和J2的接通状态值保持相应的功率开关PT1或PT2接通。驱动信号J1和J2的关断状态值保持相应的功率开关PT1或PT2关断。
驱动电路1的功能通过由图2中的Si MOSFET功率开关PT1和PT2制成的半桥HB的软和硬切换的示例的示例性时间曲线示出，其中左侧的切换波形示出软切换，而右侧的切换波形示出硬切换。软切换发生于负载电流IL从第一功率开关PT1转移到第二功率开关PT2时，硬切换发生于IL从第二功率开关PT2转移到第一功率开关PT1时。在图2的一种可能实施方式中，第一驱动信号J1控制相应的第一功率开关PT1，第二驱动信号J2控制相应的第二功率开关PT2。
在图2的实施方式中，正DC栅极电源电压VG+表示驱动信号J1和J2的接通状态值。具有驱动信号J1和J2的接通状态值时，相应的功率开关PT1、PT2深入欧姆区域导电并因此接通。负DC栅极电源电压VG-表示驱动信号J1和J2的关断状态值。具有驱动信号J1和J2的关断状态值时，相应的功率开关PT1、PT2深入截止区并因此关断。截止区表示施加到功率开关PT的控制电极的电压的电压范围，其确保相应的功率开关PT不传导。
在输入信号A的高值期间，第一驱动信号J1的接通状态值保持第一功率开关PT1接通，而且第二驱动信号J2的关断状态值保持第二功率开关PT2关断。在根据图2的实施方式中，驱动信号J1和J2的接通状态值是正DC栅极电池电压VG+，驱动信号J1和J2的关断状态值是负DC栅极电池电压VG-。
在经过输入信号A的阶式地改变以及其后的高到低传播延迟tHLpd之后，驱动信号J1和J2开始切换它们的电压值。第一驱动信号J1开始从接通状态电压降低其值。第一功率开关PT1保持在欧姆区域内，直到驱动信号J1达到负载电流阈值电压VthIL。在这一点，第一功率开关PT1进入活动区域并开始关断。第一功率开关PT1的漏源电压非常快地增加到由电源电压POWER+和POWER-之和限定的DC链路电压。这一电压改变引起电流通过第一功率开关PT1的漏极栅极电容CGD，PT1保持第一驱动信号J1值恒定，直到第一功率开关PT1的漏源电压增加到DC链路电压的值为止。这一效应被称为密勒效应(effect)，并且由于漏源电压改变也发生于第二功率开关PT2上，所以这一效应同时还出现在第二驱动信号J2上。第二功率开关PT2此时仍深入于截止区中，并且对于第二功率开关PT2的状态没有任何影响。在功率开关PT1和PT2的电压转变已经完成之后，第一驱动电压J1继续降低。第一驱动电压J1降低的同时，通过第一功率开关PT1的电流开始降低，并在第一驱动电压J1变成等于阈值电压Vth时跌至0安。第一开关PT1关断。第一驱动电压J1继续降低，但不对第一功率开关PT1的状态产生任何进一步的影响。由于第二驱动电压J2仍处于截止区并保持这种方式直到其达到阈值电压Vth为止，所以功率开关PT1和PT2两者针对互锁延迟ID时间同时关断。
由于互锁延迟ID时间是通过对驱动信号J1和J2进行镜像处理而自动产生的，所以其相当短且稳定。驱动信号J1和J2至少对于转变时间tt关于镜像电压值Vm成镜像。转变时间tt表示驱动信号J1和J2两者的值都低于功率开关PT1和PT2的阈值电压Vth的时间间隔，这通过镜像电压Vm低于功率开关PT1和PT2的阈值电压Vth来保证。因此，镜像电压Vm在所谓的截止区之内。在截止区内，功率开关PT1和PT2关断。
驱动信号J1和J2的斜率和镜像电压Vm限定互锁延迟ID的值。斜率越大，互锁延迟ID越小，反之亦然。互锁延迟ID的值可低至4纳秒，并仍然保持稳定。对于互锁延迟ID调整来讲最重要的参数是镜像电压Vm。由于镜像电压Vm被定义为经由如图8所示的栅极电源切换电路10控制的DC栅极电源电压VG+和VG-之间的中间电压，所以其值是可调整的。这一短的互锁延迟ID防止通过功率开关PT1和PT2的任何交叉传导。
在第二驱动电压J2将其值从阈值电压Vth增加到负载电流阈值电压VthIL期间，来自体二极管DB的负载电流IL转移到第二功率开关PT2的FET单元FC。第二功率开关PT2接通。进一步增加第二驱动电压J2将把第二功率开关PT2推向欧姆区域中的更深处。
通过如图4所示由电感L1和L2形成的斜坡信号产生电路61和62来执行对驱动信号J1和J2的斜坡的整形。在切换时间ts中，驱动能量的一部分被存储在电感L1和L2中。切换时间ts被定义为单独地驱动信号J1或J2将其值从接通状态电压改变为负DC栅极电源电压VG-或反过来从关断状态电压改成正DC栅极电源电压VG+之间的时间。通过引起过摆，所存储的能量将第一驱动信号J1的斜坡延伸到负DC栅极电源电压VG-之下，并将第二驱动信号J2的斜坡延伸到正DC栅极电源电压VG+之上。过摆大小VOS+和VOS-在图4中的实施方式中通过阻尼电阻R1和R2限定。在过摆之后，第二驱动电压J2在正DC栅极电池电压VG+的电平处保持稳定，第一驱动电压J1在负DC栅极电池电压VG-的电平处保持稳定，从而第二功率开关PT2保持接通而第一功率开关PT1保持关断。
在如图2中的右侧波形所示的切换情况中，驱动信号J1和J2用低到高传播延迟tLHpd来对输入信号A的上升沿进行响应。第二驱动信号J2从接通状态电压开始降低其值。在从负载电流阈值电压VthIL到阈值电压Vth的电压范围中，第二功率开关PT2的体二极管从功率开关PT2的FET单元接手负载电流IL。功率开关PT1和PT2的传导状态的情况针对互锁延迟ID时间保持不变，直到上升的第一驱动信号J1达到阈值电压Vth为止。
对于如图2中的左侧波形所示的软切换，互锁延迟ID的值相同，这是由于镜像电压Vm和由驱动信号J1和J2的电感L1和L2所限定的斜率保持不变。尽管电流流经第二功率开关PT2的体二极管DB，互锁延迟ID的较短值防止电荷载流子发生。因此，体二极管DB像理想二极管一样工作，其中在功率开关PT1接手负载电流IL时不具有任何反向恢复效应。当第一驱动信号J1达到负载电流阈值电压VthIL时，完成对负载电流IL交接。
密勒效应发生。驱动信号J1和J2的值保持不变，直到第二功率开关PT2处的漏源电压增加到DC链路电压且第一功率开关PT1处的漏源电压降低到IL*Rds_onPT1为止。第一功率开关PT1的接通电阻Rds_onPT1是接通的功率开关PT1的漏源电阻。第一驱动电压J1的进一步增加将第一功率开关PT1推向欧姆区域的更深处。在切换时间ts内存储的能量通过引起过摆将第二驱动信号J2的斜坡延长到DC栅极电源电压VG-之下并且将第一驱动信号J1的斜坡延长到DC栅极电源电压VG+之上。在过摆之后，第一驱动电压J1在EDC栅极电池电压VG+的值处保持稳定，第二驱动电压J2在负DC栅极电池电压VG-的值处保持稳定，从而第一功率开关PT1保持接通而第二功率开关PT2保持关断。
根据本发明的传播延迟tHLpd和tLHpd的可能蝉翼对互锁延迟ID值绝对没有任何影响。其只影响输出PWM信号K相对于输入PWM信号A的PWM比的值。
图3示出了根据本发明的用于驱动半桥HB的方法的可能实施方式的流程图，其中在功率开关PT1和PT2的接通状态之间具有近零互锁延迟NZID。
在第一步骤S1中，产生触发信号F1和F2。第一触发信号F1作为对输入信号A的每个奇数次阶式改变的响应，阶式地将其值从接通电压状态改变到正DC栅极电源电压VG+，与此同时，第二触发信号F2作为对输入信号的每个偶数次阶式改变的响应，阶式地地将其值从关断电压状态改变到负DC栅极供电电压(VG-)。
在第二步骤S2中，使触发信号F1和F2整形为驱动信号J1和J2。驱动信号J1和J2将相应的功率开关PT1和PT2在接通和关断状态之间切换。驱动信号J1和J2至少在转变时间tt内沿镜像电压Vm彼此成镜像。镜像电压值Vm是施加到功率开关PT1和PT2的控制电极的电压值，其确保两个功率开关PT1和PT2在截止区内。转变时间tt被定义为功率开关PT1、PT2中的任何一个都不处于所谓的欧姆区域中的时间。当功率开关被比确保负载电流IL接通所需的信号更强的施加到控制电极的驱动信号(J1或J2)驱动时，功率开关处于欧姆区域。在BJT晶体管的情况中，该区域被称为饱和。
图4示出了根据本发明的用于驱动Si MOSFET的驱动电路1的可能实施方式。图4的驱动电路1包括差分电路4、磁触发电路T1、触发电路51和52、斜坡信号产生电路61和62、磁耦合电路T3和电阻器R1和R2。
驱动电路1的输入信号A连接到差分电路4，其产生脉冲信号B和C。脉冲信号B和C的波形如图5的第二和第三时间曲线中的信号图所示。脉冲信号B的脉冲是响应于输入信号A的上升沿产生的，而脉冲信号C的脉冲是响应于输入信号A的下降沿产生的。这些脉冲的持续时间等于建立时间te，该建立时间te是预定的或是在根据功率开关状态信息IT3工作的同时定义的。为了防止驱动信号J1和J2的电压漂移，差分电路4能够产生与之前最后一个脉冲的极性相同的维持脉冲。维持脉冲使驱动信号J1和J2在无限时间内保持稳定，特别是在0％或100％的占空比情况中更是如此。在图5的第二时间曲线中的脉冲信号B上示出了维持脉冲。脉冲信号B和C的每个脉冲在差分电路4内被放大到高至足以使脉冲信号B和C在不进行另外的放大的情况下通过磁触发电路T1控制触发开关Q1和Q2的值。
磁触发电路T1包括具有一个初级绕组和四个次级绕组的变压器。初级绕组的每一侧都被连接，以便接收脉冲信号B或C，并且每个次级绕组连接到触发电路51和52的一个触发晶体管Q1或Q2。磁触发电路T1将脉冲信号B和C转换成双极触发信号BC，其中VTr1和VTr2的大小大于相应触发开关Q1或Q2的双极阈值电压VthQ1和VthQ2。磁触发电路T1的质量确保去磁化过摆VOS1和VOS2值低于双极阈值电压VthQ1和VthQ2。双极触发信号BC的理论波形示为图5的第四时间曲线，而双极触发信号BC的实际波形示为图5的第五时间曲线。磁触发电路T1的绕组方向按照以下方式设置以确保脉冲信号B的活动状态同时接通第一触发电路51的第一触发晶体管Q1和第二触发电路52的第二触发晶体管Q2，并且确保脉冲信号C的活动状态同时接通第一触发电路51的第二触发晶体管Q2和第二触发电路52的第一触发晶体管Q1。
触发开关Q1和Q2能够是任何电学受控开关元件或这些电学受控开关元件的组合。触发开关Q1和Q2串联连接并且经由DC栅极电源电路供电。第一触发开关Q1将触发开关Q1和IQ2的公共点连接到正DC栅极电源电压VG+。第二触发开关Q2将触发开关Q1和Q2的公共点连接到负DC栅极电源电压VG-。第一触发电路51的触发开关Q1和Q2的公共点处的电压是第一触发信号F1。第二触发电路52的触发开关Q1和Q2的公共点处的电压形成第二触发信号F2。图5中的第六时间曲线示出了第一触发信号F1，图5中的第七时间曲线示出了第二触发信号F2。正DC栅极电源电压VG+表示触发信号F1和F2的接通状态电压，负DC栅极电源电压VG-表示触发信号F1和F2的关断状态电压。两个触发信号F1和F2通过安全电阻Roff接地到DC栅极电源电压VGND。由磁触发电路T1保证的第一触发电路51的第一触发开关Q1和第二触发电路52的第二触发开关Q2的切换的同时性确保第一触发信号F1的接通和第二触发信号F2的关断互补。由磁触发电路T1保证的第一触发电路51的第二触发开关Q2和第二触发电路52的第一触发开关Q1的切换的同时性确保第二触发信号F2的接通和第一触发信号F1的关断互补。
触发电路51和52都包括DC栅极电源电路7。DC栅极电源电路7向触发开关Q1和Q2供应DC栅极电源电压VG+、VG-和VGND。第一能量E1对第一触发电路51的DC电源电路7供电，第二能量E2对第二触发电路52的DC电源电路7供电。
安全电阻Roff确保控制电极G的电压是0伏，这进而确保正常关断类型的所有功率开关PT1和PT2被关断，并且对功率开关PT1、PT2的关断是在不具有双极脉冲信号BC的情况下执行的。安全电阻Roff在存在不活动双极脉冲信号BC时引起触发信号F1和F2的电压降。维持脉冲使触发信号F1和F2的降低的电压值返回到之前的值。
由相应的第一斜坡信号产生电路61将第一触发信号F1转换成第一驱动信号J1，第一斜坡信号产生电路61由包括电感器L1的能量缓冲组件形成。由相应的第二斜坡信号产生电路62将第二触发信号F2转换成第二驱动信号J2，第二斜坡信号产生电路62由包括电感器L2的能量缓冲组件形成。第一驱动信号J1施加到第一功率开关PT1的控制电极G，而第二驱动信号J2施加到第二功率开关PT2的控制电极G。以上将触发信号F1和F2转换成相应的驱动信号J1和J2会引起触发信号F1或F2的积分与相应的驱动信号J1或J2的积分之间存在差别。图6的第六时间曲线示出了第一驱动信号J1和电压差区域AVD。触发信号F1或F2的阶式改变会引起相应电感器L1或L2上的电压差，其最大值等于触发信号F1或F2的阶式地改变的电压差，并且在切换时间ts内降至0V。因此，通过相应电感器L1、L2的电流IL1、IL2开始增加并在切换时间ts之后达到最大值。电流IL1和IL2的最大值由电压差区域AVD和相应的电感器L1或L2限定。电感器电流IL1示于图6中的第五曲线。
由于相应的电流IL1和IL2而存储在电感器L1和L2中的能量在相应的驱动信号J1或J2上产生过摆。第一电阻器R1并联连接到第一斜坡信号产生电路61，第二电阻器R2并联连接到第二斜坡信号产生电路62，以便防止相应的驱动信号J1和J2在过摆之后上升。图6的第四曲线示出了电阻器电流IR1。
为了确保驱动信号J1和J2的精确镜像处理，通过磁耦合电路T3来执行触发电压F1和第一驱动电压J1之间的电压差相对于触发电压F2和第二驱动电压J2之间的电压差的镜像处理。在图4的可能实施方式中，磁耦合电路T3由将其初级绕组并联连接到第一斜坡信号产生电路61且将其次级绕组并联到第二斜坡信号产生电路62的一个变压器形成。初级次级绕组比是-1。通过在两个触发电路51和52的触发开关Q1或Q2之一在任何方向传导期间流经磁耦合电路T3绕组的均衡电流Ieq来执行镜像处理。电感器L1和L2的电感相等以及电阻器R1和R2的电阻相等减小了通过磁耦合电路T3的均衡电流Ieq。
通过磁耦合电路T3的附加绕组，将建立状态信息Infe转移到差分电路4。附加绕组表示斜坡信号产生电路61和62上的电压，其同时形成所述建立状态信息Infe。从而，建立状态信息是相应功率开关PT1或PT2的电流切换状态的指示符。与切换状态有关的重要信息是时间tIe，在该时间中，建立状态信息Infe在达到其最大值之后达到值0。通过使建立时间te大于时间tIe，切换执行所需的驱动能量EL1或EL2高于建立时间te短于时间tIe的情况。时间tIe之后的过摆值表示驱动信号J1和J2中的过摆。通过缩短建立时间te，可在不提供相应的电阻器R1和R2的情况下，将过摆保持在适当范围内。图7示出了对左侧的长建立时间te和右侧的短建立时间te的比较。图7中的第一时间曲线示出了具有标记的建立时间te的双极脉冲信号BC。图7中的第二时间曲线示出了第一触发信号F1。图7中的第三时间曲线示出了具有标记的时间tIe的建立时间信息Infe。图7中的第四时间曲线示出了具有标记的驱动频率EL1的电流IL1，图7中的第五时间曲线示出了第一驱动信号J1。
经由如图8所示的供电电路13提供用于驱动功率开关PT1和PT2的能量。供电电路13包括至少电源切换电路10和电源磁路T2。栅极切换电路10借助开关SW1以由栅极功率比控制信号M限定的比率来切换栅极电源电压N，由此产生信号O。耦合电容器C5防止电源磁路T2饱和。信号O承载能量ET2，该能量通过磁耦合电路T2转移到DC栅极电源电路7。信号O的幅度由栅极电源电压N的大小限定。信号O的PWM比由栅极功率比控制信号M的占空比限定。栅极功率比控制信号M的较大占空比会同时降低正DC栅极电源电压VG+以及增加负DC栅极电源电压VG-，反之亦然，极功率比控制信号M的较小占空比会同时增加正DC栅极电源电压VG+以及降低负DC栅极电源电压VG-。这通过电源磁路T2来确保，这是由于T2具有均衡信号O的正电压积分区域Φ1和Φ2以及负电压积分区域Φ1′和Φ2′的属性。信号O的幅值和PWM比限定DC栅极电源电压VG+和VG-的值。DC栅极电源电压VG+和VG-的值都具有与栅极电源电压N的线性相关性。显然，通过控制栅极功率比信号M和栅极电源电压N的值，可改变DC栅极电源电压VG+和VG-。
图9示出了设置DC栅极电源电压VG+和VG-的两个示例的时间图。图中使用虚线作为分界，示出了两个示例。虚线的左侧示出了具有较大占空比的栅极功率比信号M和具有较高值的栅极电源电压N的示例。虚线的右侧示出了具有较小占空比的栅极功率比信号M和具有较低值的栅极电源电压N的示例。图9的第一时间曲线示出了栅极功率比信号M，图9的第二时间曲线示出了栅极电源电压N，以及图9的第三时间曲线示出了具有示出的DC栅极电源电压VG+和VG-的信号O，其作为相应的栅极功率比信号M和相应的栅极电源电压N的响应。
图8示出了DC栅极电源电路7的具体示意图。每个DC栅极电源电压VG1+、VG+、VG-、VGND由一个半波整流器D1或D2或D3以及相应的平滑电容器C1或C2或C3产生。DC栅极电源电压VG+和VG-是通过相同绕组供电的。为了产生DC栅极电源电压VG1+，在电源磁路T2的相应次级绕组上使用附加抽头T′。
由电源磁路T2的次级绕组输出的信号O电压被用来限定停机信息InfSD。在如图9中的第四时间曲线中所示的一种可能实施方式中，通过栅极功率比控制信号M至少针对信号O的一个周期引起频率改变(具有相同的PWM比)来产生信号。运行周期时间top降低到由停机电路8检测到的关停周期时间tsd。图15-16示出了停机电路8的连接。
通过设置栅极功率比控制信号M和栅极电源电压N的值，限定DC栅源电压VG+和VG-以及DC栅源电压VG+和VG-的平均电压值(即镜像电压Vm)。通过镜像电压Vm需要低于阈值电压Vth的值这一条件来限制对DC栅极电源电压VG+和VG-以及镜像电压Vm的设置。镜像电压Vm和阈值电压Vth之间的差别越大，互锁延迟ID值就越大，反之亦然，镜像电压Vm和阈值电压Vth之间的差别越小，互锁延迟ID值就越小。图10中根据一种可能实施方式的驱动信号J1和J2的时间曲线示出了针对DC栅极电源电压VG+和VG-的两个不同值的互锁延迟ID的差别。
图11示出了不管功率开关PT1和PT2的温度改变而确保稳定的互锁延迟ID的电路的一种可能实施方式。随着温度的增加，如图12中的第一时间曲线所示，阈值电压Vth出现降低。因此，镜像电压Vm需要在功率开关PT1和PT2的整个温度范围内改变相同的电压差。
在图11中示出的可能实施方式中，温度影响自适应电路11和DC/DC转换器添加到供电电路13中。为了实现恒定的电压差Vdif(不管功率开关PT1和PT2的结温度T带来的变化)，温度影响自适应电路11调整栅极功率比控制信号M并控制DC/DC转换器12，从而DC/DC转换器12产生关于温度信息InfT的栅极电源电压N。电压差Vdif是镜像电压Vm和阈值电压Vth之间的电压差。温度信息InfT包括与功率开关PT1和PT2的结温度Tj有关的信息。
图12中的第一时间曲线示出了阈值电压Vth与结温度Tj的相关性的可能示例。图12中的第二和第三时间曲线示出了栅极功率比控制信号M和栅极电源电压N，其作为对关于结温度Tj的温度信息InfT的响应。图12中的第四时间曲线示出了在功率开关PT1和PT2的整个结温度Tj范围内恒定的电压差Vdif以及确保这一恒定电压差Vdif的相应DC栅极电源电压VG+和VG-。
在图13a-13d的可能实施方式中，示出了针对第一功率开关PT1的接通切换的能量返回，并且在图14a-14d中，示出了针对第一功率开关PT1的关断切换的能量返回。只示出了第一功率开关PT1的能量转移过程中所包括的元件。图14a-14d中的电路在图4所示的实施方式中的驱动电路1中控制第一功率开关PT1的部分的基础上添加了附加抽头T和附加压盖二极管D6和D7。磁耦合电路T3在连接到第一斜坡信号产生电路61的电感器L1的绕组上添加了附加抽头T，以便形成自耦变压器功能。抽头T的位置被设置为位于绕组的更接近于连接到第一功率开关PT1的控制电极G的一侧，并形成在0.5到1之间的耦合比率RC＜1。压盖二极管D6连接到抽头T，以便接收DC栅极电源电路7的DC栅极电源电压VG+。压盖二极管D7连接在DC栅极电源电路7的负DC栅极电源电压VG-和抽头T之间。
在图13a中示出的可能实施方式中，在建立时间te持续期间，触发开关Q1接通，并且栅极电流IG1将驱动能量从平滑电容器C1转移到电容器CGS。随着电流IG1流经电感器L1，存储在电感器L1中的能量的值等于存储在电容器CGS中的能量的值。在触发开关Q1已经如图13b所示关断之后，由于在建立时间te内存储在电感器L1中的能量，栅极电流IG1仍然流动。能量从电感器L1转移到电容器CGS和平滑电容器C2。返回到平滑电容器C2的那部分能量是返回到DC电源电路7的能量。如图13c所示，随着驱动信号J1电压值达到DC栅极电源电压VG+除以耦合比RC＜1，栅极电流IG1降至零，而且仍然存储在电感器L1中的能量通过压盖二极管D6转移到DC电源电路7的平滑电容器C1和C2。如图13d所示，在电感器L1中的全部能量都已被转移之后，由于过摆而存储在电容器CGS中的能量通过压盖二极管D6返回到DC栅极电源电路7的平滑电容器C1。
在图14a中示出的可能实施方式中，在建立时间te持续期间，触发开关Q2接通，并且栅极电流IG1将驱动能量从平滑电容器C2转移到电容器CGS。随着栅极电流IG1流经电感器L1，存储在电感器L1中的能量的值等于存储在电容器CGS中的能量的值。在触发开关Q2已经如图14b所示关断之后，由于在建立时间te内存储在电感器L1中的能量，栅极电流IG1仍然流动。能量从电感器L1转移到电容器CGS和平滑电容器C1。返回到平滑电容器C1的那部分能量是返回到DC电源电路7的能量。如图14c所示，随着驱动信号J1电压值达到DC栅极电源电压VG+除以耦合比RC＜1，栅极电流IG1降至零，而且仍然存储在电感器L1中的能量通过压盖二极管D7转移到DC电源电路7的平滑电容器C1和C2。如图14d所示，在电感器L1中的全部能量都已被转移之后，由于过摆而存储在电容器CGS中的能量通过压盖二极管D7返回到DC栅极电源电路7的平滑电容器C2。
在一种可能的实施方式中，功率开关PT1和PT2由诸如BJT或JFET的开关元件形成，这些开关元件需要恒定电流进入到控制电极G，以便保持功率开关PT1和PT2接通或关断。
图15示出了驱动作为功率开关PT1和PT2的半桥HB连接BJT的驱动电路1的一种可能实施方式。图16示出了驱动作为功率开关PT1和PT2的半桥HB连接JFET的驱动电路1的一种可能实施方式。在图15和图16的可能实施方式中，为了提供流向功率开关PT1和PT2的控制电极G的恒定电流，双稳态电路9连接到触发电路51和52。由DC栅极电源电路7使用DC栅极电源电压VG1+和VG-对双稳态电路9进行供电，而且双稳态电路9包括两个电流发生器Ion和Ioff、比较器X和双稳态电路电阻器Rbc。比较器X与DC栅极电源电压VGND相比具有约1V的滞后量。在驱动信号J1和J2位于滞后量范围内时，比较器X不把电流发生器Ion或Ioff切换接通。在驱动电压在滞后量之上时，比较器X将电流发生器Ion切换接通，在驱动电压在滞后量之下时，比较器X将电流发生器Ioff切换接通双稳态电路电阻器Rbc添加在比较器X的反馈回路中，以便防止在停机电路接通时电流降低。由DC栅极电源电路7使用DC栅极电源电压VG1+对电流发生器Ion进行供电，并且电流产生器Ion产生保持相应的功率开关PT1和PT2的接通状态所需的预设电流值。电源磁路T2的次级绕组上的抽头T′的位置限定DC栅极电源电压VG1+的最小值，该DC栅极电源电压VG1+的最小值保持电流发生器Ion上的电压降仍足以使得电流发生器Ion能够在所有工况中产生预设电流。电流发生器Ion上的建议电压降是至多2V。由DC栅极电源电路7使用负DC栅极电源电压VG-对电流发生器Ioff进行供电，并且电流产生器Ioff产生保持相应的功率开关PT1和PT2的关断状态所需的电流。由电流产生器Ioff产生的电流是预定义的且其值在毫安范围内，从而能够使用电阻器进行代替。
对于功率开关PT1和PT2的快速关断，将停机电路8添加到触发电路51和52。停机电路8包括检测信号O的频率改变的解码电路，并响应于检测到的关停周期时间tsd，去激活双稳态电路9，将相应的驱动信号J1或J2连接到DC栅极电源电压VGND并从而关断相应的功率开关PT1或PT2。
在图15中的可能实施方式中，驱动电路1控制作为功率开关PT1和PT2的BJT，因此由于BJT的属性，接通状态电压VpT1on和VpT2on低于DC栅极电源电压VG+。在触发开关Q2接通时，在相应的斜坡信号产生电路61或62上出现DC栅极电源电压VG-和接通状态电压Von之间的电压差。在触发开关Q1接通时，在相应的斜坡信号产生电路61或62上出现DC栅极电源电压VG+和关断状态电压Von之间的电压差。通过添加到触发开关Q2和DC栅极电源电路7的负DC栅极电源电压VG-之间的触发电路51和52的阻断二极管D9来防止由斜坡信号产生电路61或62之间存在的电压差导致的通过磁耦合电路T3的短路电流。只有通过压盖二极管D7返回的能量是可能的。因此，只有压盖二极管D7用于到DC电源电路7的能量返回。在建立时间te期间存储在电感器L1和L2中的那部分能量只返回到DC栅极电源电路7，其属于正在关断的第二功率开关PT1或PT2。因此，在功率开关PT2的关断期间通过磁耦合电路T3转移驱动能量EL1，并且在第一功率开关PT1的关断期间通过磁耦合电路T3转移驱动能量EL2。
图17和18示出了特性时间曲线相对于图17中的第一时间曲线中所示的输入信号A的响应。图17和图18中的时间标记a-1相同。时间标记a和g表示切换的开始。时间标记b和h表示双稳态电路9关断电流发生器Ion的时间。时间标记c和i表示双稳态电路9接通电流发生器Ion的时间。时间标记d和j表示触发开关Q2由于驱动信号J1和J2等于负DC栅极电源电压VG-而停止导电。时间标记e和k表示建立时间te期满后的时间。时间标记f和1表示能量返回过程完成的时间。
图17的第二时间曲线示出了具有标记的建立时间te的双极脉冲信号BC的信号图。图17的第三时间曲线示出了第一触发电路51的触发开关Q1的电流IQ1_1的信号图。图17的第四时间曲线示出了第第二触发电路51的触发开关Q2的电流IQ2_1的信号图，其中该电流IQ2_1等于同一驱动电路51的阻断二极管D9的电流ID9_1。图17的第五时间曲线示出了第一触发电路51的压盖二极管D7的电流ID7_1的信号图。图17的第六时间曲线示出了第一触发信号F1的信号图。图17的第七时间曲线示出了流向第一功率开关PT1的控制电极的电流IG1的信号图，其中具有电流发生器Ion的标记电流ION1。图17的第八时间曲线示出了第一驱动信号J1的信号图。
图18的第一时间曲线示出了建立时间信息Infe的信号图。图18的第二时间曲线示出了第二触发电路52的触发开关Q1的电流IQ1_2的信号图。图18的第三时间曲线示出了第二触发电路52的触发开关Q2的电流IQ2_2的信号图，其中该电流IQ2_2等于同一驱动电路51的阻断二极管D9的电流ID9_2。图18的第四时间曲线示出了第二触发电路52的压盖二极管D7的电流ID7_2的信号图。图17的第五时间曲线示出了第二触发信号F2的信号图。图18的第六时间曲线示出了流向第二功率开关PT2的控制电极的电流IG2的信号图，其中具有电流发生器Ion的标记电流ION1。图17的第八时间曲线示出了驱动信号J1和J2的信号图，其中具有标记的互锁延迟ID。图18的阴影区域示出了功率开关PT1和PT2的接通和关断状态。
在图19中的可能实施方式中，驱动电路1控制作为功率开关PT1和PT2的正常接通JFET。为了防止在驱动电路1的工作条件建立期间或之前通过功率开关PT1和PT2交叉传导，将级联(cascode)功率开关PTc与第一功率开关PT1串叠连接，而且还添加与第二功率开关PT2连接的级联功率开关PTc。级联功率开关PTc由低电压且低接通电阻MOSFET形成。级联功率开关PTc的电压需要高至足以在功率开关PT1或PT2的控制电极G上的电压达到正DC栅极电源电压VG+时将功率开关PT1或PT2保持在截止区。为了使级联功率开关不在实质上对半桥HB的导电损耗作出贡献，级联功率开关PTc的接通电阻应该在毫欧的范围内。在图19的可能实施方式中，为了控制级联功率开关PTc，关断电流产生电阻器RIG-代替了关断电流发生器Ioff，并且级联切换电路14添加到触发电路51和52。级联切换电路14通过保持级联功率开关PTc的控制电极G连接到级联功率开关PTc的源极S来确保级联功率开关PTc在驱动电路1的工况建立期间处于关断状态。在DC栅极电源电路7尚未建立DC栅极电源电压VG+、VG+1和VG-的最终值时，功率开关PT1和PT2的控制电极G通过关断电流产生电阻器RIG-连接到DC栅极电源电压VG-，并且通过半波整流器D2和电源磁路T2的相应次级绕组连接回级联功率开关PTc的源极S。从而，通过相应的功率开关PT1或PT2的电流被阻断。当负DC栅极电源电压VG-达到其额定值时，级联切换电路14将级联功率开关PTc接通。相应的功率开关PT1或PT2保持在截止区中，只不过由于相应的功率开关PT1或PT2的控制电极G处的电压保持低于阈值电压Vth(即在负DC栅极电源电压VG-的电平处)，所以级联功率开关PTc接通。
在图20的可能实施方式中，SiC FET被提供作为功率开关PT1和PT2。使用负电压对SiC FET进行限制，其中最大负驱动电压为-10V，SiC FET的阈值电压Vth在达3V的范围内，并且为了完全在欧姆区域中需要达到20V。阻断二极管D8和唯一的压盖二极管D6添加到触发电路51和52。DC栅极电源电压VG-被限定为接近最大负驱动电压，例如对于-10伏的设备限制来讲是-8伏。镜像电压Vm被限定为在功率开关PT1和PT2的截止区内。正DC栅极电源电压VG+等于Vm+(Vm-VG-)，其中Vm表示镜像电压，VG-表示DC栅极电源电压VG-。接通状态电压Von被限定为接近最大正驱动电压，例如对于-22伏的设备限制来讲是20V，其中通过式(VG+-VG-)/(Von-VG-)得到自耦变压器耦合比RC＜1，其中Von表示接通状态电压，VG+表示正DC栅极电源电压，VG-表示负DC栅极电源电压。
图20的可能实施方式中的驱动能量EL1和EL2在相应的功率开关PT1、PT2接通时返回到触发电路51或52的DC电源电路7。经由第一触发电路51的连接到磁耦合电路T3的相应抽头T的压盖二极管D6，通过磁耦合电路T3转移驱动能量EL1和EL2，并且当功率开关PT1处于接通转变中时，将驱动能量EL1和EL2返回到第一触发电路51的DC栅极电源电路7。经由第二触发电路52的连接到磁耦合电路T3的相应抽头T的压盖二极管D6，通过磁耦合电路T3转移驱动能量EL1和EL2，并且当功率开关PT2处于接通转变中时，将驱动能量EL1和EL2返回到第二触发电路52的DC栅极电源电路7。
图21示出了第一功率开关PT1的关断转变和第二功率开关PT2的接通转变的简化时间曲线。在时间标记t0处，接通第一触发电路51的触发开关Q1和第二触发电路52的触发开关Q2。第一驱动信号J1开始降低。由于阻断二极管D8，第二驱动信号J2在关断状态电压Voff处保持稳定。在时间标记t1处，电感器L1上的电压降至|VG-|+VG+，其中VG-表示负DC栅极电源电压，VG+表示正DC栅极电源电压。第一驱动信号J1开始增加。在时间标记2处，第一驱动电压J1达到负载电流阈值电压VthIL并且输出电压K开始下降。密勒效应开始起作用。由于当第一功率开关PT1的栅漏电压赶上功率开关PT1的栅源电压时第一功率开关PT1的栅漏电容降低，导致在时间标记t3之后输出电压K加速下降。功率开关PT1和PT2的栅漏电容之间的差别引起均衡电流Ieq在时间标记t2和t3之间流经磁耦合电路T3。负载电流ILPT1在第一驱动信号J1降至阈值电压Vth(在时间标记t5处达到)期间从第一功率开关PT1的FET单元FC转移到第二功率开关PT2的体二极管DB。第一功率开关PT1关闭。在时间标记t6处，第二驱动信号J2增加到阈值电压Vth。负载电流ILPT2在时间标记t6和t7期间从体二极管DB转移到第二功率开关PT2的FET单元FC。存储在电感器L1和L2中的能量引起第二驱动电压J2增加到接通状态电压Von(在时间标记t8处达到)。存储在电感器L2中的能量通过磁耦合电路T3转移到第二功率开关PT2的栅源电容。该能量转移通过在时间标记t7和t8之间流动的均衡电流Ieq示出。
图21的第一时间曲线示出了驱动信号J1和J2的信号图。图21的第二时间曲线示出了均衡电流Ieq的信号图。图21的第三时间曲线示出了输出信号K的信号图。图21的第四时间曲线示出了流经第一功率开关PT1的负载电流ILPT1的信号图。图21的第五时间曲线示出了流经第二功率开关PT2的体二极管DB2的电流的信号图。图21的第六时间曲线示出了第二功率开关PT2的负载电流ILPT2的信号图。
在图22的可能实施方式中，第一功率开关PT1包括串联的开关元件PT1a、PT1b...PT1n，以及第二功率开关PT2包括串联的开关元件PT2a、PT2b...PT2n。第一触发电路51包括触发电路51a、51b...51n，以及第二触发电路52包括触发电路52a、52b...52n。触发电路51a、51b...51n、52a、52b...52n由磁触发电路T1驱动。磁触发电路T1包括六个变压器，每个变压器具有一个初级绕组和两个次级绕组。第一斜坡信号产生电路61包括61a、61b...61n，以及第二斜坡信号产生电路62包括触发电路62a、62b...62n。每个触发电路51a、51b...51n、52a、52b...52n连接到相应的斜坡信号产生电路61a、61b...61n、62a、62b...62n，每个斜坡信号产生电路61a、61b...61n、62a、62b...62n则连接到相应的开关元件PT1a、PT1b...PT1n、PT2a、PT2b...PT2n并且包括电感器L1。电阻器R1并联到每个斜坡信号产生电路61a、61b...61n、62a、62b...62n。磁耦合电路T3包括六个变压器，每个变压器将其绕组之一连接到斜坡信号产生电路61a、61b...61n、62a、62b...62n之一，并且剩余的绕组彼此并联连接到任何一对斜坡信号产生电路61a、61b...61n的磁耦合电路T3的绕组之间的耦合比是1，以及连接到任何一对斜坡信号产生电路62a、62b...62n的磁耦合电路T3的绕组之间的耦合比是1。连接到斜坡信号产生电路61n和62n的磁耦合电路T3的绕组之间的耦合比是-1。
在图23的一种可能实施方式中，根据本发明的驱动电路1控制第一功率开关PT1和第二功率开关PT2，其中第一功率开关PT1包括两个开关元件PT1a和PT1b，第二功率开关PT2包括两个开关元件PT2a和PT2b。同样，开关元件PT1a和PT2a连接成半桥，且开关元件PT1b和PT2b连接成半桥。使用电源POWER+对开关元件PT1a和PT2b供电，使用电源POWER-对开关元件PT2a和PT1b供电。负载连接在开关元件PT1a和PT2b的公共点和开关元件PT2a和PT1b的公共点之间。磁触发电路T1具有一个变压器，其中具有一个初级绕组和八个次级绕组。
第一触发电路51包括两个触发电路51a和52b，第二触发电路52包括两个触发电路52a和51b。第一斜坡信号产生电路61包括两个斜坡信号产生电路61a和62b，第二斜坡信号产生电路62包括两个斜坡信号产生电路62a和61b。触发电路51a通过斜坡信号产生电路61a控制开关元件PT1a，触发电路52a通过斜坡信号产生电路62a控制开关元件PT2a，触发电路51b通过斜坡信号产生电路61b控制开关元件PT1b，触发电路52b通过斜坡信号产生电路62b控制开关元件PT2b。电阻器R1并联到斜坡信号产生电路61a和62b。电阻器R2并联到斜坡信号产生电路62a和61b。如图23所示，磁耦合电路T3由两个变压器形成，每个具有并联到斜坡信号产生电路61a、62a、61b和62b。
缩写
NZID                 近零互锁延迟
ID                   锁延迟
DT                   迟延时间
PT                   功率开关
PTc                  级联功率开关
PT1、PT2             功率开关
PT1a、PT1b...PT1n    PT1的开关元件
PT2a、PT2b...PT2n    PT2的开关元件
HB                   半桥
DB                   体二极管
FC                   FET单元
S1                   第一步骤
S2                   第二步骤
A                    输入信号
B、C                 脉冲信号
BC                   双极脉冲信号
F1、F2               触发信号
J1、J2               驱动信号
O                    信号
N                    栅极电源电压
M                    栅极功率比控制信号
B1、B2               信号
P1、P2               信号
B1′、B2′           信号
1                    驱动电路
4                    差分电路
51、52              触发电路
51a、51b...51n      51内的触发电路
52a、52b...52n      52内的触发电路
61、62              斜坡信号产生电路
61a、61b...61n      61内的斜坡信号产生电路
62a、62b...62n      62内的斜坡信号产生电路
7                   DC栅极电源电路
8                   停机电路
9                   双稳态电路
10                  电源切换电路
11                  温度影响自适应电路
12                  DC/DC转换器
13                  供电电路
14                  级联开关电路
T1                  磁触发电路
T2                  电源磁路
T3                  磁耦合电路
Del                 延迟单元
DR1、DR2            电流隔离驱动电路
RC1、RC2            电路
DC                  电源
InfT                温度信息
InfT3               功率开关状态信息
TnfSD               停机信息
Tnfe                建立时间信息
Q1、Q2              触发开关
L1、L2              电感器
R1、R2              阻尼电阻器
D6、D7              压盖二极管
D8、D9              阻断二极管
CGD                功率开关的漏极栅极电容器
Rds_onPT1           电阻器
Roff               安全电阻器
Rbc                双稳态电路电阻器
RIG-               关断电流发生电阻器
X                  比较器
D1、D2、D3         半波整流器
C1、C2、C3         平滑电容器
SW1                开关
C5                 耦合电容器
RG1、RG2           电阻器
Dbs                自举二极管
IL、ILPT1、ILPT2   负载电流
IL1、IL2           电感器电流
IR1、IR2           电阻器电流
Ieq                均衡电流
VG+                DC栅极电源电压
VG-                DC栅极电源电压
VGND               DC栅极电源电压
VthIL             负载电流阈值
POWER+             电源电压
POWER-             电源电压
Vth                阈值电压
VthIL             负载电流阈值电压
VthTj             结温度阈值电压
Vm                 镜像电压
VOS+、VOS-         过摆大小
VthQ1、VthQ2       双极阈值电压
VpT1on             PT1接通状态电压
VpT2on             PT2接通状态电压
VpT1off                   PT1关断状态电压
VpT2off                   PT2关断状态电压
Vdif                      电压差
VTr1、VTr2                大小
Vs+′、Vs-′、Vs+、Vs-    浮置电源电压
tHLpd                     高到低传播延迟
tLHpd                     低到高传播延迟
ts                        切换时间
tt                        转变时间
te                        建立时间
top                       运行周期时间
tsd                       关停周期时间
t1pd                      逻辑传播延迟
tdpd                      驱动传播延迟
G                         控制电极
S                         源
AVD                       电压差区域
AH                        滞后区域
EL1、EL2                  驱动能量
Φ1、Φ1′、Φ2、Φ2′    区域
RC＜1                     耦合比
T                         抽头
T′                       抽头
Tj                        结温度
RC′、RC″                RC恒量

Claims (15)

1.一种用于驱动半桥连接的电学受控功率开关(PT1、PT2)的驱动电路(1)，其中该驱动电路在功率开关(PT1、PT2)的接通状态之间具有近零互锁延迟时间(NZID)，其中所述驱动电路(1)被配置为接收输入信号(A)，并产生：
-适于在接通和关断状态之间切换第一功率开关(PT1)的第一驱动信号(J1)，
-适于在接通和关断状态之间切换第二功率开关(PT2)的第二驱动信号(J2)，
其中响应于所述输入信号(A)的上升沿和下降沿产生的第一驱动信号(J1)的信号曲线在转变时间(tt)内沿镜像电压值(Vm)的时间轴相对于第二驱动信号(J2)的信号曲线成镜像，
其中所述镜像电压值(Vm)被调整为在功率开关(PT1、PT2)的截止区之内。
2.根据权利要求1所述的驱动电路，包括：
-至少一个第一触发信号产生电路(51、51a、51b...51n)，
-至少一个第二触发信号产生电路(52、52a、52b...52n)，
-至少一个第一斜坡信号产生电路(61、61a、61b...61n)，以及
-至少一个第二斜坡信号产生电路(62、62a、62b...62n)，
其中每个触发信号产生电路(51、52、51a、51b...51n；52a、52b...52n)包括一对触发开关(Q1、Q2)，
其中第一触发信号产生电路(51、51a、51b...51n)的每对触发开关(Q1、Q2)适于产生第一触发信号(F1)，
其中第二触发信号产生电路(52、52a、52b...52n)的每对触发开关(Q1、Q2)适于产生第二触发信号(F2)，
其中作为输入信号(A)的每个奇数次逻辑改变的结果，所述第一触发信号产生电路(51、51a、51b...51n)的第一触发开关(Q1)将第一触发信号(F1)的值从关断电压状态(VpT1off)阶式地改变为正DC栅极电源电压(VG+)，与此同时所述第二触发信号产生电路(52、52a、52b...52n)的第二触发开关(Q2)将第二触发信号(F2)的值从接通电压状态(VpT2on)阶式地改变为负DC栅极电源电压(VG-)，
其中作为输入信号(A)的每个偶数次逻辑改变的结果，所述第二触发信号产生电路(52、52a、52b...52n)的第一触发开关(Q1)将第二触发信号(F2)的值从关断电压状态(VpT2off)阶式地改变为正DC栅极电源电压(VG+)，与此同时所述第一触发信号产生电路(51、51a、51b...51n)的第二触发开关(Q2)将第一触发信号(F1)的值从接通电压状态(VpT1on)阶式地改变为负DC栅极电源电压(VG-)，以及
其中通过借助第一斜坡信号产生电路(61、61a、61b...61n)形成斜坡，使第一触发信号(F1)的每个电压阶式变化整形为第一驱动信号(J1)，以及其中通过借助第二斜坡信号产生电路(62、62a、62b...62n)形成斜坡，使第二触发信号(F2)的每个电压阶式变化整形为第二驱动信号(J2)。
3.根据权利要求1或2所述的驱动电路，
其中第一斜坡信号产生电路(61、61a、61b...61n)包括由连接在第一触发信号产生电路(51、51a、51b...51n)的一对触发开关(Q1、Q2)的公共点与第一功率开关(PT1)的控制电极(G)之间的第一电感(L1)形成的能量缓冲组件，以及其中第二斜坡信号产生电路(62、62a、62b...62n)包括由连接在第二触发信号产生电路(52、52a、52b...52n)的一对触发开关(Q1、Q2)的公共点与第二功率开关(PT2)的控制电极(G)之间的第二电感(L2)形成的能量缓冲组件，
其中第一电感(L1)适于在达到所述第一功率开关(PT1)的阈值电压(Vth)时向第一功率开关(PT1)的控制电极(G)提供最大电流，
其中在切换时间(ts)内存储在第一电感(L1)中的第一驱动能量(EL1)高至足以在第一功率开关(PT1)的控制电极(G)上形成电压过摆，以便加速对第一功率开关(PT1)的切换，
其中第二电感(L2)适于在达到所述第二功率开关(PT2)的阈值电压(Vth)时向第二功率开关(PT2)的控制电极(G)提供最大电流，以及
其中在切换时间(ts)内存储在第二电感(L2)中的第二驱动能量(EL2)高至足以在第二功率开关(PT2)的控制电极(G)上形成电压过摆，所述电压过摆加速对第二功率开关(PT2)的切换。
4.根据权利要求1-3中的任一项所述的驱动电路，
其中第一阻尼电阻器(R1)与第一电感(L1)并联连接，并且适于抑制第一驱动信号(J1)的信号摆动，以及其中第二阻尼电阻器(R2)与第二电感(L2)并联连接，并且适于抑制第二驱动信号(J2)的信号摆动。
5.根据权利要求1-4中的任一项所述的驱动电路，
其中所述驱动电路(1)包括栅极电源切换电路(10)和电源磁路(T2)，
其中每个触发信号产生电路(51、51a、51b...51n；52、52a、52b...52n)包括DC栅极电源电路(7)，
其中所述DC栅极电源电路(7)包括至少一个半波整流器(D1、D2、D3)和至少一个平滑电容器(C1、C2、C3)，
其中每个DC栅极电源电路(7)适于：
-产生至少一个正DC栅极电源电压(VG+、VG1+)和负DC栅极电
源电压(VG-)，以及
-向第一触发开关(Q1)提供正DC栅极电源电压(VG+)，
-向第二触发开关(Q2)提供负DC栅极电源电压(VG-)，以及
-从所述电源磁路(T2)接收能量，
其中每个DC栅极电源电压(VG+、VG1+、VG-)的值是0伏，
其中所述栅极电源切换电路(10)被配置为：
-接收栅极功率比控制信号(M)，
-接收DC栅极电源电压(N)，以及
-产生适于承载栅极电源能量(ET2)的信号(O)；
其中所述切换电路(10)通过利用所接收的栅极功率比控制信号(M)的PWM信息调制所接收的DC栅极电源电压(N)，来调节所述栅极电源电路(7)的DC栅极电源电压(VG+、VG1+、VG-)的电压值，
其中所述电源磁路(T2)包括至少一个变压器，并且适于提供将所述栅极电源能量从电源切换电路(10)到两个DC栅极电源电路(7)的电流隔离能量转移。
6.根据权利要求5所述的驱动电路，
其中所述驱动电路(1)包括温度影响自适应电路(11)，其适于：
-接收承载了温度信息的温度信息信号(InfT)，
-产生所述栅极功率比控制信号(M)，
-经由DC/DC转换器(12)设置所述DC栅极电源电压(N)的值，
以及
-相对于由所接收的温度信息信号(InfT)承载的温度信息来设置栅极功率比控制信号(M)和DC栅极电源电压(N)，使得所述DC栅极电源电压(VG+、VG-)的值在所述温度信息信号(InfT)的整个温度范围内保持压差(Vdif)具有恒定值。
7.根据权利要求1-6中的任一项所述的驱动电路，
其中由磁耦合电路(T3)执行驱动信号(J1、J2)之间的镜像处理，
其中所述磁耦合电路(T3)连接在至少一个第一斜坡信号产生电路(61、61a、61b...61n)和至少一个第二斜坡信号产生电路(62、62a、62b...62n)之间，
其中磁耦合电路(T3)包括至少一个变压器，
其中所述磁耦合电路(T3)适于在任何一对单独的第一斜坡信号产生电路(61、61a、61b...61n)之间执行正一(+1)的耦合比，
其中所述磁耦合电路(T3)适于在任何一对单独的第二斜坡信号产生电路(62、62a、62b...62n)之间执行正一(+1)的耦合比，以及
其中所述磁耦合电路(T3)适于在所述第一斜坡信号产生电路(61、61a、61b...61n)和所述第二斜坡信号产生电路(62、62a、62b...62n)之间执行负一(-1)的耦合比。
8.根据权利要求7所述的驱动电路(1)，
其中所述磁耦合电路(T3)在与所述斜坡信号产生电路(61、61a、61b...61n；62、62a、62b...62n)相连的至少一个绕组上具有形成小于1的耦合比(RC＜1)的抽头(T)，以便形成自耦变压器功能，
其中所述触发信号产生电路(51、51a、51b...51n；52、52a、52b...52n)中的至少一个包括与所述抽头(T)相连的压盖二极管(D6、D7)，
其中所述磁耦合电路(T3)适于使得磁耦合电路(T3)的所述耦合比(RC＜1)限定功率开关(PT1、PT2)的控制电极(G)上的最大电压过摆值，以及
其中所述磁耦合电路(T3)和所述压盖二极管(D6、D7)适于将驱动能量(EL1、EL2)的至少一部分经由所述压盖二极管(D6、D7)返回DC栅极电源电路(7)。
9.根据权利要求5-8中的任一项所述的驱动电路(1)，
其中所述驱动电路(1)包括差分电路(4)和具有至少一个变压器的磁触发电路(T1)，
其中所述差分电路(4)被配置为接收输入信号(A)并且产生第一脉冲信号和第二脉冲信号(B、C)，
其中脉冲信号(B、C)两者在活动和不活动状态之间切换，并适于在不对所述脉冲信号(B、C)进行附加放大的情况下通过所述磁触发电路(T1)控制所述多对触发开关(Q1、Q2)，
其中在所述输入信号(A)的接通状态期间，至少响应于输入信号(A)的每个上升沿，将第一脉冲信号(B)的值设为活动状态达建立时间(te)的持续时间，以及在所述输入信号(A)的关断状态期间，至少响应于输入信号(A)的每个下降沿，将第二脉冲信号(C)的值设为活动状态达所述建立时间(te)的持续时间，
其中所述建立时间(te)具有预定值，或者是与功率开关状态信息(InfT3)同时定义的以便确保最小驱动功耗，
其中所述磁触发电路(T1)适于响应于第一脉冲信号(B)的活动状态，接通第一触发电路(51、51a、51b...51n)的第一触发开关(Q1)和第二触发电路(52、52a、52b...52n)的第二触发开关(Q2)，以及
响应于第二脉冲信号(C)的活动状态，接通第一触发电路(51、51a、51b...51n)的第二触发开关(Q2)和第二触发电路(52、52a、52b...52n)的第一触发开关(Q1)，以及
如果没有任何脉冲信号(B、C)处于活动状态，则保持所有触发开关(Q1、Q2)关断。
10.根据权利要求1-9中的任一项所述的驱动电路(1)，
其中所述第一触发电路(51、51a、51b...51n)包括双稳态电路(9)，该双稳态电路(9)适于在没有任何触发开关(Q1、Q2)接通期间防止所述功率开关(PT1)的传导状态发生改变，
其中所述第二触发电路(52、52a、52b...52n)包括双稳态电路(9)，该双稳态电路(9)适于在没有任何触发开关(Q1、Q2)接通期间防止所述功率开关(PT2)的传导状态发生改变。
11.根据权利要求1-10中的任一项所述的驱动电路(1)，
其中至少一个触发电路(51、51a、51b...51n；52、52a、52b...52n)包括停机电路(8)，该停机电路(8)适于响应于通过承载栅极电源能量(ET2)的所述信号(O)接收的停机信息(InfSD)来关断相应的功率开关(PT1、PT2)。
12.根据权利要求1-11中的任一项所述的驱动电路(1)，
其中所述触发信号产生电路(51、51a、51b...51n；52、52a、52b...52n)中的至少一个包括至少一个阻断二极管(D8、D9)，
其中第一阻断二极管(D8)连接在DC栅极电源电路(7)和第一触发开关(Q1)之间，
其中所述第二阻断二极管(D9)连接在DC栅极电源电路(7)和第二触发开关(Q2)之间。
13.根据权利要求1-12中的任一项所述的驱动电路(1)，
其中所述差分电路(4)和磁触发电路(T1)驱动连接成所述驱动电路(1)内的全桥的至少四个功率开关(PT1a、PT1b...PT1n；PT2a、PT2b...PT2n)。
14.根据权利要求1-13中的任一项所述的驱动电路(1)，
其中所述第一功率开关(PT1)包括至少一个功率开关元件(PT1a、PT1b...PT1n)，每个功率开关元件由驱动信号(J1)控制，以及
其中所述第二功率开关(PT2)包括至少一个功率开关元件(PT2a、PT2b...PT2n)，每个功率开关元件由驱动信号(J2)控制。
15.一种用于驱动半桥连接的电学受控功率开关(PT1、PT2)的方法，其中所述方法在功率开关(PT1、PT2)的接通状态之间具有近零互锁延迟(NZID)时间，所述方法包括以下步骤：
a)产生(S1)第一触发信号和第二触发信号(F1、F2)
其中作为对输入信号(A)的每个奇数次阶式改变的响应，第一触发信号(F1)以阶式的方式将其值从接通电压状态改变为正DC栅极电源电压(VG+)，与此同时，作为对输入信号(A)的每个偶数次阶式改变的响应，第二触发信号(F2)以阶式的方式将其值从关断电压状态改变为负DC栅极电源电压(VG-)，
b)作为对输入信号(A)的上升沿和下降沿的响应，使用相等的斜率使所述第一触发信号和所述第二触发信号(F1、F2)倾斜成第一驱动信号和第二驱动信号(J1、J2)，
其中所述第一驱动信号和所述第二驱动信号(J1、J2)适于在接通和关断状态之间切换相应的功率开关(PT1、PT2)，
其中所述第一驱动信号和所述第二驱动信号(J1、J2)在转变时间内沿通过镜像电压值(Vm)的时间轴相对于彼此的时间曲线成镜像，
其中所述镜像电压值(Vm)被调整为低至足以使所述功率开关(PT1、PT2)位于截止区之内。
CN201380014852.XA 2012-01-17 2013-01-17 驱动半桥连接的半导体功率开关的方法和驱动电路 Expired - Fee Related CN104170256B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US13/351,618 US8829949B2 (en) 2012-01-17 2012-01-17 Method and apparatus for driving a voltage controlled power switch device
US13/351,618 2012-01-17
EP12151561.3A EP2618486B1 (en) 2012-01-17 2012-01-18 A method and apparatus for driving a voltage controlled power switch device
EP12151561.3 2012-01-18
PCT/EP2013/050869 WO2013107832A2 (en) 2012-01-17 2013-01-17 A method and apparatus for driving half bridge connected semiconductor power switches with a stable and extremely short interlock delay combined with a switching transition speed increase and a driving power consumption reduction

Publications (2)

Publication Number Publication Date
CN104170256A true CN104170256A (zh) 2014-11-26
CN104170256B CN104170256B (zh) 2018-02-23

Family

ID=45606961

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380014852.XA Expired - Fee Related CN104170256B (zh) 2012-01-17 2013-01-17 驱动半桥连接的半导体功率开关的方法和驱动电路

Country Status (5)

Country Link
US (2) US8829949B2 (zh)
EP (2) EP2618486B1 (zh)
JP (1) JP6431768B2 (zh)
CN (1) CN104170256B (zh)
WO (1) WO2013107832A2 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105703743A (zh) * 2014-12-12 2016-06-22 联发科技股份有限公司 在电子设备中进行信号驱动控制的方法及装置
CN107104662A (zh) * 2015-11-04 2017-08-29 罗伯特·博世有限公司 用于运行金属氧化物半导体场效应晶体管的方法
CN107872211A (zh) * 2016-09-23 2018-04-03 阿尔斯通运输科技公司 Igbt型晶体管的控制方法及相关控制装置
CN109921670A (zh) * 2019-03-28 2019-06-21 苏州汇川联合动力系统有限公司 逆变器控制方法、逆变器及可读存储介质
CN111480296A (zh) * 2017-10-13 2020-07-31 大陆泰密克微电子有限责任公司 控制可电操作的马达的半导体桥的方法、控制装置和设备
CN112014708A (zh) * 2020-07-27 2020-12-01 西安中车永电电气有限公司 基于FPGA的SiC功率器件在线结温计算方法

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9018985B2 (en) * 2010-08-04 2015-04-28 Rohm Co., Ltd. Power module and output circuit
DE102011121775B3 (de) 2011-12-21 2013-01-31 Brose Fahrzeugteile Gmbh & Co. Kg, Hallstadt Steuersystem
US8829949B2 (en) 2012-01-17 2014-09-09 Franc Zajc Method and apparatus for driving a voltage controlled power switch device
CN108988836B (zh) * 2013-12-16 2023-02-28 台达电子企业管理（上海）有限公司 控制方法及功率电路的封装结构
US20150264789A1 (en) * 2014-03-14 2015-09-17 General Electric Company Methods and systems for controlling voltage switching
US10637461B2 (en) * 2014-03-14 2020-04-28 General Elelctric Company Gate drive devices and switching systems
CN104677392B (zh) * 2015-02-12 2017-11-07 深圳怡化电脑股份有限公司 一种传感器信号处理电路
EP3304740A1 (en) * 2015-06-05 2018-04-11 Boerman, Barend Johannis Resonance control terminal driven electric power transfer device
US9842077B2 (en) * 2015-06-09 2017-12-12 Hong Fu Jin Precision Industry (Shezhen) Co., Ltd. Control server system with a switch and comparing circuit for controlling a trigger time for buffer and power signal based on current status
DE102015112589A1 (de) 2015-07-31 2017-02-02 Brose Fahrzeugteile Gmbh & Co. Kommanditgesellschaft, Bamberg Steuersystem für eine motorisch verstellbare Laderaumvorrichtung eines Kraftfahrzeugs
US9812962B2 (en) * 2015-09-30 2017-11-07 Intersil Americas LLC Method and system for increasing efficiency and controlling slew rate in DC-DC converters
US9660637B1 (en) 2015-12-22 2017-05-23 Delta Electronics, Inc. Driving circuit and driving method
US9673809B1 (en) * 2016-03-24 2017-06-06 Nxp Usa, Inc. Replication of a drive signal across a galvanic isolation barrier
US9966837B1 (en) 2016-07-08 2018-05-08 Vpt, Inc. Power converter with circuits for providing gate driving
US10256811B2 (en) * 2016-11-22 2019-04-09 Electronics And Telecommunications Research Institute Cascode switch circuit including level shifter
JP6993168B2 (ja) * 2017-10-18 2022-01-13 株式会社ジャパンディスプレイ 表示装置、および、タッチパネル装置
RU2666643C1 (ru) * 2017-11-15 2018-09-11 Российская Федерация, от имени которой выступает Государственная корпорация по атомной энергии "Росатом" (Госкорпорация "Росатом") Унифицированный радиационно-стойкий модуль коммутатора нагрузок исполнительных каскадов приборов автоматики
JP7395256B2 (ja) * 2019-03-14 2023-12-11 株式会社東芝 増幅装置および送信装置
CN110868062B (zh) * 2019-10-18 2020-11-27 珠海格力电器股份有限公司 一种半桥驱动电路及其控制方法
CN112994447B (zh) * 2019-12-13 2022-03-04 立锜科技股份有限公司 低延迟时间的电源转换电路及其中的驱动电路
US20230137936A1 (en) * 2020-04-17 2023-05-04 Murata Manufacturing Co., Ltd. Isolated gate driver
US11374440B2 (en) * 2020-07-31 2022-06-28 Renesas Electronics America Inc. Wireless power charging
CN117240238A (zh) * 2022-06-08 2023-12-15 哈曼国际工业有限公司 音频放大器
TWI808881B (zh) * 2022-09-02 2023-07-11 財團法人工業技術研究院 高功率多頻耦合驅動器及其驅動方法
EP4369603A1 (en) 2022-11-10 2024-05-15 Mitsubishi Electric R&D Centre Europe B.V. Dead-time reduction using gate current mirror in a power converter

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5140201A (en) * 1990-04-02 1992-08-18 Mitsubishi Denki Kabushiki Kaisha Gate drive circuit for insulated gate semiconductor device and flash controller using the circuit
CN1129373A (zh) * 1995-02-15 1996-08-21 陈亚宁 简单高效隔离式的绝缘栅大功率器件驱动电路
EP0760552A1 (en) * 1995-08-31 1997-03-05 STMicroelectronics S.r.l. Method and circuit for PWM mode driving a bridge and disk guide using the same
CN1838536A (zh) * 2006-04-17 2006-09-27 山东新风光电子科技发展有限公司 一种功率开关的驱动装置
CN1849748A (zh) * 2003-09-08 2006-10-18 皇家飞利浦电子股份有限公司 半导体开关的高频控制
CN1879111A (zh) * 2003-11-12 2006-12-13 国际整流器公司 具有动态背栅极偏置的自举二极管仿真器
CN1909372A (zh) * 2005-08-01 2007-02-07 美国芯源系统股份有限公司 用于电源开关器件的隔离式栅极驱动器电路
US20070146020A1 (en) * 2005-11-29 2007-06-28 Advanced Analogic Technologies, Inc High Frequency Power MESFET Gate Drive Circuits
CN101147324A (zh) * 2005-03-23 2008-03-19 三垦电气株式会社 电平移位电路以及电源装置
CN201118535Y (zh) * 2007-09-28 2008-09-17 吉林大学中日联谊医院 一种半桥mos栅极晶体管驱动电路
US20090278621A1 (en) * 2008-05-07 2009-11-12 Microchip Technology Incorporated Pulse Width Modulation Dead Time Compensation Method and Apparatus
US20100315842A1 (en) * 2009-06-15 2010-12-16 Sanken Electric Co., Ltd. Drive circuit for semiconductor switching element
US20110025397A1 (en) * 2009-01-20 2011-02-03 University Of South Carolina DRIVER CIRCUIT FOR GALLIUM NITRIDE (GaN) HETEROJUNCTION FIELD EFFECT TRANSISTORS (HFETs)
WO2011119102A1 (en) * 2010-03-22 2011-09-29 Sajith Yasanga Goonesekera High frequency switch mode power supply capable of gate charge recovery

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11502391A (ja) * 1996-11-04 1999-02-23 フィリップス、エレクトロニクス、ネムローゼ、フェンノートシャップ 回路装置
DE10061563B4 (de) 2000-12-06 2005-12-08 RUBITEC Gesellschaft für Innovation und Technologie der Ruhr-Universität Bochum mbH Verfahren und Vorrichtung zum Ein- und Ausschalten von Leistungshalbleitern, insbesondere für ein drehzahlvariables Betreiben einer Asynchronmaschine, ein Betreiben einer Zündschaltung für Ottomotoren, sowie Schaltnetzteil
JP3611800B2 (ja) * 2001-04-09 2005-01-19 株式会社小糸製作所 インバータ装置
US6859087B2 (en) 2002-10-31 2005-02-22 International Rectifier Corporation Half-bridge high voltage gate driver providing protection of a transistor
GB0227792D0 (en) * 2002-11-29 2003-01-08 Koninkl Philips Electronics Nv Driver for switching circuit and drive method
JP2004194450A (ja) * 2002-12-12 2004-07-08 Fuji Electric Fa Components & Systems Co Ltd 電圧駆動型素子の駆動装置
US7598792B2 (en) 2005-01-31 2009-10-06 Queen's University At Kingston Resonant gate drive circuits
JP2008042633A (ja) 2006-08-08 2008-02-21 Toyota Motor Corp 電圧制御型スイッチング素子の共振ゲート駆動回路
US20100109750A1 (en) 2008-10-30 2010-05-06 Jens Barrenscheen Boost Mechanism Using Driver Current Adjustment for Switching Phase Improvement
US8829949B2 (en) 2012-01-17 2014-09-09 Franc Zajc Method and apparatus for driving a voltage controlled power switch device

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5140201A (en) * 1990-04-02 1992-08-18 Mitsubishi Denki Kabushiki Kaisha Gate drive circuit for insulated gate semiconductor device and flash controller using the circuit
CN1129373A (zh) * 1995-02-15 1996-08-21 陈亚宁 简单高效隔离式的绝缘栅大功率器件驱动电路
EP0760552A1 (en) * 1995-08-31 1997-03-05 STMicroelectronics S.r.l. Method and circuit for PWM mode driving a bridge and disk guide using the same
CN1849748A (zh) * 2003-09-08 2006-10-18 皇家飞利浦电子股份有限公司 半导体开关的高频控制
CN1879111A (zh) * 2003-11-12 2006-12-13 国际整流器公司 具有动态背栅极偏置的自举二极管仿真器
CN101147324A (zh) * 2005-03-23 2008-03-19 三垦电气株式会社 电平移位电路以及电源装置
CN1909372A (zh) * 2005-08-01 2007-02-07 美国芯源系统股份有限公司 用于电源开关器件的隔离式栅极驱动器电路
US20070146020A1 (en) * 2005-11-29 2007-06-28 Advanced Analogic Technologies, Inc High Frequency Power MESFET Gate Drive Circuits
CN1838536A (zh) * 2006-04-17 2006-09-27 山东新风光电子科技发展有限公司 一种功率开关的驱动装置
CN201118535Y (zh) * 2007-09-28 2008-09-17 吉林大学中日联谊医院 一种半桥mos栅极晶体管驱动电路
US20090278621A1 (en) * 2008-05-07 2009-11-12 Microchip Technology Incorporated Pulse Width Modulation Dead Time Compensation Method and Apparatus
US20110025397A1 (en) * 2009-01-20 2011-02-03 University Of South Carolina DRIVER CIRCUIT FOR GALLIUM NITRIDE (GaN) HETEROJUNCTION FIELD EFFECT TRANSISTORS (HFETs)
US20100315842A1 (en) * 2009-06-15 2010-12-16 Sanken Electric Co., Ltd. Drive circuit for semiconductor switching element
WO2011119102A1 (en) * 2010-03-22 2011-09-29 Sajith Yasanga Goonesekera High frequency switch mode power supply capable of gate charge recovery

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105703743A (zh) * 2014-12-12 2016-06-22 联发科技股份有限公司 在电子设备中进行信号驱动控制的方法及装置
CN105703743B (zh) * 2014-12-12 2019-03-08 联发科技股份有限公司 在电子设备中进行信号驱动控制的方法及装置
CN107104662A (zh) * 2015-11-04 2017-08-29 罗伯特·博世有限公司 用于运行金属氧化物半导体场效应晶体管的方法
CN107872211A (zh) * 2016-09-23 2018-04-03 阿尔斯通运输科技公司 Igbt型晶体管的控制方法及相关控制装置
CN111480296A (zh) * 2017-10-13 2020-07-31 大陆泰密克微电子有限责任公司 控制可电操作的马达的半导体桥的方法、控制装置和设备
CN111480296B (zh) * 2017-10-13 2023-10-31 大陆泰密克微电子有限责任公司 控制可电操作的马达的半导体桥的方法、控制装置和设备
CN109921670A (zh) * 2019-03-28 2019-06-21 苏州汇川联合动力系统有限公司 逆变器控制方法、逆变器及可读存储介质
CN109921670B (zh) * 2019-03-28 2021-01-19 苏州汇川联合动力系统有限公司 逆变器控制方法、逆变器及可读存储介质
CN112014708A (zh) * 2020-07-27 2020-12-01 西安中车永电电气有限公司 基于FPGA的SiC功率器件在线结温计算方法
CN112014708B (zh) * 2020-07-27 2023-02-07 西安中车永电电气有限公司 基于FPGA的SiC功率器件在线结温计算方法

Also Published As

Publication number Publication date
JP6431768B2 (ja) 2018-11-28
EP2618486A3 (en) 2013-12-04
EP2618486B1 (en) 2017-01-11
EP2805418B1 (en) 2018-09-12
US8829949B2 (en) 2014-09-09
JP2015509333A (ja) 2015-03-26
US20150109033A1 (en) 2015-04-23
WO2013107832A3 (en) 2013-12-19
US20130181748A1 (en) 2013-07-18
WO2013107832A2 (en) 2013-07-25
EP2805418A2 (en) 2014-11-26
EP2618486A2 (en) 2013-07-24
CN104170256B (zh) 2018-02-23
US9496857B2 (en) 2016-11-15

Similar Documents

Publication Publication Date Title
CN104170256A (zh) 具有稳定且极短互锁延迟并兼有切换转变速度增加和驱动功耗减小的用于驱动半桥连接的半导体功率开关的方法和装置
US10911045B1 (en) Segmented direct gate drive circuit of a depletion mode GaN power device
CN109155587B (zh) Dc-dc转换器和控制电路
CN108683327B (zh) 一种碳化硅mosfet驱动电路
CN103414354B (zh) 功率开关器件脉冲变压器隔离驱动电路
CN101944837B (zh) 用于控制功率晶体管的器件
EP3509203B1 (en) Converter with zvs
US9948289B2 (en) System and method for a gate driver
CN105449997A (zh) 一种功率变换器的功率开关管隔离栅驱动电路
JP2012199763A (ja) ゲートドライブ回路
CN103066855A (zh) 用于电源变换系统中的零电压开关的系统和方法
JP2013013051A (ja) パワーｍｏｓｆｅｔの駆動回路およびその素子値決定方法
US10483853B2 (en) DC-DC converter
Dong et al. A gate drive circuit with mid-level voltage for GaN transistors in a 7-MHz isolated resonant converter
TWI762412B (zh) 圖騰柱型pfc電路
JP3900178B2 (ja) レベルシフト回路
US6813169B2 (en) Inverter device capable of reducing through current
CN105610307A (zh) 一种产生固定负压的功率开关管隔离栅驱动电路
US6577518B2 (en) Integrated controller for synchronous rectifiers
US20240195404A1 (en) Switched inductive storage element to enhance gate drive at turn-off
EP4383570A1 (en) A switched inductive storage element to enhance gate drive at turn-off
KR20240087030A (ko) 와이드 밴드 갭 소자용 게이트 구동 장치
Liu et al. Dual channel current-source gate drivers for high-frequency dc-dc converters
CN116961397A (zh) 用于开关式转换器的zvs辅助缓冲器
KR20240053254A (ko) 전력용 트랜지스터 제어 장치 및 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20180223

Termination date: 20220117