CN105703743B - 在电子设备中进行信号驱动控制的方法及装置 - Google Patents
在电子设备中进行信号驱动控制的方法及装置 Download PDFInfo
- Publication number
- CN105703743B CN105703743B CN201510577914.9A CN201510577914A CN105703743B CN 105703743 B CN105703743 B CN 105703743B CN 201510577914 A CN201510577914 A CN 201510577914A CN 105703743 B CN105703743 B CN 105703743B
- Authority
- CN
- China
- Prior art keywords
- signal
- data
- driving control
- control signal
- transformation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/017509—Interface arrangements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
- G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
- G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018507—Interface arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
- Dc Digital Transmission (AREA)
- Semiconductor Memories (AREA)
- Electronic Switches (AREA)
Abstract
本发明提供了一种在电子设备中进行信号驱动控制的方法及相关装置。该方法包括:根据数据信号产生第一驱动控制信号和第二驱动控制信号,其中,第二驱动控制信号响应该数据信号的转变而改变,以及,第一驱动控制信号包括与该数据信号的该转变相对应的脉冲;以及根据该第一驱动控制信号,利用第一开关单元来控制位于第一电压电平和该输出级的输出端之间的第一信号路径;以及,根据该第二驱动控制信号,利用第二开关单元来控制位于该第一电压电平和该输出端之间的第二信号路径;其中,该第一信号路径的第一阻抗小于该第二信号路径的第二阻抗。采用本发明,可以改善电子设备的整体性能。
Description
技术领域
本发明涉及集成电路(Integrated Circuits,IC)的性能控制,如用于半导体芯片的多个输入/输出(Input/Output,I/O)端口的I/O信号控制,更特别地,涉及一种在电子设备中进行信号驱动控制(signal driving control)的方法及相关装置。
背景技术
通常,传统的电子设备中配备有多个集成电路,由于该多个集成电路之间信号的低品质(low quality)会引起该电子设备发生故障,因此,关于这些信号的I/O信号控制是非常重要的。例如,在其中一个集成电路为存储装置(如随机存取存储器(Random AccessMemory,RAM))的情形中,该存储装置的I/O信号的低品质会造成数据错误。因此,需要一种新的方法及相关架构来保证电子设备的性能。
发明内容
有鉴于此,本发明的目的之一在于提供一种在电子设备中进行信号驱动控制的方法及相关装置,以解决上述问题。
在一实施例中,本发明提供了一种在电子设备中进行信号驱动控制的方法,该方法包括:根据数据信号产生第一驱动控制信号和第二驱动控制信号中的至少一个,以控制该电子设备内的输出级输出该数据信号所携带的数据;其中,该第二驱动控制信号响应该数据信号的转变而改变,以及,该第一驱动控制信号包括与该数据信号的该转变相对应的脉冲。以及,根据该第一驱动控制信号,利用第一开关单元来控制位于第一电压电平和该输出级的输出端之间的第一信号路径;以及,根据该第二驱动控制信号,利用第二开关单元来控制位于该第一电压电平和该输出端之间的第二信号路径;其中,该第一信号路径的第一阻抗小于该第二信号路径的第二阻抗。
在另一实施例中,本发明提供了一种在电子设备中进行信号驱动控制的方法,该方法包括:根据该数据信号产生第一驱动控制信号、第二驱动控制信号、第三驱动控制信号和第四驱动控制信号,以控制该电子设备内的该输出级输出该数据信号所携带的该数据;其中,该第二驱动控制信号响应该数据信号的第一转变而改变,该第一驱动控制信号包括与该数据信号的该第一转变相对应的脉冲,该第四驱动控制信号响应该数据信号的第二转变而改变,以及,该第三驱动控制信号包括与该数据信号的该第二转变相对应的脉冲。以及,根据该第一驱动控制信号,利用第一开关单元来控制位于第一电压电平和该输出级的输出端之间的第一信号路径;根据该第二驱动控制信号,利用第二开关单元来控制位于该第一电压电平和该输出端之间的第二信号路径;根据该第三驱动控制信号,利用第三开关单元来控制位于第二电压电平和该输出端之间的第三信号路径;以及,根据该第四驱动控制信号,利用第四开关单元来控制位于该第二电压电平和该输出端之间的第四信号路径;其中,该第一信号路径的第一阻抗小于该第二信号路径的第二阻抗,该第三信号路径的第三阻抗小于该第四信号路径的第四阻抗。
在又一实施例中,本发明提供了一种在电子设备中进行信号驱动控制的装置,该装置包括该电子设备的至少一部分。该装置可以包括控制模块、耦接于该控制模块的第一开关单元以及耦接于该控制模块的第二开关单元。控制模块用于根据数据信号产生第一驱动控制信号和第二驱动控制信号中的至少一个,以控制该电子设备内的输出级输出该数据信号所携带的数据;其中,该第二驱动控制信号响应该数据信号的转变而改变,以及,该第一驱动控制信号包括与该数据信号的该转变相对应的脉冲。此外,第一开关单元用于根据该第一驱动控制信号控制位于第一电压电平和该输出级的输出端之间的第一信号路径。此外,第二开关单元用于根据该第二驱动控制信号控制位于该第一电压电平和该输出端之间的第二信号路径;其中,该第一信号路径的第一阻抗小于该第二信号路径的第二阻抗。
在又一实施例中,本发明提供了一种在电子设备中进行信号驱动控制的装置,该装置包括该电子设备的至少一部分。该装置可以包括控制模块、耦接于该控制模块的第一开关单元、耦接于该控制模块的第二开关单元、耦接于该控制模块的第三开关单元以及耦接于该控制模块的第四开关单元。该控制模块用于根据该数据信号产生第一驱动控制信号、第二驱动控制信号、第三驱动控制信号和第四驱动控制信号,以控制该电子设备内的该输出级输出该数据信号所携带的该数据;其中,该第二驱动控制信号响应该数据信号的第一转变而改变,该第一驱动控制信号包括与该数据信号的该第一转变相对应的脉冲,该第四驱动控制信号响应该数据信号的第二转变而改变,以及,该第三驱动控制信号包括与该数据信号的该第二转变相对应的脉冲。此外,第一开关单元用于根据该第一驱动控制信号控制位于第一电压电平和该输出级的输出端之间的第一信号路径。此外,第二开关单元用于根据该第二驱动控制信号控制位于该第一电压电平和该输出端之间的第二信号路径;其中,该第一信号路径的第一阻抗小于该第二信号路径的第二阻抗。此外,第三开关单元用于根据该第三驱动控制信号控制位于第二电压电平和该输出端之间的第三信号路径。此外,第四开关单元用于根据该第四驱动控制信号控制位于该第二电压电平和该输出端之间的第四信号路径;其中,该第三信号路径的第三阻抗小于该第四信号路径的第四阻抗。
本发明的优点是所提供的方法及相关装置可以保证具有较少设计工作量和较少副作用的电子设备的性能,且可以改善电子设备的整体性能。
本领域技术人员在阅读附图所示优选实施例的下述详细描述之后,可以毫无疑义地理解本发明的这些目的及其它目的。
附图说明
图1是根据本发明第一实施例的一种在电子设备中进行信号驱动控制的装置的示意图;
图2示出了根据本发明实施例的一种在电子设备中进行信号驱动控制的方法的流程图;
图3示出了根据本发明实施例的一种与图2所示方法相关的时序图;
图4示出了根据本发明实施例的一种与图2所示方法相关的控制方案的示意图;
图5示出了根据本发明实施例的一种在电子设备中进行信号驱动控制的装置的另一示意图;
图6示出了根据本发明实施例的一种在电子设备中进行信号驱动控制的方法的另一流程图;
图7示出了根据本发明实施例的一种与图6所示方法相关的时序图。
具体实施方式
以下描述为本发明实施的较佳实施例。以下实施例仅用来例举阐释本发明的技术特征,并非用来限制本发明的范畴。在通篇说明书及权利要求书当中使用了某些词汇来指称特定的元件。所属领域技术人员应可理解,制造商可能会用不同的名词来称呼同样的元件。本说明书及权利要求书并不以名称的差异来作为区别元件的方式,而是以元件在功能上的差异来作为区别的基准。本发明中使用的术语“元件”、“系统”和“装置”可以是与计算机相关的实体,其中,该计算机可以是硬件、软件、或硬件和软件的结合。在以下描述和权利要求书当中所提及的术语“包含”和“包括”为开放式用语,故应解释成“包含,但不限定于…”的意思。此外,术语“耦接”意指间接或直接的电气连接。因此,若文中描述一个装置耦接于另一装置,则代表该装置可直接电气连接于该另一装置,或者透过其它装置或连接手段间接地电气连接至该另一装置。
图1示出了根据本发明第一实施例的一种在电子设备中进行信号驱动控制的装置100的示意图,其中,装置100包括该电子设备的至少一部分(如一部分或全部)。如图1所示,装置100可以包括无源组件(passive component)111,如具有等效阻抗(equivalentimpedance)Z1的至少一个元件(如一个或多个元件);无源组件112,如具有等效阻抗Z2的至少一个元件(如一个或多个元件);无源组件113,如具有等效阻抗Z3的至少一个元件(如一个或多个元件);以及无源组件114,如具有等效阻抗Z4的至少一个元件(如一个或多个元件);其中,无源组件111、112、113和114位于(positioned in)该电子设备内的一输出级(output stage)中。此外,装置100可以包括多个开关单元(switching unit),如位于图1左半部所示的一些信号路径上虚线框所示的这些元件,且还可以包括控制模块(controlmodule)120,控制模块120耦接于该多个开关单元的至少一部分(如一部分或全部)。此外,装置100还可以包括无源组件130,如具有等效阻抗ZL的至少一个元件(如一个或多个元件),其中,无源组件130耦接在该输出级的输出端OUT和第三电压电平LEVEL3之间。
根据本实施例,该多个开关单元可以包括第一开关单元、第二开关单元、第三开关单元和第四开关单元。例如,第一开关单元和无源组件111设置在位于第一电压电平LEVEL1和该输出级的输出端OUT之间的第一信号路径上,第二开关单元和无源组件112设置在位于第一电压电平LEVEL1和该输出端OUT之间的第二信号路径上,第三开关单元和无源组件113设置在位于第二电压电平LEVEL2和输出端OUT之间的第三信号路径上,以及,第四开关单元和无源组件114设置在位于第二电压电平LEVEL2和输出端OUT之间的第四信号路径上。
根据一些实施例,输出端OUT可以是电子设备内的某一集成电路的输出垫(outputpad)。例如,电子设备可以包括存储装置,如同步动态随机存取装置(Synchronous DynamicRandom Access Memory,SDRAM),以及,该集成电路可以包括存储接口电路,该存储接口电路包括上面所提及的输出级,其中,输出垫可以耦接于电子设备内的该存储装置。这仅用于说明目的,而不意味着对本发明的限制。根据本发明的一些实施例,该电子设备可以包括其它类型的电路,以及,上面所提及的输出级可以位于该其它类型的电路中的任意电路中。
图2示出了根据本发明实施例的一种在电子设备中进行信号驱动控制的方法200的流程图。可以将图2所示的方法200应用至图1所示的装置100中。可以对该方法描述如下。
在步骤210中,装置100(更特别地,控制模块120)根据数据信号(data signal)DATA可以产生第一驱动控制信号(driving control signal)MOD1、第二驱动控制信号MOD2、第三驱动控制信号MOD3和第四驱动控制信号MOD4,以控制电子设备内的该输出级输出该数据信号DATA所携带的数据(data)。例如,数据信号DATA改变(alter)时可以产生第一驱动控制信号MOD1、第二驱动控制信号MOD2、第三驱动控制信号MOD3和第四驱动控制信号MOD4中的至少一部分(如一部分或全部)。这仅用于说明目的,而不意味着对本发明的限制。
在步骤220中,装置100可以根据第一驱动控制信号MOD1利用第一开关单元来控制第一信号路径,该第一信号路径位于第一电压电平LEVEL1和输出级的输出端OUT之间;根据第二驱动控制信号MOD2利用第二开关单元来控制第二信号路径,该第二信号路径位于第一电压电平LEVEL1和该输出端OUT之间;根据第三驱动控制信号MOD3利用第三开关单元来控制第三信号路径,该第三信号路径位于第二电压电平LEVEL2和该输出端OUT之间;以及,根据第四驱动控制信号MOD4利用第四开关单元来控制第四信号路径,该第四信号路径位于第二电压电平LEVEL2和该输出端OUT之间。例如,第一信号路径的第一阻抗(如等效阻抗Z1)小于第二信号路径的第二阻抗(如等效阻抗Z2);以及,第三信号路径的第三阻抗(如等效阻抗Z3)小于第四信号路径的第四阻抗(如等效阻抗Z4)。
根据本实施例,例如,在控制模块120的控制下,第二驱动控制信号MOD2可以响应数据信号DATA的一转变(“第一转变”)(例如,数据信号DATA的一种状态转变(statetransition),以及更特别地,数据信号DATA的一种电压电平转变)而改变(transit)(例如,从第二驱动控制信号MOD2的一种状态改变至MOD2的另一种状态,以及更特别地,从MOD2的一电压电平改变至MOD2的另一电压电平)。此外,在控制模块120的控制下,第一驱动控制信号MOD1可以包括与数据信号DATA的该第一转变相对应的脉冲(为便于理解,请参见图3所示的一种示例,该第一转变可以指DATA从低电平向高电平的转变)。再例如,在控制模块120的控制下,第四驱动控制信号MOD4可以响应数据信号DATA的该第一转变而改变(例如,从MOD4的一种状态改变至MOD4的另一种状态,以及更特别地,从MOD4的一电压电平改变至MOD4的另一电压电平)。此外,在控制模块120的控制下,第四驱动控制信号MOD4还可以响应数据信号DATA的另一转变(“第二转变”)(如DATA的另一种状态转变,以及更特别地,DATA的另一电压电平转变)而改变(例如,从MOD4的一种状态改变至MOD4的另一种状态,以及更特别地,从MOD4的一电压电平改变至MOD4的另一电压电平)。进一步地,在控制模块120的控制下,第三驱动控制信号MOD3可以包括与数据信号DATA的该另一转变(第二转变)相对应的脉冲(为便于理解,请参见图3所示的一种示例,该第二转变可以指DATA从高电平向低电平的转变)。
根据一些实施例,第四驱动控制信号MOD4可以等同于(be equivalent to)数据信号DATA的反向信号(inverted signal)。根据一些实施例,第二驱动控制信号MOD2可以等同于(be equivalent to)数据信号DATA。根据一些实施例,第三驱动控制信号MOD3不包括与数据信号DATA的第一转变相对应的脉冲。
根据一些实施例,不管第一开关单元、第二开关单元、第三开关单元和第四开关单元中的每一个的等效阻抗是否可以被忽略,均可以将等效阻抗Z1、等效阻抗Z2、等效阻抗Z3和等效阻抗Z4分别看作是第一信号路径的第一阻抗、第二信号路径的第二阻抗、第三信号路径的第三阻抗和第四信号路径的第四阻抗的示例。这仅用于说明目的,而不意味着对本发明的限制。根据本发明的一些实施例,第一信号路径的第一阻抗可以包括等效阻抗Z1和第一开关单元的等效阻抗(如z11);第二信号路径的第二阻抗可以包括等效阻抗Z2和第二开关单元的等效阻抗(如z22);第三信号路径的第三阻抗可以包括等效阻抗Z3和第三开关单元的等效阻抗(如z33);以及,第四信号路径的第四阻抗可以包括等效阻抗Z4和第四开关单元的等效阻抗(如z44)。
根据本发明的一些实施例,装置100(更特别地,控制模块120)可以产生第一驱动控制信号MOD1、第二驱动控制信号MOD2、第三驱动控制信号MOD3和第四驱动控制信号MOD4的至少一部分(如一部分或全部)。例如,第一驱动控制信号MOD1、第二驱动控制信号MOD2、第三驱动控制信号MOD3和第四驱动控制信号MOD4中的其中一个可以是数据信号DATA的旁路版本(bypassed version),换句话说,装置100可以忽略该数据信号DATA来产生其中一个驱动控制信号。因此,装置100(更特别地,控制模块120)可以旁路(bypass)数据信号DATA并利用与数据信号DATA无关的驱动控制信号作为第一驱动控制信号MOD1、第二驱动控制信号MOD2、第三驱动控制信号MOD3和第四驱动控制信号MOD4中的其中一个,以及,可以产生第一驱动控制信号MOD1、第二驱动控制信号MOD2、第三驱动控制信号MOD3和第四驱动控制信号MOD4内的其它驱动控制信号。
本发明方法及相关装置可以分别改变特定级(如输出级)的至少一个驱动控制信号的至少一个特征(如响应数据信号的不同逻辑状态)来调整不同情形中集成电路的I/O信号,以分别满足不同的要求。采用本发明方法可以改善电子设备的整体性能,如提高数据输出的准确性,避免数据错误等。
图3示出了根据本发明实施例的一种与图2所示方法200相关的时序图。例如,图3所示的垂直虚线可以表示一系列的时隙(time slot)。此外,图3所示的信号波形可以被分别看作是数据信号DATA、第二驱动控制信号MOD2、第四驱动控制信号MOD4、第一驱动控制信号MOD1、第三驱动控制信号MOD3和输出端OUT上的输出信号的一种示例,其中,为了便于更好地理解,在图3中,可以将输出端OUT上的该输出信号标注为“OUT”。
在图3所示出的例子中,第二驱动控制信号MOD2和第四驱动控制信号MOD4分别响应数据信号DATA的第一转变(如从低电平向高电平的转变)和第二转变(如从高电平向低电平的转变)而改变,更特别地,第二驱动控制信号MOD2与数据信号DATA相同,第四驱动控制信号MOD4为数据信号DATA的反向信号。此外,第一驱动控制信号MOD1包括与数据信号DATA的第一转变相对应的脉冲,第三驱动控制信号MOD3包括与数据信号DATA的第二转变相对应的脉冲。例如,数据信号DATA在时间点t1从低电平切换至高电平时,第一驱动控制信号MOD1输出一脉冲,从而第一信号路径上的开关单元闭合。再例如,数据信号DATA在时间点t2从高电平切换至低电平时,第三驱动控制信号MOD3输出一脉冲,从而第三信号路径上的开关单元闭合。同理,可获得时间点t3、t4、t5、t6、t7的相应变化。
由于利用了图1所示的架构以及利用了第一驱动控制信号MOD1、第二驱动控制信号MOD2、第三驱动控制信号MOD3和第四驱动控制信号MOD4,因此,装置100可以正确地产生输出端OUT上的上述输出信号,可有效改善电子设备的整体性能。例如,在应当以高速输出数据的情形中,图3所示的信号波形可以使得该输出信号及时(仅在数据信号DATA的其中一种转变发生时的时间点上,如在图3所示的t1、t2、t3、t4、t5、t7等时间点处)达到所要求的电压电平(如一些规格或一些标准所要求的电压电平)。例如,数据信号DATA在时间点t1发生转变时,第二驱动控制信号MOD2响应该转变而改变(如从低电平改变至高电平),同时,第一驱动控制信号MOD1响应该转变输出一脉冲,从而,输出端OUT上输出的电压电平更高。再例如,数据信号DATA在时间点t2发生另一转变时,第四驱动控制信号MOD4响应该另一转变而改变(如从低电平改变至高电平),同时,第三驱动控制信号MOD3响应该另一转变输出一脉冲,从而,输出端OUT上输出的电压电平更低。因此,装置100可以经由输出端OUT正确地输出数据信号DATA所携带的该数据。可见,本发明提供的在电子设备中进行信号驱动控制的方法及装置可以保证电子设备的性能及改善了电子设备的整体性能,避免数据错误。
图4示出了根据本发明实施例的一种与图2所示方法200相关的控制方案的示意图。除进一步应用于第一电压电平LEVEL1、第二电压电平LEVEL2和第三电压电平LEVEL3的一些限制外,图4所示装置300的元件及这些元件的相关操作可以分别与装置100的元件及这些元件的相关操作相同。例如,第一电压电平LEVEL1可以是电子设备内电源分配网络(Power Delivery Network,PDN)的第一供给电压SUP1。此外,第二电压电平LEVEL2可以是该电源分配网络的第二供给电压SUP2。更特别地,第三电压电平LEVEL3可以是该电源分配网络的第三供给电压。为简洁起见,至于本实施例的相似描述此处不再赘述。
根据一些实施例,第一电压电平LEVEL1可以是电源分配网络的第一供给电压SUP1,第二电压电平LEVEL2可以是该电源分配网络的接地电平(ground level),以及,第三电压电平LEVEL3可以是该电子设备的接地电平。例如,电源分配网络的接地电平可以耦接至电子设备的接地电平。为简洁起见,至于这些实施例的相似描述此处不再赘述。
值得说明的是,具体实现中上述装置可以只包括两条信号路径而不是四条信号路径,,即第五信号路径和第六信号路径,其中,第五信号路径位于第一电压电平和电子设备内的输出级的输出端之间,第六信号路径位于第二电压电平和该输出端之间。为方便理解,请参见图5,图5示出了根据本发明实施例的一种在电子设备中进行信号驱动控制的装置100’的另一示意图。如图5所示,装置100’可以包括无源组件(passive component)113’,如具有等效阻抗(equivalent impedance)Z3’的至少一个元件(如一个或多个元件);以及无源组件114’,如具有等效阻抗Z4’的至少一个元件(如一个或多个元件);其中,无源组件113’和114’位于(positioned in)该电子设备内的一输出级(output stage)中。此外,装置100’还可以包括多个开关单元(switching unit),如位于图5左半部所示的一些信号路径上虚线框所示的这些元件,且还可以包括控制模块(control module)120,控制模块120耦接于该多个开关单元的至少一部分(如一部分或全部)。此外,装置100’还可以包括无源组件130,如具有等效阻抗ZL的至少一个元件(如一个或多个元件),其中,无源组件130耦接在该输出级的输出端OUT和第三电压电平LEVEL3之间。
根据本实施例,该多个开关单元可以包括第一开关单元和第二开关单元。例如,第一开关单元和无源组件113’设置在位于第一电压电平LEVEL1和该输出级的输出端OUT之间的第五信号路径上,第二开关单元和无源组件114’设置在位于第二电压电平LEVEL2和该输出端OUT之间的第六信号路径上。
根据一些实施例,输出端OUT可以是电子设备内的某一集成电路的输出垫。例如,电子设备可以包括存储装置,如同步动态随机存取装置(Synchronous Dynamic RandomAccess Memory,SDRAM),以及,该集成电路可以包括存储接口电路,该存储接口电路包括上面所提及的输出级,其中,输出垫可以耦接于电子设备内的该存储装置。这仅用于说明目的,而不意味着对本发明的限制。根据本发明的一些实施例,该电子设备可以包括其它类型的电路,以及,上面所提及的输出级可以位于该其它类型的电路中的任意电路中。
图6示出了根据本发明实施例的一种在电子设备中进行信号驱动控制的方法200’的另一流程图。可以将图6所示的方法200’应用至图5所示的装置100’中。可以对该方法描述如下。
在步骤210’中,装置100’(更特别地,控制模块120)根据数据信号(data signal)DATA可以产生第五驱动控制信号MOD3’和第六驱动控制信号MOD4’,以控制电子设备内的该输出级输出该数据信号DATA所携带的数据(data)。例如,数据信号DATA改变时可以产生第五驱动控制信号MOD3’和第六驱动控制信号MOD4’中的至少一部分(如一部分或全部)。这仅用于说明目的,而不意味着对本发明的限制。
在步骤220’中,装置100’可以根据第五驱动控制信号MOD3’利用第一开关单元来控制第五信号路径,该第五信号路径位于第一电压电平LEVEL1和输出级的输出端OUT之间;根据第六驱动控制信号MOD4’利用第二开关单元来控制第六信号路径,该第六信号路径位于第二电压电平LEVEL2和该输出端OUT之间。
在一些实施例中,在控制模块120的控制下,第五驱动控制信号MOD3’响应数据信号DATA的转变而发生改变(第一改变),此外,第六驱动控制信号MOD4’也响应数据信号DATA的转变而发生改变(第二改变)。在其中一种实现方式中,该第一改变和该第二改变不同。为便于理解,请参见图7所示的一种示例,图7示出了根据本发明实施例的一种与图6所示方法200’相关的时序图。在图7所示出的例子中,第五驱动控制信号MOD3’等同于数据信号DATA,更特别地,第五驱动控制信号MOD3’与数据信号DATA相同。具体地,数据信号DATA从低电平转变至高电平时,第五驱动控制信号MOD3’也相应地从低电平改变至高电平;反之,数据信号DATA从高电平转变至低电平时,第五驱动控制信号MOD3’也相应地从高电平改变至低电平。第六驱动控制信号MOD4’为数据信号DATA的反向信号。换句话说,数据信号DATA从低电平转变至高电平时,第六驱动控制信号MOD4’从高电平改变至低电平;反之,数据信号DATA从低电平转变至高电平时,第六驱动控制信号MOD4’从高电平改变至低电平。此外,应当说明的是,关于图5至图7所对应实施例的相似描述请参照图1至图4所示出的实施例,为简洁起见,此处不再赘述。采用本发明方法或装置可以提高电子设备的性能,避免数据错误。
在不脱离本发明的精神以及范围内,本发明可以其它特定格式呈现。所描述的实施例在所有方面仅用于说明的目的而并非用于限制本发明。本发明的保护范围当视所附的权利要求所界定者为准。本领域技术人员皆在不脱离本发明之精神以及范围内做些许更动与润饰。
Claims (20)
1.一种在电子设备中进行信号驱动控制的方法,其特征在于,该方法包括:
根据数据信号产生第一驱动控制信号和第二驱动控制信号,以控制该电子设备内的输出级输出该数据信号所携带的数据;其中,该第二驱动控制信号响应该数据信号的转变而改变,以及,该第一驱动控制信号包括与该数据信号的该转变相对应的脉冲;以及
根据该第一驱动控制信号,利用第一开关单元来控制位于第一电压电平和该输出级的输出端之间的第一信号路径;以及,根据该第二驱动控制信号,利用第二开关单元来控制位于该第一电压电平和该输出端之间的第二信号路径;其中,该第一信号路径的第一阻抗小于该第二信号路径的第二阻抗。
2.如权利要求1所述的方法,其特征在于,该输出端为该电子设备内一集成电路的输出垫。
3.如权利要求2所述的方法,其特征在于,该输出垫耦接于该电子设备内的存储装置。
4.如权利要求1所述的方法,其特征在于,该第一电压电平为该电子设备内的电源分配网络的第一供给电压。
5.如权利要求1所述的方法,其特征在于,该第二驱动控制信号等同于该数据信号。
6.一种在电子设备中进行信号驱动控制的方法,其特征在于,该方法包括:
根据数据信号产生第一驱动控制信号、第二驱动控制信号、第三驱动控制信号和第四驱动控制信号,以控制该电子设备内的输出级输出该数据信号所携带的该数据;其中,该第二驱动控制信号响应该数据信号的第一转变而改变,该第一驱动控制信号包括与该数据信号的该第一转变相对应的脉冲,该第四驱动控制信号响应该数据信号的第二转变而改变,以及,该第三驱动控制信号包括与该数据信号的该第二转变相对应的脉冲;以及
根据该第一驱动控制信号,利用第一开关单元来控制位于第一电压电平和该输出级的输出端之间的第一信号路径;根据该第二驱动控制信号,利用第二开关单元来控制位于该第一电压电平和该输出端之间的第二信号路径;根据该第三驱动控制信号,利用第三开关单元来控制位于第二电压电平和该输出端之间的第三信号路径;以及,根据该第四驱动控制信号,利用第四开关单元来控制位于该第二电压电平和该输出端之间的第四信号路径;其中,该第一信号路径的第一阻抗小于该第二信号路径的第二阻抗,该第三信号路径的第三阻抗小于该第四信号路径的第四阻抗。
7.如权利要求6所述的方法,其特征在于,该第一电压电平为该电子设备内的电源分配网络的第一供给电压;以及,该第二电压电平为该电源分配网络的第二供给电压或该电源分配网络的接地电平。
8.如权利要求6所述的方法,其特征在于,该第四驱动控制信号还响应该数据信号的该第一转变而改变;以及,该第二驱动控制信号还响应该数据信号的该第二转变而改变。
9.如权利要求8所述的方法,其特征在于,该第四驱动控制信号等同于该数据信号的反向信号;以及,该第二驱动控制信号等同于该数据信号。
10.如权利要求6或9所述的方法,其特征在于,该第三驱动控制信号不包括与该数据信号的该第一转变相对应的脉冲。
11.一种在电子设备中进行信号驱动控制的装置,该装置包括该电子设备的至少一部分,其特征在于,该装置包括:
控制模块,用于根据数据信号产生第一驱动控制信号和第二驱动控制信号中,以控制该电子设备内的输出级输出该数据信号所携带的数据;其中,该第二驱动控制信号响应该数据信号的转变而改变,以及,该第一驱动控制信号包括与该数据信号的该转变相对应的脉冲;以及
第一开关单元,耦接于该控制模块,用于根据该第一驱动控制信号控制位于第一电压电平和该输出级的输出端之间的第一信号路径;
第二开关单元,耦接于该控制模块,用于根据该第二驱动控制信号控制位于该第一电压电平和该输出端之间的第二信号路径;其中,该第一信号路径的第一阻抗小于该第二信号路径的第二阻抗。
12.如权利要求11所述的装置,其特征在于,该输出端为该电子设备内一集成电路的输出垫。
13.如权利要求12所述的装置,其特征在于,该输出垫耦接于该电子设备内的存储装置。
14.如权利要求11所述的装置,其特征在于,该第一电压电平为该电子设备内的电源分配网络的第一供给电压。
15.如权利要求11所述的装置,其特征在于,该第二驱动控制信号等同于该数据信号。
16.一种在电子设备中进行信号驱动控制的装置,该装置包括该电子设备的至少一部分,其特征在于,该装置包括:
控制模块,用于根据数据信号产生第一驱动控制信号、第二驱动控制信号、第三驱动控制信号和第四驱动控制信号,以控制该电子设备内的输出级输出该数据信号所携带的该数据;其中,该第二驱动控制信号响应该数据信号的第一转变而改变,该第一驱动控制信号包括与该数据信号的该第一转变相对应的脉冲,该第四驱动控制信号响应该数据信号的第二转变而改变,以及,该第三驱动控制信号包括与该数据信号的该第二转变相对应的脉冲;
第一开关单元,耦接于该控制模块,用于根据该第一驱动控制信号控制位于第一电压电平和该输出级的输出端之间的第一信号路径;
第二开关单元,耦接于该控制模块,用于根据该第二驱动控制信号控制位于该第一电压电平和该输出端之间的第二信号路径;其中,该第一信号路径的第一阻抗小于该第二信号路径的第二阻抗;
第三开关单元,耦接于该控制模块,用于根据该第三驱动控制信号控制位于第二电压电平和该输出端之间的第三信号路径;以及
第四开关单元,耦接于该控制模块,用于根据该第四驱动控制信号控制位于该第二电压电平和该输出端之间的第四信号路径;其中,该第三信号路径的第三阻抗小于该第四信号路径的第四阻抗。
17.如权利要求16所述的装置,其特征在于,该第一电压电平为该电子设备内的电源分配网络的第一供给电压;以及,该第二电压电平为该电源分配网络的第二供给电压或该电源分配网络的接地电平。
18.如权利要求16所述的装置,其特征在于,该第四驱动控制信号还响应该数据信号的该第一转变而改变;以及,该第二驱动控制信号还响应该数据信号的该第二转变而改变。
19.如权利要求18所述的装置,其特征在于,该第四驱动控制信号等同于该数据信号的反向信号;以及,该第二驱动控制信号等同于该数据信号。
20.如权利要求16或18所述的装置,其特征在于,该第三驱动控制信号不包括与该数据信号的该第一转变相对应的脉冲。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201462090893P | 2014-12-12 | 2014-12-12 | |
US62/090,893 | 2014-12-12 | ||
US14/830,755 | 2015-08-20 | ||
US14/830,755 US9473142B2 (en) | 2014-12-12 | 2015-08-20 | Method for performing signal driving control in an electronic device with aid of driving control signals, and associated apparatus |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105703743A CN105703743A (zh) | 2016-06-22 |
CN105703743B true CN105703743B (zh) | 2019-03-08 |
Family
ID=54148387
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510577914.9A Active CN105703743B (zh) | 2014-12-12 | 2015-09-11 | 在电子设备中进行信号驱动控制的方法及装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9473142B2 (zh) |
EP (1) | EP3041142B1 (zh) |
CN (1) | CN105703743B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9621140B1 (en) * | 2016-01-15 | 2017-04-11 | Allegro Microsystems, Llc | Electronic circuit for driving an output current signal and method of driving the output current signal from the electronic circuit to achieve an altered transition of the output current signal |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0817381A2 (en) * | 1996-07-05 | 1998-01-07 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device drive circuit |
US5717343A (en) * | 1996-07-23 | 1998-02-10 | Pericom Semiconductor Corp. | High-drive CMOS output buffer with noise supression using pulsed drivers and neighbor-sensing |
CN104170256A (zh) * | 2012-01-17 | 2014-11-26 | 弗兰克·扎伊茨 | 具有稳定且极短互锁延迟并兼有切换转变速度增加和驱动功耗减小的用于驱动半桥连接的半导体功率开关的方法和装置 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6559644B2 (en) * | 2001-05-30 | 2003-05-06 | Insightec - Txsonics Ltd. | MRI-based temperature mapping with error compensation |
KR100408412B1 (ko) | 2001-06-02 | 2003-12-06 | 삼성전자주식회사 | 전원전압의 변동을 감지하는 데이터 출력 버퍼 |
JP4223331B2 (ja) | 2003-06-13 | 2009-02-12 | 株式会社日立製作所 | 電力制御用半導体素子の保護装置及びそれを備えた電力変換装置 |
TWI323467B (en) * | 2005-12-27 | 2010-04-11 | Hynix Semiconductor Inc | On-die termination circuit for semiconductor memory apparatus |
KR100980417B1 (ko) * | 2008-12-09 | 2010-09-07 | 주식회사 하이닉스반도체 | 데이터 드라이버 |
US7791367B1 (en) * | 2009-06-05 | 2010-09-07 | Freescale Semiconductor, Inc. | Driver with selectable output impedance |
KR101045071B1 (ko) * | 2009-11-30 | 2011-06-29 | 주식회사 하이닉스반도체 | 데이터 출력회로 |
KR101789077B1 (ko) * | 2010-02-23 | 2017-11-20 | 삼성전자주식회사 | 온-다이 터미네이션 회로, 데이터 출력 버퍼, 반도체 메모리 장치, 메모리 모듈, 온-다이 터미네이션 회로의 구동 방법, 데이터 출력 버퍼의 구동 방법 및 온-다이 터미네이션 트레이닝 방법 |
US8531898B2 (en) * | 2010-04-02 | 2013-09-10 | Samsung Electronics Co., Ltd. | On-die termination circuit, data output buffer and semiconductor memory device |
JP5671429B2 (ja) * | 2011-08-26 | 2015-02-18 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US20140269107A1 (en) * | 2013-03-15 | 2014-09-18 | Kabushiki Kaisha Toshiba | Semiconductor device, semiconductor memory device and method of controlling the same |
US9608624B2 (en) * | 2014-03-06 | 2017-03-28 | Mediatek Inc. | Apparatus for performing signal driving with aid of metal oxide semiconductor field effect transistor |
-
2015
- 2015-08-20 US US14/830,755 patent/US9473142B2/en active Active
- 2015-09-11 CN CN201510577914.9A patent/CN105703743B/zh active Active
- 2015-09-16 EP EP15185464.3A patent/EP3041142B1/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0817381A2 (en) * | 1996-07-05 | 1998-01-07 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device drive circuit |
US5717343A (en) * | 1996-07-23 | 1998-02-10 | Pericom Semiconductor Corp. | High-drive CMOS output buffer with noise supression using pulsed drivers and neighbor-sensing |
CN104170256A (zh) * | 2012-01-17 | 2014-11-26 | 弗兰克·扎伊茨 | 具有稳定且极短互锁延迟并兼有切换转变速度增加和驱动功耗减小的用于驱动半桥连接的半导体功率开关的方法和装置 |
Also Published As
Publication number | Publication date |
---|---|
EP3041142B1 (en) | 2019-08-07 |
US9473142B2 (en) | 2016-10-18 |
CN105703743A (zh) | 2016-06-22 |
EP3041142A2 (en) | 2016-07-06 |
US20160173093A1 (en) | 2016-06-16 |
EP3041142A3 (en) | 2016-09-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104242907B (zh) | 可编程高速电压模式差分驱动器 | |
US7394281B1 (en) | Bi-directional universal serial bus booster circuit | |
CN105006961B (zh) | 一种多路电源上电顺序控制电路及方法 | |
CN102931971B (zh) | 一种3状态控制信号输入io电路 | |
CN105632395B (zh) | 一种公共电极电压的补偿电路和显示装置 | |
CN109300493A (zh) | 纹波补偿器、数据驱动电路及半导体器件 | |
CN106647393A (zh) | 一种can总线自动编码电路及编码方法 | |
CN105703743B (zh) | 在电子设备中进行信号驱动控制的方法及装置 | |
CN104660241B (zh) | 数据接收装置以及故障保护电路 | |
CN106253975A (zh) | 一种光模块 | |
CN105871207A (zh) | 电源转换器 | |
US10003339B1 (en) | General purpose interface circuit compatible with output of MIPI signals | |
CN105790566A (zh) | 具有电源管理芯片的电源的辅助电路 | |
CN106326174B (zh) | 一种两线通信电路 | |
CN107452320A (zh) | 电平转移电路及其控制方法、显示装置及其驱动电路 | |
Traversi et al. | Design of LVDS driver and receiver in 28 nm CMOS technology for associative memories | |
JP2015535983A (ja) | 電圧スイングが非対称な集積回路間のインターフェース接続 | |
CN110347435A (zh) | 自动配置PCIe插槽的BIOS及方法 | |
CN103245904B (zh) | 一种用于测试功能电路的方法及装置 | |
CN101131666B (zh) | 接触式智能卡仿真卡 | |
CN106598900B (zh) | Lvds驱动器电路 | |
CN103312313B (zh) | 一种轨到轨使能信号的控制方法、电路及电平转换电路 | |
CN205283514U (zh) | 一种单pad实现两个按键的电路 | |
CN103631226B (zh) | 串列传输推动方法 | |
CN109756222A (zh) | 一种电平转换电路以及芯片系统 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |