CN109300493A - 纹波补偿器、数据驱动电路及半导体器件 - Google Patents
纹波补偿器、数据驱动电路及半导体器件 Download PDFInfo
- Publication number
- CN109300493A CN109300493A CN201810376928.8A CN201810376928A CN109300493A CN 109300493 A CN109300493 A CN 109300493A CN 201810376928 A CN201810376928 A CN 201810376928A CN 109300493 A CN109300493 A CN 109300493A
- Authority
- CN
- China
- Prior art keywords
- data
- node
- voltage
- compensation device
- ripple
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 76
- 239000003990 capacitor Substances 0.000 claims description 35
- 239000000872 buffer Substances 0.000 claims description 28
- 230000005611 electricity Effects 0.000 claims description 26
- 238000012545 processing Methods 0.000 claims description 25
- 230000000630 rising effect Effects 0.000 claims description 16
- 230000004044 response Effects 0.000 claims description 10
- 230000008859 change Effects 0.000 claims description 8
- 230000009466 transformation Effects 0.000 claims description 7
- 230000007704 transition Effects 0.000 claims description 7
- 238000012360 testing method Methods 0.000 claims description 6
- 101100322249 Caenorhabditis elegans lev-1 gene Proteins 0.000 claims 2
- 238000001514 detection method Methods 0.000 claims 2
- 238000010586 diagram Methods 0.000 description 25
- 238000003860 storage Methods 0.000 description 21
- 230000015654 memory Effects 0.000 description 12
- 238000000034 method Methods 0.000 description 6
- 238000004806 packaging method and process Methods 0.000 description 5
- 230000002093 peripheral effect Effects 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 230000003044 adaptive effect Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 241001269238 Data Species 0.000 description 1
- 235000006508 Nelumbo nucifera Nutrition 0.000 description 1
- 240000002853 Nelumbo nucifera Species 0.000 description 1
- 235000006510 Nelumbo pentapetala Nutrition 0.000 description 1
- 101100273664 Neurospora crassa (strain ATCC 24698 / 74-OR23-1A / CBS 708.71 / DSM 1257 / FGSC 987) ccp-1 gene Proteins 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000000879 anti-atherosclerotic effect Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000005621 ferroelectricity Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000011112 process operation Methods 0.000 description 1
- 238000005086 pumping Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/14—Arrangements for reducing ripples from dc input or output
- H02M1/143—Arrangements for reducing ripples from dc input or output using compensating arrangements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/14—Arrangements for reducing ripples from dc input or output
- H02M1/15—Arrangements for reducing ripples from dc input or output using active elements
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Logic Circuits (AREA)
- Dc Digital Transmission (AREA)
- Power Sources (AREA)
- Power Conversion In General (AREA)
- Amplifiers (AREA)
Abstract
一种半导体器件，包括：被配置为接收输入数据、通过第一节点接收第一电源电压并且通过驱动输入数据来生成输出数据的数据驱动电路；连接到第一节点并且被配置为与数据驱动电路并行地接收输入数据的纹波补偿器，该纹波补偿器生成与输入数据的模式相对应的补偿电流，并且将补偿电流提供给第一节点以减小所述第一电源电压的纹波。
Description
相关申请的交叉引用
本申请要求于2017年7月25日在韩国知识产权局提交的韩国专利申请No.10-2017-0094323的优先权，该申请的公开内容通过引用全部并入本文中。
技术领域
本发明构思涉及一种纹波补偿器，更具体而言，涉及一种用于减小电源电压的纹波的纹波补偿器、包括纹波补偿器的数据驱动电路以及包括纹波补偿器的半导体器件。
背景技术
通常，半导体器件可以包括用于处理信号并且在电源电压与地电压之间的范围内操作的电路块。作为示例，半导体器件可以包括多个电路块作为信号处理单元。
例如，半导体器件中提供的数据驱动电路可以响应于输入数据而输出在电源电压与地电压之间的范围内的输出数据。
数据块由具有预定电平的电源电压驱动，并且在电路块的信号处理期间可以生成开关电流。在这种情况下由于诸如半导体器件的封装模型之类的功率分配网络(PDN)的阻抗效应，开关电流可能会引起电源电压中的纹波。当电源电压中出现纹波时，信号处理特性可能会恶化。
发明内容
本发明构思提供了一种能够通过减小电源电压的纹波来改善信号处理特性的纹波补偿器，包括纹波补偿器的数据驱动电路以及包括纹波补偿器的半导体器件。
根据本发明构思的一方面，提供了一种半导体器件，包括：数据驱动电路，配置为接收输入数据，通过第一节点接收第一电源电压，并且通过驱动所述输入数据来生成输出数据；以及纹波补偿器，连接到所述第一节点，并且被配置为与所述数据驱动电路并行地接收所述输入数据，生成与所述输入数据的模式相对应的补偿电流，并且将所述补偿电流提供给所述第一节点以减小所述第一电源电压的纹波。
根据本发明构思的另一方面，提供了一种数据驱动电路，包括：一个或多个数据驱动器，被配置为接收输入数据，通过第一节点接收第一电源电压，并且通过对电平在所述第一电源电压与地电压之间变化的信号进行处理操作来生成输出数据；以及纹波补偿器，通过用于承载补偿电流的路径耦合到所述第一节点，其中，所述纹波补偿器包括用于接收所述输入数据的至少一个缓冲器以及连接到所述缓冲器的输出端的补偿电容器件(例如，电容器)，所述补偿电容器件被配置为响应于所述输入数据的变换来改变第二节点的电压电平，并且基于所述第一节点的电压与所述第二节点的电压之间的电平差将所述补偿电流传送给所述第一节点。
根据本发明构思的另一方面，提供了一种纹波补偿器，连接到根据所述输入数据的模式来生成消耗电流的电路块的第一节点，所述纹波补偿器包括：第一二极管，连接在第一电源电压施加到的节点与补偿节点之间；缓冲器，被配置为与所述电路块并行地接收所述输入数据，并且由第二电源电压驱动；以及补偿电容器件，连接在所述缓冲器的输出端与所述补偿节点之间，其中，所述纹波补偿器被配置为将基于所述补偿节点与所述电路块的所述第一节点之间的电压电平差而生成的补偿电流提供给所述电路块。
根据本发明构思的又一方面，一种设备，包括：数据处理电路，具有被配置为接收第一电源电压的第一节点，并且还具有被配置为接收输入数据的至少一个数据输入端，其中，所述数据处理电路响应于所述输入数据的变化而在所述第一电源电压上产生纹波电压；以及纹波补偿器，具有被配置为与所述数据处理电路并行地接收所述输入数据的数据输入端，并且具有连接到所述第一节点的输出端，其中，所述纹波补偿器被配置为处理所述输入数据以产生补偿信号，并将所述补偿信号提供给所述第一节点以减小所述第一电源电压上的纹波电压。
附图说明
根据以下结合附图进行的详细描述，将更清楚地理解本发明构思的实施例。
图1是半导体器件的示例实施例的框图。
图2是半导体系统的实施例的框图。
图3是包括应用处理器的数据处理系统的示例实施例的框图。
图4和图5分别是包括纹波补偿器的半导体器件的实施例的框图和电路图。
图6是例示了图5所示纹波补偿器的多种信号波形的波形图。
图7是例示了示例的波形图，在该示例中在应用了纹波补偿器的实施例的情况下减小了电源电压的纹波。
图8和图9是操作数据驱动电路的方法的示例实施例的流程图。
图10是纹波补偿器的示例实施例的电路图。
图11是纹波补偿器的另一示例实施例的电路图。
图12是包括PMOS晶体管的纹波补偿器的另一示例实施例的电路图。
图13是示出了在输入数据对应于并行数据的情况下纹波补偿示例的半导体器件的框图。
图14是其中纹波补偿器应用于以不同频率操作的电路块的半导体器件的框图。
图15是使用可变补偿电容器件执行自适应纹波补偿的半导体器件的框图。
具体实施方式
在下文中，将参照附图详细描述本发明构思的实施例。
图1是半导体器件100的示例实施例的框图。
半导体器件100可以包括一个或多个电路块(例如，互补金属氧化物半导体(CMOS)逻辑元件或块或串行链路等)，其以在电源电压与地电压之间的操作电压进行操作以对信号进行处理。作为示例，半导体器件100可以包括接收器作为电路块，该接收器对从半导体器件100外部接收的数据进行处理并且将经处理的数据提供给半导体器件100内部的其他电路块。此外，半导体器件100可以包括发送器作为电路块，该发送器对半导体器件100内部生成的数据进行处理并且将经处理的数据提供给半导体器件100外部。此外，半导体器件100可以包括对根据多种频率输入的输入数据进行处理的多种其他电路块。在认识到电路块由于开关电流而消耗电流的情况下，在以下实施例中电路块可以称为“电流消耗电路”。
参考图1，半导体器件100可以包括电路块110和纹波补偿器120。电路块110是根据预定功能执行信号处理的信号处理电路。当电路块110接收输入数据DATA_IN并且处理输入数据DATA_IN时，电路块110可以被定义为“数据驱动电路”或者“数据处理电路”。
电路块110接收输入数据DATA_IN，并且通过信号处理操作生成在第一电源电压VDDint与地电压之间具有电平变化的输出数据DATA_OUT。作为示例，电路块110可以包括CMOS逻辑元件或电路，例如数据驱动器，并且可以根据输入数据DATA_IN的模式来生成具有逻辑低电平或逻辑高电平的输出数据DATA_OUT。
纹波补偿器120也可以接收提供给电路块110的输入数据DATA_IN。作为示例，输入数据DATA_IN可以并行地提供给电路块110和纹波补偿器120，并且电路块110接收的输入数据DATA_IN的边沿(或转变)定时与纹波补偿器120接收的输入数据DATA_IN的边沿定时可以基本上彼此相同。在此并且贯穿本申请，当说时间、定时、电压、电平等“基本上”彼此相同或者基本上彼此相等时，意味着时间、定时、电压、电平等在由于工艺、组件、公差等的变化而引起的制造公差内彼此相同。
纹波补偿器120可以接收第二电源电压VDD，并且第二电源电压VDD可以与不同于第一电源电压VDDint的电源电压相对应。根据实施例，用于生成多种电压电平的电源电压的电压发生器(未示出)可以提供在半导体器件100中，并且第一电源电压VDDint和第二电源电压VDD可以彼此不同。第一电源电压VDDint和第二电源电压VDD可以彼此电隔离。
此外，两个或更多个不同的外部电源可以提供给半导体器件100，并且半导体器件100可以使用所接收的外部电源来生成多个电源电压。根据实施例，第一电源电压VDDint和第二电源电压VDD可以是使用不同的外部电源生成的电源电压。或者，第一电源电压VDDint和第二电源电压VDD可以是使用相同的外部电源生成的电源电压。第一电源电压VDDint和第二电源电压VDD可以具有相同的电压电平，或者具有基本上彼此相同的电压电平，或者可以具有彼此不同的电压电平。
可以向半导体器件100提供来自外部电力管理集成电路(PMIC)(未示出)的电源电流(例如，AC+DC电源电流Ipmic)。被用作电路块110的驱动电压的第一电源电压VDDint可以被施加到与电路块110连接或关联的电源电压节点“a”。第一电源电压VDDint的电平可以受到半导体器件100中的阻抗部件和电源电流Ipmic影响。在这种情况下，当从电源电流Ipmic供给电路块110中生成的消耗电流Iint时，电源电流Ipmic的电平可能取决于输入数据DATA_IN的模式而大幅度降低。结果，可能会在第一电源电压VDDint中生成纹波。为了改善电路块110的信号处理特性，第一电源电压VDDint的纹波应当减小，而不管输入数据DATA_IN的数据模式如何。
纹波补偿器120可以经由电源电压节点“a”向电路块110提供补偿信号(例如，交流电(AC)补偿电流Iaprc)以减小第一电源电压VDDint的纹波。通常，输入数据DATA_IN具有数据转变间隔，在其中输入数据DATA_IN中发生数据电平转变(参见例如下述图5)。在这种情况下，纹波补偿器120可以配置为仅在数据转变间隔期间向第一节点“a”提供补偿信号(例如，补偿电流Iaprc)。即，根据实施例，纹波补偿器120可以选择性地在发生输入数据DATA_IN的转变时向电路块110提供补偿电流Iaprc。因此，可以在电流块110中生成与输入数据DATA_IN的模式相对应的消耗电流Iint，并且可以从纹波补偿器120中生成的补偿电流Iaprc供给消耗电流Iint。有益地，电路块(例如，数据驱动电路)110所消耗的交流电的电平和纹波补偿器120所生成的补偿电流Iaprc基本上彼此相等。
作为操作示例，纹波补偿器120可以接收输入数据DATA_IN，检测输入数据DATA_IN的边沿(上升沿和/或下降沿)，并基于检测结果将补偿电流Iaprc输出给电路块110。或者，作为另一操作示例，纹波补偿器120可以包括至少一个节点(例如，补偿节点)，该节点的电压电平根据输入数据DATA_IN的电平转变而波动，并且纹波补偿器120可以向电路块110提供由于补偿节点的电压与第一电源电压VDDint之间的电平差而生成的补偿电流Iaprc。
根据以上示例实施例，由于可以使用单独的电源电压VDD从纹波补偿器120的补偿电流Iaprc供给在电路块110中生成的补偿电流Iint，所以可以减小电源电流Ipmic的波动电平，并且因此可以减小第一电源电压VDDint的纹波。此外，由于可以仅在生成输入数据DATA_IN的转变时将补偿电流Iaprc选择性地供给至电路块110，所以可以经由补偿操作来减小第一电源电压VDDint的纹波，该补偿操作在相对低比例的时间上执行并且在该补偿操作中不需要额外的大功率消耗或生成。
除了图1所示的电路块110之外，半导体器件100可以包括多个电路块作为预定的信号处理单元。根据实施例，一些电路块可以以与其他电路块不同的操作频率进行操作。根据实施例，纹波补偿器120可以被布置为与电路块中的每一个相对应。在这种情况下，由于纹波补偿器120接收和被布置为与其相对应的电路块的输入数据相同的输入数据，所以纹波补偿器120可以执行与每个电路块的操作频率相对应的补偿操作。
在上述实施例中，图1所示的配置对应于半导体器件，并且电路块110对应于数据驱动电路。然而，各种配置可以在各种实施例中被不同地定义。例如，图1所示的配置可以对应于数据驱动电路，电路块110可以对应于数据驱动器，并且纹波补偿器120可以包括在数据驱动电路中。或者，电路块110可以对应于数据驱动器，并且纹波补偿器120可以布置在数据驱动电路或数据驱动器外部。
图2是半导体系统的实施例的框图。在图2中，半导体系统可以对应于存储系统200，并且存储系统200可以包括存储控制器210和存储器件220。
存储器件220可以包括各种存储器之一。例如，存储器件220可以包括易失性存储器，并且易失性存储器可以是动态随机存取存储器(DRAM)，例如，双倍数据速率同步动态随机存取存储器(DDR SDRAM)、低功率双倍数据速率(LPDDR)SDRAM、图形双倍数据速率(GDDR)SDRAM或Rambus动态随机存取存储器(RDRAM)。
或者，存储器件220可以包括非易失性存储器，其即使在断电时也保持所存储的数据。作为示例，非易失性存储器可以包括NAND闪存存储器或NOR闪存存储器，或者可以包括各种非易失性存储器中的一种，例如，磁性随机存取存储器(MRAM)、阻性RAM(RRAM)、铁电RAM(FRAM)和相变存储器(PCM)。
存储控制器210可以包括控制逻辑211和第一接口电路212，并且可以经由第一接口电路212向存储器件220提供各种信号，并控制存储器件220的存储器操作，例如写入操作和读取操作。例如，存储控制器210可以经由第一接口电路212向存储器件220提供用于控制存储器操作的命令CMD。此外，存储控制器210可以经由第一接口电路212向存储器件220提供时钟信号CLK，并且还可以向存储器件220提供写入数据DATA_W或者从存储器件220接收读取数据DATA_R。
存储器件220可以包括存储单元阵列221和第二接口电路222。存储器件220可以经由第二接口电路222从存储控制器210接收命令CMD和时钟信号CLK。存储器件220还可以经由第二接口电路222向存储控制器210提供读取数据DATA_R或者接收写入数据DATA_W。
根据实施例，第一接口电路212和第二接口电路222中的每一个可以包括数据驱动电路(未示出)，用于处理将发送的数据或已发送的数据。根据上述实施例，为了减小数据驱动电路中生成的电源电压的纹波，第一接口电路212可以包括第一纹波补偿器212_1，并且第二接口电路222可以包括第二纹波补偿器222_1。
根据实施例，第一接口电路212可以包括多个数据驱动电路，并且第一纹波补偿器212_1可以被布置为与数据驱动电路中的每一个相对应。根据实施例，第二接口电路222可以包括多个数据驱动电路，并且第二纹波补偿器222_1可以被布置为与数据驱动电路中的每一个相对应。此外，第一接口电路212和第二接口电路222中的每一个可以包括用于处理命令CMD和时钟信号CLK的电路块，并且第一纹波补偿器212_1和第二纹波补偿器222_1可以被布置为与处理命令CMD和时钟信号CLK的电路块相对应。
根据实施例，第一接口电路212可以包括数据发送器作为数据驱动电路，并且第一纹波补偿器212_1可以被布置为与数据发送器相对应。在数据写入操作中，存储控制器210中的写入数据DATA_W可以被并行地提供给数据发送器和第一纹波补偿器212_1，并且第一纹波补偿器212_1可以检测写入数据DATA_W的边沿并且因此可以向数据发送器的电源电压节点提供补偿电流。即，第一纹波补偿器212_1可以根据写入数据DATA_W的模式在发生转变时向数据发送器的电源电压节点选择性地提供补偿电流。
存储器件220的第二接口电路222可以包括数据接收器作为数据驱动电路，并且从存储控制器210提供的写入数据DATA_W可以被并行地提供给数据接收器和第二纹波补偿器222_1。第二纹波补偿器222_1可以检测写入数据DATA_W的边沿并且因此可以向第二接口电路222的数据接收器的电源电压节点提供补偿电流。
类似地，在数据读取操作的情况下，存储器件220的第二接口电路222可以包括数据发送器作为数据驱动电路，并且从存储器件220的存储单元阵列221读取的读取数据DATA_R可以被并行地提供给数据发送器和第二纹波补偿器222_1。第二纹波补偿器222_1可以检测读取数据DATA_R的边沿并且因此可以向数据发送器的电源电压节点提供补偿电流。存储控制器210的第一接口电路212可以包括用于接收读取数据DATA_R的数据接收器以及与该数据接收器对应的第一纹波补偿器222_1。读取数据DATA_R可以被并行地提供给数据接收器和第一纹波补偿器222_1，并且可以根据上述实施例执行补偿电流生成操作。
图3是包括应用处理器310的数据处理系统300的实施例的框图。
作为用于驱动数据的半导体器件的示例，应用处理器310可以与一个或多个外围设备进行通信，并且应用处理器310可以实施为片上系统(SoC)。数据处理系统300可以包括存储器件320和射频(RF)芯片330作为一个或多个外围设备、以及应用处理器310。尽管在图3中未示出，但是其他类型的外围设备还可以包括在数据处理系统300中。图3的数据处理系统300可以是各种电子设备中的任何电子设备。作为示例，数据处理系统300可以是个人计算机(PC)、数据服务器、网络附接存储器(NAS)、物联网(IoT)设备或者便携式电子设备。便携式电子设备可以是膝上型计算机、移动电话、智能电话、平板PC、个人数字助理(PDA)、企业数字助理(EDA)、数码相机、数码摄像机、音频设备、便携式多媒体播放器(PMP)、个人导航设备(PND)、MP3播放器、手持式游戏控制台、电子书、可穿戴设备等。
SoC可以包括根据具有预定的标准总线规范的协议进行操作的系统总线(未示出)，并且可以包括连接到系统总线的多种知识产权(IP)块。作为系统总线的标准规范，可以应用高级RISC机(ARM)的高级微控制器总线架构(AMBA)协议。AMBA协议的总线类型的示例可以包括高级高性能总线(AHB)、高级外围总线(APB)、高级可扩展接口(AXI)、AXI4、AXI一致性扩展(ACE)等。还可以应用其他类型的协议，例如SONICs Inc.，的uNetwork、IBM的CoreConnect以及OCP-IP的Open Core协议。
应用处理器310可以包括存储控制单元311。此外，应用处理器310还可以包括调制解调器模块312，并且可以被称为ModAP，因为应用处理器310执行调制解调器功能。此外，应用处理器310还可以包括一个或多个知识产权核(在下文中被称为“IP”)313。
存储控制单元311可以与存储器件320接口连接，并且调制解调器模块312可以与作为外部芯片的RF芯片330接口连接。存储控制单元311可以包括第一接口电路311_1，并且第一接口电路311_1可以包括根据上述实施例的第一纹波补偿器311_11。类似地，调制解调器模块312可以包括第二接口电路312_1，并且第二接口电路312_1可以包括根据上述实施例的第二纹波补偿器312_11。尽管未示出，IP313还可以与外部设备接口连接，并且根据本发明构思的实施例的纹波补偿器可以提供在IP 313中。
存储器件320可以包括第三接口电路321_1，该第三接口电路321_1与应用处理器310接口连接，并且第三接口电路321可以包括根据上述实施例的第三纹波补偿器321_1。RF芯片330可以包括第四接口电路331_1，该第四接口电路331与应用处理器310接口连接，并且第四接口电路331可以包括根据上述实施例的第四纹波补偿器331_1。
存储控制单元311的第一纹波补偿器311_11和存储器件320的第三纹波补偿器321_1可以结合对与存储器操作有关的多种信号中的至少一种信号的信号处理来执行根据上述实施例的纹波补偿操作。例如，存储器控制单元311的第一接口电路311_1可以包括用于驱动数据DATA(例如，写入数据DATA)的一个或多个数据驱动电路，并且第一纹波补偿器311_11可以被布置为与数据驱动电路中的每一个相对应。类似地，存储器件320的第三接口电路321可以包括用于驱动数据DATA(例如，读取数据DATA)的一个或多个数据驱动电路，并且第三纹波补偿器321_1可以被布置为与存储器件320的数据驱动电路中的每一个相对应。
调制解调器模块312的第二接口电路312_1可以向RF芯片330发送基带信号或者从RF芯片330接收基带信号。作为示例，调制解调器模块312的第二接口电路312_1可以向RF芯片330发送基带数据DATA和时钟信号CLK或者从RF芯片330接收基带数据DATA和时钟信号CLK。根据本发明构思的实施例，第二接口电路312_1可以包括用于处理基带数据DATA的一个或多个数据驱动电路，并且第二纹波补偿器312_11可以被布置为与第二接口电路312_1的数据驱动电路中的每一个相对应。类似地，第四接口电路331可以包括用于处理基带数据DATA的一个或多个数据驱动电路，该基带数据DATA是发送给调制解调器模块312的或者是从调制解调器模块312接收的，并且第四纹波补偿器331_1可以被布置为与RF芯片330的数据驱动电路中的每一个相对应。
在下文中，描述纹波补偿器的实施例的具体示例。图4和图5分别是包括纹波补偿器的实施例的半导体器件400的框图和电路图。
参考图4，半导体器件400可以包括其中如上所述生成补偿电流Iint的数据驱动电路410作为电路块，以及被布置为与数据驱动电路410相对应的纹波补偿器420。数据驱动电路410可以对输入数据DATA_IN执行信号处理操作，并且生成其电压电平可以在施加到电源电压节点“a”的第一电源电压VDDint与地电压之间变化的输出数据DATA_OUT。电源电流Ipmic可以经由电源电压节点“a”供给至数据驱动电路410，并且可以根据输入数据DATA_IN的模式来生成数据驱动电路410的消耗电流Iint。由于输入数据DATA_IN具有不规则模式，电源电流Ipmic的电平可能会不规则地波动，由此引起其中第一电源电压VDDint的电平波动的纹波。
纹波补偿器420可以接收输入数据DATA_IN和第二电源电压VDD。如上述实施例中，第二电源电压VDD可以是与提供给数据驱动电路410的第一电源电压VDDint分开生成的电压。纹波补偿器420可以包括位于其中的补偿节点“b”，并且可以包括用于放大施加到补偿节点“b”的补偿电压Vcp的电平的放大器421。纹波补偿器420还可以包括用于控制补偿电流Iaprc的电流方向的一个或多个电路设备。作为示例，在图4中，纹波补偿器420可以包括连接在第二电源电压VDD与补偿节点“b”之间的二极管，以及连接在补偿节点“b”与电源电压节点“a”之间的二极管。因此，补偿电流Iaprc可以沿着一个方向从纹波补偿器420传送到电源电压节点“a”。
输入数据DATA_IN可以根据数据模式而具有逻辑低状态或逻辑高状态，并且补偿电压Vcp可以具有与第二电源电压VDD相对应的电平。放大器421可以根据输入数据DATA_IN的模式来执行放大操作。例如，放大器421可以响应于输入数据DATA_IN从逻辑低状态到逻辑高状态变化的定时而放大补偿电压Vcp的电平。因此，在放大的补偿电压Vcp与第一电源电压VDDint之间可以出现电平差，并且根据该电平差的补偿电流Iaprc可以提供给电源电压节点“a”。即，即使根据输入数据DATA_IN的模式在数据驱动电路410中生成补偿电流Iint，也可以通过补偿电流Iaprc来减小电源电流Ipmic的电平变化，因此可以减小或消除第一电源电压VDDint的纹波。有益地，数据驱动电路410所消耗的交流电的电平和纹波补偿器420所生成的补偿电流Iaprc的电平基本上彼此相等。在这种情况下，至少部分地从纹波补偿器420所生成的补偿电流Iaprc供给补偿电流Iint。
将参考图5和图6描述图4的纹波补偿器的具体配置和操作。图6是例示了根据图5中所示的纹波补偿器的各种信号波形的波形图。
参考图5，数据驱动电路410可以包括接收输入数据DATA_IN的一个或多个数据驱动器411，并且数据驱动器411可以连接在第一电源电压VDDint与地电压之间。在图5中，进一步示出了数据驱动电路410中形成的寄生电阻部件Rpar和寄生电容器部件Cpar。
半导体器件400可以实施为半导体封装，并且可以存在根据封装模型PKG模型的LRC部件。在图5中示出了根据封装模型PKG模型的电阻部件Ppkg、电感部件Lpkg和电容部件Cpkg，并且根据来自外部电源的电压VDDpmic的电源电流Ipmic可以经由电源电压节点“a”提供给数据驱动电路410。当如上所述在数据驱动电路410中生成补偿电流Iint时，在施加到电源电压节点“a”的第一电源电压VDDint中可能会存在纹波，这主要是由于封装模型PKG模型的电感部件Lpkg。
根据实施例，纹波补偿器420可以电连接到电源电压节点“a”，并且从纹波补偿器420到电源电压节点“a”的电路径可以称为补偿路径。纹波补偿器420可以包括第一晶体管MN1和第二晶体管MN2，放大器421可以包括一个或多个缓冲器421_1和补偿电容器件(例如，电容器Ccp)第二电源电压VDD可以经由第一晶体管MN1提供给补偿节点“b”，该第一晶体管MN1是二极管连接的晶体管。补偿节点b可以经由第二晶体管MN2连接到电源电压节点“a”。提供给纹波补偿器420的第二电源电压VDD可以用作用于驱动缓冲器421_1的驱动电压。
纹波补偿器420可以通过使用与第一电源电压VDDint不同的第二电源电压VDD来生成补偿电流(或补偿电荷)Iaprc，该第一电源电压VDDint是数据驱动电路410的驱动电压，并且纹波补偿器420可以通过将补偿电流Iaprc提供给电源电压节点“a”来补偿第一电源电压VDDint的纹波。此外，纹波补偿器420可以使用缓冲器421_1和补偿电容器Ccp通过电荷泵方法来生成补偿电流。
作为操作示例，当第一晶体管MN1的阈值电压对应于Vth1时，施加到补偿节点“b”的补偿电压Vcp具有与VDD-Vth1对应的电平。
当在输入数据DATA_IN的上升沿处输入数据DATA_IN的电压电平从逻辑低转变为逻辑高时，缓冲器421_1的输出节点“c”(或补偿电容器Ccp的电极)的电压电平可能会增加。例如，当缓冲器421_1由第二电源电压VDD驱动时，输出节点“c”的电压电平可以增加第二电源电压VDD的电平。此外，补偿节点“b”的电压电平可以通过补偿电容器Ccp而增加。例如，补偿电压Vcp可以增加到与VDD-Vthl+VDD对应的电平。这可以称为电荷泵操作。因此，由于电源电压节点“a”与补偿节点“b”之间的电压电平差，补偿电流Iaprc可以通过第二晶体管MN2和电源电压节点“a”提供给数据驱动电路410。
此后，当在输入数据DATA_IN的下降沿处输入数据DATA_IN的电压电平从逻辑低高转变为逻辑低时，补偿电压Vcp的电平可以返回到VDD-Vthl，并且因此向电源电压节点“a”的补偿电流Iaprc的供给可以停止。
图6例示了与图5的实施例中描述的操作相对应的多种信号的波形。如图6中所示，数据驱动电路410的消耗电流Iint可以在输入数据DATA_IN的上升沿处增大，并且因此可能会引起第一电源电压VDDint的纹波。然而，根据本发明构思的实施例，补偿电压Vcp的电平可以基于输入数据DATA_IN的模式而变化，并且因此可以生成补偿电流Iaprc。根据上述实施例，数据驱动电路410所消耗的瞬时AC电流可以不从电源电流Ipmic供给而可以从纹波补偿器所生成的补偿电流Iaprc供给。因此，可以降低电源电流Ipmic的波动电平，并且可以减小第一电源电压VDDint的纹波。
在图5的实施例中，提供给第一晶体管MN1的一个电极的第二电源电压VDD可以用作缓冲器421_1的驱动电压。然而，本发明构思的实施例不限于此。例如，提供给第一晶体管MN1的一个电极的电源电压以及用作缓冲器421_1的驱动电压的电源电压可以是不同类型的电源电压，并且电源电压的电压电平可以彼此不同。
图7是例示了示例的波形图，该示例中在应用了纹波补偿器的情况下减小了电源电压的纹波。
参考图5和图7，补偿电容器Ccp的大小可以确定提供给电源电压节点“a”的补偿电流Iaprc的量。图7例示了波形，该波形表示根据补偿电容器Ccp的大小(或电容)在电源电压中生成的纹波的程度。例如，在图7中例示了在电容对应于0、C1、C1+α或C1+2α的情况下的纹波特性。
在图7中所示的波形图中，水平轴表示时间，垂直轴表示电源电压VDDint的电平。首先，电容对应于0pF的情况对应于未应用纹波补偿器的情况。在这种情况下，如图7中所示，第一电源电压VDDint中生成的纹波的量会相对较大。另一方面，当应用纹波补偿器时，可以减小第一电源电压VDDint中生成的纹波的量。例如，当应用具有相对较小电容C1的补偿电容器Ccp时，补偿电流Iaprc所提供的纹波补偿的量可以相对较小，并且因此，第一电源电压VDDint中生成的纹波的减小的程度可以相对较小。另一方向，当应用具有相对较大电容C1+2α的补偿电容器Ccp时，补偿电流Iaprc所提供的补偿的量可以相对较大，并且因此，第一电源电压VDDint中生成的纹波的减小的程度可以相对较大。第一电源电压VDDint中生成的纹波的大小可以取决于半导体器件的封装模型等而变化。因此，第一电源电压VDDint中生成的纹波的大小可以通过半导体器件的装运前测试而测量，并且可以基于测量结果来确定补偿电容器Ccp的电容。
图8和图9是操作数据驱动电路的方法的实施例的流程图。在解释图8和图9的实施例中，假设数据驱动电路包括根据上述实施例的数据驱动器和纹波补偿器。
参照图8，可以提供输入数据给数据驱动电路(操作S11)。输入数据可以提供给数据驱动电路中的数据驱动器，并且数据驱动器可以根据输入数据的模式来生成消耗电流。此外，输入数据可以并行地提供给与数据驱动电路的数据驱动器关联或连接的纹波补偿器(操作S12)。由于相同的数据并行地提供给数据驱动器和纹波补偿器，所以纹波补偿器可以根据接收的输入数据的模式来检测边沿(操作S13)，从中可以检测数据驱动器中产生消耗电流的变化(例如，增大)的定时。
纹波补偿器可以包括根据输入数据的模式来执行开关的电路，并且还可以包括生成补偿电流(或补偿电荷)并将补偿电流提供给数据驱动器的电源电压节点的电流源。根据实施例，纹波补偿器可以包括响应于输入数据的边沿而接通或关断的开关。更具体而言，当在数据驱动器中的输入数据的上升沿时生成大量消耗电流时，纹波补偿器的开关可以响应于输入数据的上升沿而接通补偿电流。即，纹波补偿器可以接通补偿电流并且向数据驱动器的电源电压节点提供补偿电流(操作S14)。
参照图9，可以提供输入数据给数据驱动电路(操作S21)。输入数据可以提供给与数据驱动电路的数据驱动器关联或连接的数据驱动器。此外，输入数据可以并行地提供给数据驱动电路中的纹波补偿器(操作S22)。此外，纹波补偿器可以包括一个或多个缓存器，并且可以被提供与数据驱动器的电源电压不同的电源电压(例如，外部电源电压)。外部电源电压可以施加到纹波补偿器中的补偿节点(操作S23)。
纹波补偿器可以基于电荷泵操作来生成补偿电流。作为示例，纹波补偿器可以包括连接到补偿节点的补偿电容器，并且根据提供给纹波补偿器的输入数据的模式，补偿节点的电压电平可以基于电荷泵操作而增加(操作S24)。此外，根据电荷泵操作，补偿节点的电压的电平可以高于施加到数据驱动器的电源电压节点的电压的电平。因此，在补偿节点与数据驱动器的电源电压节点之间可能存在电压电平差，并且根据该电压电平差的补偿电流可以提供给电源电压节点。
如上所述，根据本发明构思的实施例，在电流消耗电路中生成的消耗电流可以通过由于不同类型的电源而生成的补偿电流而供给。此外，由于根据上述实施例可以减小电源电压的纹波，所以可以在用于处理数据的各种类型的逻辑电路(例如，串行器、驱动器以及时钟和数据恢复(CDR)电路等)中采用根据本发明构思的实施例的纹波补偿器。
下面将描述纹波补偿器、包括纹波补偿器的半导体器件的实施例的各种电路实现。
图10是纹波补偿器500的实施例的电路图。
参考图10，纹波补偿器500可以电连接到半导体器件中提供的多种电路块。例如，纹波补偿器500可以连接到将电源电压传输给电路块的电源线的一个节点。纹波补偿器500还可以包括电流源510和开关520，来自电流源510的补偿电流Iaprc可以经由开关520提供给对应的电路块(或者其中要补偿纹波的电路块)。纹波补偿器500可以由电源电压VDD驱动，并且电源电压VDD可以对应于与对应的电路块中使用的电源电压(未示出)不同的电源电压。
类似于上述实施例，纹波补偿器500可以接收与对应的电路块相同的输入数据DATA_IN。此外，开关520可以执行与输入数据DATA_IN的数据模式相对应的开关操作。例如，响应于输入数据DATA_IN的上升沿，开关520可以从关断状态变为接通状态。此外，当开关520接通时，来自电流源510的补偿电流Iaprc可以提供给对应的电路块，并且在与接通开关520的定时基本相同的定时处生成的电路块的消耗电流可以从补偿电流Iaprc供给。
在图10中所示的实施例中，开关520描述为响应于输入数据DATA_IN的上升沿而接通。然而，本发明构思的实施例不限于此。作为示例，开关520可以实施为响应于输入数据DATA_IN的下降沿而接通。或者，还可以提供附加开关(未示出)，并且因此开关520可以实施为在输入数据DATA_IN的上升沿和下降沿两者时接通。如果在输入数据DATA_IN的上升变换和下降变换两者期间电路块中发生电流消耗，那么可以在输入数据DATA_IN的上升变换和下降变换两者期间对纹波进行补偿。
图11为根据本发明构思的另一示例性实施例的纹波补偿器600的电路图。
参考图11，纹波补偿器600可以包括根据上述实施例用于生成补偿电流的各种电路器件。作为示例，纹波补偿器600可以包括一个或多个缓冲器(或者反相器)、一个或多个补偿电容器Ccp1和Ccp2、一个或多个NMOS晶体管MN1、MN2和MN3、连接到被施加高电压的高电压节点“c”的电容器Ccap、以及用于驱动电流的一个或多个PMOS晶体管MP1和MP2。作为示例，纹波补偿器600可以包括接收低频时钟信号的缓冲器611以及连接到缓冲器611的输出端的反相器612。作为示例，一个或多个NMOS晶体管MN1、MN2和MN3中的每一个可以具有二极管连接结构，并且还可以串联连接在电源电压VDD和高电压节点“c”之间。第一补偿电容器(即，补偿电容器Ccpl)的一个节点可以连接到NMOS晶体管MN1和MN2之间的节点，并且第二补偿电容器(即，补偿电容器Ccp2)的一个节点可以连接到NMOS晶体管MN2和MN3之间的节点。
如在上述实施例中，可以根据缓冲器611和反相器612的驱动操作通过补偿电容器Ccpl和Ccp2来执行升压操作，并且因此施加到高电压节点“c”的电压的电平VDDhigh可以增大。可以通过作为电流源操作的第一PMOS晶体管(即，PMOS晶体管MP1)来生成补偿电流Iaprc，并且可以通过第二PMOS晶体管(即，PMOS晶体管MP2)的开关操作将补偿电流Iaprc提供给对应的电路块，这响应于输入数据DATA_IN，并且因此可以减小电路块的电源电压中生成的纹波。
图12为根据本发明构思的另一实施例的使用PMOS晶体管的纹波补偿器700的电路图。
参考图12，纹波补偿器700可以包括第一PMOS晶体管MP1和第二PMOS晶体管MP2，并且纹波补偿器700还可以包括一个或多个缓冲器711和补偿电容器Ccp。第一和第二PMOS晶体管MP1和MP2中的每一个可以具有二极管连接结构，并且电源电压VDD可以经由第一PMOS晶体管MP1提供给补偿节点“b”。补偿节点“b”还可以经由第二PMOS晶体管MP2连接到对应电路块的电源电压节点。
根据图12中所示的实施例，由于第一和第二PMOS晶体管MP1和MP2的阈值电压的电平小于NMOS晶体管的阈值电压的电平，所以可以使施加到补偿节点“b”的补偿电压的电平的降低最小化。此外，补偿电压的电平可以通过补偿电容器Ccp而增大，并且可以使通过第二PMOS晶体管MP2传送的补偿电流Iaprc的电流电平的降低最小化。
图13是示出了在输入数据对应于并行数据的情况下纹波补偿的示例的半导体器件800的框图。在图13示中，示出了与20位并行数据相对应的输入数据DATA_IN的示例。然而，当并行数据的位数大于或小于20时，可以应用下面描述的相同原理。
参考图13，半导体器件800可以包括多种电路块，例如，逻辑电路810、串行器820和驱动器830。此外，半导体器件800可以包括根据上述实施例的一个或多个纹波补偿器，并且在图13中示出了其中纹波补偿器被布置为对应于每个数据位的示例。因此，半导体器件800还可以包括第一纹波补偿器841_1到第二十纹波补偿器841_20。
驱动器830可以对应于上述实施例中的数据驱动器或数据驱动电路。逻辑电路810可以接收与20位并行数据IN[0]到IN[19]相对应的输入数据DATA_IN，并且可以由相对低的操作频率来驱动。例如，逻辑电路810可以通过20条数据线接收输入数据DATA_IN，并且数据线中的每个数据线可以具有根据对应输入数据DATA_IN的数据模式。即，通过20条数据线提供的输入数据DATA_IN可以针对每条数据线具有不同的数据模式。
根据实施例，第一纹波补偿器841_1到第二十纹波补偿器841_20可以被布置为对应于20位并行数据IN[0]到IN[19]，并且第一纹波补偿器841_1到第二十纹波补偿器841_20中的每一个可以向对对应数据线的输入数据DATA_IN进行处理的电路块提供补偿电流Iaprc。例如，逻辑电路810可以包括分别对20位并行数据IN[0]到IN[19]进行处理的20个电路块，并且第一纹波补偿器841_1到第二十纹波补偿器841_20中的每一个都可以对对应电路块中生成的电源电压的纹波进行补偿。即，第一纹波补偿器841_1到第二十纹波补偿器841_20可以在不同的定时分别向对应电路块提供补偿电流Iaprc[0-19]。
串行器820可以接收并处理20位并行数据IN[0]到IN[19]，以生成串行数据。即，串行器820可以逐位向驱动器830顺序地提供数据。驱动器830可以通过根据上述实施例的处理操作来生成输出数据DATA_OUT。
在图13所示的示例中，描述了20位并行数据IN[0]到IN[19]。然而，根据本发明构思的实施例，M个纹波补偿器可以被布置为与用于处理M位并行数据的逻辑电路相对应。根据另一施例，少于M个纹波补偿器可以被布置为与M位并行数据中的一些相对应。
图14是纹波补偿器被应用于以不同频率操作的电路块的半导体器件900的框图。
参考图14，半导体器件900可以包括逻辑电路910、串行器920和驱动器930，并且如在上述实施例中，假设逻辑电路910接收与20位并行数据IN[0]到IN[19]相对应的输入数据DATA_IN。串行器920可以接收并处理20位并行数据IN[0]到IN[19]，以生成串行数据。作为示例，串行器920可以生成与差分数据INP和INN相对应的串行数据。因此，串行器920可以经由承载差分数据INP和INN的两条数据线将串行数据提供给驱动器930。
如在上述实施例中，半导体器件900还可以包括第一纹波补偿器941_1到第二十纹波补偿器941_20，其与用于处理20位并行数据IN[0]到IN[19]的逻辑电路910相对应。20位并行数据IN[0]到IN[19]可以提供给第一纹波补偿器941_1到第二十纹波补偿器941_20，并且第一纹波补偿器941_1到第二十纹波补偿器941_20中的每一个可以根据对应数据的模式向逻辑电路910提供补偿电流。
半导体器件900还可以包括第一纹波补偿器951_1和第二纹波补偿器951_2，其与用于处理差分数据INP和INN的驱动器930相对应。第一纹波补偿器951_1可以接收第一差分数据INN，并且根据上述实施例，可以根据第一差分数据INN的模式来生成补偿电流。第二纹波补偿器951_2可以接收第二差分数据INP，并且根据上述实施例，可以根据第二差分数据INP的模式来生成补偿电流。驱动器930可以通过对差分数据INP和INN的处理操作来生成输出数据DATA_OUT(OUTP/OUTN)。
差分数据INP和INN可以具有互补逻辑电平，并且因此第一纹波补偿器951_1和第二纹波补偿器951_2可以交替地向对应电路块提供补偿电流。作为示例，驱动器930可以包括用于处理第一差分数据INN的第一电路块以及用于处理第二差分数据INP的第二电路块，并且第一电路块和第二电路块可以交替地接收补偿电流。此外，逻辑电路910可以以相对低的频率操作，而驱动器930可以以相对高的频率进行操作。
根据上述实施例，第一纹波补偿器951_1和第二纹波补偿器951_2中的每一个可以以模块形式来实现并且可以被布置为对应于每个电路块，并且因此可以在以不同频率操作的电路块上执行纹波补偿。
图15是使用可变补偿电容器件执行自适应纹波补偿操作的半导体器件1000的框图。
如在上述实施例中，补偿电流的幅度可以根据用于增大补偿节点的电压电平的补偿电容器的电容来进行调整。参考图15，半导体器件1000可以包括数据驱动电路1010和纹波补偿器1020，并且还可以包括对施加到电源电压节点“a”的第一电源电压VDDint的电压电平进行检测的电平检测器1030、以及生成用于调整可变补偿电容器件1021的电容的控制信号Ctrl[1∶L]的电容控制器1040。
纹波补偿器1020，具体是可变补偿电容器件1021，可以包括一个或多个补偿电容器以及与其对应的开关SW1至SWL。尽管在图15中未示出，但是纹波补偿器1020可以包括用于接收输入数据DATA_IN的一个或多个缓冲器(未示出)，并且可以根据输入数据DATA_IN的模式增大施加到补偿节点“b”的补偿电压Vcp的电平。此外，补偿电压Vcp的电平的增大程度可以根据可变补偿电容器件1021的电容来进行调整，并且因此可以调整补偿电流Iaprc的电平。
根据实施例，电平检测器1030可以周期性地或非周期性地检测第一电源电压VDDint的电平，并且第一电源电压VDDint中生成的纹波的程度可以根据检测结果来确定。根据实施例，电平检测器1030可以在半导体器件1000的初始操作期间通过测试过程来检测第一电源电压VDDint的电平，并且电容控制器1040可以基于检测结果来生成控制信号Ctrl[1∶L]。纹波补偿器1020中(更具体而言，可变补偿电容器件1021中)提供的开关SW1至SWL可以基于控制信号Ctrl[1∶L]而被控制为接通或关断，并且可以在半导体器件1000的随后的正常操作期间根据通过控制信号Ctrl[1∶L]调整的电容来执行
根据上述实施例的纹波补偿器、包括纹波补偿器的数据驱动电路以及包括纹波补偿器的半导体器件可以防止电路设计的复杂性提高，和/或可以适应于输入数据的模式来减小电源电压的纹波。
尽管已经参照本发明构思的实施例具体示出和描述了本发明构思，但是将理解，在不脱离所附权利要求的精神和范围的情况下，可以在其中进行形式和细节上的各种改变。
Claims (25)
1.一种半导体器件，包括：
数据驱动电路，被配置为接收输入数据，通过第一节点接收第一电源电压，并且通过驱动所述输入数据来生成输出数据；以及
纹波补偿器，连接到所述第一节点并且被配置为与所述数据驱动电路并行地接收所述输入数据，生成与所述输入数据的模式相对应的补偿电流，并且将所述补偿电流提供给所述第一节点以减小所述第一电源电压的纹波。
2.根据权利要求1所述的半导体器件，其中，所述纹波补偿器被配置为仅在所述输入数据的模式发生变换时生成所述补偿电流。
3.根据权利要求1所述的半导体器件，其中，所述数据驱动电路在所述输入数据的上升沿定时处消耗交流电，并且所述纹波补偿器与所述输入数据的上升沿同步地生成所述补偿电流。
4.根据权利要求3所述的半导体器件，其中，所述数据驱动电路所消耗的交流电的电平和所述纹波补偿器所生成的所述补偿电流的电平基本上彼此相等。
5.根据权利要求1所述的半导体器件，其中，所述纹波补偿器包括：
第一晶体管，连接在第二电源电压和第二节点之间，并且具有二极管连接结构；
缓冲器，被配置为接收所述输入数据；以及
补偿电容器件，连接在所述第二节点与所述缓冲器的输出端之间，
其中，所述补偿电流是基于施加到所述第一节点的电压与所述第二节点的电压之间的电平差而生成的，所述第二节点的电压的电平根据所述输入数据的上升变换而上升。
6.根据权利要求5所述的半导体器件，其中，所述缓冲器由第三电源电压驱动，
其中，当所述输入数据与逻辑低相对应时所述第二节点的电压电平具有与所述第二电源电压相对应的电平，并且当所述输入数据变换到逻辑高时，所述第二节点的电压电平上升到与所述第二电源电压和所述第三电源电压之和减去所述第一晶体管的阈值电压相对应的电平。
7.根据权利要求6所述的半导体器件，其中，所述第二电源电压和所述第三电源电压具有彼此相同的电平。
8.根据权利要求5所述的半导体器件，还包括：
第二晶体管，连接在所述第一节点和所述第二节点之间，并且具有二极管连接结构，
其中，所述补偿电流通过所述第二晶体管提供给所述第一节点。
9.根据权利要求5所述的半导体器件，其中，所述补偿电容器件包括可变补偿电容器件，所述可变补偿电容器件包括一个或多个电容器，用于响应于控制信号来调整与所述第二节点的电压电平的上升相关的所述可变补偿电容器件的电容，
其中，所述半导体器件还包括：
电平检测器，被配置为检测被提供给所述第一节点的所述第一电源电压的电平；以及
电容控制器，被配置为根据所述检测的结果来生成所述控制信号。
10.根据权利要求1所述的半导体器件，其中，所述纹波补偿器包括：
电流源，被配置为生成所述补偿电流；以及
开关，被配置为控制所述补偿电流向所述第一节点的供给，
其中，所述开关响应于所述输入数据的上升沿和下降沿中的至少一个而接通。
11.根据权利要求1所述的半导体器件，其中，所述数据驱动电路包括用于驱动与并行数据对应的所述输入数据的N个驱动器，其中N是等于或大于2的整数，并且其中所述半导体器件还包括附加的N-1个纹波补偿器，总共N个纹波补偿器，并且其中所述N个纹波补偿器被布置为与所述N个驱动器相对应。
12.根据权利要求1所述的半导体器件，还包括：
逻辑电路，被配置为接收第二电源电压作为驱动电压，所述逻辑电路包括从所述半导体器件外部接收并行数据的N个电路块，其中N是等于或大于2的整数；
串行器，被配置为将从所述逻辑电路输出的并行数据转换为串行数据，并将所述串行数据作为所述输入数据提供给所述数据驱动电路；以及
附加的N-1个纹波补偿器，总共N个纹波补偿器，并且其中所述N个纹波补偿器被布置为对应于所述N个电路块，并被配置为与所述逻辑电路并行地从所述半导体器件外部接收所述并行数据，根据所述N个电路块中每一个中的消耗电流来减小所述第二电源电压的纹波。
13.根据权利要求1所述的半导体器件，其中，所述输入数据包括具有彼此互补的逻辑电平的差分数据，
其中，所述数据驱动电路包括与所述差分数据对应的第一数据驱动器和第二数据驱动器，
其中，所述纹波补偿器被布置为对应于所述第一数据驱动器，并且还包括被布置为与所述第二数据驱动器相对应的第二纹波补偿器。
14.根据权利要求1所述的半导体器件，其中，所述半导体器件包括应用处理器，所述应用处理器包括一个或多个知识产权IP块，
所述数据驱动电路和所述纹波补偿器被布置在所述IP块中。
15.一种数据驱动电路，包括：
一个或多个数据驱动器，被配置为接收输入数据，通过第一节点接收第一电源电压，并且通过对电平在所述第一电源电压与地电压之间变化的信号进行处理操作来生成输出数据；以及
纹波补偿器，通过用于承载补偿电流的路径耦合到所述第一节点，
其中，所述纹波补偿器包括用于接收所述输入数据的缓冲器以及连接到所述缓冲器的输出端的补偿电容器件，所述补偿电容器件被配置为响应于所述输入数据的变换来改变第二节点的电压电平，并且基于所述第一节点的电压与所述第二节点的电压之间的电平差向所述第一节点传送所述补偿电流。
16.根据权利要求15所述的数据驱动电路，其中，所述纹波补偿器由与所述第一电源电压不同的第二电源电压驱动，
其中，所述第一电源电压和电源电流从外部电源提供给所述第一节点，并且取决于所述输入数据的模式在所述数据驱动器中生成消耗电流，其中，所述消耗电流至少部分地是从所述纹波补偿器所生成的所述补偿电流供给的。
17.根据权利要求16所述的数据驱动电路，其中，所述纹波补偿器还包括连接在所述第二电源电压与所述第二节点之间的第一晶体管，以及连接在所述第二节点与用于承载所述补偿电流的路径之间的第二晶体管，
其中，所述补偿电容器件连接在所述缓冲器的输出端与所述第二节点之间。
18.根据权利要求17所述的数据驱动电路，其中，所述第一晶体管和所述第二晶体管中的每一个均具有二极管连接结构。
19.根据权利要求17所述的数据驱动电路，其中，所述第二电源电压具有第一电平Lev1，所述缓冲器由具有第二电平Lev2的第三电源电压驱动，并且所述第一晶体管具有第一阈值电压电平Vth 1，
其中，所述第二节点的电压电平在所述输入数据处于逻辑低状态时对应于Lev 1-Vth1，并且在所述输入数据变换为逻辑高时上升到Lev 1+Lev 2-Vth1。
20.根据权利要求15所述的数据驱动电路，其中，所述补偿电容器件包括用于调整所述补偿电容器件的电容的一个或多个电容器，
其中，所述电容是基于所述第一节点的电压电平的检测结果而调整的。
21.一种纹波补偿器，连接到根据输入数据的模式来生成消耗电流的电路块的第一节点，所述纹波补偿器包括：
第一二极管，连接在第一电源电压所施加到的节点与补偿节点之间；
缓冲器，被配置为与所述电路块并行地接收所述输入数据，并且由第二电源电压驱动；以及
补偿电容器件，连接在所述缓冲器的输出端与所述补偿节点之间，
其中，所述纹波补偿器被配置为将基于所述补偿节点与所述电路块的所述第一节点之间的电压电平差而生成的补偿电流提供给所述电路块。
22.根据权利要求21所述的纹波补偿器，其中，所述电路块的所述第一节点是在用于向所述电路块提供驱动电压的线路上的节点。
23.根据权利要求21的纹波补偿器，还包括连接在所述电路块的所述第一节点和所述补偿节点之间的第二二极管，
其中，所述第一二极管和所述第二二极管均是具有二极管连接结构的晶体管。
24.根据权利要求21所述的纹波补偿器，其中，所述缓冲器被配置为响应于所述输入数据的上升沿而使所述输出端的电压电平增加所述第二电源电压的电平，
其中，所述补偿电容器件被配置为响应于所述输出端的电压电平的增加而使所述补偿节点的电压电平增加所述第二电源电压的电平，
其中，所述补偿电流具有根据电压电平增加的所述补偿节点与所述电路块的节点之间的电压电平差的电平。
25.根据权利要求24所述的纹波补偿器，其中，所述第一电源电压和所述第二电源电压基本上彼此相同，并且与提供给所述电路块的驱动电压不同。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020170094323A KR102400105B1 (ko) | 2017-07-25 | 2017-07-25 | 리플 보상기, 이를 포함하는 데이터 구동 회로 및 반도체 장치 |
| KR10-2017-0094323 | 2017-07-25 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109300493A true CN109300493A (zh) | 2019-02-01 |
| CN109300493B CN109300493B (zh) | 2023-11-28 |
Family
ID=65003901
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810376928.8A Active CN109300493B (zh) | 2017-07-25 | 2018-04-24 | 纹波补偿器、数据驱动电路及半导体器件 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US10439486B2 (zh) |
| JP (1) | JP7368076B2 (zh) |
| KR (1) | KR102400105B1 (zh) |
| CN (1) | CN109300493B (zh) |
| DE (1) | DE102018110171A1 (zh) |
| SG (1) | SG10201803995QA (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110299177A (zh) * | 2019-07-04 | 2019-10-01 | 合肥联诺科技有限公司 | 一种减小读操作电压抖动的电荷补偿电路及存储器结构 |
| WO2021114701A1 (zh) * | 2019-12-10 | 2021-06-17 | 深圳云天励飞技术股份有限公司 | 处理器及降低电源纹波的方法 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11510301B2 (en) * | 2018-01-30 | 2022-11-22 | Abl Ip Holding Llc | Adaptive ripple in a solid state lighting driver circuit |
| US11366505B2 (en) * | 2019-03-29 | 2022-06-21 | Micron Technology, Inc. | Predictive power management |
| CN111313670B (zh) * | 2020-04-09 | 2024-10-22 | 深圳市云矽半导体有限公司 | Buck变换器及其内部纹波补偿电路 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5124574A (en) * | 1989-10-21 | 1992-06-23 | Matsushita Electronics Corporation | Semiconductor device for generating a voltage higher than power source potential or lower than grounding potential |
| JPH0799772A (ja) * | 1993-05-31 | 1995-04-11 | Matsushita Electron Corp | 昇圧回路および電位制御昇圧回路 |
| US6424570B1 (en) * | 2001-06-26 | 2002-07-23 | Advanced Micro Devices, Inc. | Modulated charge pump with uses an analog to digital converter to compensate for supply voltage variations |
| US20070069801A1 (en) * | 2005-05-20 | 2007-03-29 | Stmicroelectronics S.R.L. | Charge-pump type, voltage-boosting device with reduced ripple, in particular for non-volatile flash memories |
| CN102013266A (zh) * | 2009-09-07 | 2011-04-13 | 上海宏力半导体制造有限公司 | 源线偏置电路及其电压补偿单元 |
Family Cites Families (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100200721B1 (ko) * | 1996-08-20 | 1999-06-15 | 윤종용 | 반도체 메모리장치의 내부 승압 전압 발생기 |
| US6088756A (en) * | 1998-09-29 | 2000-07-11 | International Business Machines Corporation | Five state bus driver having both voltage and current source modes of operation |
| US6388503B1 (en) | 2000-09-28 | 2002-05-14 | Intel Corporation | Output buffer with charge-pumped noise cancellation |
| JP4640739B2 (ja) * | 2000-11-17 | 2011-03-02 | ローム株式会社 | 安定化直流電源装置 |
| US6483358B2 (en) | 2001-02-02 | 2002-11-19 | Broadcom Corporation | Low power, charge injection compensated charge pump |
| US6430067B1 (en) * | 2001-04-12 | 2002-08-06 | Sun Microsystems, Inc. | Voltage multiplier for low voltage microprocessor |
| US6744242B1 (en) | 2003-01-14 | 2004-06-01 | Fujitsu Limited | Four-state switched decoupling capacitor system for active power stabilizer |
| US7827386B2 (en) * | 2003-06-30 | 2010-11-02 | Intel Corporation | Controlling memory access devices in a data driven architecture mesh array |
| KR20060034025A (ko) * | 2004-10-18 | 2006-04-21 | 삼성전자주식회사 | 전압 발생 장치 및 그의 방법과, 이를 구비한 표시 장치및 그의 구동 장치 |
| EP1962413A1 (en) * | 2007-02-22 | 2008-08-27 | Stmicroelectronics SA | Ripple compensator and switching converter comprising such a ripple compensator |
| US7471155B1 (en) * | 2007-05-25 | 2008-12-30 | Rf Micro Devices, Inc. | Cancelling switching power supply ripple from a radio frequency signal |
| GB2473625A (en) | 2009-09-17 | 2011-03-23 | Powervation Ltd | Adaptive analog compensator for a power supply |
| KR20110113238A (ko) * | 2010-04-09 | 2011-10-17 | 주식회사 하이닉스반도체 | 데이터 출력 장치 |
| US9985634B2 (en) | 2010-05-20 | 2018-05-29 | Kandou Labs, S.A. | Data-driven voltage regulator |
| TWI456874B (zh) | 2011-04-27 | 2014-10-11 | Realtek Semiconductor Corp | 電荷幫浦回授控制裝置及其方法 |
| US8400200B1 (en) | 2011-07-09 | 2013-03-19 | Gsi Technology, Inc. | Systems and methods including features of power supply noise reduction and/or power-saving for high speed delay lines |
| US8878118B2 (en) | 2012-08-15 | 2014-11-04 | Omnivision Technologies, Inc. | Capacitance selectable charge pump |
| US8836412B2 (en) * | 2013-02-11 | 2014-09-16 | Sandisk 3D Llc | Charge pump with a power-controlled clock buffer to reduce power consumption and output voltage ripple |
| US9696350B2 (en) * | 2013-03-15 | 2017-07-04 | Intel Corporation | Non-linear control for voltage regulator |
| US9076551B2 (en) | 2013-03-15 | 2015-07-07 | Nvidia Corporation | Multi-phase ground-referenced single-ended signaling |
| US9147447B2 (en) | 2013-03-15 | 2015-09-29 | Nvidia Corporation | Ground-referenced single-ended memory interconnect |
| US8836384B1 (en) | 2013-08-02 | 2014-09-16 | Altera Corporation | Systems and methods for reducing power supply noise or jitter |
| US9525573B2 (en) | 2015-01-23 | 2016-12-20 | Microsoft Technology Licensing, Llc | Serializing transmitter |
| US9748934B1 (en) * | 2015-02-06 | 2017-08-29 | Altera Corporation | Systems and methods for reducing power supply noise or jitter |
| KR102279252B1 (ko) * | 2015-04-03 | 2021-07-20 | 삼성전자주식회사 | 전압 모드 드라이버 및 이를 포함하는 전자 장치 |
| US9589627B1 (en) * | 2016-05-31 | 2017-03-07 | Cadence Design Systems, Inc. | Methods and devices for a DDR memory driver using a voltage translation capacitor |
| CN106208692B (zh) | 2016-08-31 | 2020-05-22 | 杰华特微电子（杭州）有限公司 | 开关电路的控制方法、控制电路及开关电路装置 |
-
2017
- 2017-07-25 KR KR1020170094323A patent/KR102400105B1/ko active IP Right Grant
-
2018
- 2018-02-08 US US15/891,392 patent/US10439486B2/en active Active
- 2018-04-24 CN CN201810376928.8A patent/CN109300493B/zh active Active
- 2018-04-27 DE DE102018110171.6A patent/DE102018110171A1/de active Pending
- 2018-05-11 SG SG10201803995QA patent/SG10201803995QA/en unknown
- 2018-05-16 JP JP2018094290A patent/JP7368076B2/ja active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5124574A (en) * | 1989-10-21 | 1992-06-23 | Matsushita Electronics Corporation | Semiconductor device for generating a voltage higher than power source potential or lower than grounding potential |
| JPH0799772A (ja) * | 1993-05-31 | 1995-04-11 | Matsushita Electron Corp | 昇圧回路および電位制御昇圧回路 |
| US6424570B1 (en) * | 2001-06-26 | 2002-07-23 | Advanced Micro Devices, Inc. | Modulated charge pump with uses an analog to digital converter to compensate for supply voltage variations |
| US20070069801A1 (en) * | 2005-05-20 | 2007-03-29 | Stmicroelectronics S.R.L. | Charge-pump type, voltage-boosting device with reduced ripple, in particular for non-volatile flash memories |
| CN102013266A (zh) * | 2009-09-07 | 2011-04-13 | 上海宏力半导体制造有限公司 | 源线偏置电路及其电压补偿单元 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110299177A (zh) * | 2019-07-04 | 2019-10-01 | 合肥联诺科技有限公司 | 一种减小读操作电压抖动的电荷补偿电路及存储器结构 |
| WO2021114701A1 (zh) * | 2019-12-10 | 2021-06-17 | 深圳云天励飞技术股份有限公司 | 处理器及降低电源纹波的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE102018110171A1 (de) | 2019-01-31 |
| JP7368076B2 (ja) | 2023-10-24 |
| SG10201803995QA (en) | 2019-02-27 |
| JP2019029991A (ja) | 2019-02-21 |
| US10439486B2 (en) | 2019-10-08 |
| US20190036443A1 (en) | 2019-01-31 |
| KR102400105B1 (ko) | 2022-05-19 |
| KR20190011596A (ko) | 2019-02-07 |
| CN109300493B (zh) | 2023-11-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109300493A (zh) | 纹波补偿器、数据驱动电路及半导体器件 | |
| CN102751868B (zh) | 电压转换器 | |
| US10817765B2 (en) | Semiconductor device and controller for asynchronous serial communication, and asynchronous serial communication method and system | |
| CN104052460B (zh) | 工作周期校正器 | |
| CN102594299B (zh) | 一种方波发生器电路 | |
| US9720471B2 (en) | Voltage regulator with feed-forward and feedback control | |
| CN102522950B (zh) | 具有输出信号转换率控制的电子芯片 | |
| CN106409210A (zh) | 信号产生电路及信号产生方法 | |
| US7590952B2 (en) | Compact chip package macromodels for chip-package simulation | |
| CN104932597B (zh) | 用于存储器装置的数据缓冲器的电压产生器 | |
| KR102050013B1 (ko) | 스위칭가능 파워 서플라이 | |
| US20210110861A1 (en) | Semiconductor device | |
| US11804261B2 (en) | Termination for single-ended mode | |
| CN114021831B (zh) | 基于边沿响应的pdn网络最坏电压噪声预测方法 | |
| CN104795099A (zh) | 一种sram灵敏放大器电路 | |
| CN206379936U (zh) | 多信号转换电路 | |
| CN115347892A (zh) | 用于补偿电源电压变化的接口电路及其操作方法 | |
| KR100915834B1 (ko) | 반도체 메모리 장치의 펌핑 전압 생성 회로 | |
| CN103825567B (zh) | 运算放大器电路 | |
| US10644680B1 (en) | Application of duty cycle correction to a level shifter via a feedback common mode resistor | |
| US10243567B2 (en) | Flip-flop and driving method thereof | |
| CN104102785A (zh) | 减小源同步开关噪声的方法和装置 | |
| US9473142B2 (en) | Method for performing signal driving control in an electronic device with aid of driving control signals, and associated apparatus | |
| CN108074608A (zh) | 用于静态随机存取存储器(sram)自定时器的挠曲电路 | |
| US8853822B2 (en) | Semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |