CN104932597B - 用于存储器装置的数据缓冲器的电压产生器 - Google Patents

用于存储器装置的数据缓冲器的电压产生器 Download PDF

Info

Publication number
CN104932597B
CN104932597B CN201410202838.9A CN201410202838A CN104932597B CN 104932597 B CN104932597 B CN 104932597B CN 201410202838 A CN201410202838 A CN 201410202838A CN 104932597 B CN104932597 B CN 104932597B
Authority
CN
China
Prior art keywords
voltage
bias
generator
data line
type transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410202838.9A
Other languages
English (en)
Other versions
CN104932597A (zh
Inventor
崔勋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanya Technology Corp
Original Assignee
Nanya Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanya Technology Corp filed Critical Nanya Technology Corp
Publication of CN104932597A publication Critical patent/CN104932597A/zh
Application granted granted Critical
Publication of CN104932597B publication Critical patent/CN104932597B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dram (AREA)
  • Logic Circuits (AREA)
  • Read Only Memory (AREA)

Abstract

本发明提供一种用于存储器装置的数据缓冲器的电压产生器，该电压产生器包括偏压产生器和电压箝位电路；所述偏压产生器接收参考电压且根据所述参考电压而产生偏压；所述电压箝位电路耦接到所述偏压产生器；所述电压箝位电路接收供电电压和所述偏压，且通过根据所述偏压来箝位所述供电电压而将多个数据线电压分别输出到所述数据缓冲器；其中，所述供电电压在电压范围内变化，且所述数据线电压都是恒定的。

Description

用于存储器装置的数据缓冲器的电压产生器
技术领域
本发明涉及存储器装置的电压产生器，且更明确地说涉及一种用于存储器装置的数据缓冲器的电压产生器。
背景技术
目前，随着科学与技术的迅速发展，移动电子装置为个人日常使用所需。在移动应用中，随着时间增加，电力消耗为最关键的因素。对于具有存储器装置的系统，具有高带宽和低电力消耗的存储器装置是必要的。
为了满足高带宽需求，用于读取和写入操作的较大量的数据线设置在存储器装置中。因此，当数据线上的多个数据缓冲器处于转变中时，发生最大电力消耗。也就是说，存储器装置的设计者的重要目标为节省数据线中的电力消耗且不减小存储器装置的带宽。
发明内容
本发明提供一种用于存储器装置的数据缓冲器的电压产生器，以满足存储器装置的低电力消耗和高速度要求。
本发明提供包含偏压产生器和电压箝位电路的电压产生器。所述偏压产生器接收参考电压且根据所述参考电压而产生偏压。所述电压箝位电路耦接到所述偏压产生器。所述电压箝位电路接收供电电压和所述偏压，且通过根据所述偏压来箝位所述供电电压而将多个数据线电压分别输出到所述数据缓冲器。其中，所述供电电压在电压范围内变化，且所述数据线电压都是恒定的。
在本揭露的实施例中，所述偏压产生器包含参考电压产生器和电压输出缓冲器。所述参考电压产生器产生所述参考电压。所述电压输出缓冲器耦接到所述参考电压产生器，且所述电压输出缓冲器接收所述参考电压且根据所述参考电压而产生所述偏压。
在本揭露的实施例中，所述电压输出缓冲器包含运算放大器。所述运算放大器具有第一输入端、第二输入端和输出端。所述运算放大器的所述第一输入端耦接到所述参考电压产生器以用于接收所述参考电压，所述运算放大器的所述第二输入端耦接到所述运算放大器的所述输出端，且所述运算放大器的所述输出端提供所述偏压。
在本揭露的实施例中，所述电压箝位电路包含第一N型晶体管和第二N型晶体管。所述第一N型晶体管具有第一端、第二端和控制端。所述第一N型晶体管的所述第一端接收所述供电电压。所述第一N型晶体管的所述控制端耦接到所述偏压产生器以用于接收所述偏压。所述第一N型晶体管的所述第二端提供所述数据线电压中的第一数据线电压。所述第二N型晶体管具有第一端、第二端和控制端，所述第二N型晶体管的所述第一端接收所述供电电压，所述第二N型晶体管的所述控制端耦接到所述偏压产生器以用于接收所述偏压，所述第二N型晶体管的所述第二端提供所述数据线电压中的第二数据线电压。
在本揭露的实施例中，其中所述第一数据线电压被提供到所述数据缓冲器中的至少一个读取缓冲器，所述读取缓冲器用于传输从所述存储器装置的多个存储单元读出的数据。
在本揭露的实施例中，其中所述第二数据线电压被提供到所述数据缓冲器中的至少一个写入缓冲器，所述写入缓冲器用于传输写入到所述存储器装置的所述存储单元中的数据。
在本揭露的实施例中，其中当所述存储器装置在非存取模式中操作时，所述偏压产生器停止向所述电压箝位电路提供所述偏压。
因此，因为提供到所述数据缓冲器的所述数据线电压是通过根据所述偏压来箝位所述供电电压而产生，所以当供电电压升高时，所述数据线电压保持在恒定值，且电力消耗不增加，且存储器装置的带宽也不减小。
应理解，以上一般描述和以下详细描述都是示范性的，且希望提供对如所主张的本发明的进一步解释。
附图说明
包含附图以提供对本发明的进一步理解，且附图并入本说明书中并构成本说明书的一部分。所述附图说明本发明的实施例，且与描述一起用以解释本发明的原理。
图1为根据本发明的实施例的电压产生器100的框图；
图2为根据本发明的实施例的偏压产生器110的框图；
图3为根据本发明的实施例的电压箝位电路120的电路图；
图4A和图4B分别为根据本发明的实施例的数据缓冲器RBN和数据缓冲器WB1的电路图。
附图标记说明：
100：电压产生器；
110：偏压产生器；
111：参考电压产生器；
112：电压输出缓冲器；
120：电压箝位电路；
170：存储单元阵列；
DIN：写入数据；
DOUT：读出数据；
DP1：第一数据线电压；
DP2：第二数据线电压；
GND：接地电压；
M1～M8：晶体管；
NM1：第一N型晶体管；
NM2：第二N型晶体管；
OP1：运算放大器；
RB1～RBN：数据缓冲器；
VBIAS：偏压；
VCC：供电电压；
VR：参考电压；
WB1～WBM：数据缓冲器。
具体实施方式
现将详细参考本发明的优选实施例，其实例在附图中得以说明。只要可能，相同参考数字在附图和描述中用以指相同或相似部分。
请参看图1，图1为根据本发明的实施例的电压产生器100的框图。电压产生器100包含偏压产生器110和电压箝位电路120。偏压产生器110耦接到电压箝位电路120，且偏压产生器110根据参考电压而产生偏压VBIAS。偏压产生器110将偏压VBIAS提供到电压箝位电路120。电压箝位电路120接收供电电压VCC和偏压VBIAS，且电压箝位电路120箝位供电电压VCC的电压以产生第一数据线电压DP1和第二数据线电压DP2。在此实施例中，第一数据线电压DP1和第二数据线电压DP2分别被提供到数据缓冲器RB1～RBN和数据缓冲器WB1～WBM。此处请注意，第一数据线电压DP1被提供到数据缓冲器RB1～RBN以作为数据缓冲器RB1～RBN的工作电压，且第二数据线电压DP2被提供到数据缓冲器WB1～WBM以作为数据缓冲器WB1～WBM的工作电压。此外，供电电压VCC可在电压范围内变化，且第一数据线电压DP1和第一数据线电压DP2都是恒定的。
也就是说，当供电电压VCC的电压升高到电压范围的上限时，第一数据线电压DP1和第二数据线电压DP2不会根据供电电压VCC的变化而变化。相反，第一数据线电压DP1和第二数据线电压DP2保持在恒定值，且数据缓冲器RB1～RBN和数据缓冲器WB1～WBM的电力消耗不增加。
此外，数据缓冲器RB1～RBN串联耦接，且数据缓冲器RB1的输入端耦接到存储单元阵列170。存储单元阵列170包含多个存储单元，且数据缓冲器RB1用于接收从存储单元中的至少一个读出的数据。数据缓冲器RB1～RBN用于将从存储单元中的至少一个读出的数据传输到读出数据DOUT以用于外部用户。数据缓冲器RB1～RBN是读取缓冲器。
数据缓冲器WB1～WBM也串联耦接。数据缓冲器WB1的输出端耦接到存储单元阵列170，且数据缓冲器WBM的输入端用于接收写入数据DIN。数据缓冲器WB1～WBM用于将写入数据DIN传输到存储单元阵列170的存储单元中的至少一个。数据缓冲器WB1～WBM是写入缓冲器。
数据缓冲器WB1～WBM和数据缓冲器RB1～RBN的数量在此实施例中不受限制。存储器装置的设计者可在必要时确定数据缓冲器WB1～WBM和数据缓冲器RB1～RBN的数量。
当存储器装置在非存取模式中操作时，偏压产生器110可停止向电压箝位电路120提供偏压VBIAS。
请参看图2，图2为根据本发明的实施例的偏压产生器110的框图。偏压产生器110包含参考电压产生器111和电压输出缓冲器112。参考电压产生器111产生参考电压VR，且将参考电压VR提供到电压输出缓冲器112。电压输出缓冲器112耦接到参考电压产生器111。电压输出缓冲器112接收参考电压VR且根据参考电压VR而产生偏压VBIAS。在此实施例中，电压输出缓冲器112是电压跟随器。电压输出缓冲器112包含运算放大器OP1。运算放大器OP1具有第一输入端、第二输入端和输出端。运算放大器OP1的第一输入端耦接到参考电压产生器111以用于接收参考电压VR。运算放大器OP1的第二输入端耦接到运算放大器OP1的输出端，且运算放大器OP1的输出端提供偏压VBIAS。
请参看图3，图3为根据本发明的实施例的电压箝位电路120的电路图。电压箝位电路120包含第一N型晶体管NM1和第二N型晶体管NM2。第一N型晶体管NM1具有第一端、第二端和控制端。第一N型晶体管NM1的第一端可为第一N型晶体管NM1的源极，第一N型晶体管NM1的第二端可为第一N型晶体管NM1的漏极，且控制端可为第一N型晶体管NM1的栅极。此外，第一N型晶体管NM1的第一端接收供电电压VCC，第一N型晶体管NM1的控制端耦接到偏压产生器110以用于接收偏压VBIAS，且第一N型晶体管NM1的第二端提供第一数据线电压DP1。
第二N型晶体管NM2具有第一端、第二端和控制端。第二N型晶体管NM2的第一端可为第二N型晶体管NM2的源极，第二N型晶体管NM2的第二端可为第二N型晶体管NM2的漏极，且控制端可为第二N型晶体管NM2的栅极。此外，第二N型晶体管NM2的第一端接收供电电压VCC，第二N型晶体管NM2的控制端耦接到偏压产生器110以用于接收偏压VBIAS，且第二N型晶体管NM2的第二端提供第二数据线电压DP2。
详细地说，举例来说，第一N型晶体管NM1和第二N型晶体管NM2的阈值和供电电压VCC可在1.0伏到1.4伏的电压范围内变化。偏压VBIAS的电压设定为1.4伏。在此状况下，当供电电压VCC的电压为1.0伏时，第一数据线电压DP1和第二数据线电压DP2的电压为1.0伏，且当供电电压VCC的电压为1.4伏时，第一数据线电压DP1和第二数据线电压DP2的电压还为1.0伏。如上所述，通过第一N型晶体管NM1和第二N型晶体管NM2的特性，基于电压调节，第一数据线电压DP1和第二数据线电压DP2为恒定的且与供电电压VCC的电压变化无关。因此，当供电电压VCC的电压处于较低电压条件下时，存取速度不会被降低。
另一方面，当供电电压VCC的电压升高到较高电压条件(例如，供电电压VCC的电压为1.4伏)时，第一数据线电压DP1和第二数据线电压DP2的电压也通过第一N型晶体管NM1和第二N型晶体管NM2的特性基于电压调节而保持于1.0伏。也就是说，用于存储器装置中的数据缓冲器的电力消耗不增加，得以达成电压节省的目的。
另外，第一N型晶体管NM1和第二N型晶体管NM2可由其它有源电子组件(例如，二极管)替换。在所述实施例中，电压箝位电路120可由有源电子组件构成，有源电子组件可通过降低供电电压VCC的电压而产生第一数据线电压DP1和第二数据线电压DP2。
图4A和图4B分别为根据本发明的实施例的数据缓冲器RBN和数据缓冲器WB1的电路图。在图4A中，数据缓冲器RBN包含晶体管M1到晶体管M4。晶体管M1的第一端耦接到数据线电压DP1且晶体管M1的控制端耦接到晶体管M2的控制端。晶体管M1的第二端耦接到晶体管M2的第一端且晶体管M2的第二端耦接到接地电压GND。晶体管M1及晶体管M2形成数据缓冲器RBN的第一反相器，且晶体管M1及晶体管M2的控制端形成第一反相器的输入端且晶体管M1的第二端和晶体管M2的第一端形成第一反相器的输出端。此外，晶体管M3的第一端耦接到数据线电压DP1且晶体管M3的控制端耦接到晶体管M4的控制。晶体管M3的第二端耦接到晶体管M4的第一端且晶体管M4的第二端耦接到接地电压GND。晶体管M3及晶体管M4形成数据缓冲器RBN的第二反相器，且晶体管M3及M4的控制端形成第二反相器的输入端且晶体管M3的第二端和晶体管M4的第一端形成第二反相器的输出端。第一反相器的输出端耦接到第二反相器的输入端。第二反相器的输出端产生读出数据DOUT。
在图4B中，数据缓冲器WB1包含晶体管M5到晶体管M8。晶体管M5的第一端耦接到数据线电压DP1且晶体管M5的控制端耦接到晶体管M6的控制。晶体管M5的第二端耦接到晶体管M6的第一端且晶体管M6的第二端耦接到接地电压GND。晶体管M5及晶体管M6形成数据缓冲器WB1的第一反相器，且晶体管M5及晶体管M6的控制端形成第一反相器的输入端且晶体管M5的第二端和晶体管M6的第一端形成第一反相器的输出端。此外，晶体管M7的第一端耦接到数据线电压DP1且晶体管M7的控制端耦接到晶体管M8的控制端。晶体管M7的第二端耦接到晶体管M8的第一端且晶体管M8的第二端耦接到接地电压GND。晶体管M7及晶体管M8形成数据缓冲器WB1的第二反相器，且晶体管M7及晶体管M8的控制端形成第二反相器的输入端且晶体管M7的第二端和晶体管M8的第一端形成第二反相器的输出端。第一反相器的输出端耦接到第二反相器的输入端。第一反相器的输入端接收写入数据DIN。
综上所述，通过控制偏压VBIAS的电压，可同时满足带宽和电力节省目的。此外，可根据存储器芯片中的每一个的工艺参数来调整偏压VBIAS的电压以克服工艺变化对存储器芯片中的每一个的影响。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (6)

1.一种用于存储器装置的数据缓冲器的电压产生器，其特征在于，包括：
偏压产生器，根据参考电压而产生偏压；以及
电压箝位电路，耦接到所述偏压产生器，所述电压箝位电路接收供电电压和所述偏压且通过根据所述偏压来箝位所述供电电压而将多个数据线电压分别输出到所述数据缓冲器，
其中，所述供电电压在电压范围内变化，且所述数据线电压都是恒定的，
其中，所述偏压产生器包括：
参考电压产生器，产生所述参考电压；以及
电压输出缓冲器，耦接到所述参考电压产生器，且所述电压输出缓冲器接收所述参考电压且根据所述参考电压而产生所述偏压。
2.根据权利要求1所述的电压产生器，其特征在于，所述电压输出缓冲器包括：
运算放大器，具有第一输入端、第二输入端和输出端，所述运算放大器的所述第一输入端耦接到所述参考电压产生器以用于接收所述参考电压，所述运算放大器的所述第二输入端耦接到所述运算放大器的所述输出端，且所述运算放大器的所述输出端提供所述偏压。
3.根据权利要求1所述的电压产生器，其特征在于，所述电压箝位电路包括：
第一N型晶体管，具有第一端、第二端和控制端，所述第一N型晶体管的所述第一端接收所述供电电压，所述第一N型晶体管的所述控制端耦接到所述偏压产生器以用于接收所述偏压，所述第一N型晶体管的所述第二端提供所述数据线电压中的第一数据线电压；以及
第二N型晶体管，具有第一端、第二端和控制端，所述第二N型晶体管的所述第一端接收所述供电电压，所述第二N型晶体管的所述控制端耦接到所述偏压产生器以用于接收所述偏压，所述第二N型晶体管的所述第二端提供所述数据线电压中的第二数据线电压。
4.根据权利要求3所述的电压产生器，其特征在于，所述第一数据线电压被提供到所述数据缓冲器中的至少一个读取缓冲器，所述读取缓冲器用于传输从所述存储器装置的多个存储单元读出的数据。
5.根据权利要求4所述的电压产生器，其特征在于，所述第二数据线电压被提供到所述数据缓冲器中的至少一个写入缓冲器，所述写入缓冲器用于传输写入到所述存储器装置的所述存储单元中的数据。
6.根据权利要求1所述的电压产生器，其特征在于，当所述存储器装置在非存取模式中操作时，所述偏压产生器停止向所述电压箝位电路提供所述偏压。
CN201410202838.9A 2014-03-17 2014-05-14 用于存储器装置的数据缓冲器的电压产生器 Active CN104932597B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/215,086 2014-03-17
US14/215,086 US9142267B1 (en) 2014-03-17 2014-03-17 Power generator for data line of memory apparatus

Publications (2)

Publication Number Publication Date
CN104932597A CN104932597A (zh) 2015-09-23
CN104932597B true CN104932597B (zh) 2017-04-12

Family

ID=54069532

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410202838.9A Active CN104932597B (zh) 2014-03-17 2014-05-14 用于存储器装置的数据缓冲器的电压产生器

Country Status (3)

Country Link
US (1) US9142267B1 (zh)
CN (1) CN104932597B (zh)
TW (1) TWI532052B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI640163B (zh) * 2018-02-01 2018-11-01 晨星半導體股份有限公司 輸入介面電路
CN110299909B (zh) * 2018-03-21 2023-05-16 联发科技股份有限公司 输入接口电路
US11205382B2 (en) * 2018-11-22 2021-12-21 Novatek Microelectronics Corp. Sensing circuit for OLED driver and OLED driver using the same
US11651819B2 (en) 2020-07-24 2023-05-16 Taiwan Semiconductor Manufacturing Company, Ltd. Memory circuit and method of operating the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1139811A (zh) * 1994-09-09 1997-01-08 三菱电机株式会社 具有改进的分级电源线结构的半导体存储装置
US5731713A (en) * 1994-01-31 1998-03-24 Townsend And Townsend And Crew Llp TTL to CMOS level translator with voltage and threshold compensation

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3804633B2 (ja) * 2003-05-28 2006-08-02 セイコーエプソン株式会社 半導体集積回路
JP4247170B2 (ja) * 2004-09-02 2009-04-02 株式会社東芝 半導体記憶装置
KR100794992B1 (ko) * 2005-12-29 2008-01-16 주식회사 하이닉스반도체 기판 바이어스 전압 발생 장치 및 방법
JP2008107971A (ja) * 2006-10-24 2008-05-08 Elpida Memory Inc 電源電圧発生回路および半導体集積回路装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5731713A (en) * 1994-01-31 1998-03-24 Townsend And Townsend And Crew Llp TTL to CMOS level translator with voltage and threshold compensation
CN1139811A (zh) * 1994-09-09 1997-01-08 三菱电机株式会社 具有改进的分级电源线结构的半导体存储装置

Also Published As

Publication number Publication date
CN104932597A (zh) 2015-09-23
TWI532052B (zh) 2016-05-01
TW201537579A (zh) 2015-10-01
US9142267B1 (en) 2015-09-22
US20150262634A1 (en) 2015-09-17

Similar Documents

Publication Publication Date Title
CN104932597B (zh) 用于存储器装置的数据缓冲器的电压产生器
CN105245220A (zh) 一种物理不可克隆芯片电路
CN104506150B (zh) 一种超低工作电压轨到轨运算放大器及其差分输入放大级电路及输出级电路
US8004924B2 (en) Voltage regulator for memory
CN101674009A (zh) 电荷泵输出电压调节电路
CN102855931B (zh) 存储器及其读取电路
WO2016089555A1 (en) Biasing scheme for buffer circuits
CN109300493A (zh) 纹波补偿器、数据驱动电路及半导体器件
CN108055014A (zh) 差动运算放大器以及带隙参考电压产生电路
US7372331B2 (en) Receiver circuit
US10216213B2 (en) Methods and apparatuses including a process, voltage, and temperature independent current generator circuit
CN102594299A (zh) 一种方波发生器电路
CN101086894B (zh) 供给无噪声电压的装置及其操作方法
CN203491978U (zh) 输出级电路、ab类放大器及电子设备
US20190018468A1 (en) Memory chip, memory device and memory system comprising same device
CN204697045U (zh) 气敏传感器的数据读出电路和检测装置
CN105242735B (zh) 一种用于nand flash的不对称稳压电路
Song et al. 26.5 An 8-to-16Gb/s 0.65-to-1.05 pJ/b 2-tap impedance-modulated voltage-mode transmitter with fast power-state transitioning in 65nm CMOS
CN106887245A (zh) 电荷泵时钟控制电路及方法
CN107450643A (zh) 一种低压差线性稳压器
CN111416613A (zh) 偏置电路、偏置电流调整方法以及输入接收器
CN215769517U (zh) 低功耗的基准电压源
CN107644659B (zh) 一种多时序可编程存储器及电子装置
KR100850276B1 (ko) 반도체 장치에 적합한 내부전원전압 발생회로
TWI520136B (zh) 具有可變操作電壓之記憶體及其調整方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant