TWI640163B - 輸入介面電路 - Google Patents

輸入介面電路 Download PDF

Info

Publication number
TWI640163B
TWI640163B TW107103619A TW107103619A TWI640163B TW I640163 B TWI640163 B TW I640163B TW 107103619 A TW107103619 A TW 107103619A TW 107103619 A TW107103619 A TW 107103619A TW I640163 B TWI640163 B TW I640163B
Authority
TW
Taiwan
Prior art keywords
node
voltage
coupled
input
circuit
Prior art date
Application number
TW107103619A
Other languages
English (en)
Other versions
TW201935853A (zh
Inventor
艾飛
葉彥宏
Original Assignee
晨星半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 晨星半導體股份有限公司 filed Critical 晨星半導體股份有限公司
Priority to TW107103619A priority Critical patent/TWI640163B/zh
Priority to US15/915,243 priority patent/US10171068B1/en
Application granted granted Critical
Publication of TWI640163B publication Critical patent/TWI640163B/zh
Publication of TW201935853A publication Critical patent/TW201935853A/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017509—Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H03K19/21—EXCLUSIVE-OR circuits, i.e. giving output if input signal exists at only one input; COINCIDENCE circuits, i.e. giving output only if all input signals are identical

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Logic Circuits (AREA)

Abstract

本發明提供一輸入介面電路。當墊片電壓高於預設操作電壓，箝制電路使第一節點之電壓維持於預設操作電壓。第一反相器耦接於第一節點與第二節點間。高壓緩衝電路根據墊片電壓與第二節點之電壓調整第三節點之電壓，並且令第三節點之電壓與墊片電壓朝同一電壓變化方向增減。第二反相器耦接於第三節點與第四節點間。電壓恢復電路的輸入端耦接於第四節點、輸出端耦接於第三節點，用以根據第四節點之電壓，選擇性地將第三節點耦接至電源線或接地線。第三反相器耦接於第四節點與輸出端間。

Description

輸入介面電路
本發明與進行高低電壓轉換的輸入介面電路相關。
一般而言，半導體製程中的元件尺寸會與操作電壓相對應。舉例而言，0.35微米製程所製作出的互補式金屬氧化物半導體場效電晶體（以下簡稱電晶體）之預設操作電壓為3.3伏特，而0.18微米製程所製作出的電晶體之預設操作電壓為1.8伏特。為了與多種信號規格相容，有些電路會將其一部份的輸入介面設計為可接收高於預設操作電壓的信號，例如令0.18微米互補式金氧半場效電晶體製程所製作出的電路可接收振幅為3.3伏特的信號。
圖一呈現一個能接收兩倍於其預設操作電壓之數位信號的輸入介面電路範例，其預設操作電壓以符號VDD表示，其接地端的電壓則以符號VSS表示。輸入介面電路100透過輸入墊片P接收振幅範圍在零到兩倍VDD（以下用符號2*VDD表示）之間的電壓V P，進行轉換，在節點N IN提供振幅範圍在零到VDD之間的電壓V IN。更詳細地說，原本在輸入墊片P電壓大小為2*VDD的信號在傳遞至節點N IN時會被轉換為電壓大小為VDD，而原本在輸入墊片P電壓大小為零的信號在傳遞至節點N IN時仍保持電壓為零。
輸入介面電路100包含兩個部分：(1)由N型電晶體MNC1、MNC2構成的箝制電路（clamping circuit）；以及(2)由兩個P型電晶體MPST、MPI以及四個N型電晶體MNST1、MNST2、MNFB、MNI構成的史密特觸發器120。箝制電路110負責將節點N 1的電壓V 1之上限箝制為VDD，藉此保護電晶體MPST、MNST1、MNST2免於在其汲極與閘級間長時間承受2*VDD之跨壓（可能會對閘極的介電層造成損害）。史密特觸發器120則是用以提供具有遲滯（hysteresis）特性的高低電壓轉換。輸入介面電路100的輸入/輸出轉換曲線（亦即電壓V P與電壓V IN的相對關係）因此具有兩個閥值。所謂｢上升閥值｣是指當電壓V P自低往高上升到高於該閥值時，會使得電壓V IN自低準位轉換為高準位。相對地，所謂｢下降閥值｣是指當電壓V P自高往低下降至低於該閥值時，會使得電壓V IN自高準位轉換為低準位。上述兩個閥值係透過設定史密特觸發器120中的電晶體之尺寸來控制。
在輸入介面電路100中，電壓V P由零開始往2*VDD上升的過程可分成三個階段來看：(1)由零上升至(VDD-V TH)，其中符號V TH代表電晶體MNC2的臨界電壓（threshold voltage）；(2)由(VDD-V TH)上升至VDD；以及(3)由VDD上升至2*VDD。首先，在電壓V P由零上升至(VDD-V TH)的這段時間，電晶體MNC1處於關閉狀態，而電晶體MNC2係處於導通狀態，令節點N 1的電壓V 1同樣由零上升至(VDD-V TH)。接著，在電壓V 1隨著電壓V P上升，一旦超過(VDD-V TH)之後，電晶體MNC2會進入關閉狀態（此時電晶體MNC1仍處於關閉）。直到電壓V P繼續升高至等於或高於VDD，電晶體MNC1才會進入導通狀態，繼續拉升電壓V 1，並且在電壓V P上升至高於(VDD+V TH)之後，將電壓V 1箝制在VDD。
輸入介面電路100的缺點在於，在電壓V P由(VDD-V TH)上升至VDD的這段過程中，電晶體MNC1、MNC2都未導通，節點N 1因此處於浮動（floating）狀態。此時的電壓V 1是處於掌控之外，連帶導致電壓V IN存在相當程度的不確定性。為了降低此不確定性帶來的風險，輸入介面電路100的上升閥值通常會被設定為低於(VDD-V TH)。甚至，針對接收振幅範圍在零到2*VDD之數位信號的輸入介面電路，許多電路規格規定輸入介面電路100的下降閥值須設定為VDD的一半。以VDD為1.8伏特，臨界電壓V TH為0.7伏特的情況為例，該上升閥值與下降閥值的差異僅為0.2伏特(=1.8-0.7-1.8/2)。兩閥值間的差異愈小，輸入介面電路100的輸入/輸出轉換（亦即電壓V P與電壓V IN的相對關係）的準確性愈容易受到雜訊干擾。
為解決上述問題，本發明提出一種新的輸入介面電路，其上升閥值不受到必須低於電壓(VDD-V TH)的限制，並能藉由提高上升閥值與下降閥值的差異來提供更好的雜訊對抗能力。
根據本發明之一實施例為一種輸入介面電路，其中包含一電源線、一接地線、一輸入墊片、一箝制電路、一第一反相器、一高壓緩衝電路、一第二反相器、一電壓恢復電路，以及一第三反相器。該電源線係用以供應一預設操作電壓。該接地線係用以供應一接地電壓。該輸入墊片係用以接收一墊片電壓。該箝制電路耦接於該輸入墊片與一第一節點之間。當該墊片電壓高於該預設操作電壓，該箝制電路使該第一節點之電壓維持於該預設操作電壓。該第一反相器之輸入端係耦接至該第一節點，且其輸出端係耦接至一第二節點。該高壓緩衝電路具有一第一輸入端、第二輸入端以及一輸出端，其第一輸入端耦接於該輸入墊片，其第二輸入端耦接於該第二節點，其輸出端耦接於一第三節點。該高壓緩衝電路根據該墊片電壓與該第二節點之電壓調整該第三節點之電壓，並且令該第三節點之電壓與該墊片電壓朝同一電壓變化方向增減。該第二反相器之輸入端係耦接至該第三節點，且其輸出端係耦接至該第四節點。該電壓恢復電路連接於該電源線以及該接地線之間，且具有一輸入端及一輸出端，其輸入端耦接於該第四節點，其輸出端耦接於該第三節點。該電壓恢復電路根據該第四節點之電壓，選擇性地將該第三節點耦接至該電源線或是該接地線。該第三反相器之輸入端係耦接至該第四節點，且其輸出端提供一轉換後電壓。
關於本發明的優點與精神可以藉由以下發明詳述及所附圖式得到進一步的瞭解。
根據本發明之一實施例為一種輸入介面電路，其功能方塊圖係繪示於圖二。輸入介面電路200的預設操作電壓以符號VDD表示，其輸入墊片P可能接收的電壓（以下稱墊片電壓V P）之範圍為零到2*VDD，其接地端的電壓在圖中以符號VSS表示。此外，以下用符號V TH表示此製程中N型電晶體的臨界電壓。實務上，輸入介面電路200可被整合在各種需要接收兩倍於其預設操作電壓之數位信號的積體電路晶片中。如圖二所示，輸入介面電路200包含一電源線L VDD、一接地線L VSS、一輸入墊片P、一箝制電路210、一高壓緩衝電路220、一電壓恢復電路230，以及三個反相器INV1~INV3。以下首先配合圖二概述該等電路的功能與連接關係。
箝制電路210耦接於輸入墊片P與第一節點N 1之間。當墊片電壓V P高於預設操作電壓VDD，箝制電路210負責使第一節點N 1的電壓V 1維持於預設操作電壓VDD，藉此保護耦接於第一節點N 1與第二節點N 2之間的反相器INV1。當墊片電壓V P低於或等於預設操作電壓VDD，箝制電路210則是會令第一節點N 1的電壓V 1等於墊片電壓V P。
高壓緩衝電路220具有兩個輸入端與一個輸出端，其中一個輸入端耦接於輸入墊片P，另一個輸入端耦接於第二節點N 2，其輸出端耦接於第三節點N 3。高壓緩衝電路220負責根據墊片電壓V P與第二節點N 2的電壓調整第三節點N 3的電壓V 3，令電壓V 3與墊片電壓V P朝同一電壓變化方向增減。
電壓恢復電路230的輸入端耦接於第四節點N 4，其輸出端則是耦接於第三節點N 3。電壓恢復電路230負責根據第四節點N 4的電壓V 4，選擇性地將第三節點N 3耦接至電源線L VDD或是接地線L VSS。
反相器INV2係耦接於第三節點N 3與第四節點N 4之間，而反相器INV3係耦接於第四節點N 4與輸出節點N IN之間。反相器INV3在輸出節點N IN提供的電壓V IN即為輸入介面電路200產生的轉換後電壓。
輸入介面電路200提供具有遲滯特性的高低電壓轉換，其下降閥值主要是受到反相器INV1中之電晶體的尺寸所控制，而其上升閥值主要是受到高壓緩衝電路220與反相器INV2中之電晶體的尺寸所控制。以下配合圖三介紹輸入介面電路200中各電路的詳細實施例，以及其下降閥值/上升閥值的設定方式。
在圖三的實施例中，箝制電路210包含兩個N型電晶體MNC1、MNC2，而反相器INV1包含一N型電晶體MNI1與一P型電晶體MPI1。藉由將第一節點N 1的電壓V 1之上限箝制為VDD，箝制電路210能保護反相器INV1中的電晶體MNI1免於在其汲極與閘級間長時間承受2*VDD之跨壓。
首先討論電壓V P為零（亦即接地電壓VSS）的情況。當電壓V P為零，電壓V 1也是零。此時，反相器INV1會讓第二節點N 2的電壓V 2等於VDD，進而控制電晶體MN1將第三節點N 3的電壓V 3拉低為零。受到反相器INV2、INV3的作用，輸出節點N IN的轉換後電壓V IN為零。在這個情況下，高壓緩衝電路220中的電晶體MN2係處於關閉狀態。因第四節點N 4的電壓V 4等於VDD，電晶體MP也是處於關閉狀態，而電壓恢復電路230中的電晶體MN3會處於導通狀態，將第三節點N 3耦接至接地線L VSS，輔助將電壓V 3拉低為零。
接著討論電壓V P自零開始向2*VDD升高的情況。在電壓V P升高至電壓V TH前，電晶體MN2處於關閉狀態。在電壓V P升高到高於電壓V TH後，電晶體MN2開始導通，使得電壓V 3朝(V P-V TH)拉升。另一方面，當電壓V P自零開始逐漸升高，電壓V 1也會隨之上升。在電壓V P由零上升至(VDD-V TH)的這段時間，箝制電路210中處於導通狀態的電晶體MNC2會令第一節點N 1的電壓V 1同步上升。電壓V 1達到反相器INV1之狀態轉換閥值（以下用符號VT INV1表示）之前，電壓V 2仍會保持在VDD，維持電晶體MN1的導通。相似地，在電壓V 3被拉升到高於反相器INV2的狀態轉換閥值（以下用符號VT INV2表示）前，電壓V 4仍會保持在VDD，令電晶體MN3處於導通狀態。因此，在電壓V P高於電壓V TH但電壓V 3尚未達到VT INV2這段時間，處於導通狀態的電晶體MN3、MN1、MN2會各自影響電壓V 3。
電壓V 1隨著電壓V P上升到高於VT INV1後，反相器INV1才會關閉電晶體MN1、停止電晶體MN1對電壓V 3的影響。此時，電晶體MN2會提供電流將電壓V 3拉高，繼續與將電壓V 3拉低電晶體MN3相抗衡。如先前所述，導通的電晶體MN2使得電壓V 3朝(V P-V TH)拉升。在V 3達到VT INV2之前，反相器INV2的輸出端之電壓V 4等於VDD，使得電晶體MN3維持導通。等到電壓V P繼續上升到高於(VT INV2+V TH)之後，電晶體MN2能將電壓V 3拉升為高於VT INV2，進而透過反相器INV2的作用將電壓V 4降低為零，令電晶體MN3被關閉。同時，因為電壓V 4為零，電壓恢復電路230中受到電壓V 4控制的電晶體MP會進入導通狀態，將第三節點N 3耦接至電源線L VDD，使得電壓V 3繼續拉高到VDD。由此可看出，輸入介面電路200的上升閥值主要受到高壓緩衝電路220中之電晶體MN2以及電壓恢復電路230中之電晶體MN3的尺寸相對關係所控制，此外亦與反相器INV2的狀態轉換閥值VT INV2相關。不同於先前技術，輸入介面電路200的上升閥值並不存在必須低於(VDD-V TH)的限制。
接著討論電壓V P自2*VDD開始向零降低的情況。在電壓V 4等於零且尚未受到影響之前，電晶體MP處於導通狀態，使得電壓V 3穩定保持在VDD。直到電壓V P降低到低於反相器INV1之狀態轉換閥值VT INV1，進而使得電壓V 1降低至低於VT INV1，電壓V 2轉換為VDD，令電晶體MN1導通，開始將電壓V 3由VDD拉低。由此可看出，輸入介面電路200的下降閥值係相關於反相器INV1之狀態轉換閥值VT INV1，因此可藉由控制反相器INV1中之電晶體MPI1、MNI1的尺寸相對關係來設定。
值得注意的是，雖然在電壓V P由(VDD-V TH)上升至VDD的過程中，輸入介面電路200中的第一節點N 1處於浮動狀態，但不論在任何時間點，電晶體MN1、MN2、MP、MN3中至少有一個電晶體會導通，使得第三節點N 3不會處於浮動狀態。因此，電壓V IN的不確定性可被有效消除，進而免除須令輸入介面電路200之上升閥值低於(VDD-V TH)的限制。以VDD為1.8伏特，而下降閥值被設定為0.9伏特的情況為例，輸入介面電路200的上升閥值可以被設計為高達1.3伏特，令兩閥值間具有至少0.4伏特的差異。相較於圖一中的輸入介面電路100，輸入介面電路200具有更好的雜訊對抗能力。
藉由增加一個或多個受到控制信號操縱的電晶體，輸入介面電路200的上升閥值與下降閥值可進一步被設計為可調整的。圖四與圖五呈現兩個相關範例，分述如下。
如前所述，輸入介面電路200的上升閥值係透過控制電晶體MN2、MN3、MPI2、MNI2的尺寸來決定。請參閱圖四。於此實施例中，圖三中的電晶體MN3被替換為四個電晶體MN4~MN7。電晶體MN5、MN7分別受到控制端點S1、S2的操縱，做為開關使用。當控制端點S1、S2的電壓都被設定為VDD，電晶體MN4、MN6便等同於並聯在一起，構成圖三中的電晶體MN3。當控制端點S1的電壓被設定為VDD，而控制端點S2的電壓被設定為零，電晶體MN6便等同於不存在，僅存電晶體MN4構成圖三中的電晶體MN3。相反地，當控制端點S1的電壓被設定為零，而控制端點S2的電壓被設定為VDD，便僅存電晶體MN6構成圖三中的電晶體MN3。若令電晶體MN4、MN6的尺寸不同，圖四中的輸入介面電路便能提供三種上升閥值選項。須說明的是，將上述替換概念套用在電晶體MN2、MPI2、MNI2中的任一個，也都可以達到提供多種上升閥值選項的效果。
如前所述，輸入介面電路200的下降閥值係藉由控制電晶體MPI1、MNI1的尺寸來設定。請參閱圖五。於此實施例中，圖三中的反相器INV1被替換為兩個反或（NOR）閘NR1、NR2。反或閘NR1受到控制端點S3的控制，而反或閘NR2受到控制端點S4的控制。當控制端點S3、S4的電壓都被設定為零，反或閘NR1、NR2等效於兩個並聯的反相器，共同構成圖三中的反相器INV1。當控制端點S3的電壓被設定為零，而控制端點S4的電壓被設定為VDD，反或閘NR2便等同於不存在，僅存反或閘NR1構成圖三中的反相器INV1。當控制端點S3的電壓被設定為VDD，而控制端點S4的電壓被設定為零，便僅存反或閘NR2構成圖二中的反相器INV1。若令反或閘NR1、NR2中的電晶體尺寸不同，圖五中的輸入介面電路便能提供三種下降閥值選項。
本發明所屬技術領域中具有通常知識者可理解，圖四中提供多種上升閥值的概念以及圖五中提供多種下降閥值的概念亦可同時在單一個電路中實現。此外，另有多種電路組態和元件可在不背離本發明精神的情況下實現本發明的概念。
藉由以上實施例之詳述，係希望能更加清楚描述本發明之特徵與精神，而並非以上述所揭露的實施例來對本發明之範疇加以限制。相反地，其目的是希望能涵蓋各種改變及具相等性的安排於本發明所欲申請之專利範圍的範疇內。
100‧‧‧輸入介面電路
110‧‧‧箝制電路
120‧‧‧史密特觸發器
MNC1、MNC2‧‧‧N型金氧半場效電晶體
MNST1、MNST2、MNFB、MNI‧‧‧N型金氧半場效電晶體
MPST、MPI‧‧‧P型金氧半場效電晶體
VDD‧‧‧預設操作電壓
VSS‧‧‧接地電壓
P‧‧‧輸入墊片
VP‧‧‧墊片電壓
V1~V4‧‧‧節點電壓
N1~N4‧‧‧節點
NIN‧‧‧輸出節點
VIN‧‧‧轉換後電壓
200‧‧‧輸入介面電路
210‧‧‧箝制電路
220‧‧‧高壓緩衝電路
230‧‧‧電壓恢復電路
INV1、INV2、INV3‧‧‧反相器
LVDD‧‧‧電源線
LVSS‧‧‧接地線
MN1~MN7、MNI1~MNI3‧‧‧N型金氧半場效電晶體
MP、MPI1~MPI3‧‧‧P型金氧半場效電晶體
NR1、NR2‧‧‧反或閘
S1~S4‧‧‧控制端點
圖一呈現一個能接收兩倍於其預設操作電壓之數位信號的輸入介面電路範例。
圖二為根據本發明之一實施例中的輸入介面電路之功能方塊圖。
圖三為根據本發明之一實施例中的輸入介面電路之電路圖。
圖四為根據本發明之另一實施例中輸入介面電路之電路圖，其上升閥值為可調整的。
圖五為根據本發明之又一實施例中輸入介面電路之電路圖，其下降閥值為可調整的。
須說明的是，本發明的圖式包含呈現多種彼此關聯之功能性模組的功能方塊圖。該等圖式並非細部電路圖，且其中的連接線僅用以表示信號流。功能性元件及/或程序間的多種互動關係不一定要透過直接的電性連結始能達成。此外，個別元件的功能不一定要如圖式中繪示的方式分配，且分散式的區塊不一定要以分散式的電子元件實現。

Claims (7)

  1. 一種輸入介面電路，包含： 一電源線，用以供應一預設操作電壓； 一接地線，用以供應一接地電壓； 一輸入墊片，用以接收一墊片電壓； 一箝制電路，耦接於該輸入墊片與一第一節點之間，當該墊片電壓高於該預設操作電壓，該箝制電路使該第一節點之電壓維持於該預設操作電壓； 一第一反相器，具有一輸入端與一輸出端，其輸入端係耦接至該第一節點，其輸出端係耦接至一第二節點； 一高壓緩衝電路，具有一第一輸入端、第二輸入端以及一輸出端，其第一輸入端耦接於該輸入墊片，其第二輸入端耦接於該第二節點，其輸出端耦接於一第三節點，該高壓緩衝電路根據該墊片電壓與該第二節點之電壓調整該第三節點之電壓，並且令該第三節點之電壓與該墊片電壓朝同一電壓變化方向增減； 一第二反相器，具有一輸入端與一輸出端，其輸入端係耦接至該第三節點，其輸出端係耦接至一第四節點；以及 一電壓恢復電路，連接於該電源線以及該接地線之間，具有一輸入端及一輸出端，其輸入端耦接於該第四節點，其輸出端耦接於該第三節點，該電壓恢復電路根據該第四節點之電壓，選擇性地將該第三節點耦接至該電源線或是該接地線；以及 一第三反相器，其輸入端係耦接至該第四節點，其輸出端提供一轉換後電壓。
  2. 如申請專利範圍第1項所述之輸入介面電路，其中該高壓緩衝電路包含： 一第一N型金氧半場效電晶體，其閘級係耦接至該第二節點，其汲極係耦接至該第三節點，其源極係耦接至該接地線；以及 一第二N型金氧半場效電晶體，其閘級係耦接至該輸入墊片，其汲極係耦接至該電源線，其源極與基極係耦接至該第三節點。
  3. 如申請專利範圍第1項所述之輸入介面電路，其中該電壓恢復電路包含： 一第三N型金氧半場效電晶體，其閘級係耦接至該第四節點，其汲極係耦接至該第三節點，其源極係耦接至該接地線；以及 一P型金氧半場效電晶體，其閘級係耦接至該第四節點，其汲極係耦接至該第三節點，其源極係耦接至該電源線。
  4. 如申請專利範圍第1項所述之輸入介面電路，其中該電壓恢復電路包含： 一P型金氧半場效電晶體，其閘級係耦接至該第四節點，其汲極係耦接至該第三節點，其源極係耦接至該電源線； 一第四N型金氧半場效電晶體，其閘級係耦接至該第四節點，其汲極係耦接至該第三節點，其源極係耦接至一第五節點； 一第五N型金氧半場效電晶體，其閘級係用以接收一第一控制信號，其汲極係耦接至該第五節點，其源極係耦接至該接地端； 一第六N型金氧半場效電晶體，其閘級係耦接至該第四節點，其汲極係耦接至該第三節點，其源極係耦接至一第六節點；以及 一第七N型金氧半場效電晶體，其閘級係用以接收一第二控制信號，其汲極係耦接至該第六節點，其源極係耦接至該接地端。
  5. 如申請專利範圍第1項所述之輸入介面電路，其中該第一反相器包含： 一第一反或閘，其第一輸入端係耦接至該第一節點，其第二輸入端係用以接收一第三控制信號，其輸出端係耦接至該第二節點；以及 一第二反或閘，其第一輸入端係耦接至該第一節點，其第二輸入端係用以接收一第四控制信號，其輸出端係耦接至該第二節點。
  6. 如申請專利範圍第1項所述之輸入介面電路，其下降閥值係相關於該第一反相器中之電晶體尺寸。
  7. 如申請專利範圍第1項所述之輸入介面電路，其上升閥值係相關於該電壓恢復電路與該第二反相器中之電晶體尺寸。
TW107103619A 2018-02-01 2018-02-01 輸入介面電路 TWI640163B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW107103619A TWI640163B (zh) 2018-02-01 2018-02-01 輸入介面電路
US15/915,243 US10171068B1 (en) 2018-02-01 2018-03-08 Input interface circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW107103619A TWI640163B (zh) 2018-02-01 2018-02-01 輸入介面電路

Publications (2)

Publication Number Publication Date
TWI640163B true TWI640163B (zh) 2018-11-01
TW201935853A TW201935853A (zh) 2019-09-01

Family

ID=64739731

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107103619A TWI640163B (zh) 2018-02-01 2018-02-01 輸入介面電路

Country Status (2)

Country Link
US (1) US10171068B1 (zh)
TW (1) TWI640163B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6285209B1 (en) * 1998-09-16 2001-09-04 Nec Corporation Interface circuit and input buffer integrated circuit including the same
TW200425459A (en) * 2003-05-02 2004-11-16 Ind Tech Res Inst ESD protection circuits for mixed-voltage buffers
TW201320294A (zh) * 2011-07-25 2013-05-16 Renesas Electronics Corp 半導體積體電路
TW201537579A (zh) * 2014-03-17 2015-10-01 Nanya Technology Corp 記憶體裝置的資料線的電力產生器
TW201715835A (zh) * 2015-10-20 2017-05-01 Hitachi Power Semiconductor Device Ltd 整流器、使用其的交流發電機及電源

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6323712B1 (en) * 2000-06-26 2001-11-27 Etron Technology, Inc. Delay circuit with voltage compensation
US20040104756A1 (en) * 2002-12-03 2004-06-03 Payne James E. Voltage level shifter circuit having high speed and low switching power
US8525572B2 (en) * 2011-02-15 2013-09-03 Cavium, Inc. Level-up shifter circuit
US9466978B2 (en) * 2013-08-30 2016-10-11 Taiwan Semiconductor Manufacturing Company, Ltd. Electrostatic discharge protection for level-shifter circuit

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6285209B1 (en) * 1998-09-16 2001-09-04 Nec Corporation Interface circuit and input buffer integrated circuit including the same
TW200425459A (en) * 2003-05-02 2004-11-16 Ind Tech Res Inst ESD protection circuits for mixed-voltage buffers
TW201320294A (zh) * 2011-07-25 2013-05-16 Renesas Electronics Corp 半導體積體電路
TW201537579A (zh) * 2014-03-17 2015-10-01 Nanya Technology Corp 記憶體裝置的資料線的電力產生器
TW201715835A (zh) * 2015-10-20 2017-05-01 Hitachi Power Semiconductor Device Ltd 整流器、使用其的交流發電機及電源

Also Published As

Publication number Publication date
US10171068B1 (en) 2019-01-01
TW201935853A (zh) 2019-09-01

Similar Documents

Publication Publication Date Title
JP5026368B2 (ja) 電圧ストレスを低減したゲート制御回路のための回路および方法
US10382040B2 (en) High voltage level shifting (HVLS) circuit and related semiconductor devices
US10177137B1 (en) Electrostatic discharge protection apparatus
JP2018511998A (ja) ゲート誘導ドレインリークを減少させたアナログスイッチ
US20110006810A1 (en) Low-swing cmos input circuit
TWI678070B (zh) 介面電路
CN107004638B (zh) 半导体集成电路
CN109327218A (zh) 一种电平移位电路和集成电路芯片
JP2008211317A (ja) レベルシフト回路
CN114690825B (zh) 一种用于保护内部电路的电压钳位电路及其操作方法
CN109417606B (zh) 一种可输出正负电压的电平转换器
TWI640163B (zh) 輸入介面電路
TW202147778A (zh) 轉壓器
TW201828600A (zh) 移位電路
WO2017159057A1 (ja) 半導体装置
EP2530842A1 (en) High voltage tolerant bus holder circuit and method of operating the circuit
WO2018152719A1 (zh) 方波产生方法及方波产生电路
TWI646778B (zh) 輸入輸出電路
CN110299909B (zh) 输入接口电路
TWI631785B (zh) 具有靜電放電保護功能之輸出電路
JP4999868B2 (ja) 自動検出入力回路
US10601405B2 (en) Buffer circuit
US6452827B1 (en) I/O circuit of semiconductor integrated device
KR20020084446A (ko) 전압 인터페이스 회로를 구비한 반도체 집적 회로 장치
TWI448076B (zh) 可承載高電壓之輸出緩衝器