CN101086894B - 供给无噪声电压的装置及其操作方法 - Google Patents

供给无噪声电压的装置及其操作方法 Download PDF

Info

Publication number
CN101086894B
CN101086894B CN2007100032125A CN200710003212A CN101086894B CN 101086894 B CN101086894 B CN 101086894B CN 2007100032125 A CN2007100032125 A CN 2007100032125A CN 200710003212 A CN200710003212 A CN 200710003212A CN 101086894 B CN101086894 B CN 101086894B
Authority
CN
China
Prior art keywords
voltage
signal
power supply
source
receive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2007100032125A
Other languages
English (en)
Other versions
CN101086894A (zh
Inventor
慎允宰
崔俊基
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN101086894A publication Critical patent/CN101086894A/zh
Application granted granted Critical
Publication of CN101086894B publication Critical patent/CN101086894B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/14—Modifications for compensating variations of physical values, e.g. of temperature
    • H03K17/145—Modifications for compensating variations of physical values, e.g. of temperature in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00369—Modifications for compensating variations of temperature, supply voltage or other physical parameters
    • H03K19/00384—Modifications for compensating variations of temperature, supply voltage or other physical parameters in field effect transistor circuits

Abstract

一种电压供给装置，包括电源噪声感测单元、电压选择单元、第一电源电压供给单元、以及第二电源电压供给单元。该电源噪声感测单元从第一与第二电源中感测噪声并输出电源噪声感测信号。该电压选择单元响应电压供给使能信号与电源噪声感测信号而输出第一与第二驱动信号。第一电源电压供给单元响应第一与第二驱动信号而施加第一电源的电压。第二电源电压供给单元响应第一与第二驱动信号而施加第二电源的电压。

Description

供给无噪声电压的装置及其操作方法
技术领域
本发明涉及一种电压供给装置与方法，更具体而言，涉及一种用于供给电压至半导体存储器装置的操作电路的电压供给装置和方法。
背景技术
一般而言，随着半导体存储器的高度集成，存储器电路的每个元件也变小。用于具有半导体存储器的系统中的CPU(中央处理单元)被设计成工作在高频率。因此，半导体存储器也被设计成工作在高频率。
为了设计工作在高频率的存储器，半导体存储器的电源电压需要处于低电平。然而，随着电源电压的降低，噪声会造成关键的问题。
目前，在半导体存储器装置中，使用了处于相同电平的从外部施加的多个电源电压。此外，还使用了由电源电压在芯片中所产生的多个电压并且其焊盘是分开的。
图1是示出常规的电压供给装置的电路图。
常规的电压供给装置包括：第一反向器IV1、第二反向器IV2、PMOS晶体管P1、以及NMOS晶体管N1。
第一反向器IV1接收电压供给使能信号EN_SIG，将所接收的电压供给使能信号EN_SIG反向，并输出反向的电压供给使能信号作为输出信号EN_SIGb。
第二反向器IV2将第一反向器IV1的输出信号EN_SIGb反向并输出反向的输出信号作为输出信号EN_SIG。
PMOS晶体管P1具有：栅极端子，其接收第一反向器IV1的输出信号EN_SIGb；源极端子，向其施加了电源电压VDDA或VDDB；以及漏极端子，其连接至操作电路10。
NMOS晶体管N1具有：栅极端子，其接收第二反向器IV2的输出信号EN_SIG；源极端子，向其施加了接地电压VSSA或VSSB；以及漏极端子，其连接至操作电路10。
操作电路10是一种普通的电路，其接收电源电压VDDA或VDDB或者接地电压VSSA或VSSB并输出输出信号OUTPUT_ORG。
这里，操作电路10接收第一电源电压VDDA与第一接地电压VSSA或接收第二电源电压VDDB与第二接地电压VSSB。
如图1所示，常规的电压供给装置如此地设计，使得响应启动电压供给装置的电压供给使能信号EN_SIG只供给固定的电源电压。
然而，即使当应用于存储器的各个电源具有不同的噪声量时，也没有电路可以感测施加至存储器的电压的噪声量。即，即使当在第一电源电压VDDA和第一接地电压VSSA中产生的噪声量大于在第二电源电压VDDB与第二接地电压VSSB中产生的噪声量时，仍使用第一电源电压VDDA和第一接地电压VSSA。
如上所述，由于常规的电压供给装置无法感测电源噪声，可能会有下列问题：半导体存储器会由于噪声而错误地运作，从而降低该半导体存储器的性能。
发明内容
本发明的实施例提供一种无噪声地供给电压的装置及操作方法。其感测了应用于半导体存储器装置的内部电路的电源中的噪声量并使用具有较少噪声的电源。结果，半导体存储器装置的内部电路可以稳定地工作。
根据本发明的第一实施例，电压供给装置可包括：电源噪声感测单元、电压选择单元、第一电源电压供给单元、以及第二电源电压供给单元。
电源噪声感测单元可感测来自第一与第二电源的噪声并输出电源噪声感测信号。
电压选择单元可响应电压供给使能信号与电源噪声感测信号而输出第一与第二驱动信号。
第一电源电压供给单元可响应第一与第二驱动信号而供给第一电源的电压。
第二电源电压供给单元可响应第一与第二驱动信号而供给第二电源的电压。
电压供给装置可进一步包括操作电路。
操作电路可接收第一电源或第二电源的电压、执行预定操作、以及输出输出信号。
根据本发明的第二实施例，电压供给装置可包括：电源噪声感测单元与电源电压供给单元。
电源噪声感测单元可感测第一电源与第二电源的噪声并输出电源噪声感测信号。
电源电压供给单元可响应电源噪声感测信号而选择性地供给第一电源或第二电源的电压。
根据本发明的第二实施例，电压供给装置可进一步包括操作电路。
操作电路可接收第一电源或第二电源的电压、执行预定操作、以及输出输出信号。
根据本发明的第三实施例，电压供给方法可包括：通过感测第一与第二电源的噪声而输出电源噪声感测信号；响应电压供给使能信号与电源噪声感测信号而输出第一与第二驱动信号；以及响应第一与第二驱动信号而施加第一电源或第二电源的电压至操作电路。
根据本发明的第四实施例，电压供给方法可包括：通过感测第一与第二电源的噪声而输出电源噪声感测信号；以及响应电源噪声感测信号而选择性地施加第一电源的电压或第二电源的电压至操作电路。
根据本发明的一个方面，提供了一种用于供给电压的装置，包括：电源噪声感测单元，其配置成感测第一与第二电源的电压的噪声并输出基于所述噪声的电源噪声感测信号；电压选择单元，其耦合至所述电源噪声感测单元，且配置成接收所述电源噪声感测信号与电压供给使能信号，并响应所述电压供给使能信号与所述电源噪声感测信号而输出第一与第二驱动信号；第一电源电压供给单元，其耦合至所述电压选择单元，并配置成接收所述第一与第二驱动信号作为输入并响应所述第一与第二驱动信号而供给所述第一电源的电压；以及第二电源电压供给单元，其耦合至所述电压选择单元，并配置成接收所述第一与第二驱动信号作为输入以及响应所述第一与第二驱动信号而供给所述第二电源的电压，其中所述电源噪声感测单元包括：第一电压分配单元，其包括第一电阻器与第二电阻器，被配置成接收第一电源电压与第二接地电压并响应所述第一电源电压与所述第二接地电压而输出第一电压分配信号；第二电压分配单元，其包括第三电阻器与第四电阻器，被配置成接收第二电源电压与第一接地电压并响应所述第二电源电压与所述第一接地电压而输出第二电压分配信号；比较单元，其包括差动放大器，被配置成接收所述第一电压分配信号与所述第二电压分配信号并通过比较所述第一电压分配信号的电平与所述第二电压分配信号的电平来输出比较信号；以及输出单元，所述输出单元包括两个或更多的反向器，被配置成接收所述比较信号并输出基于所述比较信号的所述电源噪声感测信号。
根据本发明的又一方面，提供了一种用于供给电压的装置，包括：电源噪声感测单元，其配置成感测第一电源与第二电源的电压的电源噪声并输出电源噪声感测信号；以及电源电压供给单元，其配置成响应所述电源噪声感测信号而选择性地供给所述第一电源和所述第二电源中具有相对较低的电源噪声的一个电源的电压，其中所述电源噪声感测单元包括：第一电压分配单元，其包括第一电阻器与第二电阻器，被配置成接收第一电源电压与第二接地电压并响应所述第一电源电压与所述第二接地电压而输出第一电压分配信号；第二电压分配单元，其包括第三电阻器与第四电阻器，被配置成接收第二电源电压与第一接地电压并响应所述第二电源电压与所述第一接地电压而输出第二电压分配信号；以及比较单元，其包括差动放大器，被配置成接收所述第一电压分配信号与所述第二电压分配信号并通过比较所述第一电压分配信号的电平与所述第二电压分配信号的电平来输出比较信号；以及输出单元，所述输出单元包括两个或更多的反向器，被配置成接收所述比较信号并输出基于所述比较信号的所述电源噪声感测信号。
根据本发明的又一方面，提供了一种用于供给电压的方法，包括：感测第一与第二电源的电压的噪声并产生基于所述噪声的电源噪声感测信号；响应电压供给使能信号与所述电源噪声感测信号而产生第一与第二驱动信号；以及响应所述第一与第二驱动信号而施加所述第一电源或所述第二电源的电压至操作电路，其中所述噪声的感测包括：产生第一电压分配信号，其具有通过分割第一电源电压与第二接地电压而获得的电压电平；产生第二电压分配信号，其具有通过分割第二电源电压与第一接地电压而获得的电压电平；比较所述第一电压分配信号的电平与所述第二电压分配信号的电平以产生比较信号；以及响应所述比较信号来输出所述电源噪声感测信号。
根据本发明的又一方面，提供了一种操作用于供给电压的装置的方法，包括：通过感测第一与第二电源的电压的噪声而产生电源噪声感测信号；以及响应所述电源噪声感测信号而选择性地施加所述第一电源和所述第二电源中具有相对较低的电源噪声的一个电源的电压至操作电路，其中所述电源噪声感测信号的产生包括：产生第一电压分配信号，其具有通过分割第一电源电压与第二接地电压而获得的电压电平；产生第二电压分配信号，其具有通过分割第二电源电压与第一接地电压而获得的电压电平；比较所述第一电压分配信号的电平与所述第二电压分配信号的电平以产生比较信号；以及响应所述比较信号来产生所述电源噪声感测信号。
附图说明
图1是示出常规电压供给装置的电路图；
图2是示出根据本发明的第一实施例的电压供给装置的框图；
图3是示出图2所示的电源噪声感测单元的电路图；
图4是示出图2所示的电压选择单元的电路图；
图5是示出图2所示的第一与第二电源电压供给单元的例子的电路图；
图6是根据本发明的实施例的电压供给装置的模拟的时序图；
图7是示出根据本发明的第二实施例的电压供给装置的框图；以及
图8是示出图7所示的电源电压供给单元的电路图。
具体实施方式
后文中将参考附图详细说明本发明的实施例。
参考图2，根据本发明的第一实施例的电压供给装置包括：电源噪声感测单元100、电压选择单元200、第一电源电压供给单元300、第二电源电压供给单元400、以及操作电路500。
电源噪声感测单元100感测来自第一与第二电源的噪声并输出电源噪声感测信号PN_DET。
电压选择单元200响应电压供给使能信号EN_SIG与电源噪声感测信号PN_DET而输出第一与第二驱动信号EN_SIG1与EN_SIG2。
第一电源电压供给单元300响应第一与第二驱动信号EN_SIG1与EN_SIG2而施加第一电源的电压至操作电路500。
第二电源电压供给单元400响应第一与第二驱动信号EN_SIG1与EN_SIG2而施加第二电源的电压至操作电路500。
操作电路500接收第一与第二电源的电压、执行预定操作、以及输出输出信号OUTPUT_NEW。
第一电源的电压包括第一电源电压VDDA与第一接地电压VSSA。
第二电源的电压包括第二电源电压VDDB与第二接地电压VSSB。
第一电源电压VDDA与第二电源电压VDDB可具有相同的电压电平。进一步，第一接地电压VSSA与第二接地电压VSSB可具有相同的电压电平。
第一驱动信号EN_SIG1与第二驱动信号EN_SIG2具有彼此相反的电平。
参考图3，电源噪声感测单元100包括：第一电压分配单元110、第二电压分配单元130、比较单元150、以及输出单元170。
第一电压分配单元110响应第一电源电压VDDA与第二接地电压VSSB而输出第一电压分配信号VIN1。
第二电压分配单元130响应第二电源电压VDDB与第一接地电压VSSA而输出第二电压分配信号VIN2。
比较单元150通过比较第一电压分配信号VIN1与第二电压分配信号VIN2而输出比较信号COM_DET。
输出单元170接收比较信号COM_DET并输出电源噪声感测信号PN_DET。
第一电压分配单元110包括第一电阻器R1与第二电阻器R2。第一与第二电阻器R1与R2可耦合在第一电源电压VDDA与第二接地电压VSSB之间。此处，第一节点S1是第一与第二电阻器R1与R2之间的连接节点。第一电压分配信号VIN1可从第一节点S1输出。
第二电压分配单元130包括第三电阻器R3与第四电阻器R4。第三与第四电阻器R3与R4可耦合于第二电源电压VDDB与第一接地电压VSSA之间。此处，第二节点S2是第三与第四电阻器R3与R4之间的连接节点。第二电压分配信号VIN2可从第二节点S2输出。
第二电阻器R2与第一电阻器R1和第二电阻器R2的组合电阻的电阻比与第四电阻器R4与第三电阻器R3和第四电阻器R4的组合电阻的电阻比相同，即，(R2/(R1+R2)＝R4/(R3+R4))。
比较单元150可包括差动放大器。
比较单元150包括：第一PMOS晶体管P31、第二PMOS晶体管P32、第一NMOS晶体管N31、第二NMOS晶体管N32、以及第三NMOS晶体管N33。
第一PMOS晶体管P31具有可耦合至外部电源VDD的源极端子、以及可彼此耦合的栅极与漏极端子。
第二PMOS晶体管P32具有可耦合至外部电源VDD的源极端子、以及可耦合至第一PMOS晶体管P31的栅极端子的栅极端子。
第一NMOS晶体管N31具有接收第一电压分配信号VIN1的栅极端子以及可耦合至第一PMOS晶体管P31的漏极端子的漏极端子。
第二NMOS晶体管N32具有接收第二电压分配信号VIN2的栅极端子、可在公共节点耦合至第二PMOS晶体管P32的漏极端子的漏极端子、以及可耦合至第一NMOS晶体管N31的源极端子的源极端子。
第三NMOS晶体管N33具有接收参考电压VREFP的栅极端子、可耦合至第二NMOS晶体管N32的源极端子的漏极端子、以及可耦合至接地电源VSS的源极端子。
在比较单元150中，外部电源VDD与接地电源VSS不限制于预定的电源且可根据具体实施来选择。
参考电压VREFP可为恒定偏压，其对于工艺、电压、或温度不灵敏。
在本发明进一步的实施例中，比较单元150可以是响应第一电压分配信号VIN1与第二电压分配信号VIN2的其它类型的差动放大器。因此，比较单元150不限制于上述的实施例。
输出单元170包括第一反向器IV31与第二反向器IV32。第一反向器IV31将比较信号COM_DET反向。第二反向器IV32将通过第一反向器IV31而输出的信号COM_DETb反向并输出反向的信号作为电源噪声感测信号PN_DET。
图3所示的输出单元170包括两个反向器IV31与IV32。然而，输出单元170可包括两个或更多的反向器。
参考图4，电压选择单元200包括第一NAND门ND41与第三反向器IV41。
第一NAND门ND41接收电压供给使能信号EN_SIG与电源噪声感测信号PN_DET并输出第一驱动信号EN_SIG1。
第三反向器IV41将第一驱动信号EN_SIG1反向并输出反向的信号作为第二驱动信号EN_SIG2。
电压选择单元200响应电压供给使能信号EN_SIG与电源噪声感测信号PN_DET而输出第一驱动信号EN_SIG1与第二驱动信号EN_SIG2，其中第二驱动信号EN_SIG2具有与第一驱动信号EN_SIG1相反的电平。
当输入具有高电平的电压供给使能信号EN_SIG时，可响应电源噪声感测信号PN_DET而选择性地启动第一电源电压供给单元300与第二电源电压供给单元400中的任意一个。当输入具有低电平的电压供给使能信号EN_SIG时，可与电源噪声感测信号PN_DET无关地启动第二电源电压供给单元400。
根据具体的实施，电压选择单元200可不接收电压供给使能信号EN_SIG，不包括第一NAND门ND_41，而仅包括第三反向器IV41。在电压选择单元200中，可输出电源噪声感测信号PN_DET作为第一驱动信号EN_SIG1且第三反向器IV41可将电源噪声感测信号PN_DET反向并输出反向的信号作为第二驱动信号EN_SIG2。
现在将假设输入高电平的电压供给使能信号EN_SIG来说明本发明的实施例。
参考图5，第一电源电压供给单元300包括第三PMOS晶体管P51与第四NMOS晶体管N51。
第三PMOS晶体管P51具有接收第一驱动信号EN_SIG1的栅极端子、可向其施加第一电源电压VDDA的源极端子、以及可耦合至操作电路500的漏极端子。
第四NMOS晶体管N51具有接收第二驱动信号EN_SIG2的栅极端子、可向其施加第一接地电压VSSA的源极端子、以及可耦合至操作电路500的漏极端子。
第二电源电压供给单元400包括第四PMOS晶体管P52与第五NMOS晶体管N52。
第四PMOS晶体管P52具有接收第二驱动信号EN_SIG2的栅极端子、可向其施加第二电源电压VDDB的源极端子、以及可耦合至操作电路500的漏极端子。
第五NMOS晶体管N52具有接收第一驱动信号EN_SIG1的栅极端子、可向其施加第二接地电压VSSB的源极端子、以及可耦合至操作电路500的漏极端子。
操作电路500包括：第五PMOS晶体管P53与第六NMOS晶体管N53。
第五PMOS晶体管P53具有接收输入信号INPUT的栅极端子以及可耦合至第三PMOS晶体管P51的漏极端子和第四PMOS晶体管P52的漏极端子的源极端子。
第六NMOS晶体管N53具有接收输入信号INPUT的栅极端子、可耦合至第五PMOS晶体管P53的漏极端子的漏极端子、以及可耦合至第四NMOS晶体管N51的漏极端子和第五NMOS晶体管N52的漏极端子的源极端子。
可从第五PMOS晶体管P53的漏极端子与第六NMOS晶体管N53的漏极端子耦合处的节点输出所述输出信号OUTPUT_NEW。
在这个实施例中，操作电路500可以是包括第五PMOS晶体管P53与第六NMOS晶体管N53的反向器。反向器将输入信号INPUT反向并输出反向的信号作为输出信号OUTPUT_NEW。可通过任何类型的执行此功能的电路来形成操作电路500，而不限制于上述的实施例。
图6是根据本发明上述实施例的电压供给装置的模拟时序图。
如图6所示，在第一时间t1，第一电源电压VDDA与第一接地电压VSSA具有比第二电源电压VDDB与第二接地电压VSSB少的噪声。这时，由于第一电压分配信号VIN1处于比第二电压分配信号VIN2高的电平，所以第一驱动信号EN_SIG1改变至低电平且第二驱动信号EN_SIG2改变至高电平。因此，具有较少的噪声的第一电源电压VDDA与第一接地电压VSSA被施加至操作电路500且可以输出所述输出信号OUTPUT_NEW。
另一方面，在第二时间t2，第一电源电压VDDA与第一接地电压VSSA具有比第二电源电压VDDB和第二接地电压VSSB多的噪声。这时，由于第一电压分配信号VIN1处于比第二电压分配信号VIN2低的电平，所以第一驱动信号EN_SIG1改变至高电平且第二驱动信号EN_SIG2改变至低电平。因此，具有较少的噪声的第二电源电压VDDB与第二接地电压VSSB被施加至操作电路500且可以输出所述输出信号OUTPUT_NEW。
进一步，当操作电路500接收第二电源电压VDDB与第二接地电压VSSB并输出所述输出信号OUTPUT_NEW时，在第一电源电压VDDA、第一接地电压VSSA、第二电源电压VDDB和第二接地电压VSSB中基本上没有噪声。因此，即使当第一电压分配信号VIN1的电平变成与第二电压分配信号VIN2的电平相同时，操作电路500也接收第二电源电压VDDB与第二接地电压VSSB并输出所述输出信号OUTPUT_NEW。
当操作电路500接收第一电源电压VDDA与第一接地电压VSSA并输出所述输出信号OUTPUT_NEW时，在第一电源电压VDDA、第一接地电压VSSA、第二电源电压VDDB和第二接地电压VSSB中基本上没有噪声。因此，即使当第一电压分配信号VIN1的电平变成与第二电压分配信号VIN2的电平相同时，操作电路500也接收第一电源电压VDDA与第一接地电压VSSA并输出所述输出信号OUTPUT_NEW。
在图6中，当操作电路500接收第一电源电压VDDA与第一接地电压VSSA时，可从操作电路500输出第一输出信号OUTPUT_ORGA。当操作电路500接收第二电源电压VDDB与第二接地电压VSSB时，可从操作电路500输出第二输出信号OUTPUT_ORGB。第一电源电压VDDA与第一接地电压VSSA的噪声以及第二电源电压VDDB与第二接地电压VSSB的噪声可被感测。可选择性地施加具有较少噪声的电源至操作电路500。输出信号OUTPUT_NEW可从操作电路500输出。
即，如图6的区域A所示，当第一接地电压VSSA具有比第二接地电压VSSB少的噪声时，可施加第一接地电压VSSA至操作电路500，且操作电路500输出所述输出信号OUTPUT_NEW。如区域B所示，当第二电源电压VDDB具有比第一电源电压VDDA少的噪声时，可施加第二电源电压VDDB至操作电路500，且操作电路500输出所述输出信号OUTPUT_NEW。
以下将参考图2至图6说明根据本发明的实施例的电压供给装置的操作。
在根据本发明的实施例的电压供给装置中，电源噪声感测单元100感测第一与第二电源的电源噪声，并输出电源噪声感测信号PN_DET。电压选择单元200响应电压供给使能信号EN_SIG与电源噪声感测信号PN_DET而输出第一驱动信号EN_SIG1与第二驱动信号EN_SIG2。可响应第一驱动信号EN_SIG1与第二驱动信号EN_SIG2而启动第一电源电压供给单元300与第二电源电压供给单元400中的任何一个。可将第一电源与具有较少噪声的第二电源的电压施加至操作电路500。因此，操作电路500可以稳定地输出所述输出信号OUTPUT_NEW。
具体而言，电源噪声感测单元100将第一电源电压VDDA和第一接地电压VSSA的电平与第二电源电压VDDB和第二接地电压VSSB的电平进行比较并输出电源噪声感测信号PN_DET，其中所述第一电源电压VDDA和第一接地电压VSSA的电平为第一电源的电压，所述第二电源电压VDDB和第二接地电压VSSB的电平为第二电源的电压。
如图3所示，第一电压分配单元110接收第一电源电压VDDA与第二接地电压VSSB并输出第一电压分配信号VIN1，该第一电压分配信号VIN1具有通过第一电阻器R1与第二电阻器R2而分割的电压电平。第二电压分配单元130接收第二电源电压VDDB与第一接地电压VSSA，并输出第二电压分配信号VIN2，该第二电压分配信号VIN2具有通过第三电阻器R3与第四电阻器R4而分割的电压电平。比较单元150比较第一电压分配信号VIN1的电平与第二电压分配信号VIN2的电平并输出比较信号COM_DET。
从第一电压分配单元110输出的第一电压分配信号VIN1的电平可由下列方程式获得：
VIN1＝(VDDA+VSSB)*(R2/(R1+R2)}。
当第一电源电压VDDA和第一接地电压VSSA的噪声相对地大于第二电源电压VDDB和第二接地电压VSSB的噪声时，第一电压分配信号VIN1的电平变成低于在第一和第二电源电压VDDA和VDDB以及第一和第二接地电压VSSA和VSSB没有噪声时的第一电压分配信号VIN1的电平。另一方面，当第一电源电压VDDA与第一接地电压VSSA的噪声相对地小于第二电源电压VDDB与第二接地电压VSSB的噪声时，第一电压分配信号VIN1的电平变成高于在第一与第二电源电压VDDA与VDDB以及第一与第二接地电压VSSA与VSSB没有噪声时的第一电压分配信号VIN1的电平。
进一步，从第二电压分配单元130输出的第二电压分配信号VIN2的电平可由下列方程式获得：
VIN2＝(VDDB+VSSA)*(R4/(R3+R4)}。
当第一电源电压VDDA与第一接地电压VSSA的噪声相对地大于第二电源电压VDDB与第二接地电压VSSB的噪声时，第二电压分配信号VIN2的电平变成高于在第一与第二电源电压VDDA与VDDB以及第一与第二接地电压VSSA与VSSB没有噪声时的第二电压分配信号VIN2的电平。另一方面，当第一电源电压VDDA与第一接地电压VSSA的噪声相对地小于第二电源电压VDDB与第二接地电压VSSB的噪声时，第二电压分配信号VIN2的电平变成低于在第一与第二电源电压VDDA与VDDB以及第一与第二接地电压VSSA与VSSB没有噪声时的第二电压分配信号VIN2的电平。
当第一电压分配信号VIN1处于比第二电压分配信号VIN2低的电平时，比较单元150输出低电平的比较信号COM_DET。当第一电压分配信号VIN1处于比第二电压分配信号VIN2高的电平时，比较单元150输出高电平的比较信号COM_DET。
输出单元170输出电源噪声驱动信号PN_DET，该电源噪声驱动信号PN_DET具有响应比较信号COM_DET而确定的电平。
即，当第一电源电压VDDA与第一接地电压VSSA具有比第二电源电压VDDB与第二接地电压VSSB多的噪声时，可以输出低电平的电源噪声驱动信号PN_DET。另一方面，当第一电源电压VDDA与第一接地电压VSSA具有比第二电源电压VDDB与第二接地电压VSSB少的噪声时，可输出高电平的电源噪声驱动信号PN_DET。
在电压选择单元200中，第一NAND门ND41接收处于高电平的电源噪声感测信号PN_DET与电压供给使能信号EN_SIG并输出第一驱动信号EN_SIG1.第三反向器IV41将第一驱动信号EN_SIG1反向并输出反向的信号作为第二驱动信号EN_SIG2。
第一驱动信号EN_SIG1可被输入至包括在第一电源电压供给单元300中的第三PMOS晶体管P51的栅极端子，以控制待施加至操作电路500的第一电源电压VDDA。进一步，第一驱动信号EN_SIG1可被输入至包括在第二电源电压供给单元400中的第五NMOS晶体管N52的栅极端子，以控制待施加至操作电路500的第二接地电压VSSB。
第二驱动信号EN_SIG2可被输入至包括在第一电源电压供给单元300中的第四NMOS晶体管N51的栅极端子，以控制待施加至操作电路500的第一接地电压VSSA。进一步，第二驱动信号EN_SIG2可被输入至包括在第二电源电压供给单元400中的第四PMOS晶体管P52的栅极端子，以控制待施加至操作电路500的第二电源电压VDDB。
当电源噪声感测信号PN_DET处于低电平时，第一驱动信号EN_SIG1变为高电平且第二驱动信号EN_SIG2变为低电平。第二驱动信号EN_SIG2使第四PMOS晶体管P52导通且第一驱动信号EN_SIG1使第五NMOS晶体管N52导通。因此，可启动第二电源电压供给单元400，使得将第二电源电压VDDB与第二接地电压VSSB施加至操作电路500。
当电源噪声感测信号PN_DET处于高电平时，第一驱动信号EN_SIG1变为低电平且第二驱动信号EN_SIG2变为高电平。第二驱动信号EN_SIG2使第四NMOS晶体管N51导通且第一驱动信号EN_SIG1使第三PMOS晶体管P51导通。因此，可启动第一电源电压供给单元300，使得将第一电源电压VDDA与第一接地电压VSSA施加至操作电路500。
图7是示出根据本发明的第二实施例的电压供给装置的框图。
根据本发明的第二实施例的电压供给装置包括：电源噪声感测单元100、电源电压供给单元600、以及操作电路500。
电源噪声感测单元100感测第一与第二电源的噪声并输出电源噪声感测信号PN_DET。
电源电压供给单元600响应电源噪声感测信号PN_DET而选择性地供给第一电源的电压与第二电源的电压中的任意一个。
可向其施加第一电源的电压与第二电源的电压中任意一个的操作电路500执行预定操作并输出输出信号OUTPUT_NEW。
第一电源的电压包括第一电源电压VDDA与第一接地电压VSSA。
第二电源的电压包括第二电源电压VDDB与第二接地电压VSSB。
第一电源电压VDDA可与第二电源电压VDDB具有相同的电平。第一接地电压VSSA具有与第二接地电压VSSB相同的电平。
可按照图3来设计电源噪声感测单元100。由于图3已在本发明的上述实施例中进行了描述，故省略其说明。
参考图8，电源电压供给单元600包括第一电源电压供给部610与第二电源电压供给部630。
第一电源电压供给部610响应电源噪声感测信号PN_DET而施加第一电源的电压VDDA与VSSA至操作电路500。
第二电源电压供给部630响应电源噪声感测信号PN_DET而施加第二电源的电压VDDB与VSSB至操作电路500。
第一电源电压供给部610包括：第一反向器IV81、第一PMOS晶体管P81、以及第一NMOS晶体管N81.
第一反向器IV81将电源噪声感测信号PN_DET反向。
第一PMOS晶体管P81具有接收来自第一反向器IV81输出信号的栅极端子、可向其施加第一电源电压VDDA的源极端子、以及可耦合至操作电路500的漏极端子。
第一NMOS晶体管N81具有接收输出信号PN_DET的栅极端子、可向其施加第一接地电压VSSA的源极端子、以及可耦合至操作电路500的漏极端子。
第二电源电压供给部630包括：第二PMOS晶体管P82、第二反向器IV82、以及第二NMOS晶体管N82。
第二PMOS晶体管P82具有接收电源噪声感测信号PN_DET的栅极端子、可向其施加第二电源电压VDDB的源极端子、以及可耦合至操作电路500的漏极端子。
第二反向器IV82将电源噪声感测信号PN_DET反向。
第二NMOS晶体管N82具有接收来自第二反向器IV82输出信号的栅极端子、可向其施加第二接地电压VSSB的源极端子、以及可耦合至操作电路500的漏极端子。
以下将参考图3、图7、以及图8来说明根据本发明另一实施例的电源电压供给装置的操作。
在根据本发明另一实施例的电压供给装置中，电源噪声感测单元100感测第一电源和具有相同电平的第二电源的电源噪声，并输出电源噪声感测信号PN_DET。电源电压供给单元600响应电源噪声感测信号PN_DET而施加任一具有较少噪声的第一电源或第二电源的电压至操作电路500。因此，操作电路500可以稳定地输出输出信号OUTPUT_NEW。
具体而言，电源噪声感测单元100将包括第一电源电压VDDA和第一接地电压VSSA的第一电源的电压的电平与包括第二电源电压VDDB和第二接地电压VSSB的第二电源的电压的电平进行比较，以输出电源噪声感测信号PN_DET。
参考图3所示的电源噪声感测单元100，如果第一电源电压VDDA与第一接地电压VSSA的噪声小于第二电源电压VDDB与第二接地电压VSSB的噪声，则可以输出高电平的电源噪声感测信号PN_DET。同时，如果第一电源电压VDDA与第一接地电压VSSA的噪声大于第二电源电压VDDB与第二接地电压VSSB的噪声，则可以输出低电平的电源噪声感测信号PN_DET。
当电源噪声感测单元100输出高电平的电源噪声感测信号PN_DET时，响应电源噪声感测信号PN_DET而导通第一PMOS晶体管P81与第一NMOS晶体管N81。因此，可启动第一电源电压供给部610，使得将第一电源电压VDDA与第一接地电压VSSA施加至操作电路500。
当电源噪声感测单元100输出低电平的电源噪声感测信号PN_DET时，响应电源噪声感测信号PN_DET而导通第二PMOS晶体管P82与第二NMOS晶体管N82。因此，可启动第二电源电压供给部630，使得将第二电源电压VDDB与第二接地电压VSSB施加至操作电路500。
如上所述，根据所述电压供给装置与方法，可将通过分割第一电源电压VDDA与第二接地电压VSSB而获得的第一电压分配信号VIN1与通过分割第二电源电压VDDB与第一接地电压VSSA而获得的第二电压分配信号VIN2进行比较，以感测存在于第一与第二电源的噪声。可将具有较少噪声的第一或第二电源施加至操作电路500。因此，操作电路500不会受到电源噪声影响且能执行稳定的操作，从而降低了存储器电路的误操作。
显然对本领域技术人员而言，在不偏离本发明的范围与精神的情况下，可进行各种修改与变化。因此，应了解到上述的实施例仅为示例而非限制。本发明的范围是由所附权利要求而非前面的实施方式来限定，且因此，处于权利要求的界限与范围内或处于所述界限与范围的等同之内的所有的变化与修改，都包括在权利要求的范围内。
根据本发明的实施例的电压供给装置与方法可以感测电源的噪声并可以选择性地使用具有较少噪声的电源。因此，可减少由于电源噪声所造成的电路的误操作，从而改善半导体存储器装置的性能。
附图标记：
图1
PRIOR ART现有技术
OPERATION CIRCUIT操作电路
VDDA or VDDB VDDA或VDDB
VSSA or VSSB VSSA或VSSB
图2
100电源噪声感测单元
200电压选择单元
300第一电源电压供给单元
400第二电源电压供给单元
500操作电路
图7
100电源噪声感测单元
500操作电路
600电源电压供给单元
图8
500操作电路

Claims (46)

1.一种用于供给电压的装置，包括：
电源噪声感测单元，其配置成感测第一与第二电源的电压的噪声并输出基于所述噪声的电源噪声感测信号；
电压选择单元，其耦合至所述电源噪声感测单元，且配置成接收所述电源噪声感测信号与电压供给使能信号，并响应所述电压供给使能信号与所述电源噪声感测信号而输出第一与第二驱动信号；
第一电源电压供给单元，其耦合至所述电压选择单元，并配置成接收所述第一与第二驱动信号作为输入并响应所述第一与第二驱动信号而供给所述第一电源的电压；以及
第二电源电压供给单元，其耦合至所述电压选择单元，并配置成接收所述第一与第二驱动信号作为输入以及响应所述第一与第二驱动信号而供给所述第二电源的电压；
其中所述电源噪声感测单元包括：
第一电压分配单元，其包括第一电阻器与第二电阻器，被配置成接收第一电源电压与第二接地电压并响应所述第一电源电压与所述第二接地电压而输出第一电压分配信号；
第二电压分配单元，其包括第三电阻器与第四电阻器，被配置成接收第二电源电压与第一接地电压并响应所述第二电源电压与所述第一接地电压而输出第二电压分配信号；
比较单元，其包括差动放大器，被配置成接收所述第一电压分配信号与所述第二电压分配信号并通过比较所述第一电压分配信号的电平与所述第二电压分配信号的电平来输出比较信号；以及
输出单元，所述输出单元包括两个或更多的反向器，被配置成接收所述比较信号并输出基于所述比较信号的所述电源噪声感测信号。
2.如权利要求1的装置，
其中所述第一电源的电压包括第一电源电压与第一接地电压。
3.如权利要求2的装置，
其中所述第二电源的电压包括第二电源电压与第二接地电压。
4.如权利要求3的装置，进一步包括：
操作电路，其配置成接收所述第一电源或第二电源的电压并基于所接收的电压来执行预定操作，以产生输出信号。
5.如权利要求4的装置，
其中所述第一电源电压供给单元响应所述第一与第二驱动信号而施加所述第一电源电压与所述第一接地电压至所述操作电路。
6.如权利要求4的装置，
其中所述第二电源电压供给单元响应所述第一与第二驱动信号而施加所述第二电源电压与所述第二接地电压至所述操作电路。
7.如权利要求5的装置，
其中所述第一电源电压供给单元包括：PMOS晶体管，其具有配置成接收所述第一驱动信号的栅极端子，配置成接收所述第一电源电压的源极端子，以及耦合至所述操作电路的漏极端子；以及
NMOS晶体管，其具有配置成接收所述第二驱动信号的栅极端子，配置成接收所述第一接地电压的源极端子，以及耦合至所述操作电路的漏极端子。
8.如权利要求6的装置，
其中所述第二电源电压供给单元包括：
PMOS晶体管，其具有配置成接收所述第二驱动信号的栅极端子，配置成接收所述第二电源电压的源极端子，以及耦合至所述操作电路的漏极端子；以及
NMOS晶体管，其具有配置成接收所述第一驱动信号的栅极端子，配置成接收所述第二接地电压的源极端子，以及耦合至所述操作电路的漏极端子。
9.如权利要求1的装置，
其中所述第一电压分配单元包括：
输入端子，用于所述第一电源电压与第二接地电压；
第一电阻器，其耦合在用于所述第一电源电压的所述输入端子与第一节点之间；以及
第二电阻器，其耦合在用于所述第二接地电压的所述输入端子与所述第一节点之间。
10.如权利要求9的装置，
其中所述第一电压分配单元从所述第一节点输出所述第一电压分配信号。
11.如权利要求10的装置，
其中所述第二电压分配单元包括：
输入端子，用于所述第二电源电压与所述第一接地电压；
第三电阻器，其耦合在用于所述第二电源电压的所述输入端子与第二节点之间；以及
第四电阻器，其耦合在用于所述第一接地电压的所述输入端子与所述第二节点之间。
12.如权利要求11的装置，
其中所述第二电压分配单元从所述第二节点输出所述第二电压分配信号。
13.如权利要求12的装置，
其中所述第一与第二电源电压具有相同的电压电平。
14.如权利要求13的装置，
其中所述第一与第二接地电压具有相同的电压电平。
15.如权利要求14的装置，
其中所述第二电阻器与所述第一电阻器和所述第二电阻器的组合电阻的电阻比与所述第四电阻器与所述第三电阻器和所述第四电阻器的组合电阻的电阻比相同。
16.如权利要求1的装置，
其中所述比较单元包括差动放大器，所述差动放大器配置成响应所述第一与第二电压分配信号的输入而输出所述比较信号。
17.如权利要求3的装置，
其中所述第一驱动信号与所述第二驱动信号具有彼此相反的电平。
18.如权利要求17的装置，
其中所述电压选择单元包括：
NAND门，其配置成接收所述电压供给使能信号与所述电源噪声感测信号作为输入并输出所述第一驱动信号；以及
反向器，其配置成接收所述第一驱动信号作为输入并产生所述第二驱动信号。
19.一种用于供给电压的装置，包括：
电源噪声感测单元，其配置成感测第一电源与第二电源的电压的电源噪声并输出电源噪声感测信号；以及
电源电压供给单元，其配置成响应所述电源噪声感测信号而选择性地供给所述第一电源和所述第二电源中具有相对较低的电源噪声的一个电源的电压；
其中所述电源噪声感测单元包括：
第一电压分配单元，其包括第一电阻器与第二电阻器，被配置成接收第一电源电压与第二接地电压并响应所述第一电源电压与所述第二接地电压而输出第一电压分配信号；
第二电压分配单元，其包括第三电阻器与第四电阻器，被配置成接收第二电源电压与第一接地电压并响应所述第二电源电压与所述第一接地电压而输出第二电压分配信号；
比较单元，其包括差动放大器，被配置成接收所述第一电压分配信号与所述第二电压分配信号并通过比较所述第一电压分配信号的电平与所述第二电压分配信号的电平来输出比较信号；以及
输出单元，所述输出单元包括两个或更多的反向器，被配置成接收所述比较信号并输出基于所述比较信号的所述电源噪声感测信号。
20.如权利要求19的装置，
其中所述第一电源的电压包括第一电源电压与第一接地电压。
21.如权利要求20的装置，
其中所述第二电源的电压包括第二电源电压与第二接地电压。
22.如权利要求21的装置，进一步包括：
操作电路，其配置成接收所述第一电源或第二电源的电压并基于所接收的电压执行预定操作以产生输出信号。
23.如权利要求19的装置，
其中所述第一电压分配单元包括：
输入端子，用于所述第一电源电压与所述第二接地电压；
第一电阻器，其耦合在用于所述第一电源电压的所述输入端子与第一节点之间；以及
第二电阻器，其耦合在用于所述第二接地电压的所述输入端子与所述第一节点之间。
24.如权利要求23的装置，
其中所述第一电压分配单元从所述第一节点输出所述第一电压分配信号。
25.如权利要求24的装置，
其中所述第二电压分配单元包括：
输入端子，用于所述第二电源电压与所述第一接地电压；
第三电阻器，其耦合在用于所述第二电源电压的所述输入端子与第二节点之间；以及
第四电阻器，其耦合在用于所述第一接地电压的所述输入端子与所述第二节点之间。
26.如权利要求25的装置，
其中所述第二电压分配单元从所述第二节点输出所述第二电压分配信号。
27.如权利要求26的装置，
其中所述第一与第二电源电压具有相同的电压电平。
28.如权利要求27的装置，
其中所述第一与第二接地电压具有相同的电压电平。
29.如权利要求28的装置，
其中所述第二电阻器与所述第一电阻器和所述第二电阻器的组合电阻的电阻比与所述第四电阻器与所述第三电阻器和所述第四电阻器的组合电阻的电阻比相同。
30.如权利要求19的装置，
其中所述比较单元包括差动放大器，其配置成响应所述第一与第二电压分配信号的输入而输出所述比较信号。
31.如权利要求22的装置，
其中所述电源电压供给单元包括：
第一电源电压供给部，其配置成响应所述电源噪声感测信号而施加所述第一电源的电压至所述操作电路；以及
第二电源电压供给部，其配置成响应所述电源噪声感测信号而施加所述第二电源的电压至所述操作电路。
32.如权利要求31的装置，
其中所述第一电源电压供给部的作用时段与所述第二电源电压供给部的作用时段不重迭。
33.如权利要求32的装置，
其中所述第一电源电压供给部包括：
第一反向器，其配置成接收所述电源噪声感测信号作为输入并产生输出信号；
第一PMOS晶体管，其具有配置成从所述第一反向器接收所述输出信号的栅极端子，配置成接收所述第一电源电压的源极端子，以及耦合至所述操作电路的漏极端子；以及
第一NMOS晶体管，其具有配置成接收所述电源噪声感测信号的栅极端子，配置成接收所述第一接地电压的源极端子，以及耦合至所述操作电路的漏极端子。
34.如权利要求33的装置，
其中所述第二电源电压供给部包括：
第二PMOS晶体管，其具有配置成接收所述电源噪声感测信号的栅极端子，配置成接收所述第二电源电压的源极端子，以及耦合至所述操作电路的漏极端子；
第二反向器，其配置成接收所述电源噪声感测信号作为输入并产生输出信号；以及
第二NMOS晶体管，其具有配置成从所述第二反向器接收所述输出信号的栅极端子，配置成接收所述第二接地电压的源极端子，以及耦合至所述操作电路的漏极端子。
35.一种用于供给电压的方法，包括：
感测第一与第二电源的电压的噪声并产生基于所述噪声的电源噪声感测信号；
响应电压供给使能信号与所述电源噪声感测信号而产生第一与第二驱动信号；以及
响应所述第一与第二驱动信号而施加所述第一电源或所述第二电源的电压至操作电路；
其中所述噪声的感测包括：
产生第一电压分配信号，其具有通过分割第一电源电压与第二接地电压而获得的电压电平；
产生第二电压分配信号，其具有通过分割第二电源电压与第一接地电压而获得的电压电平；
比较所述第一电压分配信号的电平与所述第二电压分配信号的电平以产生比较信号；以及
响应所述比较信号来输出所述电源噪声感测信号。
36.如权利要求35的方法，
其中所述第一电源的电压包括第一电源电压与第一接地电压。
37.如权利要求36的方法，
其中所述第二电源的电压包括第二电源电压与第二接地电压。
38.如权利要求35的方法，
其中所述第一与第二电源电压具有相同的电压电平。
39.如权利要求38的方法，
其中所述第一与第二接地电压具有相同的电压电平。
40.如权利要求39的方法，
其中所述第二驱动信号具有与所述第一驱动信号相反的电平。
41.一种操作用于供给电压的装置的方法，包括：
通过感测第一与第二电源的电压的噪声而产生电源噪声感测信号；以及
响应所述电源噪声感测信号而选择性地施加所述第一电源和所述第二电源中具有相对较低的电源噪声的一个电源的电压至操作电路；
其中所述电源噪声感测信号的产生包括：
产生第一电压分配信号，其具有通过分割第一电源电压与第二接地电压而获得的电压电平；
产生第二电压分配信号，其具有通过分割第二电源电压与第一接地电压而获得的电压电平；
比较所述第一电压分配信号的电平与所述第二电压分配信号的电平以产生比较信号；以及
响应所述比较信号来产生所述电源噪声感测信号。
42.如权利要求41的方法，
其中所述第一电源的电压包括第一电源电压与第一接地电压。
43.如权利要求42的方法，
其中所述第二电源的电压包括第二电源电压与第二接地电压。
44.如权利要求41的方法，
其中所述第一与第二电源电压具有相同的电压电平。
45.如权利要求44的方法，
其中所述第一与第二接地电压具有相同的电压电平。
46.如权利要求45的方法，
其中所述电压的施加包括：
响应所述电源噪声感测信号来施加所述第一电源电压与所述第一接地电压；或者
响应所述电源噪声感测信号来施加所述第二电源电压与所述第二接地电压。
CN2007100032125A 2006-06-09 2007-01-29 供给无噪声电压的装置及其操作方法 Expired - Fee Related CN101086894B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020060051772A KR100776751B1 (ko) 2006-06-09 2006-06-09 전압 공급 장치 및 방법
KR1020060051772 2006-06-09
KR10-2006-0051772 2006-06-09

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN2012100354844A Division CN102610262A (zh) 2006-06-09 2007-01-29 供给无噪声电压的装置及其操作方法

Publications (2)

Publication Number Publication Date
CN101086894A CN101086894A (zh) 2007-12-12
CN101086894B true CN101086894B (zh) 2012-07-18

Family

ID=38821271

Family Applications (2)

Application Number Title Priority Date Filing Date
CN2012100354844A Pending CN102610262A (zh) 2006-06-09 2007-01-29 供给无噪声电压的装置及其操作方法
CN2007100032125A Expired - Fee Related CN101086894B (zh) 2006-06-09 2007-01-29 供给无噪声电压的装置及其操作方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN2012100354844A Pending CN102610262A (zh) 2006-06-09 2007-01-29 供给无噪声电压的装置及其操作方法

Country Status (5)

Country Link
US (2) US7999582B2 (zh)
JP (1) JP4992005B2 (zh)
KR (1) KR100776751B1 (zh)
CN (2) CN102610262A (zh)
TW (1) TWI332216B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101045069B1 (ko) * 2010-03-31 2011-06-29 주식회사 하이닉스반도체 반도체 집적회로
CN102447379B (zh) * 2010-10-12 2014-06-11 日隆电子股份有限公司 电源转换器的次谐波改善电路及方法
KR102033790B1 (ko) * 2013-09-30 2019-11-08 에스케이하이닉스 주식회사 온도센서
CN104795029B (zh) * 2014-01-16 2017-06-06 矽创电子股份有限公司 栅极驱动器及其电路缓冲器
US9654101B2 (en) 2015-07-30 2017-05-16 Qualcomm Incorporated Integrated circuit power rail multiplexing
CN110718250B (zh) * 2018-07-11 2021-10-01 西安格易安创集成电路有限公司 一种预充电电路及方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1140272A (zh) * 1994-09-07 1997-01-15 国际商业机器公司 用于高级电源管理(apm)的自动备份系统
JP2002222919A (ja) * 2001-01-24 2002-08-09 Hitachi Ltd 電源ノイズ検出回路を有する半導体集積回路およびプロセッサ

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2930440B2 (ja) * 1991-04-15 1999-08-03 沖電気工業株式会社 半導体集積回路
JPH0954620A (ja) * 1995-08-18 1997-02-25 Mitsubishi Electric Corp 電源監視回路
KR100234701B1 (ko) * 1996-12-05 1999-12-15 김영환 외부전압에 둔감한 백바이어스전압 레벨 감지기
KR100236537B1 (ko) * 1997-03-27 2000-01-15 윤종용 반도체메모리장치
US6025766A (en) 1997-04-11 2000-02-15 Siemens Energy & Automation, Inc. Trip mechanism for an overload relay
KR100280435B1 (ko) 1998-01-23 2001-02-01 김영환 엠씨유의파워노이즈방지회로
JPH11225060A (ja) * 1998-02-09 1999-08-17 Kawasaki Steel Corp 出力バッファ回路
TW427064B (en) 1998-05-28 2001-03-21 Ind Tech Res Inst Transient disturbance detection circuit having automatic reset function
JP2000295098A (ja) * 1999-04-06 2000-10-20 Oki Electric Ind Co Ltd フェーズロックループ回路
JP3499157B2 (ja) * 1999-06-15 2004-02-23 日本テキサス・インスツルメンツ株式会社 クランプ回路及びそれを用いたインターフェース回路
KR100616496B1 (ko) * 1999-06-28 2006-08-25 주식회사 하이닉스반도체 동작모드에 따라 파워라인 연결 방식을 달리한 반도체메모리소자의 파워공급 제어장치
KR20010061480A (ko) * 1999-12-28 2001-07-07 박종섭 플래시 메모리 소자용 입력버퍼
WO2001056159A1 (fr) * 2000-01-27 2001-08-02 Hitachi, Ltd. Dispositif a semiconducteur
JP2002014644A (ja) * 2000-06-29 2002-01-18 Hitachi Ltd 画像表示装置
JP2002056678A (ja) * 2000-08-14 2002-02-22 Mitsubishi Electric Corp 基板バイアス電圧発生回路
KR100431290B1 (ko) * 2001-06-28 2004-05-12 주식회사 하이닉스반도체 반도체 메모리 장치의 노이즈 검출 회로
KR100464411B1 (ko) 2002-04-19 2005-01-03 삼성전자주식회사 분할된 디커플링 커패시터를 이용한 전원선 잡음 제거회로 및 이를 구비하는 반도체 장치
JP2003347912A (ja) * 2002-05-23 2003-12-05 Toshiba Lsi System Support Kk 電源ノイズ検出回路
US6798250B1 (en) * 2002-09-04 2004-09-28 Pixim, Inc. Current sense amplifier circuit
JP4052923B2 (ja) * 2002-10-25 2008-02-27 株式会社ルネサステクノロジ 半導体装置
KR100490653B1 (ko) 2002-10-31 2005-05-24 주식회사 하이닉스반도체 노이즈가 감소된 반도체 메모리 장치
EP1662569A4 (de) * 2003-08-22 2010-05-05 New Ind Res Organization Schaltung zum feststellen und messen von geräuschen in integrierten halbleiterschaltungen
KR100540488B1 (ko) * 2003-10-31 2006-01-11 주식회사 하이닉스반도체 로우 경로 제어회로를 갖는 반도체 메모리 소자 및 그의구동방법
EP1530217A2 (en) * 2003-11-05 2005-05-11 Fujitsu Limited Semiconductor integrated circuit having temperature detector
JP4065229B2 (ja) 2003-11-26 2008-03-19 松下電器産業株式会社 半導体集積回路の電源ノイズ解析方法
US7157947B2 (en) 2003-12-09 2007-01-02 Intel Corporation Power supplies noise detector for integrated circuits
KR100546415B1 (ko) 2004-06-25 2006-01-26 삼성전자주식회사 메모리 장치의 파워 노이즈를 방지하는 직렬 웨이크 업 회로
JP2006100718A (ja) 2004-09-30 2006-04-13 Matsushita Electric Ind Co Ltd 半導体集積回路装置の動作解析方法、これに用いられる解析装置およびこれを用いた最適化設計方法
US7253637B2 (en) * 2005-09-13 2007-08-07 Square D Company Arc fault circuit interrupter system

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1140272A (zh) * 1994-09-07 1997-01-15 国际商业机器公司 用于高级电源管理(apm)的自动备份系统
JP2002222919A (ja) * 2001-01-24 2002-08-09 Hitachi Ltd 電源ノイズ検出回路を有する半導体集積回路およびプロセッサ

Also Published As

Publication number Publication date
JP4992005B2 (ja) 2012-08-08
KR100776751B1 (ko) 2007-11-19
US20070285142A1 (en) 2007-12-13
TWI332216B (en) 2010-10-21
JP2007329893A (ja) 2007-12-20
CN102610262A (zh) 2012-07-25
US20110266877A1 (en) 2011-11-03
CN101086894A (zh) 2007-12-12
US7999582B2 (en) 2011-08-16
TW200746162A (en) 2007-12-16
US8183898B2 (en) 2012-05-22

Similar Documents

Publication Publication Date Title
US6107836A (en) Semiconductor integrated circuit device having power reduction mechanism
Mahmoodi-Meimand et al. Diode-footed domino: A leakage-tolerant high fan-in dynamic circuit design style
Mai et al. Low-power SRAM design using half-swing pulse-mode techniques
US6046604A (en) Semiconductor integrated circuit device having power reduction mechanism
CN101086894B (zh) 供给无噪声电压的装置及其操作方法
US6759876B2 (en) Semiconductor integrated circuit
US10437275B2 (en) Current reference circuit and semiconductor integrated circuit including the same
CN108418577B (zh) 具有减小的泄漏电流的电子电路的装置及相关方法
CN104052454A (zh) 用于高密度集成电路的电平转换器
US9257995B2 (en) Apparatuses and methods for mitigating uneven circuit degradation of delay circuits
JP3883114B2 (ja) 半導体装置
KR100933810B1 (ko) 반도체 소자
JP2005033530A (ja) 出力バッファ回路及び出力バッファ回路を使用したインタフェース回路
JP3567160B2 (ja) 半導体集積回路
US7315483B2 (en) Circuit for selecting a power supply voltage and semiconductor device having the same
Le Huy et al. Null convention logic primitive element architecture for ultralow power high performance portable digital systems
JP2011124683A (ja) 出力バッファ回路、入力バッファ回路、及び入出力バッファ回路
JP3567159B2 (ja) 電力低減機構を持つ半導体集積回路
US20090309644A1 (en) Method and apparatus to limit circuit delay dependence on voltage
KR100363769B1 (ko) 반도체 집적회로 장치
SISINDHAR REDDY 1.2 V/1.8 V TRANSMITTER USING 1V DEVICES IN CASCODE CONFIGURATION
JP2000082950A (ja) 半導体集積回路
JP4726881B2 (ja) 出力バッファ回路及び出力バッファ回路を使用したインタフェース回路
JP2005251315A (ja) メモリ装置
CN114639422A (zh) 比较电路与存储芯片

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120718

Termination date: 20140129