TWI520136B - 具有可變操作電壓之記憶體及其調整方法 - Google Patents

具有可變操作電壓之記憶體及其調整方法 Download PDF

Info

Publication number
TWI520136B
TWI520136B TW103118173A TW103118173A TWI520136B TW I520136 B TWI520136 B TW I520136B TW 103118173 A TW103118173 A TW 103118173A TW 103118173 A TW103118173 A TW 103118173A TW I520136 B TWI520136 B TW I520136B
Authority
TW
Taiwan
Prior art keywords
voltage
control
memory
control signal
register
Prior art date
Application number
TW103118173A
Other languages
English (en)
Other versions
TW201503133A (zh
Inventor
夏濬
戎博斗
Original Assignee
財團法人工業技術研究院
鈺創科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 財團法人工業技術研究院, 鈺創科技股份有限公司 filed Critical 財團法人工業技術研究院
Priority to US14/286,432 priority Critical patent/US9465430B2/en
Publication of TW201503133A publication Critical patent/TW201503133A/zh
Application granted granted Critical
Publication of TWI520136B publication Critical patent/TWI520136B/zh

Links

Landscapes

  • Dram (AREA)

Description

具有可變操作電壓之記憶體及其調整方法
本揭露係關於一種具有可變操作電壓之記憶體及其調整方法，特別關於一種應用模式暫存器以動態調整功率的動態隨機存取記憶體。
隨機存取記憶體已經是各種運算裝置中不可或缺的元件之一。一般的隨機存取記憶體以固定的功率以及頻率運行。當運算裝置運行於省電模式時，即使提供給隨機存取記憶體的外部電壓下降，然而由於隨機存取記憶體內部的電路結構，隨機存取記憶體消耗的功率與運行的頻率並不會有明顯的下降。而當運算裝置要運行在高效能模式時，即使提高提供給隨機存取記憶體的外部電壓，由於上述的原因，隨機存取記憶體消耗的功率與運行的頻率並不會有明顯的上升。因此，需要提供一個可以依據需求而調整功率與運行頻率的隨機存取記憶體。
根據本揭露提出一種隨機存取記憶體及其功率調整方法，此種隨機存取記憶體應用聯合電子設備工程委員會(Joint Electron Device Engineering Council,JEDEC)所制定規格的 模式暫存器。依據輸入的指令，模式暫存器輸出對應的控制訊號，以動態的調整內部穩壓器的參考電壓。藉此來調整隨機存取記憶體的操作頻率與運行功率。
依據本揭露一個或多個實施例的一種動態隨機存取記憶體，包含核心記憶體模組、暫存器與第一電壓調整模組。核心記憶體模組以第一控制電壓進行資料存取操作。暫存器用以儲存多筆控制訊號，並依據輸入訊號選擇前述多筆控制訊號其中之一作為電壓控制訊號。第一電壓調整模組分別電性連接至暫存器、核心記憶體模組與外部電壓，用以依據電壓控制訊號與外部電壓提供第一控制電壓。
依據本揭露實施例中的一種動態隨機存取記憶體功率調整方法，包含提供外部電壓、依據一個對照表與一組輸入訊號來產生控制訊號、以及以一個第一電壓調整模組依據控制訊號，從外部電壓汲取電能並提供第一控制電壓給核心記憶體模組。
藉由本揭露所提供的動態隨機存取記憶體，暫存器依據輸入訊號而從多筆控制訊號擇一作為電壓控制訊號輸出。而第一電壓調整模組依據電壓控制訊號從外部電壓汲取電能而提供第一控制電壓給核心記憶體模組。
以上之關於本揭露內容之說明及以下之實施方式之說明係用以示範與解釋本揭露之精神與原理，並且提供本揭露之專利申請範圍更進一步之解釋。
1、1’‧‧‧動態隨機存取記憶體
10‧‧‧第一電壓調整模組
101、101’‧‧‧電壓源
1011~1014‧‧‧隨耦器
1015‧‧‧電流源
1017‧‧‧阻抗元件
103‧‧‧電壓選擇器
105‧‧‧穩壓器
1051‧‧‧放大器
1053‧‧‧類比開關
1055‧‧‧阻抗元件
11‧‧‧暫存器
13、14‧‧‧核心記憶體模組
15、16‧‧‧周邊電路
17‧‧‧第二電壓調整模組
VEXT‧‧‧外部電壓
VREF‧‧‧參考電壓
GND‧‧‧接地端
R1~R5‧‧‧電阻
V1~V4‧‧‧電壓
VC、VC1‧‧‧第一控制電壓
VC2‧‧‧第三控制電壓
VP‧‧‧第二控制電壓
第1圖係依據本揭露一實施例的一種動態隨機存取記憶體功能方塊圖。
第2圖係依據本揭露一實施例的第一電壓調整模組的功能方塊圖。
第3A圖係依據本揭露一實施例的電壓源的電路示意圖。
第3B圖係依據本揭露另一實施例中的電壓源的電路示意圖。
第4圖係依據本揭露一實施例的穩壓器電路示意圖。
第5圖係依據本揭露一實施例的第一電壓調整模組的功能方塊圖。
第6圖係依據本揭露一實施例的電壓源的電路示意圖。
第7圖係依據本揭露另一實施例的動態隨機存取記憶體功能方塊圖。
第8圖係依據本揭露再一實施例的動態隨機存取記憶體功能方塊圖。
第9圖係依據本揭露一實施例的動態隨機存取記憶體的功率調整方法流程圖。
以下在實施方式中詳細敘述本揭露之詳細特徵以及優點，其內容足以使任何熟習相關技藝者了解本揭露之技術內容並據以實施，且根據本說明書所揭露之內容、申請專利範圍及圖式，任何熟習相關技藝者可輕易地理解本揭露相關之目的及優 點。以下之實施例係進一步詳細說明本揭露之觀點，但非以任何觀點限制本揭露之範疇。
請參照第1圖，其係依據本揭露一實施例的一種動態隨機存取記憶體功能方塊圖。如第1圖所示，動態隨機存取記憶體1可以包含第一電壓調整模組10、暫存器11與核心記憶體模組13。其中第一電壓調整模組10電性連接於暫存器11與核心記憶體模組13之間。
核心記憶體模組13以第一控制電壓進行資料存取操作。舉例來說，第一控制電壓可以指位元線(bit line)上的位元線電壓。隨著第一控制電壓被調高或調低，核心記憶體模組13可以用較高的消耗功率來達成較快的存取操作，或是選擇較慢的存取操作來降低消耗功率。
暫存器11用以儲存多筆控制訊號，並依據輸入訊號選擇前述多筆控制訊號其中之一作為電壓控制訊號。於本揭露一個實施例中，暫存器11係動態隨機存取記憶體(dynamic random access memory,DRAM)中，可以利用聯合電子設備工程委員會(Joint Electron Device Engineering Council,JEDEC)所制定規格的暫存器，例如DRAM中的模式暫存器(mode register)或擴充模式暫存器(extended mode register)。於暫存器11中，包含第一暫存區塊與第二暫存區塊。第一暫存區塊依據暫存器的規格而儲存了關聯於核心記憶體模組13的多個操作模式資料。而在一般的暫存器中，有一個暫存區塊是保留給未來在暫存器的擴充使用的，這 就是所述的第二暫存區塊。在第二暫存區塊中，儲存有多個控制訊號以及一個如何依據輸入訊號從多個控制訊號中擇一輸出的對照表。因此，當暫存器11接收到輸入訊號時，暫存器11可以依據前述的對照表，從多個控制訊號中擇一作為「電壓控制訊號」而輸出。
第一電壓調整模組10分別電性連接至暫存器11、核心記憶體模組13與外部電壓VEXT，用以依據電壓控制訊號與外部電壓提供第一控制電壓。舉例來說，請參照第2圖，其係依據本揭露一實施例的第一電壓調整模組的功能方塊圖。如第2圖所示，第一電壓調整模組10中可以包含一個電壓源101、一個電壓選擇器103與一個穩壓器105。電壓選擇器103電性連接至電壓源101與暫存器11，而穩壓器105分別電性連接至電壓選擇器103與核心記憶體模組13。
電壓源101用以提供多個電壓。在一個實施例中，請參照第3A圖，其係依據本揭露一實施例的電壓源的電路示意圖。如第3A圖所示，電壓源101可以是由在外部電壓VEXT與接地端GND之間串連的多個電阻R1至R5來以分壓定律得到的多個電壓V1至V4。於一個實施例中，請參照第3B圖，其係依據本揭露另一實施例中的電壓源的電路示意圖。如第3B圖所示，前述多個電壓源101可以更包含多個隨耦器1011至1014，分別耦接在電阻串的多個節點上，以隔絕外部電路的對前述多個電壓V1至V4所造成的相互干擾(kickback noise)。
電壓選擇器103用以依據電壓控制訊號，將電壓源101所提供的多個電壓其中之一選擇性地電性連接至穩壓器105以作為穩壓器105所使用的參考電壓。於一個實施例中，電壓選擇器103可以包含多個開關(例如互補式金屬氧化物場效電晶體開關，CMOS switch)，每個開關的其中一端連接到電壓源101所提供的電壓，而另一端連接到穩壓器105。這些開關受控於前述的電壓控制訊號，使其中之一被導通，從而選擇性地將電壓源101所提供的多個電壓其中之一電性連接至穩壓器105作為參考電壓VREF之用。
穩壓器105，或稱為箝位電路，電性連接於電壓選擇器103與核心記憶體模組13之間，用以依據外部電壓VEXT以及參考電壓VREF而提供第一控制電壓Vc給核心記憶體模組13。於一個實施例中，請參照第4圖，其係依據本揭露一實施例的穩壓器電路示意圖。如第4圖所示，穩壓器105可以包含一個放大器1051、一個類比開關1053與一個阻抗元件1055。放大器1051的正輸入端電性連接至VREF、負輸入端電性連接至第一控制電壓VC。而類比開關1053是一個三端元件，具有一個控制端、一個第一端與一個第二端。類比開關1053的控制端連接至放大器1051的輸出端，類比開關1053的第一端連接至一個電壓源，例如外部電壓VEXT，而類比開關1053的第二端可以電性連接至核心記憶體模組13來提供第一控制電壓VC。阻抗元件1055在一個實施例中可以是一個電阻，兩端可以分別稱為第三端與第四端。而第三 端與前述第二端連接，第四端與接地端GND連接。藉此一架構，放大器1051以參考電壓VREF與第一控制電壓VC的差值放大而在其輸出端產生一個電流控制訊號，用來控制流過類比開關1053的電流大小。而流過類比開關1053的電流同時流過阻抗元件1055，因此在阻抗元件1055的兩端形成一個電位差，也就是相當於第一控制電壓VC。
實作上，第一電壓調整模組也可以有其他的電路結構，舉例來說，請參照第5圖，其係依據本揭露一實施例的第一電壓調整模組的功能方塊圖。如第5圖所示，第一電壓調整模組10’中可以包含一個電壓源101’與一個穩壓器105。電壓源101’電性連接至暫存器11，而穩壓器105分別電性連接至電壓源101’與核心記憶體模組13。
於此實施例中，請參照第6圖，其係依據本揭露一實施例的電壓源的電路示意圖。如第6圖所示，電壓源101’包含電流源1015與阻抗元件1017。電流源1015可以視為一個三端元件，電流源1015的第一端連接致外部電壓VEXT、電流源1015的控制端連接至暫存器11，依據電壓控制訊號來決定流過電流源1015的參考電流的電流大小。阻抗元件1017例如為一個電阻，一端連接於接地端GND而另一端連接致電流源1015的第二端，藉此參考電流流過阻抗元件1017可以在阻抗元件1017的兩端形成一個電壓差，也就是電流源1015的第二端，連接至穩壓器105的一端，的電壓可以視為一個受控於電壓控制訊號的參考電壓 VREF。
於本揭露另一個實施例中，請參照第7圖，其係依據本揭露另一實施例的動態隨機存取記憶體功能方塊圖。如第7圖所示，動態隨機存取記憶體1’相較於第1圖所示的動態隨機存取記憶體，更包含了一個周邊電路(peripheral circuitry)15以及一個第二電壓調整模組17。一般而言，DRAM的核心記憶體模組包含記憶體單元(memory cell)、感應放大器(sense amplifier)、字元線(word line)、位元線(bit line)等，而周邊電路可以包含DRAM之輸出入介面電路或位址解碼器等。第二電壓調整模組17電性連接於暫存器11與周邊電路15之間，而周邊電路15更電性連接至核心記憶體模組13。於本實施例中，第一電壓調整模組10依據電壓控制訊號與外部電壓VEXT來調整提供給核心記憶體13的第一控制電壓VC1(例如用以控制或驅動感應放大器(sense amplifier)、字元線(word line)、位元線(bit line)之電壓)。
周邊電路15用以依據由整個操作環境中其他裝置而來的存取指令來對核心記憶體模組13進行資料存取操作。因此周邊電路15的操作電壓需要搭配操作環境中其他裝置的操作電壓而改變。舉例來說，當中央處理單元(central processing unit,CPU)的操作電壓下降時，動態隨機存取記憶體1中的周邊電路15的操作電壓也要下降。反之當中央處理單元的操作電壓上升時，周邊電路15的操作電壓也應該隨之上升。因此，需要一個搭配周邊電路15的第二電壓調整模組17，方能在動態隨機存取記憶體1外 部的其他裝置的操作電壓改變時，相應的調整提供給周邊電路15的第二控制電壓VP來作為周邊電路15的操作電壓(例如用以控制或驅動DRAM之輸出入介面電路之電壓)。
因此，第二電壓調整模組17的結構與運作方式大致如前述第一電壓調整模組11，所不同者在於第二電壓調整模組17中的參考電壓隨電壓控制訊號的變化，與第一電壓調整模組11中的參考電壓隨電壓控制訊號的變化稍有不同。
依據本揭露的另一實施例，請參照第8圖，其係依據本揭露再一實施例的動態隨機存取記憶體功能方塊圖。如第8圖所示的動態隨機存取記憶體相較於第7圖的實施例，更多了核心記憶體模組14與周邊電路16，但不限於此實施方式。由於周邊電路15與周邊電路16分別負責依據外部的裝置的指令而對核心記憶體模組13與核心記憶體模組14進行資料存取。因此周邊電路15與周邊電路16統一使用第二控制電壓VP。在此一實施例中，輸入訊號可以包含外部裝置(例如CPU)的操作電壓以及對核心記憶體模組13與核心記憶體模組14的使用需求。例如輸入訊號可以指出外部裝置的操作電壓是2.5伏特，且需要核心記憶體模組13操作在較高的操作頻率，而不需要對核心記憶體模組14進行存取。因此暫存器11可以依據輸入訊號，控制第二電壓調整模組17調整供應給周邊電路15與周邊電路16的第二控制電壓VP來配合外部裝置的操作電壓。此外，本實施例中的第一電壓調整模組10中包含了兩個電壓選擇器與兩個穩壓器，因此可以受暫 存器11的控制，提高要提供給核心記憶體模組13的第一控制電壓VC1並降低提供給核心記憶體模組14的第三控制電壓VC2。整體而言，在同一個動態隨機存取記憶體中的多個核心記憶體模組可以依據本揭露而按照需求被供給不同的電壓來進行所需的操作。
另一實施例中，動態隨機存取記憶體包含多組核心記憶體模組與多組周邊電路，暫存器可以儲存相關資料，用以將多組核心記憶體模組分成不同群組；而暫存器亦可以儲存相關資料，儲存不同群組之核心記憶體模組所需之控制電壓，而不同群組之核心記憶體模組所需之控制電壓可以不同，也可以相同。進一步暫存器亦可以儲存相關資料，針對不同群組之核心記憶體模組所需之工作頻率進行調整。亦即該動態隨機存取記憶體依據該控制訊號提供第一群組所需之一第一工作頻率(或工作時脈)與該第二群組所需之一第二工作頻率(或工作時脈)，其中該第一群組所需之該第一工作頻率不同於該第二群組所需之該第二工作頻率，兩者頻率可以相同或不同。
當然暫存器可以儲存相關資料，用以將多組周邊電路組分成不同群組；而暫存器亦可以儲存相關資料，儲存不同群組之周邊電路所需之控制電壓，但一般而言多組周邊電路之控制電壓為相同。
綜上所述，依據本揭露的多個實施例所揭露的動態隨機存取記憶體的操作，可以整理為一個動態隨機存取記憶體的 功率調整方法，關於此方法的簡單流程，請參照第9圖，其係依據本揭露一實施例的動態隨機存取記憶體的功率調整方法流程圖。如步驟S901所示，由系統提供一個外部電壓。如步驟S903所示，由暫存器依據儲存於其中的一個對照表與系統所提供的一個輸入訊號，產生一個控制訊號。如步驟S905所示，第一電壓調整模組依據控制訊號，從外部電壓汲取電能並提供第一控制電壓給核心記憶體模組。
依據本揭露的實施例所揭露的動態隨機存取記憶體，運用模式暫存器中為了擴充性而預留的暫存區塊，並將一般的穩壓器修改為用來調整參考電壓的電壓調整模組，因此可以接收輸入訊號中的指令，而對應的調整實際提供給動態隨機存取記憶體中的多個模組的電壓，也因此動態隨機存取記憶體的消耗功率與運作頻率可以依據輸入訊號中的指令而被調整。
雖然本揭露僅述及對核心記憶體模組中的位元線的電壓調整以及對周邊電路的電壓調整的實施例，然而如同本領域具有通常知識者所知悉，應用本揭露所述的技術也可以對核心記憶體模組中其他的電壓進行調整。此外，雖然本揭露中僅述及對一個核心記憶體模組調整其電壓，但是也可以同時對多個核心記憶體模組調整電壓，或是分別對每個核心記憶體模組調整電壓。
雖然本揭露以前述之實施例揭露如上，然其並非用以限定本揭露。在不脫離本揭露之精神和範圍內，所為之更動與潤飾，均屬本揭露之專利保護範圍。關於本揭露所界定之保護範 圍請參考所附之申請專利範圍。
1‧‧‧動態隨機存取記憶體
10‧‧‧第一電壓調整模組
11‧‧‧暫存器
13‧‧‧核心記憶體模組
VC‧‧‧第一控制電壓
VEXT‧‧‧外部電壓

Claims (16)

  1. 一種具有可變操作電壓之記憶體，包含：一第一核心記憶體模組，以一第一控制電壓進行一第一資料存取操作；一暫存器，用以儲存多筆控制訊號，並依據一輸入訊號選擇該些控制訊號其中之一作為一電壓控制訊號，其中該暫存器為符合聯合電子設備工程委員會(Joint Electron Device Engineering Council,JEDEC)規格的暫存器；以及一第一電壓調整模組，分別電性連接至該暫存器、該第一核心記憶體模組與一外部電壓，用以依據該電壓控制訊號與該外部電壓提供該第一控制電壓。
  2. 如申請專利範圍第1項所述的記憶體，其中該第一電壓調整模組包含：一第一電壓源，用以提供多個第一電壓，其中該些第一電壓彼此不同；一第一穩壓器，用以依據一第一參考電壓與該外部電壓，輸出該第一控制電壓；以及一第一電壓選擇器，分別電性連接至該暫存器、該第一電壓源與該第一穩壓器，用以依據該電壓控制訊號，將該些第一電壓其中之一電性連接至該第一穩壓器以作為該第一參考電壓。
  3. 如申請專利範圍第2項所述的記憶體，更包含：一第一周邊電路，電性連接至該第一核心記憶體模組，用以依據一存取指令對該第一核心記憶體模組進行該第一資料存取操作；以及一第二電壓調整模組，分別電性連接至該暫存器、該第一周邊電路與該外部電壓，用以依據該電壓控制訊號與該外部電壓提供一第二控制電壓給該第一周邊電路。
  4. 如申請專利範圍第3項所述的記憶體，更包含：一第二核心記憶體模組，以一第三控制電壓進行一第二資料存取操作；以及一第二周邊電路，電性連接至該第二核心記憶體模組與該第二電壓調整模組，用以依據該存取指令對該第二核心記憶體模組進行該第二資料存取操作；其中，該第一電壓調整模組更電性連接至該第二核心記憶體模組，並依據該電壓控制訊號與該外部電壓提供該第三控制電壓，且該第二電壓調整模組更提供該第二控制電壓給該第二周邊電路。
  5. 如申請專利範圍第3項所述的記憶體，其中該第二電壓調整模組包含：一第二電壓源，用以提供多個第二電壓，其中該些第二電壓彼此不同； 一第二穩壓器，用以依據一第二參考電壓與該外部電壓，輸出該第二控制電壓；以及一第二電壓選擇器，分別電性連接至該暫存器、該第二電壓源與該第二穩壓器，用以依據該電壓控制訊號，將該些第二電壓其中之一電性連接至該第二穩壓器以作為該第二參考電壓。
  6. 如申請專利範圍第2項所述的記憶體，其中該第一穩壓器包含：一放大器，電性連接至該電壓選擇器，用以依據該第一參考電壓與該第一控制電壓，產生一電流控制訊號；一開關，電性連接至該外部電壓與該放大器，用以依據該電流控制訊號調整從該外部電壓所汲取的一輸出電流；以及一阻抗元件，電性連接於該開關與一接地端間，由該輸出電流而產生該第一控制電壓。
  7. 如申請專利範圍第1項所述的記憶體，其中該第一電壓調整模組包含：一電壓源，用以提供多個電壓，該電壓源包含：一電流源，具有一第一端與連接至該外部電壓的一第二端，並電性連接至該暫存器以依據該電壓控制訊號調整一參考電流；以及 一阻抗元件，具有與該第二端連接的一第三端以及與一接地端連接的一第四端；以及一第一穩壓器，用以依據一第一參考電壓與該外部電壓，輸出該第一控制電壓；其中該參考電流流過該阻抗元件時，該第二端的電壓值相對於該接地端的電壓值定義出該第一參考電壓。
  8. 如申請專利範圍第1項所述的記憶體，其中該暫存器係一模式暫存器，包含：一第一暫存區塊，用以儲存關聯於該核心記憶體模組的多個操作模式資料；以及一第二暫存區塊，用以儲存該些控制訊號以及一對照表，該對照表係關於該輸入訊號與該電壓控制訊號的對應關係。
  9. 如申請專利範圍第1項所述的記憶體，其中該電壓源包含：多個電阻，串接於該外部電壓與一接地端之間，用以提供該些電壓。
  10. 一種記憶體調整操作電壓的方法，包含：提供一外部電壓；依據一對照表與一輸入訊號，產生一控制訊號；以及以一第一電壓調整模組依據該控制訊號，從該外部電壓汲取電能並提供一核心記憶體模組一第一控制電壓。
  11. 如申請專利範圍第10項所述的方法，其中該第一電壓調整模組包含一電壓源、一電壓選擇器與一穩壓器，該電壓源提供多個電壓，該電壓選擇器依據該控制訊號將該些電壓其中之一橋接至該穩壓器以作為一參考電壓，該穩壓器從該外部電壓汲取電能並依據該參考電壓產生該第一控制電壓。
  12. 如申請專利範圍第10項所述的方法，其中該第一電壓調整模組包含一電流源、一阻抗元件與一穩壓器，該電流源依據該控制訊號由該外部電壓汲取一參考電流，該參考電流通過該阻抗元件而產生一參考電壓，該穩壓器從該外部電壓汲取電能並依據該參考電壓產生該第一控制電壓。
  13. 一種具有可變操作電壓之記憶體，包含：複數核心記憶體模組；複數周邊電路；一符合聯合電子設備工程委員會(Joint Electron Device Engineering Council,JEDEC)規格的暫存器，用以儲存控制訊號；以及一電壓調整模組，分別電性連接至該暫存器、該複數核心記憶體模組、該複數周邊電路與一外部電壓，用以依據該控制訊號與該外部電壓提供該複數核心記憶體模組與該複數周邊電路所需之控制電壓。
  14. 如申請專利範圍第13項所述的記憶體，該記憶體依據該暫存器之該控制訊號將該複數核心記憶體模組分成一第一群組與 一第二群組，該電壓調整模組依據該控制訊號與該外部電壓提供該第一群組所需之該控制電壓與該第二群組所需之該控制電壓，其中該第一群組所需之該控制電壓不同於該第二群組所需之該控制電壓。
  15. 如申請專利範圍第13項所述的記憶體，該記憶體依據該暫存器之該控制訊號將該複數核心記憶體模組分成一第一群組與一第二群組，該記憶體依據該控制訊號提供該第一群組所需之一第一工作頻率與該第二群組所需之一第二工作頻率。
  16. 如申請專利範圍第13項所述的記憶體，該記憶體依據該暫存器之該控制訊號將該複數周邊電路分成一第一群組周邊電路與一第二群組周邊電路，該電壓調整模組依據該控制訊號與該外部電壓提供該第一群組周邊電路所需之該控制電壓與該第二群組周邊電路所需之該控制電壓，其中該第一群組所需之該控制電壓相同於該第二群組所需之該控制電壓。
TW103118173A 2013-05-23 2014-05-23 具有可變操作電壓之記憶體及其調整方法 TWI520136B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US14/286,432 US9465430B2 (en) 2013-05-23 2014-05-23 Memory with variable operation voltage and the adjusting method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US201361826979P 2013-05-23 2013-05-23

Publications (2)

Publication Number Publication Date
TW201503133A TW201503133A (zh) 2015-01-16
TWI520136B true TWI520136B (zh) 2016-02-01

Family

ID=52718481

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103118173A TWI520136B (zh) 2013-05-23 2014-05-23 具有可變操作電壓之記憶體及其調整方法

Country Status (1)

Country Link
TW (1) TWI520136B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10096369B2 (en) 2016-06-15 2018-10-09 Winbond Electronics Corp. Semiconductor device including a voltage generation circuit, and voltage generation circuit generates a required voltage according to internal data requested in response to an operation

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10096369B2 (en) 2016-06-15 2018-10-09 Winbond Electronics Corp. Semiconductor device including a voltage generation circuit, and voltage generation circuit generates a required voltage according to internal data requested in response to an operation

Also Published As

Publication number Publication date
TW201503133A (zh) 2015-01-16

Similar Documents

Publication Publication Date Title
CN109416916B (zh) 电压产生电路
JP2015076655A (ja) 半導体装置
CN108415502B (zh) 一种无有限周期震荡的数字线性稳压电源及稳压方法
WO2015026503A1 (en) Active regulator wake-up time improvement by capacitive regulation
TW201329997A (zh) 多重調節器電路及包含其之積體電路
KR20150075721A (ko) 입력 버퍼와 입력 버퍼를 포함하는 플래쉬 메모리 장치
US20120081176A1 (en) On-Die Voltage Regulation Using p-FET Header Devices with a Feedback Control Loop
KR100803363B1 (ko) 반도체 메모리 장치의 전압 생성 회로
TWI520136B (zh) 具有可變操作電壓之記憶體及其調整方法
JP6781750B2 (ja) レギュレータ回路および半導体記憶装置
US8854097B2 (en) Load switch
US8716897B2 (en) Voltage generators having reduced or eliminated cross current
TWI547922B (zh) 電源供應系統與顯示裝置
US9046551B2 (en) Voltage detection circuit and internal voltage generator using the same
US9465430B2 (en) Memory with variable operation voltage and the adjusting method thereof
CN101471655A (zh) 电流型逻辑电路及其控制装置
TW200807848A (en) Level shifter
KR20190041330A (ko) 전원 게이팅 회로를 포함하는 반도체 장치
US9335777B2 (en) Voltage generation circuits and semiconductor devices including the same
CN102930897B (zh) 电压产生器
JP2006157909A (ja) デューティー補正回路
JP2008072113A (ja) 半導体集積回路
JP6530226B2 (ja) 電圧レギュレータ、半導体装置、及び電圧レギュレータの電圧生成方法
TWI729887B (zh) 電壓調整器
TWI648736B (zh) 動態隨機存取記憶體