JP6781750B2 - レギュレータ回路および半導体記憶装置 - Google Patents
レギュレータ回路および半導体記憶装置 Download PDFInfo
- Publication number
- JP6781750B2 JP6781750B2 JP2018504488A JP2018504488A JP6781750B2 JP 6781750 B2 JP6781750 B2 JP 6781750B2 JP 2018504488 A JP2018504488 A JP 2018504488A JP 2018504488 A JP2018504488 A JP 2018504488A JP 6781750 B2 JP6781750 B2 JP 6781750B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit unit
- voltage
- bias
- state
- regulator circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 30
- 238000001514 detection method Methods 0.000 claims description 37
- 230000001052 transient effect Effects 0.000 claims description 17
- 238000010586 diagram Methods 0.000 description 20
- 230000007704 transition Effects 0.000 description 12
- 230000000052 comparative effect Effects 0.000 description 10
- 230000003321 amplification Effects 0.000 description 6
- 238000003199 nucleic acid amplification method Methods 0.000 description 6
- 230000006266 hibernation Effects 0.000 description 5
- 238000009499 grossing Methods 0.000 description 4
- 238000011084 recovery Methods 0.000 description 4
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000006641 stabilisation Effects 0.000 description 2
- 238000011105 stabilization Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/575—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/12—Programming voltage switching circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/30—Power supply circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Description
図1は、第一実施形態に係るレギュレータ回路101の構成例を示す図である。図1では、レギュレータ回路101に出力端子に付加された回路である出力端子固定回路部31および平滑容量部32も図示してある。
次に、比較例と対比しながら第一実施形態のレギュレータ回路111について説明する。図8は、比較例に係るレギュレータ回路111の構成を示す図である。図8に示す比較例のレギュレータ回路111は、図1と比べて、第二バイアス回路部21、および間欠動作制御信号REG_ENの信号線が削除されている点が異なっている。以下、異なる点を中心に説明する。
図10は、第二実施形態に係るレギュレータ回路の構成を示す図である。図8において、前述した従来のレギュレータ回路と同一機能の構成要素には同一の符号を付けて、その詳細な説明を省略する。ここでは構成の異なる部分のみを説明する。
11 検出回路部
12 演算増幅回路部
13 出力回路部
14 接続遮断回路部
15 第一バイアス回路部
21 第二バイアス回路部
22 カレントミラー回路部
23 ロジック回路部
31 出力端子固定回路部
32 平滑容量部
51 メモリアレイ
52 ロウデコーダ
53 カラムデコーダ
54 読出し回路
55 書込み回路
56 電源回路
57 制御回路
P0、P20、P21、P22、P23、P24 PMOSトランジスタ
N20、N21 NMOSトランジスタ
SW0、SW1、SW2、SW3、SW21、SW22 スイッチ
I20 第一電流源
I21 第二電流源
I22 第三電流源
I23 第四電流源
Claims (14)
- 第一停止状態と、第二停止状態と、動作状態とを持つレギュレータ回路であって、
前記レギュレータ回路の出力電圧の大きさを検出し、フィードバックノードに検出結果を示すフィードバック電圧を出力する検出回路部と、
基準電圧と前記フィードバックノードの電圧とを比較して比較結果を示す電圧を出力する演算増幅回路部と、
前記演算増幅回路部の出力に応じて前記出力電圧を生成する出力回路部とを有し、
前記第一停止状態と前記第二停止状態とでは前記フィードバックノードの状態が異なり、
前記第二停止状態から前記動作状態への切替えにおける過渡時間は、前記第一停止状態から前記動作状態への切替えにおける過渡時間よりも短い
レギュレータ回路。 - 前記レギュレータ回路は、
メモリセルの記憶内容を電気信号によって消去及び書き込みすることができる半導体記憶装置の書込みパルスのハイレベルに対応する前記出力電圧を発生し、
前記メモリセルに書込みパルスを印加する少なくとも1つの書込みパルス印加回路に前記出力電圧を電源電圧として供給する
請求項1記載のレギュレータ回路。 - 前記レギュレータ回路は、前記書込みパルスが活性化する一定期間前に前記動作状態になり、前記書込みパルスが非活性化すると前記第二停止状態になる
請求項2記載のレギュレータ回路。 - 前記レギュレータ回路の出力端子は、前記第一停止状態において所定電圧を有し、前記第二停止状態において前記レギュレータ回路の出力電圧をハイインピーダンスで保持した状態を有する
請求項1記載のレギュレータ回路。 - 前記第一停止状態は前記フィードバックノードが所定電圧である状態であり、
前記第二停止状態は前記フィードバックノードが前記所定電圧以外の電圧である状態、或いはハイインピーダンスである状態である
請求項1記載のレギュレータ回路。 - 前記検出回路部と前記出力回路部、或いは前記検出回路部と前記フィードバックノードとの接続および遮断を切替える接続遮断回路部と、
前記フィードバックノードに第一バイアス電圧を供給する第一バイアス回路部と、
前記フィードバックノードに、前記第一バイアス電圧とは異なる第二バイアス電圧を供給する第二バイアス回路部とを備える
請求項1記載のレギュレータ回路。 - 前記接続遮断回路部は、前記動作状態において前記検出回路部と前記フィードバックノードとを接続し、前記第一および第二停止状態おいて前記検出回路部と前記フィードバックノードとを遮断し、
前記第一停止状態では前記第一バイアス回路部と前記フィードバックノードとを接続し、
前記第二停止状態では前記第二バイアス回路部と前記フィードバックノードとを接続する
請求項6記載のレギュレータ回路。 - 前記第一バイアス電圧と前記基準電圧との差分は、前記第二バイアス電圧と前記基準電圧との差分よりも小さい
請求項6記載のレギュレータ回路。 - 前記第一バイアス回路部は、前記第一バイアス電圧を前記フィードバックノードに供給するかしないかを切替えるスイッチを有し、
前記第二バイアス回路部は、前記基準電圧から前記第二バイアス電圧を生成するボルテージフォロア回路を有する
請求項6記載のレギュレータ回路。 - 前記第二バイアス回路部は、第一電流源と、第二電流源と、カレントミラー回路部と、NMOSトランジスタと、PMOSトランジスタと、スイッチとを備え、
前記第一電流源の一端は、前記カレントミラー回路部の入力端子に接続され、
前記第一電流源のもう一端は、接地され、
前記カレントミラー回路部の出力端子は、前記フィードバックノードと前記PMOSトランジスタのソース端子とに接続され、
前記NMOSトランジスタのゲート端子は、前記基準電圧に接続され、
前記NMOSトランジスタのソース端子は、電源電圧に接続され、
前記NMOSトランジスタのドレイン端子は、前記PMOSトランジスタのゲート端子と第二電流源の一端に接続され、
前記第二電流源のもう一端は、接地され、
前記PMOSトランジスタのドレイン端子は、前記スイッチの一端に接続され、
前記スイッチの他端は接地される
請求項6記載のレギュレータ回路。 - 前記第二バイアス回路部は、第一電流源と、第二電流源と、カレントミラー回路部と、NMOSトランジスタと、PMOSトランジスタと、スイッチとを備え、
前記第一電流源の一端は、前記カレントミラー回路部の入力端子に接続され、
前記第一電流源のもう一端は、接地され、
前記カレントミラー回路部の出力の出力端子は、前記NMOSトランジスタのゲート端子と前記PMOSトランジスタのソース端子とに接続され、
前記NMOSトランジスタのソース端子は、電源電圧に接続され、
前記NMOSトランジスタのドレイン端子は、前記フィードバックノードと前記第二電流源の一端とに接続され、
前記第二電流源のもう一端は、接地され、
前記PMOSトランジスタのゲート端子は、前記基準電圧に接続し、
前記PMOSトランジスタのドレイン端子は、前記スイッチの一端に接続され、
前記スイッチの他端は、接地される
請求項6記載のレギュレータ回路。 - 電気信号によってメモリセルのデータを消去、及び、メモリセルにデータを書き込みすることができる半導体記憶装置であって、
請求項1記載のレギュレータ回路と、
データを記憶するメモリセルと、
前記メモリセルに書込みパルスを印加する書込みパルス印加回路とを備え、
前記レギュレータ回路は、書込みパルスのハイレベルに対応する出力電圧を電源電圧として前記書込みパルス印加回路に供給する
半導体記憶装置。 - 前記レギュレータ回路は、前記書込みパルスが活性化する一定時間前に前記動作状態になり、前記書込みパルスが非活性化すると前記第二停止状態になる
請求項12記載の半導体記憶装置。 - 連続する複数回の書込みにおいて前記動作状態と前記第二停止状態とを同じ回数繰り返す
請求項13記載の半導体記憶装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016046375 | 2016-03-10 | ||
JP2016046375 | 2016-03-10 | ||
PCT/JP2017/008889 WO2017154863A1 (ja) | 2016-03-10 | 2017-03-07 | レギュレータ回路および半導体記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2017154863A1 JPWO2017154863A1 (ja) | 2019-01-10 |
JP6781750B2 true JP6781750B2 (ja) | 2020-11-04 |
Family
ID=59789361
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018504488A Active JP6781750B2 (ja) | 2016-03-10 | 2017-03-07 | レギュレータ回路および半導体記憶装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US10488877B2 (ja) |
JP (1) | JP6781750B2 (ja) |
CN (1) | CN108700905B (ja) |
WO (1) | WO2017154863A1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7091113B2 (ja) * | 2018-03-30 | 2022-06-27 | ラピスセミコンダクタ株式会社 | 半導体装置、および半導体装置の制御方法 |
US10983547B1 (en) * | 2020-01-29 | 2021-04-20 | Panasonic Intellectual Property Management Co., Ltd. | Bandgap reference circuit with reduced flicker noise |
US11625054B2 (en) * | 2021-06-17 | 2023-04-11 | Novatek Microelectronics Corp. | Voltage to current converter of improved size and accuracy |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4237696B2 (ja) | 2004-11-17 | 2009-03-11 | パナソニック株式会社 | レギュレータ回路 |
CN100388149C (zh) * | 2004-12-23 | 2008-05-14 | 凌阳科技股份有限公司 | 低待机耗流的电压稳压器 |
US7068019B1 (en) * | 2005-03-23 | 2006-06-27 | Mediatek Inc. | Switchable linear regulator |
JP2006331235A (ja) * | 2005-05-27 | 2006-12-07 | Sharp Corp | 電圧変換回路および電子機器 |
CN102782763B (zh) * | 2010-03-10 | 2015-11-25 | 松下电器产业株式会社 | 半导体存储装置 |
JP2013114546A (ja) * | 2011-11-30 | 2013-06-10 | Renesas Electronics Corp | 半導体装置 |
JP5971720B2 (ja) * | 2012-11-01 | 2016-08-17 | 株式会社東芝 | 電圧レギュレータ |
US9104223B2 (en) * | 2013-05-14 | 2015-08-11 | Intel IP Corporation | Output voltage variation reduction |
-
2017
- 2017-03-07 JP JP2018504488A patent/JP6781750B2/ja active Active
- 2017-03-07 CN CN201780014006.6A patent/CN108700905B/zh active Active
- 2017-03-07 WO PCT/JP2017/008889 patent/WO2017154863A1/ja active Application Filing
-
2018
- 2018-09-05 US US16/122,725 patent/US10488877B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
WO2017154863A1 (ja) | 2017-09-14 |
US10488877B2 (en) | 2019-11-26 |
JPWO2017154863A1 (ja) | 2019-01-10 |
CN108700905B (zh) | 2020-08-04 |
CN108700905A (zh) | 2018-10-23 |
US20190004554A1 (en) | 2019-01-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5890207B2 (ja) | 半導体装置 | |
JP4488800B2 (ja) | 半導体集積回路装置 | |
US9589656B2 (en) | Voltage generation circuit which is capable of executing high-speed boost operation | |
JP5342324B2 (ja) | 昇圧回路 | |
KR101221177B1 (ko) | 전압 전환 회로 | |
US7439794B2 (en) | Power source circuit | |
JP6781750B2 (ja) | レギュレータ回路および半導体記憶装置 | |
JP2006146421A (ja) | レギュレータ回路 | |
JP4377274B2 (ja) | 電源回路及び該電源回路を備えた半導体記憶装置 | |
US8203891B2 (en) | Voltage sensing circuit capable of controlling a pump voltage stably generated in a low voltage environment | |
US8723559B2 (en) | Dynamic driver circuit | |
KR20100028193A (ko) | 고전압 스위치 회로 및 이를 구비한 불휘발성 메모리 소자 | |
KR20080101168A (ko) | 반도체 소자의 전압 스위치 회로 | |
JP2006216147A (ja) | 不揮発性メモリ回路 | |
US11062760B1 (en) | Memory device including data input/output circuit | |
JP5255609B2 (ja) | 電圧制御回路および電圧制御方法 | |
JP4698592B2 (ja) | 電圧制御回路および半導体装置 | |
KR100850276B1 (ko) | 반도체 장치에 적합한 내부전원전압 발생회로 | |
US9874892B2 (en) | Internal voltage generation device | |
KR100780635B1 (ko) | 반도체 메모리 소자 및 그의 코어전압 발생방법 | |
KR100390899B1 (ko) | 부스팅 전압 발생회로 | |
KR100720221B1 (ko) | 전압 발생기 | |
KR20110047802A (ko) | 내부전압발생회로 | |
KR20000030915A (ko) | 플래시 이이피롬의 워드라인 회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20191016 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20200217 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20200520 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200714 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200911 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20201006 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20201016 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6781750 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |