JP6781750B2 - レギュレータ回路および半導体記憶装置 - Google Patents

レギュレータ回路および半導体記憶装置 Download PDF

Info

Publication number
JP6781750B2
JP6781750B2 JP2018504488A JP2018504488A JP6781750B2 JP 6781750 B2 JP6781750 B2 JP 6781750B2 JP 2018504488 A JP2018504488 A JP 2018504488A JP 2018504488 A JP2018504488 A JP 2018504488A JP 6781750 B2 JP6781750 B2 JP 6781750B2
Authority
JP
Japan
Prior art keywords
circuit unit
voltage
bias
state
regulator circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018504488A
Other languages
English (en)
Other versions
JPWO2017154863A1 (ja
Inventor
礼司 持田
礼司 持田
小野 貴史
貴史 小野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nuvoton Technology Corp Japan
Original Assignee
Nuvoton Technology Corp Japan
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nuvoton Technology Corp Japan filed Critical Nuvoton Technology Corp Japan
Publication of JPWO2017154863A1 publication Critical patent/JPWO2017154863A1/ja
Application granted granted Critical
Publication of JP6781750B2 publication Critical patent/JP6781750B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10Regulating voltage or current
    • G05F1/46Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/575Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10Regulating voltage or current
    • G05F1/46Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/10Programming or data input circuits
    • G11C16/12Programming voltage switching circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/30Power supply circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C5/00Details of stores covered by group G11C11/00
    • G11C5/14Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Description

本開示は、停止状態および動作状態を有するレギュレータ回路および半導体記憶装置に関する。
半導体集積回路において、所望の内部電圧を生成するためにレギュレータ回路が搭載される。例えば、外部から入力された電源電圧から半導体集積回路の内部動作に必要な電源電圧を生成する場合にレギュレータ回路が使用される。また、半導体記憶装置においては、チャージポンプ回路の出力高電圧から、読出し動作あるいは書込み動作に必要な所定の電圧を生成する場合にレギュレータ回路が使用される。
近年の半導体集積回路は、スマートフォン等の携帯機器への搭載を実現するために低消費電力化が求められており、半導体集積回路の停止状態時にはレギュレータ回路を停止させて、停止状態時の消費電力を抑える必要がある。一方、停止状態から動作状態に復帰する際には、レギュレータ回路が高速に復帰して、所定の電圧を供給する必要がある。
特許文献1は、停止状態から動作状態に高速復帰が可能なレギュレータ回路を提案している。
特許第4237696号公報
しかしながら、上記従来のレギュレータ回路においては、停止状態時にはフィードバック電圧が電源電圧付近に設定されるため、電源電圧から安定した動作状態時の基準電圧付近まで遷移するための時間を要する。停止状態から動作状態に復帰する際により高速であることが望まれる。
本開示は、上記課題を解決するものであり、停止状態から動作状態により高速な復帰が可能なレギュレータ回路および半導体記憶装置を提供することを目的とする。
上記課題を解決するために、本開示のレギュレータ回路は、第一停止状態と、第二停止状態と、動作状態とを持つレギュレータ回路であって、前記レギュレータ回路の出力電圧の大きさを検出し、フィードバックノードに検出結果を示すフィードバック電圧を出力する検出回路部と、基準電圧と前記フィードバックノードの電圧とを比較して比較結果を示す電圧を出力する演算増幅回路部と、前記演算増幅回路部の出力に応じて前記出力電圧を生成する出力回路部とを有し、前記第一停止状態と前記第二停止状態とでは前記フィードバックノードの状態が異なり、前記第二停止状態から前記動作状態への切替えにおける過渡時間は、前記第一停止状態から前記動作状態への切替えにおける過渡時間よりも短い。
また、第一停止状態はレギュレータ回路の出力端子を任意電圧に固定した状態であり、第二停止状態ではレギュレータ回路の出力端子をレギュレータ回路の動作状態の出力電圧をハイインピーダンスで保持した状態であることが好ましい。
また、第一停止状態はレギュレータ回路のフィードバックノードを任意電圧に接続した状態であり、第二停止状態ではレギュレータ回路のフィードバックノードを第一停止状態とは異なる電圧に固定、或いは動作状態のフィードバック電圧をハイインピーダンスで保持した状態であることが好ましい。
また、レギュレータ回路のフィードバックノードには、第二バイアス回路部が接続されていることが好ましい。
また、第一停止状態は第一バイアス回路部とフィードバックノードを接続しフィードバックノードに第一のバイアス電圧を供給し、第二停止状態では第二バイアス回路部とフィードバックノードを接続し第二バイアス電圧を供給することが好ましい。
また、第一バイアス電圧は電源電圧、或いは接地電圧であり、第二バイアス電圧は基準電圧であることが好ましい。
また、第一バイアス電圧は電源電圧、或いは基準電圧、或いは接地電圧であり、第二バイアス電圧は基準電圧に近い電圧であることが好ましい。
また、第二バイアス回路部は基準電圧をゲート端子に入力したトランジスタや、電流源や、カレントミラー回路を使用した構成、基準電圧に対するボルテージフォロアを使用した構成、抵抗と電流源を使用した構成等、基準電圧に消費電流が発生しない構成であることが好ましい。
また、レギュレータ回路は第一停止状態から動作状態に遷移後、第二停止状態に遷移することが好ましい。
以上説明したように、本開示のレギュレータ回路および半導体記憶装置によれば、第一停止状態から動作状態への切替えにおける過渡時間に比べ、第二停止状態から動作状態への切替えにおける過渡時間は短く、第二停止状態から動作状態への復帰をより高速にすることができる。また、第一および第二停止状態を適宜使い分けることにより、動作状態への平均的な復帰時間をより短くすることが可能である。
図1は、第一実施形態に係るレギュレータ回路の構成例を示す図である。 図2は、第一実施形態に係るレギュレータ回路の他の構成例を示す図である。 図3は、第一実施形態に係る第二バイアス回路部の構成例1を示す図である。 図4は、第一実施形態に係る第二バイアス回路部の構成例2を示す図である。 図5は、レギュレータ回路を含む半導体記憶装置の構成例を示す図である。 図6は、レギュレータ回路と書込み回路との接続関係の構成を示す図である。 図7は、第一実施形態に係るレギュレータ回路の各種動作時における波形を示す図である。 図8は、比較例に係るレギュレータ回路の構成を示す図である。 図9は、比較例に係るレギュレータ回路の各種動作時における波形を示す図である。 図10は、第二実施形態に係るレギュレータ回路の構成を示す図である。 図11は、第二実施形態に係るレギュレータ回路の各種動作時における波形を示す図である。
本発明の実施形態について、図面を用いて詳細に説明する。なお、以下で説明する実施の形態は、いずれも本発明の好ましい一具体例を示す。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置位置及び接続形態等は、一例であり、本開示を限定する主旨ではない。また、以下の実施の形態における構成要素のうち、本開示の最上位概念を示す独立請求項に記載されていない構成要素については、より好ましい形態を構成する任意の構成要素として説明する。
(第一実施形態)
図1は、第一実施形態に係るレギュレータ回路101の構成例を示す図である。図1では、レギュレータ回路101に出力端子に付加された回路である出力端子固定回路部31および平滑容量部32も図示してある。
同図のレギュレータ回路101は、検出回路部11、演算増幅回路部12、出力回路部13、接続遮断回路部14、第一バイアス回路部15、第二バイアス回路部21を備え、第一停止状態と第二停止状態と動作状態とを持つ。
検出回路部11は、出力電圧VOUTの検出を行い、出力電圧VOUTに応じた電圧(フィードバック電圧)VFBを生成してフィードバックノードに出力する。フィードバック電圧は出力電圧VOUTの大きさを示す電圧である。フィードバックノードは、演算増幅回路部12の非反転入力端子に接続された配線上のノードをいう。
演算増幅回路部12は、基準電圧VREFとフィードバックノードの電圧との電圧比較を行って比較結果を示す出力電圧VAOUTを出力する。
出力回路部13は、演算増幅回路部12の出力電圧VAOUTに基づいて出力端子に電流を供給して出力電圧VOUTを一定に保つ。
接続遮断回路部14は、検出回路部11の出力とフィードバックノードを接続および遮断を切替える。
第一バイアス回路部15は、フィードバックノードに電源VDDを接続・遮断する。
検出回路部11は、出力電圧VOUTと接地電圧との間に接続された抵抗R0とR1、及びスイッチSW0との直列回路で構成され、フィードバック電圧VFBは抵抗R0とR1の接続点から取り出される。スイッチSW0の制御端子には制御信号PS_ENが接続されている。
演算増幅回路部12の非反転入力端子にはフィードバック電圧VFBが、反転入力端子には基準電圧VREFが入力されており、電源VDDHにより駆動される。また制御信号PS_ENが入力されている。
出力回路部13はPMOSトランジスタP0から構成される。PMOSトランジスタP0のゲート端子は演算増幅回路部12の出力端子に、ソース端子は電源VDDHに、ドレイン端子は出力端子VOUTに接続される。PMOSトランジスタP0は、演算増幅回路部12の出力電圧VAOUTに応じて出力端子に電流を供給する。
接続遮断回路部14はスイッチSW1で構成され、制御信号PS_ENが入力されている。
第一バイアス回路部15は第一停止状態において前記フィードバックノードに所定電圧として第一バイアス電圧を供給する。第一バイアス電圧は、例えば電源電圧または接地電圧でもよい。図1では、第1バイアス電圧が電源電圧VDDである例を示している。第一バイアス回路部15は、例えば、電源VDDとフィードバックノードの間に接続されたスイッチSW2で構成される。スイッチSW2の制御端子には制御信号PS_ENが入力されている。
ここで、制御信号PS_ENは、レギュレータ回路101の動作と停止を制御する制御信号である。制御信号PS_ENがHighレベルで、かつ制御信号REG_ENがHighレベルのときにレギュレータ回路101は動作状態となり、制御信号PS_ENがLowレベルのときに第一停止状態となる。また、制御信号PS_ENがHighレベルで、かつ、制御信号REG_ENがLowレベルのとき、レギュレータ回路101は第二停止状態になる。制御信号PS_ENがHighレベルのときには検出回路部11のスイッチSW0がオン状態、接続遮断回路部14のスイッチSW1がオン状態、第一バイアス回路部15のスイッチSW2がオフ状態、及び演算増幅回路部12は活性化状態となりレギュレータ回路101が動作状態となる。また、制御信号PS_ENがLowレベルのときには、検出回路部11のSW0がオフ状態、接続遮断回路部14のスイッチSW1がオフ状態、第一バイアス回路部15のスイッチSW2がオン状態、及び演算増幅回路部12は非活性化状態となりレギュレータ回路101が第一停止状態となり、このときレギュレータ回路101での電流消費はゼロになる。
レギュレータ回路101の出力端子VOUTには平滑容量部32と出力端子固定回路部31が接続されている。また、出力端子固定回路部31には制御信号PS_ENが入力されている。平滑容量部32は出力電圧VOUTの電圧変動を抑えることを目的として付加されるものである。出力端子固定回路部31は電源VDDとスイッチSW3で構成され、制御信号PS_ENがHighレベルのときは、出力端子固定回路部31のスイッチSW3はオフ状態、制御信号PS_ENがLowレベルのときは、出力端子固定回路部31のSW3はオン状態となり、出力端子VOUTに電源VDDを接続する。
以下では、基準電圧VREF=0.8V、電源VDDH=3.3V、出力電圧VOUT=2.5Vの場合を考える。この電圧値はメモリの書込み動作時にビット線に印加する2.5Vの電圧をレギュレータ回路101で生成する場合の例であり、電源VDDH=3.3Vはチャージポンプ回路により電源電圧VDD=1.1Vから昇圧することで生成される。
第二バイアス回路部21は、第二停止状態においてフィードバックノードに、第一バイアス電圧とは異なる第二バイアス電圧を供給する。たとえば、第二バイアス電圧と基準電圧との差分は、第一バイアス電圧と記基準電圧との差分よりも小さい。こうすれば、第二停止状態から動作状態への切替えにおける過渡時間は、第一停止状態から動作状態への切替えにおける過渡時間よりも短くなる。第二バイアス回路部21には制御信号PS_ENおよび間欠動作制御信号REG_ENが入力されている。また、間欠動作制御信号REG_ENは、検出回路部11のスイッチSW0と、演算増幅回路部12と、接続遮断回路部14のスイッチSW1と、第二バイアス回路部21にも入力されている。ここで、間欠動作制御信号REG_ENは制御信号PS_ENと連動して制御され、制御信号PS_ENがLowのときレギュレータ回路101は第一停止状態となり、制御信号PS_ENがHigh、間欠動作制御信号REG_ENがHighのときレギュレータ回路101は動作状態となる。このとき、制御信号PS_ENがHigh、間欠動作制御信号REG_ENがLowになるとレギュレータ回路は第二停止状態となる。このとき、制御信号PS_ENがHigh、間欠動作制御信号REG_ENがHighとなると、第一停止状態から動作状態に遷移するときと比べ、高速に動作状態に遷移する。
ここで、第一停止状態と第二定状態について説明する。第一停止状態と第二停止状態とではフィードバックノードの状態とレギュレータ回路101の出力端子の状態とが異なっている。すなわち、第一停止状態はフィードバックノードが所定電圧(第一バイアス電圧)である状態である。第二停止状態はフィードバックノードが、所定電圧以外の電圧(第二バイアス電圧)である状態、或いはハイインピーダンスである状態である。また、レギュレータ回路101の出力端子は、第一停止状態において所定電圧(図1では電源電圧VDD)であり、第二停止状態においてハイインピーダンスである。
なお、図2は、第一実施形態に係るレギュレータ回路の他の構成例を示す図である。図2に示すように、接続遮断回路部14は、出力端子VOUTと検出回路部11の入力との間に配置してもよい。
次に、第二バイアス回路部21の構成例1および2について説明する。
図3は、第二バイアス回路部21の構成例1を示す図である。第二バイアス回路部21は第一電流源I20と、第二電流源I21とカレントミラー回路部22とNMOSトランジスタN20と、PMOSトランジスタP23と、スイッチSW21と、ロジック回路部23で構成され、カレントミラー回路部22の入力端子in1と第一電流源I20の一端と接続し、第一電流源のもう一端は接地電圧に接続されている。また、カレントミラー回路部22の出力端子out1をフィードバックノードとPMOSトランジスタP23のソース端子に接続し、NMOSトランジスタN20のゲート端子を基準電圧VREFに接続し、NMOSトランジスタN20のドレイン端子を電源VDDH、或いは電源VDD等の電源電圧に接続し、NMOSトランジスタN20のソース端子をPMOSトランジスタP23のゲート端子と第二電流源I21の一端に接続し、第二電流源I21のもう一端は接地電圧に接続されている。また、PMOSトランジスタP23のドレイン端子はスイッチSW21の入力に接続され、スイッチSW21の出力は接地電圧に接続されている。また、制御信号PS_ENと間欠動作制御信号REG_ENはロジック回路部23に入力され、ロジック回路部23はバイアス制御信号BIAS_ENを出力する。バイアス制御信号BIAS_ENは第一電流源I20と第二電流源I21とスイッチSW21とカレントミラー回路部22に入力され、制御信号PS_ENがLowのとき、バイアス制御信号BIAS_ENはLowとなり、第一電流源I20と第二電流源I21とスイッチSW21とカレントミラー回路部22がオフとなり、第二バイアス回路部21の出力はハイインピーダンスとなり、フィードバックノードは第一バイアス回路部15で発生した第一バイアス電圧になる。ここで、制御信号PS_ENがHigh、間欠動作信号REG_ENがHighになると、バイアス制御信号BIAS_ENはLowとなり、レギュレータ回路は動作状態となり、フィードバックノードは基準電圧VREF付近となる。ここで、制御信号PS_ENがHigh、間欠動作信号REG_ENがLowになると、バイアス制御信号BIAS_ENはHighとなり、第一電流源I20と第二電流源I21とスイッチSW21とカレントミラー回路部22がオンとなり、消費電流は数μAで基準電圧VREFに近い値がフィードバックノードに出力される。
さらに図4は、第二バイアス回路部21の構成例2を示す図である。この第二バイアス回路部21は第三電流源I22と、第四電流源I23とカレントミラー回路部22とNMOSトランジスタN21と、PMOSトランジスタP24と、スイッチSW22とロジック回路部23で構成され、カレントミラー回路部22の入力端子in1と第三電流源I22の一端と接続し、第三電流源I22のもう一端は接地電圧に接続されている。また、カレントミラー回路部22の出力端子out1をNMOSトランジスタN21のゲート端子とPMOSトランジスタP24のソース端子に接続し、NMOSトランジスタN21のソース端子をフィードバックノードに接続と第四電流源I23の一端と接続され、第四電流源I23のもう一端は接地電圧に接続されている。また、NMOSトランジスタN21のドレイン端子は電源VDDH、或いは電源VDD等の電源電圧に接続し、PMOSトランジスタP24のゲート端子は基準電圧VREFと接続され、PMOSトランジスタP24のドレイン端子はスイッチSW22の入力と接続され、スイッチSW22の出力は接地電圧に接続される。また、制御信号PS_ENと間欠動作制御信号REG_ENはロジック回路部23に入力され、ロジック回路部23はバイアス制御信号BIAS_ENを出力する。バイアス制御信号BIAS_ENは第三電流源I22と第四電流源I23とスイッチSW22とカレントミラー回路部22に入力され、制御信号PS_ENがLowのとき、バイアス制御信号BIAS_ENはLowとなり、第三電流源I22と第四電流源I23とスイッチSW22とカレントミラー回路部22がオフとなり、第二バイアス回路部21の出力はハイインピーダンスとなり、フィードバックノードは第一バイアス回路部15で発生した第一バイアス電圧になる。ここで、制御信号PS_ENがHigh、間欠動作信号REG_ENがHighになると、バイアス制御信号BIAS_ENはLowとなり、レギュレータ回路は動作状態となり、フィードバックノードは基準電圧VREF付近となる。ここで、制御信号PS_ENがHigh、間欠動作信号REG_ENがLowになると、バイアス制御信号BIAS_ENはHighとなり、第三電流源I22と第四電流源I23とスイッチSW22とカレントミラー回路部22がオンとなり、消費電流は数μAで基準電圧VREFに近い値がフィードバックノードVFBに出力される。
またカレントミラー回路部22はPMOSトランジスタP20と、PMOSトランジスタP21と、PMOSトランジスタP22で構成され、カレントミラー回路部22の入力と、PMOSトランジスタP20のゲート端子とドレイン端子と、PMOSトランジスタP21のゲート端子と、PMOSトランジスタP22のドレイン端子が接続され、電源VDDH、或いは電源VDD等の電源電圧と、PMOSトランジスタP20、及びPMOSトランジスタP21、及びPMOSトランジスタP22のソース端子が接続され、カレントミラー回路部22の出力とPMOSトランジスタP21のドレイン端子が接続され、バイアス制御信号BIAS_ENがPMOSトランジスタP22のゲート端子に接続される。
以上の第二バイアス回路部21の構成例1および2によれば、基準電圧VREFを電源とする消費電流を極力生じさせないので、動作状態への復帰する際に、基準電圧VREFにカップリングノイズの発生を抑え、復帰時間のうち基準電圧の安定化に要する時間を短縮または削減することができる。
また、第二バイアス回路部21は基準電圧VREFに対してボルテージフォロア回路を使用した構成や、抵抗と電流源を直列に接続した構成等で構成してもよい。
以上のように構成された第一実施形態に係る図1のレギュレータ回路101の各種動作について、半導体記憶装置に適用した場合を例に、以下詳細に説明する。
図5は、レギュレータ回路101を含む半導体記憶装置の構成例を示す図である。半導体記憶装置はメモリアレイ51、ロウデコーダ52、カラムデコーダ53、読出し回路54、書込み回路55、電源回路56、制御回路57を備えている。
メモリアレイ51はデータを格納するメモリセルが配置されている。
ロウデコーダ52は外部から入力されるアドレスに応じてメモリアレイ51のワード線を選択する回路である。
カラムデコーダ53は外部から入力されるアドレスに応じてメモリアレイ51のビット線、ソース線を選択し、読出し回路54、或いは書込み回路55に接続する。
読出し回路54はセンスアンプ等で構成され、メモリセルに格納されたデータを読出し動作時に判定する回路である。
書込み回路55は、書換え動作時にメモリアレイ51に書換え電圧を印加する回路である。
電源回路56は、書換え動作、或いは読出し動作時に必要な電圧を発生し、書込み回路55、或いは読出し回路54、或いはロウデコーダ52に供給する回路である。第一実施形態に係る図1、或いは図2のレギュレータ回路101は電源回路56に含まれる。
制御回路57は半導体記憶装置の読出し、書換えといった各種動作モードを制御する回路であり、前述したロウデコーダ52、カラムデコーダ53、読出し回路54、書込み回路55、電源回路56を制御する。
図6に第一実施形態に係る図1、或いは図2のレギュレータ回路101と書込み回路55との接続関係を示す。書込み回路55は、m個のドライバを含む。mは、例えばメモリアレイ51のカラム数である。各ドライバは、メモリセルに書込みパルスを印加する書込みパルス印加回路5dである。レギュレータ回路101の出力端子は書込み回路55内の各ドライバの電源に接続され、書込みパルスのハイレベルに対応する電源電圧をドライバに供給する。書込み回路55内の複数のドライバはパルス制御信号PLSIN1〜PLSINmで制御される。各ドライバは、入力されたパルス制御信号PLSINi(iは1〜mの何れか)のタイミングで書込みパルスを出力する。
図7に第一実施形態に係る波形を示す。この図は半導体記憶装置において、書換え電圧(つまり書き込みパルス)を連続して印加する場合の波形である。制御信号PS_ENがLow、間欠動作制御信号REG_ENがLowの時、レギュレータ回路は第一停止状態となり、出力端子は電源VDDを出力する。このとき、検出回路部11のスイッチSW0は遮断され、接続遮断回路部14のスイッチSW1も遮断され、第一バイアス回路部15のスイッチSW2は接続される。そのため、フィードバック電圧VFBも電源VDDが接続される。また、演算増幅回路部12も非活性化状態となり、レギュレータ回路は停止し、レギュレータ回路の消費電力はゼロとなる。
さらに、制御信号PS_ENがHigh、間欠動作制御信号REG_ENがHighとなると、検出回路部11のスイッチSW0は接続され、接続遮断回路部14のスイッチSW1も接続され、第一バイアス回路部15のスイッチSW2は遮断される。また演算増幅器は活性化状態となり、レギュレータ回路は動作状態となり、出力端子は2.5Vを出力する。このとき、出力端子が2.5Vで安定すると、パルス制御信号PLSIN1を入力し、メモリセルに書込みパルスが印加される。
書込みパルス印加後、制御信号PS_ENがHigh、間欠動作制御信号REG_ENがLowとなると、レギュレータは第二停止状態となり、出力端子は動作状態の出力電圧2.5VをハイインピーダンスHizで保持する。このとき、検出回路部11のスイッチSW0は遮断され、接続遮断回路部14のスイッチSW1も遮断され、第二バイアス回路部21が動作状態となり、基準電圧VREF付近の第二バイアス電圧を出力する。そのため、フィードバック電圧VFBは基準電圧VREF付近の第二バイアス電圧となる。また、演算増幅回路部12は非活性化状態となり、レギュレータ回路は停止し、レギュレータ回路の消費電流は第二バイアス回路の消費電流数uAのみとなる。
さらに、制御信号PS_ENがHigh、間欠動作制御信号REG_ENがHighとすることで、検出回路部11のスイッチSW0は接続され、接続遮断回路部14のスイッチSW1も接続され、第一バイアス回路部15のスイッチSW2は遮断される。また演算増幅器は活性化状態となり、レギュレータ回路は動作状態となり、高速に出力端子は2.5Vで安定し、パルス制御信号PLSIN2を入力する。このとき、第二停止状態で出力端子VOUTは動作状態の出力電圧2.5Vを保持しており、フィードバック電圧VFBも動作状態の安定状態である基準電圧VREF付近が供給されている為、第一停止状態から動作状態への過度時間T1に比べ、第二停止状態から動作状態への過渡時間T2は短い。図7では、過渡時間T1は、第一停止状態の終了から動作状態が安定するまで時間をいう。また、過渡時間T2は、第二停止状態の終了から動作状態が安定するまでの時間をいう。
(比較例)
次に、比較例と対比しながら第一実施形態のレギュレータ回路111について説明する。図8は、比較例に係るレギュレータ回路111の構成を示す図である。図8に示す比較例のレギュレータ回路111は、図1と比べて、第二バイアス回路部21、および間欠動作制御信号REG_ENの信号線が削除されている点が異なっている。以下、異なる点を中心に説明する。
第二バイアス回路部21、および間欠動作制御信号REG_ENの信号線が削除されていることから、比較例は、第二休止状態を有しない。つまり、比較例のレギュレータ回路111は、動作状態の他に、休止状態1つだけを有する。
図9は、比較例に係るレギュレータ回路111の各種動作時における波形を示す図である。図9に示すように、制御信号PS_ENがHighレベルのときはレギュレータ回路が動作状態(動作状態)であり、出力電圧VOUTを一定に保つ。
一方、制御信号PS_ENがLowレベルのときはレギュレータ回路111が停止状態であり、検出回路部11と演算増幅回路部12での電流消費はゼロである。停止状態時に制御信号PS_ENがHighレベルとなると、レギュレータ回路は停止状態から動作状態に復帰し、電流供給を開始する。
図9に示すように、動作状態時はレギュレータ回路111の出力電圧VOUTは2.5Vである。このとき、演算増幅回路部12の入力電圧であるフィードバック電圧VFBは基準電圧VREFと等しい値(0.8V)になっている。
また、制御信号PS_ENがLowレベルになると停止状態に遷移する。このとき、検出回路部11と演算増幅回路部12での電流消費はゼロとなる。また、演算増幅回路部12の出力端子VAOUTは電源VDDHが出力され、これにより出力回路部13のPMOSトランジスタP0がオフ状態となる。このとき、出力端子固定回路部31のスイッチSW3はオン状態となり、出力端子VOUTは電源VDDが出力される。
ここで、接続遮断回路部14で検出回路部11の出力とフィードバックノードは遮断され、第一バイアス回路部15から電源VDDが出力され、フィードバック電圧VFBは電源VDD付近に設定される。停止状態時に制御信号PS_ENがHighレベルとなりと、レギュレータ回路が停止状態から動作状態に復帰する。
このように、比較例におけるレギュレータ回路111は、第一実施形態の第一休止状態にほぼ相当する休止状態を有するが、第二休止状態を有していない。
そのため比較例におけるレギュレータ回路111は、停止状態から動作状態に復帰する際に高速に復帰できないという事情がある。図9に示すように、停止状態時にはフィードバック電圧VFBが電源VDD付近に設定されるため、電源VDD1.1Vから安定動作時のVREF=0.8Vまで遷移するために時間T3だけ必要である。電源VDDは一般的に基準電圧VREFに比べ、ばらつきが大きいため、電源VDDが上限電圧値付近に設定された場合、フィードバック電圧VFBが電源VDDから安定動作時のVREFまで遷移するための時間は更に増加する。
このフィードバック電圧VFBの遷移を防ぐため、第一バイアス回路部15を基準電圧VREFとスイッチSW2で構成することも考えられるが、停止状態から動作状態へ復帰する際、基準電圧VREFにカップリングノイズが発生し、安定動作時の基準電圧に復帰するために時間が必要になる。
これに対して、第一実施形態のレギュレータ回路101によれば、第二停止状態ではフィードバックノードを基準電圧VREF付近にすることで、第一停止状態から動作状態への遷移時間に比べ、第二停止状態から動作状態への遷移時間は短くすることができる。またレギュレータ回路101によれば、第二停止状態でフィードバックノードを基準電圧付近にする際、基準電圧には負荷電流が発生しないため、基準電圧にノイズが発生することがなく、復帰時間を短縮させることができる。
以上説明してきたように、第一実施形態に係るレギュレータ回路101は、第一停止状態と、第二停止状態と、動作状態とを持つレギュレータ回路101であって、前記レギュレータ回路101の出力電圧の大きさを検出し、フィードバックノードに検出結果を示すフィードバック電圧を出力する検出回路部11と、基準電圧と前記フィードバックノードの電圧とを比較して比較結果を示す電圧を出力する演算増幅回路部12と、前記演算増幅回路部12の出力に応じて前記出力電圧を生成する出力回路部13とを有し、前記第一停止状態と前記第二停止状態とでは前記フィードバックノードの状態が異なり、前記第二停止状態から前記動作状態への切替えにおける過渡時間は、前記第一停止状態から前記動作状態への切替えにおける過渡時間よりも短い。
ここで、前記レギュレータ回路101は、メモリセルの記憶内容を電気信号によって消去及び書き込みすることができる半導体記憶装置の書込みパルスのハイレベルに対応する前記出力電圧を発生し、前記メモリセルに書込みパルスを印加する少なくとも1つの書込みパルス印加回路に前記出力電圧を電源電圧として供給してもよい。
ここで、前記レギュレータ回路101は、前記書込みパルスが活性化する一定期間前に前記動作状態になり、前記書込みパルスが非活性化すると前記第二の停止状態になってもよい。
ここで、前記レギュレータ回路101の出力端子は、前記第一停止状態において所定電圧を有し、前記第二停止状態において前記レギュレータ回路101の出力電圧をハイインピーダンスで保持した状態を有してもよい。
ここで、前記第一停止状態は前記フィードバックノードが所定電圧である状態であり、前記第二停止状態は前記フィードバックノードが前記所定電圧以外の電圧である状態、或いはハイインピーダンスである状態であってもよい。
ここで、前記レギュレータ回路101は、前記検出回路部11と前記出力回路部13、或いは前記検出回路部11と前記フィードバックノードとの接続および遮断を切替える接続遮断回路部14と、前記フィードバックノードに第一バイアス電圧を供給する第一バイアス回路部15と、前記フィードバックノードに、前記第一バイアス電圧とは異なる第二バイアス電圧を供給する第二バイアス回路部21とを備えてもよい。
ここで、前記接続遮断回路部14は、前記動作状態において前記検出回路部11と前記フィードバックノードとを接続し、前記第一および第二停止状態おいて前記検出回路部11と前記フィードバックノードとを遮断し、前記第一の停止状態では前記第一バイアス回路15と前記フィードバックノードとを接続し、前記第二の停止状態では前記第二バイアス回路21と前記フィードバックノードとを接続してもよい。
ここで、前記第一バイアス電圧と前記基準電圧との差分は、前記第二バイアス電圧と前記基準電圧との差分よりも小さくてもよい。
ここで、前記第一バイアス回路部15は、前記第一バイアス電圧を前記フィードバックノードに供給するかしないかを切替えるスイッチを有し、前記第二バイアス回路部21は、前記基準電圧から前記第二バイアス電圧を生成するボルテージフォロア回路を有してもよい。
ここで、前記第二バイアス回路部21は、第一電流源I20と、第二電流源I21と、カレントミラー回路部22と、NMOSトランジスタN20と、PMOSトランジスタP23と、スイッチSW21とを備え、前記第一電流源I20の一端は、前記カレントミラー回路部の入力端子に接続され、前記第一電流源I20のもう一端は、接地され、前記カレントミラー回路部22の出力端子は、前記フィードバックノードと前記PMOSトランジスタP23のソース端子とに接続され、前記NMOSトランジスタN20のゲート端子は、前記基準電圧に接続され、前記NMOSトランジスタN20のソース端子は、電源電圧に接続され、前記NMOSトランジスタN20のドレイン端子は、前記PMOSトランジスタP23のゲート端子と第二電流源I21の一端に接続され、前記第二電流源I21のもう一端は、接地され、前記PMOSトランジスタP23のドレイン端子は、前記スイッチSW21の一端に接続され、前記スイッチSW21の他端は接地されてもよい。
ここで、前記第二バイアス回路部21は、第一電流源I22と、第二電流源I23と、カレントミラー回路部22と、NMOSトランジスタN21と、PMOSトランジスタP24と、スイッチSW22とを備え、前記第一電流源I22の一端は、前記カレントミラー回路部の入力端子に接続され、前記第一電流源I22のもう一端は、接地され、前記カレントミラー回路部の出力の出力端子は、前記NMOSトランジスタN21のゲート端子と前記PMOSトランジスタP24のソース端子とに接続され、前記NMOSトランジスタN21のソース端子は、電源電圧に接続され、前記NMOSトランジスタN21のドレイン端子は、前記フィードバックノードと前記第二電流源の一端とに接続され、前記第二電流源I23のもう一端は、接地され、前記PMOSトランジスタP24のゲート端子は、前記基準電圧に接続し、前記PMOSトランジスタP24のドレイン端子は、前記スイッチの一端に接続され、前記スイッチSW22の他端は、接地されてもよい。
また、第一実施形態に係る半導体記憶装置は、電気信号によってメモリセルのデータを消去、及び、メモリセルにデータを書き込みすることができる半導体記憶装置であって、上記のレギュレータ回路101と、データを記憶するメモリセルと、前記メモリセルに書込みパルスを印加する書込みパルス印加回路とを備え、前記レギュレータ回路101は、書込みパルスのハイレベルに対応する出力電圧を電源電圧として前記書込みパルス印加回路に供給する。
ここで、前記レギュレータ回路101は、前記書込みパルスが活性化する一定時間前に前記動作状態になり、前記書込みパルスが非活性化すると前記第二の停止状態になってもよい。
ここで、連続する複数回の書込みにおいて前記動作状態と前記第二停止状態とを同じ回数繰り返してもよい。
(第二実施形態)
図10は、第二実施形態に係るレギュレータ回路の構成を示す図である。図8において、前述した従来のレギュレータ回路と同一機能の構成要素には同一の符号を付けて、その詳細な説明を省略する。ここでは構成の異なる部分のみを説明する。
レギュレータ回路101は、間欠動作制御信号REG_ENを有し、検出回路部11のスイッチSW0と、演算増幅回路部12と、接続遮断回路部14のスイッチSW1に入力されている。
以上のように構成された第二実施形態に係る図10のレギュレータ回路101の各種動作について、半導体記憶装置に適用した場合を例に、以下詳細に説明する。
図5に半導体記憶装置の構成図、図6に第二実施形態に係る10のレギュレータ回路101と書込み回路55との接続関係を示す。半導体記憶装置の構成、図8のレギュレータ回路101と書込み回路55との接続関係は、前述した第一実施形態に係る説明と同様な為、ここでの詳細な説明は省略する。
図11に第二実施形態に係る波形を示す。制御信号PS_ENがLow、間欠動作制御信号REG_ENがLowの時、レギュレータ回路は第一停止状態となり、出力端子は電源VDDを出力する。このとき、検出回路部11のスイッチSW0は遮断され、接続遮断回路部14のスイッチSW1も遮断され、第一バイアス回路部15のスイッチSW2は接続される。そのため、フィードバック電圧VFBも電源VDDが接続される。また、演算増幅回路部12も非活性化状態となり、レギュレータ回路は停止し、レギュレータ回路の消費電力はゼロとなる。このとき、制御信号PS_ENがHigh、間欠動作制御信号REG_ENがHighとなると、検出回路部11のスイッチSW0は接続され、接続遮断回路部14のスイッチSW1も接続され、第一バイアス回路部15のスイッチSW2は遮断される。また演算増幅器は活性化状態となり、レギュレータ回路は動作状態となり、出力端子は2.5Vを出力する。このとき、出力端子が2.5Vで安定すると、パルス制御信号PLSIN1を入力し、メモリセルに書込みパルスが印加される。書込みパルス印加後、制御信号PS_ENがHigh、間欠動作制御信号REG_ENがLowとなると、レギュレータは第二停止状態となり、出力端子は動作状態の出力電圧2.5VをハイインピーダンスHizで保持する。このとき、検出回路部11のスイッチSW0は遮断され、接続遮断回路部14のスイッチSW1も遮断される。そのため、フィードバック電圧VFBは動作状態のフィードバック電圧VFBである基準電圧VREF付近の電圧をハイインピーダンスHizで保持する。また、演算増幅回路部12は非活性化状態となり、レギュレータ回路は停止し、レギュレータ回路の消費電流はゼロとなる。
このとき、制御信号PS_ENがHigh、間欠動作制御信号REG_ENがHighとなると、検出回路部11のスイッチSW0は接続され、接続遮断回路部14のスイッチSW1も接続され、第一バイアス回路部15のスイッチSW2は遮断される。また演算増幅器は活性化状態となり、レギュレータ回路は動作状態となり、高速に出力端子は2.5Vで安定し、パルス制御信号PLSIN2を入力する。このとき、第二停止状態で出力端子VOUTは動作状態の出力電圧2.5Vを保持しており、フィードバック電圧VFBも動作状態の安定状態である基準電圧VREF付近の電圧を保持している為、第一停止状態から動作状態への過渡時間T1に比べ、第二停止状態から動作状態への過渡時間T2は短い。
以上説明してきたように、第二実施形態に係るレギュレータ回路101は、第一停止状態と、第二停止状態と、動作状態とを持つレギュレータ回路101であって、前記レギュレータ回路101の出力電圧の大きさを検出し、フィードバックノードに検出結果を示すフィードバック電圧を出力する検出回路部11と、基準電圧と前記フィードバックノードの電圧とを比較して比較結果を示す電圧を出力する演算増幅回路部12と、前記演算増幅回路部の出力に応じて前記出力電圧を生成する出力回路部13とを有し、前記第一停止状態と前記第二停止状態とでは前記フィードバックノードの状態が異なり、前記第二停止状態から前記動作状態への切替えにおける過渡時間は、前記第一停止状態から前記動作状態への切替えにおける過渡時間よりも短い。
ここで、前記第一停止状態は前記フィードバックノードを所定電圧にした状態であり、前記第二停止状態は前記フィードバックノードを、ハイインピーダンスにした状態である。
この構成によれば、第二停止状態ではフィードバックノードをハイインピーダンスにすることで、第一停止状態から動作状態への遷移時間に比べ、第二停止状態から動作状態への遷移時間は短くすることができる。またレギュレータ回路101によれば、第二停止状態でフィードバックノードをハイインピーダンスにする際、負荷電流が発生しないためノイズが発生することがなく、復帰時間を短縮させることができる。
以上、本開示に係るレギュレータ回路および半導体記憶装置について、実施の形態に基づいて説明したが、本開示は、実施の形態に限定されるものではない。本開示の主旨を逸脱しない限り、当業者が思いつく各種変形を本実施の形態に施したものや、実施の形態及び変形例における一部の構成要素を任意に組み合わせて構築される別の形態も、本開示の範囲内に含まれる。
本開示に係るレギュレータ回路は、停止状態から動作状態に高速復帰が可能な特徴を有し、低消費電力が要求される半導体集積回路の内部電源電圧の生成手段、及び半導体記憶装置の読出し、書込み動作等に必要な電圧の生成手段等に有用である。
101、111 レギュレータ回路
11 検出回路部
12 演算増幅回路部
13 出力回路部
14 接続遮断回路部
15 第一バイアス回路部
21 第二バイアス回路部
22 カレントミラー回路部
23 ロジック回路部
31 出力端子固定回路部
32 平滑容量部
51 メモリアレイ
52 ロウデコーダ
53 カラムデコーダ
54 読出し回路
55 書込み回路
56 電源回路
57 制御回路
P0、P20、P21、P22、P23、P24 PMOSトランジスタ
N20、N21 NMOSトランジスタ
SW0、SW1、SW2、SW3、SW21、SW22 スイッチ
I20 第一電流源
I21 第二電流源
I22 第三電流源
I23 第四電流源

Claims (14)

  1. 第一停止状態と、第二停止状態と、動作状態とを持つレギュレータ回路であって、
    前記レギュレータ回路の出力電圧の大きさを検出し、フィードバックノードに検出結果を示すフィードバック電圧を出力する検出回路部と、
    基準電圧と前記フィードバックノードの電圧とを比較して比較結果を示す電圧を出力する演算増幅回路部と、
    前記演算増幅回路部の出力に応じて前記出力電圧を生成する出力回路部とを有し、
    前記第一停止状態と前記第二停止状態とでは前記フィードバックノードの状態が異なり、
    前記第二停止状態から前記動作状態への切替えにおける過渡時間は、前記第一停止状態から前記動作状態への切替えにおける過渡時間よりも短い
    レギュレータ回路。
  2. 前記レギュレータ回路は、
    メモリセルの記憶内容を電気信号によって消去及び書き込みすることができる半導体記憶装置の書込みパルスのハイレベルに対応する前記出力電圧を発生し、
    前記メモリセルに書込みパルスを印加する少なくとも1つの書込みパルス印加回路に前記出力電圧を電源電圧として供給する
    請求項1記載のレギュレータ回路。
  3. 前記レギュレータ回路は、前記書込みパルスが活性化する一定期間前に前記動作状態になり、前記書込みパルスが非活性化すると前記第二停止状態になる
    請求項2記載のレギュレータ回路。
  4. 前記レギュレータ回路の出力端子は、前記第一停止状態において所定電圧を有し、前記第二停止状態において前記レギュレータ回路の出力電圧をハイインピーダンスで保持した状態を有する
    請求項1記載のレギュレータ回路。
  5. 前記第一停止状態は前記フィードバックノードが所定電圧である状態であり、
    前記第二停止状態は前記フィードバックノードが前記所定電圧以外の電圧である状態、或いはハイインピーダンスである状態である
    請求項1記載のレギュレータ回路。
  6. 前記検出回路部と前記出力回路部、或いは前記検出回路部と前記フィードバックノードとの接続および遮断を切替える接続遮断回路部と、
    前記フィードバックノードに第一バイアス電圧を供給する第一バイアス回路部と、
    前記フィードバックノードに、前記第一バイアス電圧とは異なる第二バイアス電圧を供給する第二バイアス回路部とを備える
    請求項1記載のレギュレータ回路。
  7. 前記接続遮断回路部は、前記動作状態において前記検出回路部と前記フィードバックノードとを接続し、前記第一および第二停止状態おいて前記検出回路部と前記フィードバックノードとを遮断し、
    前記第一停止状態では前記第一バイアス回路と前記フィードバックノードとを接続し、
    前記第二停止状態では前記第二バイアス回路と前記フィードバックノードとを接続する
    請求項6記載のレギュレータ回路。
  8. 前記第一バイアス電圧と前記基準電圧との差分は、前記第二バイアス電圧と前記基準電圧との差分よりも小さい
    請求項6記載のレギュレータ回路。
  9. 前記第一バイアス回路部は、前記第一バイアス電圧を前記フィードバックノードに供給するかしないかを切替えるスイッチを有し、
    前記第二バイアス回路部は、前記基準電圧から前記第二バイアス電圧を生成するボルテージフォロア回路を有する
    請求項6記載のレギュレータ回路。
  10. 前記第二バイアス回路部は、第一電流源と、第二電流源と、カレントミラー回路部と、NMOSトランジスタと、PMOSトランジスタと、スイッチとを備え、
    前記第一電流源の一端は、前記カレントミラー回路部の入力端子に接続され、
    前記第一電流源のもう一端は、接地され、
    前記カレントミラー回路部の出力端子は、前記フィードバックノードと前記PMOSトランジスタのソース端子とに接続され、
    前記NMOSトランジスタのゲート端子は、前記基準電圧に接続され、
    前記NMOSトランジスタのソース端子は、電源電圧に接続され、
    前記NMOSトランジスタのドレイン端子は、前記PMOSトランジスタのゲート端子と第二電流源の一端に接続され、
    前記第二電流源のもう一端は、接地され、
    前記PMOSトランジスタのドレイン端子は、前記スイッチの一端に接続され、
    前記スイッチの他端は接地される
    請求項6記載のレギュレータ回路。
  11. 前記第二バイアス回路部は、第一電流源と、第二電流源と、カレントミラー回路部と、NMOSトランジスタと、PMOSトランジスタと、スイッチとを備え、
    前記第一電流源の一端は、前記カレントミラー回路部の入力端子に接続され、
    前記第一電流源のもう一端は、接地され、
    前記カレントミラー回路部の出力の出力端子は、前記NMOSトランジスタのゲート端子と前記PMOSトランジスタのソース端子とに接続され、
    前記NMOSトランジスタのソース端子は、電源電圧に接続され、
    前記NMOSトランジスタのドレイン端子は、前記フィードバックノードと前記第二電流源の一端とに接続され、
    前記第二電流源のもう一端は、接地され、
    前記PMOSトランジスタのゲート端子は、前記基準電圧に接続し、
    前記PMOSトランジスタのドレイン端子は、前記スイッチの一端に接続され、
    前記スイッチの他端は、接地される
    請求項6記載のレギュレータ回路。
  12. 電気信号によってメモリセルのデータを消去、及び、メモリセルにデータを書き込みすることができる半導体記憶装置であって、
    請求項1記載のレギュレータ回路と、
    データを記憶するメモリセルと、
    前記メモリセルに書込みパルスを印加する書込みパルス印加回路とを備え、
    前記レギュレータ回路は、書込みパルスのハイレベルに対応する出力電圧を電源電圧として前記書込みパルス印加回路に供給する
    半導体記憶装置。
  13. 前記レギュレータ回路は、前記書込みパルスが活性化する一定時間前に前記動作状態になり、前記書込みパルスが非活性化すると前記第二停止状態になる
    請求項12記載の半導体記憶装置。
  14. 連続する複数回の書込みにおいて前記動作状態と前記第二停止状態とを同じ回数繰り返す
    請求項13記載の半導体記憶装置。
JP2018504488A 2016-03-10 2017-03-07 レギュレータ回路および半導体記憶装置 Active JP6781750B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016046375 2016-03-10
JP2016046375 2016-03-10
PCT/JP2017/008889 WO2017154863A1 (ja) 2016-03-10 2017-03-07 レギュレータ回路および半導体記憶装置

Publications (2)

Publication Number Publication Date
JPWO2017154863A1 JPWO2017154863A1 (ja) 2019-01-10
JP6781750B2 true JP6781750B2 (ja) 2020-11-04

Family

ID=59789361

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018504488A Active JP6781750B2 (ja) 2016-03-10 2017-03-07 レギュレータ回路および半導体記憶装置

Country Status (4)

Country Link
US (1) US10488877B2 (ja)
JP (1) JP6781750B2 (ja)
CN (1) CN108700905B (ja)
WO (1) WO2017154863A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7091113B2 (ja) * 2018-03-30 2022-06-27 ラピスセミコンダクタ株式会社 半導体装置、および半導体装置の制御方法
US10983547B1 (en) * 2020-01-29 2021-04-20 Panasonic Intellectual Property Management Co., Ltd. Bandgap reference circuit with reduced flicker noise
US11625054B2 (en) * 2021-06-17 2023-04-11 Novatek Microelectronics Corp. Voltage to current converter of improved size and accuracy

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4237696B2 (ja) 2004-11-17 2009-03-11 パナソニック株式会社 レギュレータ回路
CN100388149C (zh) * 2004-12-23 2008-05-14 凌阳科技股份有限公司 低待机耗流的电压稳压器
US7068019B1 (en) * 2005-03-23 2006-06-27 Mediatek Inc. Switchable linear regulator
JP2006331235A (ja) * 2005-05-27 2006-12-07 Sharp Corp 電圧変換回路および電子機器
CN102782763B (zh) * 2010-03-10 2015-11-25 松下电器产业株式会社 半导体存储装置
JP2013114546A (ja) * 2011-11-30 2013-06-10 Renesas Electronics Corp 半導体装置
JP5971720B2 (ja) * 2012-11-01 2016-08-17 株式会社東芝 電圧レギュレータ
US9104223B2 (en) * 2013-05-14 2015-08-11 Intel IP Corporation Output voltage variation reduction

Also Published As

Publication number Publication date
WO2017154863A1 (ja) 2017-09-14
US10488877B2 (en) 2019-11-26
JPWO2017154863A1 (ja) 2019-01-10
CN108700905B (zh) 2020-08-04
CN108700905A (zh) 2018-10-23
US20190004554A1 (en) 2019-01-03

Similar Documents

Publication Publication Date Title
JP5890207B2 (ja) 半導体装置
JP4488800B2 (ja) 半導体集積回路装置
US9589656B2 (en) Voltage generation circuit which is capable of executing high-speed boost operation
JP5342324B2 (ja) 昇圧回路
KR101221177B1 (ko) 전압 전환 회로
US7439794B2 (en) Power source circuit
JP6781750B2 (ja) レギュレータ回路および半導体記憶装置
JP2006146421A (ja) レギュレータ回路
JP4377274B2 (ja) 電源回路及び該電源回路を備えた半導体記憶装置
US8203891B2 (en) Voltage sensing circuit capable of controlling a pump voltage stably generated in a low voltage environment
US8723559B2 (en) Dynamic driver circuit
KR20100028193A (ko) 고전압 스위치 회로 및 이를 구비한 불휘발성 메모리 소자
KR20080101168A (ko) 반도체 소자의 전압 스위치 회로
JP2006216147A (ja) 不揮発性メモリ回路
US11062760B1 (en) Memory device including data input/output circuit
JP5255609B2 (ja) 電圧制御回路および電圧制御方法
JP4698592B2 (ja) 電圧制御回路および半導体装置
KR100850276B1 (ko) 반도체 장치에 적합한 내부전원전압 발생회로
US9874892B2 (en) Internal voltage generation device
KR100780635B1 (ko) 반도체 메모리 소자 및 그의 코어전압 발생방법
KR100390899B1 (ko) 부스팅 전압 발생회로
KR100720221B1 (ko) 전압 발생기
KR20110047802A (ko) 내부전압발생회로
KR20000030915A (ko) 플래시 이이피롬의 워드라인 회로

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191016

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20200217

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20200520

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200714

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200911

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201006

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201016

R150 Certificate of patent or registration of utility model

Ref document number: 6781750

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250