CN100388149C

CN100388149C - 低待机耗流的电压稳压器

Info

Publication number: CN100388149C
Application number: CNB2004101027031A
Authority: CN
Inventors: 简宏仁; 林盟智
Original assignee: Sunplus Technology Co Ltd
Current assignee: Lingyang Innovative Technology Holding Co., Ltd.
Priority date: 2004-12-23
Filing date: 2004-12-23
Publication date: 2008-05-14
Anticipated expiration: 2024-12-23
Also published as: CN1797259A

Abstract

本发明公开了一种低待机耗流的电压稳压器，其用来产生一稳定的输出电压，该电压稳压器包含一待机模式控制单元，接收一待机信号，并据该待机信号产生一致能信号，其中，当该待机信号被禁能时，该致能信号被保持在致能状态，而当待机信号被致能时，致能信号周期性地被致能；一参考电压产生器，接收一工作电压，并产生一参考电压；一放大器，接收参考电压与输出电压并产生一放大器电压，且该放大器在致能信号被致能时才会动作；以及一开关单元，接收工作电压并在一输出端产生输出电压，该开关单元由致能信号控制、且仅在该致能信号被致能时导通，藉以降低该电压稳压器在待机模式下的耗流。

Description

低待机耗流的电压稳压器

技术领域

本发明是关于电压稳压器，特别是关于利用周期性控制信号来控制电压稳压器的内部元件的动作来降低耗电流的低待机耗流的电压稳压器。

背景技术

电压稳压器(Voltage Regulator)是用来提供稳定的工作电压。图1显示基本的电压稳压器架构。如图1所示，电压稳压器10包含一参考电压产生器(Reference Voltage Generator)11、一误差放大器(Error Amplifier)12、一开关单元(Pass Element)13、电阻R1与R2、以及一电容器C1。参考电压产生器11产生一个固定的参考电压Vref，利用该参考电压Vref来当误差放大器12的基准电压。同时，电压稳压器10的输出电压Vout透过分压原理(公式一)得到另一个反馈电压Vfb。此时，误差放大器12会将这两个电压当作输入信号作运算，然后在误差放大器12的输出端送出运算后的电压来控制开关单元(例如MOS、Bipolar...等)，以提供适合负载端所需的电流。经过整个回路的运算后，最后电压稳压器会得到一个稳定的输出电压，此输出电压的表达式如(公式二)。

公式一：Vfb＝Vout*[R2/(R1+R2)]

公式二：Vout＝Vref*[1+(R1/R2)]

但此种基本的电压稳压器10在直流的耗流方面可约略区分成：参考电压产生器11的耗流(Iref)、误差放大器12的耗流(Iop)及负载端的耗流(Idrive)等。因此，若当电压稳压器10处在无负载的状态(Iload＝0)，即系统进到所谓的待机模式(Standby Mode)时，则在电压稳压器10的输入端(Vin)仍会有Iref、Iop的耗流存在。所以若此系统的电源是电池的应用时，就无法达到低耗流及延长电池使用时间的要求。

发明内容

有鉴于上述问题，本发明的目的是提出一种低待机耗流的电压稳压器。

为达成上述目的，本发明提供一种低待机耗流的电压稳压器，其包含：一待机模式控制单元，接收一待机信号，并据该待机信号产生一致能信号，其中，当该待机信号被禁能时，该致能信号被保持在致能状态，而当待机信号被致能时，致能信号周期性地被致能；一参考电压产生器，接收一工作电压，并产生一参考电压；一放大器，接收参考电压与输出电压并产生一放大器电压，且该放大器在致能信号被致能时才会动作；以及一开关单元，接收工作电压并在一输出端产生输出电压，该开关单元由致能信号控制，且在该致能信号被致能时导通，藉以降低该电压稳压器在待机模式下的耗流。

附图说明

图1显示公知的电压稳压器架构。

图2显示本发明低待机耗流的电压稳压器的第一实施例。

图3显示应用于图2的电压稳压器20的待机信号SLEEP、第一致能信号REG_EN、误差放大器直流电流Iop、以及输出电压Vout的时序图。

图4显示本发明低待机耗流的电压稳压器的第二实施例。

图5显示应用于图4的电压稳压器40的输入电压Vin、待机信号SLEEP、第一致能信号REG_EN、第二致能信号VERF_EN、第三致能信号SW_EN、误差放大器直流电流Iop、以及输出电压Vout的时序图。

具体实施方式

以下参考附图详细说明本发明低待机耗流的电压稳压器。

图2显示本发明低待机耗流的电压稳压器的第一实施例。如该图所示，本发明低待机耗流的电压稳压器20包含一参考电压产生器(reference voltagegenerator)21、一误差放大器(error amplifier)23、一第一开关单元(firstswitch unit)24、一电容器C1、以及一待机模式控制器(standby modecontroller)26。

参考电压产生器21与图1的公知参考电压产生器21的功能相同，亦用来产生一个固定的参考电压Vref，并利用该参考电压Vref来当误差放大器23的基准电压。误差放大器23接收参考电压Vref以及一反馈电压Vfb，并产生一控制电压Vop来控制第一开关单元24，以提供适合负载端所需的电流。本实施例的反馈电压Vfb即等于输出电压Vout。误差放大器23还接收一第一致能信号REG_EN，并在该第一致能信号REG_EN被致能时才动作。因此，当该第一致能信号REG_EN没有被致能时，该误差放大器23是没有消耗直流电流。

第一开关单元24接收误差放大器23所输出的控制电压Vop，并配合第一致能信号REG_EN来控制是否导通。亦即当第一致能信号REG_EN没有被致能时、第一开关单元24不会导通，而当第一致能信号REG_EN被致能时，第一开关单元24由控制电压Vop控制导通的电流量。而电容器C1配置于第一开关单元24的输出端，藉以使输出电压Vout更稳定。第一开关单元24在本实施例中由两个开关元件241、242(例如MOS晶体管)构成，当然其它能达到相同功能的开关单元亦能应用在本发明。

待机模式控制器26接收一待机信号SLEEP，并根据该待机信号产生第一致能信号REG_EN。图3显示应用于图2的电压稳压器20的待机信号SLEEP、第一致能信号REG_EN、误差放大器直流电流Iop、以及输出电压Vout的时序图。从图3可清楚了解到，当待机信号SLEEP被致能时(此实施例为高逻辑位准)，待机模式控制器26所输出的第一致能信号REG_EN为周期性脉冲信号。该周期性脉冲信号的占空因数(Duty Cycle)可根据电容器C1的电容值、待机时其它元件的耗电量等来设计。亦即，占空因数的设计要使输出电压Vout不得低于一电压临界值。该电压临界值是其它元件可以动作的最低电压。

如图3所示，当系统处于正常模式时，第一致能信号REG_EN被致能(此实施例为高逻辑位准)，因此，误差放大器23与第一开关单元24均正常动作，使输出电压Vout保持稳定。而当系统变更为待机模式时，则待机信号SLEEP被致能，此时第一致能信号REG_EN变更为周期性脉冲信号。由于误差放大器23与第一开关单元24仅在第一致能信号REG_EN为高逻辑位准(致能)时才动作，所以误差放大器亦仅在部分时间会消耗直流电流Iop，进而降低该电压稳压器20的待机(静态)直流耗流。至于待机直流耗流所降低的程度则视第一致能信号REG_EN在待机模式时的占空因数而定。

图4显示本发明低待机耗流的电压稳压器的第二实施例。如该图所示，本发明低待机耗流的电压稳压器40包含一参考电压产生器41、一第二开关单元42、一误差放大器23、一第一开关单元24、一电容器C1与C2、以及一待机模式控制器46。该第二实施例的电压稳压器40与第一实施例的电压稳压器20的差别为多了第二开关单元42与电容器C2，以及参考电压产生器41与第二开关单元42分别受到第二致能信号VERF_EN与第三致能信号SW_EN控制。误差放大器23、第一开关单元24与电容器C1的架构及功能与第一实施例的电压稳压器20的相对元件相同，不再重复说明。

参考电压产生器41与图2的公知参考电压产生器21的功能相同，亦用来产生一个固定的参考电压Vref，并利用该参考电压Vref来作为误差放大器23的基准电压，其差别为该参考电压产生器41还受到第二致能信号VERF_EN的控制。该第二致能信号VERF_EN为周期性的时脉信号。该参考电压产生器41在第二致能信号VERF_EN为高位准时才动作，而在第二致能信号VERF_EN为低位准时不动作，藉以降低参考电压产生器41的直流耗流。

第二开关单元42配置在参考电压产生器41与误差放大器23之间，藉以控制参考电压产生器41的输出电压Vref1是否输出至误差放大器23。该第二开关单元42由第三致能信号SW_EN控制，而该第三致能信号SW_EN为周期性的时脉信号，其频率与第二致能信号VERF_EN相同，但相位稍晚于第二致能信号VERF_EN，且占空因数稍小于第二致能信号VERF_EN的占空因数。

待机模式控制器46接收一待机信号SLEEP，并根据该待机信号产生第一致能信号REG_EN、第二致能信号VERF_EN与第三致能信号SW_EN。图5显示应用于图4的电压稳压器40的输入电压Vin、待机信号SLEEP、第一致能信号REG_EN、第二致能信号VERF_EN、第三致能信号SW_EN、误差放大器直流电流Iop、以及输出电压Vout的时序图。

从图5可清楚了解到，当待机信号SLEEP被致能时(此实施例为高逻辑位准)，待机模式控制器46所输出的第一致能信号REG_EN为周期性脉冲信号。该周期性脉冲信号的占空因数(Duty Cycle)可根据电容器C1的电容值、待机时其它元件的耗电量等来设计。亦即，占空因数的设计要使输出电压Vout不得低于一电压临界值。该电压临界值是其它元件可以动作的最低电压。

如图5所示，当系统处于正常模式时，第一致能信号REG_EN被致能(此实施例为高逻辑位准)，因此，误差放大器23与第一开关单元24均正常动作，使输出电压Vout保持稳定。而当系统变更为待机模式时，则待机信号SLEEP被致能，此时第一致能信号REG_EN变更为周期性脉冲信号。由于误差放大器23与第一开关单元24仅在第一致能信号REG_EN为高逻辑位准(致能)时才动作，所以误差放大器亦仅在部分时间会消耗直流电流Iop，进而降低该电压稳压器40的待机(静态)直流耗流。至于待机直流耗流所降低的程度则视第一致能信号REG_EN在待机模式时的占空因数而定。

另外，不管电压稳压器40是正常模式或是待机模式，第二致能信号VERF_EN与第三致能信号SW_EN均为周期性的时脉信号。由于电压稳压器40利用电容器C2保持住误差放大器23的输入端的电压Vref，因此参考电压产生器41与第二开关单元42不需经常保持在工作状态，只要周期性的动作即可使电容器C2的电压保持住。而且，由于误差放大器23的输入端阻抗很大，即使仅偶尔对电容器C2充电，电容器C2亦可保持住稳定的电压。本发明由于参考电压产生器41与第二开关单元42仅周期性的动作或偶尔动作，所以参考电压产生器41的直流耗流可大为降低。

再者，由于第二致能信号VERF_EN在变成高逻辑位准后，参考电压产生器41需要一段时间才会输出稳定的参考电压，因此第三致能信号SW_EN的相位会比第二致能信号VERF_EN的相位延迟一段时间，且第三致能信号SW_EN的占空因数亦比第二致能信号VERF_EN的占空因数小一点，以确保电容器C2可保持住稳定的电压。

再参考图5，由于在正常模式或是待机模式时，第二致能信号VERF_EN与第三致能信号SW_EN均为周期性的时脉信号。但在系统刚启动时，为了使电容器C2的电压可快速充电至所需电压，第二致能信号VERF_EN与第三致能信号SW_EN均保持在致能状态(此实施例为高逻辑位准)。亦即，系统在启动模式时第二致能信号VERF_EN与第三致能信号SW_EN均保持在致能状态，以便使电容器C2的电压可快速充电至所需电压。

虽然本发明低待机耗流的电压稳压器还新增了一待机模式控制器26(46)来产生致能信号，但该待机模式控制器26(46)所消耗的功率远低于参考电压产生器、误差放大器与第一开关单元的功率。因此，整体而言本发明低待机耗流的电压稳压器的待机耗流远低于公知的电压稳压器。

例如，对于第一实施例而言，若待机模式控制器大约消耗A1微安培(uA)、而误差放大器大约消耗A2微安培，且第一致能信号REG_EN的占空因数可设定为X，则本发明在待机模式时的直流耗流可降低的比例为：

[A2-(A1+A2*X)]/A2*100％

对于第二实施例而言，若待机模式控制器大约消耗A1微安培，而误差放大器大约消耗A2微安培，参考电压产生器大约消耗A3微安培，且第一致能信号REG_EN的占空因数可设定为X，第二致能信号VERF_EN与第三致能信号SW_EN的占空因数(责任周期)可设定为Y，则本发明在待机模式时的直流耗流可降低的比例为：

[(A2+A3)-(A1+A2*X+A3*Y)]/(A2+A3)*100％

而在正常模式下的直流耗流可降低的比例为：

[(A2+A3)-(A1+A2+A3*Y)]/(A2+A3)*100％

例如，当A1＝2微安培、A2＝5微安培、A3＝30微安培、X＝1/256、以及Y＝1/256时，待机模式时的直流耗流可降低的比例为：93.8％，而在正常模式下的直流耗流可降低的比例为：79.6％。

以上虽以实施例说明本发明，但并不因此限定本发明的范围，只要不脱离本发明的要旨，该行业者可进行各种变形或变更。

Claims

1.一种低待机耗流的电压稳压器，用来产生一稳定的输出电压，其特征在于，该低待机耗流的电压稳压器包含：

一待机模式控制单元，接收一待机信号，并据该待机信号产生一第一致能信号，其中，当该待机信号被禁能时，该第一致能信号被保持在致能状态，而当前述待机信号被致能时，前述第一致能信号周期性地被致能；

一参考电压产生器，接收一工作电压，并产生一参考电压；

一放大器，接收前述参考电压与前述输出电压并产生一放大器电压，且该放大器在前述第一致能信号被致能时才会动作；以及

一第一开关单元，接收前述工作电压并在一输出端产生前述输出电压，该第一开关单元由前述第一致能信号控制，且在该第一致能信号被致能时导通，藉以降低该电压稳压器在待机模式下的耗流。

2.如权利要求1所述的低待机耗流的电压稳压器，其特征在于，还包含一第一电容器，该第一电容器配置于前述第一开关单元的输出端，藉以稳定前述输出电压。

3.如权利要求2所述的低待机耗流的电压稳压器，其特征在于，前述待机模式控制单元还接收前述工作电压，并在该工作电压未稳定时将前述第一致能信号致能。

4.如权利要求2所述的低待机耗流的电压稳压器，其特征在于，还包含：

一第二开关单元，配置于前述参考电压产生器与前述放大器之间，并由一第三致能信号控制；以及

一第二电容器，配置于前述第二开关单元的输出端，藉以稳定前述第二开关单元的输出端的电压；

其中，前述第二开关单元在前述第三致能信号致能时导通。

5.如权利要求4所述的低待机耗流的电压稳压器，其特征在于，前述参考电压产生器还接收一第二致能信号，并仅在该第二致能信号被致能时动作，藉以降低该电压稳压器的耗流。

6.如权利要求2所述的低待机耗流的电压稳压器，其特征在于，前述参考电压产生器还接收一第二致能信号，并仅在该第二致能信号被致能时动作，藉以降低该电压稳压器的耗流。

7.如权利要求6所述的低待机耗流的电压稳压器，其特征在于，还包含：

其中，前述第二开关单元在前述第三致能信号致能时导通。

8.如权利要求7所述的低待机耗流的电压稳压器，其特征在于，前述待机模式控制单元还产生前述第二致能信号与前述第三致能信号，该第二致能信号与第三致能信号在前述工作电压未稳定时被保持在致能状态，而在前述工作电压稳定时，周期性地被致能，藉以降低该电压稳压器的耗流。

9.如权利要求7所述的低待机耗流的电压稳压器，其特征在于，前述第三致能信号的频率与前述第二致能信号相同，但相位延迟一段时间，且第三致能信号的占空因数小于第二致能信号的占空因数。