CN101095276B

CN101095276B - 直流-直流转换器及其方法

Info

Publication number: CN101095276B
Application number: CN2005800456189A
Authority: CN
Inventors: 迈克尔·拜兰捷德; 瑞米·戈勃
Original assignee: Semiconductor Components Industries LLC
Current assignee: Semiconductor Components Industries LLC
Priority date: 2005-01-14
Filing date: 2005-01-14
Publication date: 2011-09-07
Anticipated expiration: 2025-01-14
Also published as: CN101095276A; TW200635190A; TWI387189B; WO2006078244A1; HK1114953A1; US20090224743A1; US7701180B2

Abstract

本发明公开了一种开关电容直流-直流转换器的运行方法，包括：配置所述转换器以响应于输出电压的值来控制充电电流的值，其中所述充电电流用于向多个电容进行充电；配置所述转换器以除了输入电压的值和所述输出电压的值之间的差值以外还使用所述充电电流的值来控制所述多个电容的充电配置和供电配置两者。本发明还公开了一种形成开关电容直流-直流转换器的方法。此外，本发明还公开了一种开关电容直流-直流转换器。

Description

直流-直流转换器及其方法

技术领域

本发明通常涉及电子器件，尤其涉及形成半导体器件的方法和结构。

背景技术

过去，半导体行业利用不同的方法和结构生产直流-直流转换器。开关电容直流-直流转换器是用于低负载电流应用的特定实施。一个这样的直流-直流转换器的例子是加利福尼亚圣克拉拉国家半导体公司(National Semiconductor of Santa Clara California)出售的LM3352。这些早先的开关电容直流-直流转换器的一个问题是噪声。通常，如果输出电压高于所需的输出电压值，所述转换器停止调节输出电压直至所述输出电压降低至所需值。调节和不调节之间的交替导致与输出电压耦合的噪声。

因此，希望得到保持调节输出电压、提高效率以及降低与输出电压耦合的噪声的直流-直流转换器。

附图说明

本发明公开了一种开关电容直流-直流转换器的运行方法，包括：配置所述转换器以响应于输出电压的值来控制充电电流的值，其中所述充电电流用于向多个电容进行充电；配置所述转换器以形成表示输入电压的值和所述输出电压的值之间的差值的差值信号，形成具有响应于所述充电电流的值的调制的基准信号，以及比较所述差值信号与所述调制的基准信号来控制所述多个电容的充电配置和供电配置两者。

此外，本发明还公开了一种开关电容直流-直流转换器，包括：第一电路，所述第一电路被配置用于形成表示输入电压和输出电压之间的差值的差值信号；可变电流源，所述可变电流源被配置用于形成充电电流以向多个电容进行充电；电流控制电路，所述电流控制电路被配置用于形成响应于所述充电电流的值的调制的基准信号；以及状态电路，所述状态电路可操作地被耦合以响应于所述差值信号和所述调制的基准信号的比较而在充电配置中配置所述多个电容来接收所述充电电流，以及在供电配置中配置所述多个电容。

图1示意性地描述根据本发明的电源控制系统的一部分的具体实施例，所述电源控制系统包括开关电容直流-直流控制器；

图2示意性地描述根据本发明的图1的开关电容直流-直流控制器的一部分的具体实施例；

图3示意性地描述根据本发明的充电配置的具体实施例；

图4示意性地描述根据本发明的另一个充电配置的具体实施例；

图5示意性地描述根据本发明的供电配置的具体实施例；

图6示意性地描述根据本发明的第二个供电配置的具体实施例；

图7示意性地描述根据本发明的第三个供电配置的具体实施例；

图8示意性地描述根据本发明的半导体器件的放大平面图，所述半导体器件包括图1的开关电容直流-直流控制器。

为描述的简化和清楚，附图的组成部分不一定按比例绘制，以及在不同附图中相同的参考数字表示相同的元件。另外，为了简化描述，删除已知步骤和组成部分的描述和详细说明。本文所使用的载流电极表示设备的一个单元，其承载通过设备的电流，如MOS晶体管的源极或漏极、或双极晶体管的发射极或集电极、或二极管的阴极或阳极，而控制电极表示设备的一个单元，其控制通过设备的电流，如MOS晶体管的栅极或双极晶体管的基极。虽然所述器件在本文解释为某种N沟道或P沟道的器件，但本领域的技术人员将认识到根据本发明的互补器件也是可以的。

具体实施方式

图1示意性地描述电源控制系统10的一部分的具体实施例，所述电源控制系统10包括开关电容直流-直流控制器25。控制器25经配置切实可行地提高效率，并降低系统10的噪声。系统10接收在电压输入11与电压回路(return)12之间的输入电压，诸如电池或其它直流电压，并产生输出13和回路12之间的输出电压。系统10也包括负载14、第一开关电容16、第二开关电容17、和反馈网络18，所述反馈网络18用来提供反馈(FB)信号，所述反馈信号表示输出13和回路12之间的输出电压值。在优选具体实施例中，反馈网络18是电阻分压器，但可以是其它具体实施例中其它熟知的反馈网络。控制器25在反馈输入117接收反馈(FB)信号。控制器25接收电压输入115与电压回路116之间的输入电压，所述电压输入115和电压回路116分别连接至输入11和回路12。

控制器25包括开关矩阵60，充电电流源56和57、电流控制放大器26和40、电压状态放大器94、输入电压比较器93、调节比较器104、配置为D型触发器109、110、111和112的存储单元、时钟发生器或时钟89、控制逻辑块113、内部基准发生器或基准90、频率补偿滤波器88、以及过压保护(OVP)和启动控制块87。块87通常具有本领域技术人员熟知的过压和启动保护电路。频率补偿滤波器88通常用于提供放大器26和40的控制环路、矩阵60、电容16和17、以及反馈网络18的稳定性。基准90连接在输入115和回路116之间，以接收输入电压并在基准90的输出上形成基准电压。虽然描述为单个时钟，基准90可由诸如带隙基准部分和缓冲器或转发器的几个部分所组成，所述缓冲器或转发器防止带隙部分受到接收基准电压的电路的影响。在大多数具体实施例中，控制器25还包括内部调节器(没有显示)，所述内部调节器向诸如放大器94、比较器93和104、以及逻辑113的控制器25的元件提供内部运行电压。内部调节器通常是积分调节器，所述积分调节器形成大约等于输入115处的电压值的内部运行电压。放大器26包括电流源27，所述电流源27经连接以接收所述输入电压，并提供电流至差分连接晶体管28、29、31和32。相似地，放大器40包括电流源41，所述电流源41经连接以接收所述输入电压，并提供电流至差分连接晶体管42、43、44和45。

图2示意性地描述矩阵60的一部分的具体实施例，所述矩阵60在图1的描述中进行了解释。这个描述包括参见图1和图2。图2描述矩阵60配置的一个具体实施例，虽然其他具体实施例也是可能的。控制器25控制矩阵60以提供电容16和17的不同的充电配置和供电配置。矩阵60包括晶体管驱动器61、64、67、69、72、76、78、80和83，连接所述晶体管驱动器61、64、67、69、72、76、78、80和83以驱动各自的开关晶体管62、65、68、70、73、77、79、81和84来实现电容16和17的配置。电容16连接于控制器25的第一电容端子63和第二电容端子66之间，而电容17连接于控制器25的第三电容端子74和第四电容端子82之间。

时钟89产生多相时钟信号(CLK)，逻辑113和触发器109、110、111和112接收所述多相时钟信号以同步控制器25的运行。在优选具体实施例中，CLK具有约50-50的占空比，并优选地，CLK 为高以形成第一相位，CLK为低以形成第二相位。在第一相位的至少一部分中，控制逻辑113控制矩阵60以在充电配置中耦合电容16和17。在第二相位的至少一部分中，逻辑113控制矩阵60以在供电配置中连接电容16和17，以提供在输出13和回路12之间的所需输出电压，以及提供负载电流15至负载14。在优选具体实施例中，控制器25具有三种运行模式，而控制逻辑113具有三种相应的充电配置和三种供电配置，所述三种电压配置通过触发器110和112的Q输出端进行编码。这些三种运行模式下文称为1X模式、1.5X模式和2X模式。如下文所见，1.5X模式和2X模式称为升压模式，因为它们将所使用的电压值升高以形成所期望的输出电压。为了便于说明，此后的描述引用这三种模式，然而本领域技术人员认识到可形成控制器25以比这三种运行模式更多或更少的模式运行。如果输入电压近似不小于输出电压期望值，所述输出电压的期望值由基准电压表示，控制器25以1X模式运行。如果输入电压的数值降低至输出电压期望值以下，并且若输入电压和输出电压之间的差值不小于由负载电流调制的基准电压的值所表示的第一数值，那么控制器25以1.5X模式运行。如果输入电压的数值低于输出电压期望值，并且若输入电压和输出电压之间的差值大于所述第一数值，那么控制器25以2X模式运行。由负载电流调制的基准电压将在此后进一步说明。

构成放大器26和40以提供电流控制信号来控制在充电配置期间由各自源56和57向各自电容16和17供应的电流量。源56和57的充电电流用于在此第一CLK相位期间对电容16和17分别充电。放大器26和40在各自反馈输入36和50处接收来自滤波器88的反馈(FB)信号，在各自输入34和48处接收基准信号，以及响应地形成各自的电流控制信号。如果FB信号大于基准信号，那么负载14所需要的电流15的数值大于用于向电容16和17进行充电的电流，因此应当增加充电电流。在这种情况下，晶体管31比晶体管28传导更多的电流，以及输出37具有比输出35更高的电压。充电电流源56在输出37处接收电流控制信号，并且增加由源56所供应的电流。对于放大器40也类似，晶体管45比晶体管42传导更多的电流，以及输出51具有比输出49更高的电压。充电电流源57在输出51处接收电流控制信号，并且增加由源57所供应的电流。因此，电流控制信号表示用于向电容16和17充电的充电电流值，并且也表示负载电流15。同样也构成放大器26和40以生成在各自基准控制输出35和49处的基准控制信号。在输出35和49处基准控制信号的数值表示负载电流15。

放大器94和比较器93及104经配置以有助于形成状态控制字，该状态控制字被逻辑113用于确定由充电和供电配置使用的运行模式。比较器93接收在非反相输入端的代表输入电压的信号，并且接收在反相输入端的基准电压。电阻120和119形成电阻分压器以将输入电压的数值降低至能够被比较器93使用的数值。因此，比较器93比较输入电压和由基准电压所表示的输出电压的期望值。在比较器93输出端的高值表示输入电压大于输出电压期望值，因此，应当对充电和供电配置使用非升压模式。低值表示输入电压小于输出电压期望值，因此，应当对充电和供电配置的运行模式使用升压模式。放大器94接收在反相输入端代表输入电压的信号、在非反相输入处代表输出电压的信号，并且响应地形成表示输入电压和输出电压之间差值的输出信号。因此，在放大器94的输出92处的输出信号表示输出电压值减去输入电压值(Vout-Vin)。在优选实施例中，为了将施加于放大器94上的信号保持在适于放大器94所使用的电压范围内，电阻95、96和97将输入电压值除以3，以及电阻99、100和101将输出电压值除以3.电阻98和102固定了施加于放大器94上的信号的增益。在优选实施例中，电阻95-102全都具有相同的数值，因此，输出92为((Vout-Vin)/3)。

比较器104接收放大器94的输出，并将其与表示经负载电流15调制的基准电压值的信号进行比较。电阻105和106连同调制晶体管107提供电路的一个具体实施例，所述电路有助于使用负载电流15的值以帮助控制控制器25的运行模式。调制晶体管107接收输出35处的基准控制信号，并调制经分压后的基准电压值，以响应负载电流15 的数值。如果负载电流15为高，放大器26的输出35为低，而晶体管107所传导的电流为低，所以在节点91形成并在比较器104的非反相输入端接收的电压接近于经分压后的基准电压值。这样，如果放大器94的输出92显示Vin和Vin之间的巨大差值和高的负载电流，则比较器104的输出为高值。这样的情况显示功率损耗在矩阵60中。能认识到在供电配置期间，横跨晶体管62、65、68、70、73、77、79、81和84的电压降低影响控制器25和系统10的效率。由源56和57所供给的电流乘以横跨晶体管62、65、68、70、73、77、79、81和84所降低的电压表示功率的损耗。因为，输出电压比输入电压大得多，以强制比较器104的输出为高，对充电和电源配置必须使用较大的升压模式。这可由(V91>((Vout-Vin)/3))表示，其中V91是在节点91处所接收和在比较器104的非反相输入端所接收的经负载电流15的数值调制后的部分基准电压。在优选具体实施例中，控制器25使用2X模式。如果负载电流15为低，放大器26的输出35为高，而晶体管107所传导的电流为高，所以非反相输入端所接收的电压小于经分压后的基准电压值。因为，输出电压和输入电压之间较小的差值能强制比较器104的输出端为高，对充电和供电配置必须使用较小的升压模式。这种情况表示较小的能量损耗。这种情况的比较器104的输出可表示为(V91>((Vout-Vin)/3))，其中V91是在比较器104的非反相输入端所接收的经负载电流15调制后的部分基准电压。在优选的具体实施例中，控制器25使用1.5X模式。这种情况表示较小的功率损耗。因此，负载电流15的数值用于控制比较器104的输出端和控制器25的运行模式.可看出使用负载电流15的值以设定运行模式使得功耗最小化，并通过增加由矩阵60所产生的电压值提高了效率。

在CLK信号的第二个相位的上升沿，将比较器104的输出存储于触发器109中，触发器109的Q输出存储在触发器110中.相似地，在相同的上升沿，比较器93的输出存储到触发器111中，而触发器111的Q输出存储进触发器112中。注意到两个触发器串联配置，以防止触发器109-112的输入端上的保持时间违反(hold time violation)。

也是在CLK的第一个相位期间，逻辑113接收触发器110和112的输出，编码由此所形成的状态字，并在充电配置中响应地配置电容16和17，使任意一个电容充电至近似等于输入电压的电压，或使两者充电至近似等于输入电压一半的电压。电容16和17连接至充电电流源56和57，所以源56和57能运用由放大器26和40所控制的许多电荷。因为存在两个电容，电容16和17并联连接，使得输入电压施加到每个电容上或电容16和17串联连接以致输入电压在电容16和17之间进行分压。控制逻辑113解码触发器110和112的状态字以确定运行模式以及在充电电容16和17中使用两种配置中的哪一种。触发器110和112的输出Q的状态对于用于充电和供电配置的运行模式以及晶体管62、65、68、70、73、77、79、81和84的相应状态在表1中描述。

图3和图4示意性描述了由控制器25形成的电容16和17的两种充电配置的实施例的一部分。

图5至图7示意性描述了由控制器25形成的电容16和17的三种供电配置的实施例的一部分。这一描述参照了图1-图7。如果触发器110和112为高，那么输入电压至少等于所期望的输出电压，由此在供电配置期间电容16和17将用于提供输出电压。为了实现供电配置，逻辑113使能晶体管62、68、79和84，从而可在充电配置期间将电容16和17充电至输入电压的数值。另外，控制源56和57以在电容16和17上形成电荷，从而电容16和17可提供足够数量的负载14所需要的负载电流15。这个充电配置在表1和图3中进行了描述。如果触发器110为高而触发器112为低，那么输入电压小于输出电压期望值，为了获得期望的输出电压，输入电压必将升高大约一半的输入电压值。因此，逻辑113使能晶体管62、70和84，从而电容16和17将串联以接收输入电压，每个电容都被充电至大约一半的输入电压。此外，控制源56和57以在电容16和17上形成电荷，从而电容16和17可为负载电流15提供足够的电流。这个充电连接在图4中得以图解说明。

如果触发器110为低且触发器112为低，那么输入电压远小于输出电压期望值，为了获得期望的输出电压，输入电压必将升高大约为输入电压的数值。因此，逻辑113再次使能晶体管62、68、79和84，从而电容16和17将并联以接收输入电压，每个电容都被充电至大约为输入电压。另外，控制源56和57以在电容16和17上形成电荷，从而电容16和17可为负载电流15提供足够电流。这个充电连接在图3中得以图解说明。

随后，在第二个CLK相位中CLK变高。CLK的上升沿将触发器109和111的输出存储至各自的触发器110和112，并且将比较器104和93的输出存储至各自的触发器109和111。逻辑113接收CLK，并响应地切换至供电模式。逻辑113对触发器110和112的Q输出进行解码，从而控制晶体管62、65、68、70、73、77、79、81和84以在如表1所示的各自供电配置中连接电容16和17。如果触发器110和112的Q输出均为高，那么输入电压不小于期望的输出电压，以及在电容16和17上存储的电压足以提供输出电压的期望值。因此，如图5所示，逻辑113使能晶体管68、73、77和84使电容16和17相互并联，以及与输出13和回路12相并联。如果触发器110的Q输出为高，而触发器112的Q输出为低，那么输入电压小于所期望的输出电压，必须将升高输入电压以获得期望的输出电压。因此，如图6所示，为了构成在输出13和回路12之间的输出电压，逻辑113使能晶体管65、73、77和81使电容16和17相互并联，以及与输入电压相串联。在这个模式下，向电容16和17充电至一半的输入电压值，所以输出电压几乎为输入电压的1.5倍(1.5X)。如果触发器110和112的输出均为低，那么输入电压远小于输出电压的期望值，并且必须将输入电压升高更多。因此，再次将电容16和17串联在一起，并且与输入电压相串联以形成输出电压，该输出电压几乎为输入电压值的2倍(2X)。如图7所示，逻辑113使能晶体管65、73、77和81以实现这种供电配置。

应当认识到，使用负载电流15的值来设置运行模式可最小化功率损耗。例如，假定所期望的输出电压为5伏(5.0V)。通常，所期望的输出电压允许有大约百分之五的误差，因此期望值为4.75V至5.25V。如果输入电压大于或等于5V，那么控制器25将以1X模式运行，相应的输出电压也将被调节至大约5V。这将使得横跨晶体管62、65、68、70、73、77、79、81和84的电压降低，因此功率损耗低。如果输入电压减少至小于4.75伏(例如在大约4.0和4.75V之间)的数值，那么控制器以1.5X模式运行，相应的输出电压也将被调节至大约5V。这也将使横跨晶体管62、65、68、70、73、77、79、81和84的电压降低，因此功率损耗低。如果输入电压减少至小于最大数值的大约一半(例如大约5.25伏的一半或大约2.7伏)的数值，那么控制器以2X模式运行，相应的输出电压也将被调节至大约5V。这也将使得横跨晶体管62、65、68、70、73、77、79、81和84的电压降低，因此功率损耗低。

为了使此处所描述的功能变得容易，基准90连接于输入115和回路116之间，基准90的输出通常连接至放大器26的输入34、放大器40的输入48，比较器93的反相输入以及电阻105的第一端子。电阻105的第二端子通常连接至比较器104的同相输入端、晶体管107 的漏极以及电阻106的第一端子。电阻106的第二端子通常连接至晶体管107的源极、电阻102的第一端子以及回路116。晶体管107的栅极连接至放大器26的输出35。电阻102的第二端子连接至放大器94的非反相输入端和电阻101的第一端子，该电阻101具有与电阻100的第一端子相连接的第二端子。电阻100的第二端子与电阻99的第一端子相连接，该电阻99具有与控制器25的输出75相连接的第二端子。放大器94的反相输入连接至电阻97的第一端子和电阻98的第一端子，该电阻98具有连接至输出92和比较器104的非反相输入的第二端子。电阻97的第二端子与电阻96的第一端子相连接，该电阻96具有与电阻95的第一端子相连接的第二端子。电阻95的第二端子连接至输入115和电阻120的第一端子。电阻120的第二端子通常连接至电阻119的第一端子和比较器93的非反相输入。电阻119的第二端连接至回路116。比较器93的输出与触发器111的D输入相连接。触发器111的时钟输入通常连接至触发器109、110和112的时钟输入、时钟89的CLK输出以及逻辑113的时钟输入。触发器111的Q输出连接至触发器112的D输入，该触发器112具有与逻辑113的第一个输入相连接的Q输出。比较器104的输出连接触发器109的D输入，该触发器109具有与触发器110的D输入相连接的Q输出。触发器110具有与逻辑113的第二个输入相连接的Q输出。放大器26的电流源27具有与输入115相连接的第一端子和通常与晶体管28和31的源极相连接的第二端子。晶体管28的栅极连接至输入34，而漏极通常连接至晶体管29的漏极和栅极以及输出35。晶体管29的源极通常连接至回路116和晶体管32的源极。晶体管32的栅极通常连接至输出37、晶体管32的漏极、晶体管31的漏极和电流源56的控制输入。晶体管31的栅极通常连接至输入36、滤波器88的输出、和放大器40的输入50。放大器40的电流源41具有连接至输入115的第一端子和通常连接至晶体管42和45的源极的第二端子。晶体管42的栅极连接至输入48，而漏极通常连接至输出49以及晶体管43的栅极和漏极。晶体管43的源极通常连接至回路116和晶体管44的源极。晶体管44 的栅极通常连接至晶体管44的漏极、晶体管45的漏极、输出51和电流源57的控制输入。晶体管45的栅极连接至输入50。滤波器88的输入连接至输入117。电流源56的第一端子连接至输入115，而第二端子通常连接至端子74、晶体管70的漏极、和晶体管77的漏极、以及晶体管79的漏极。电流源57的第一端子连接至输入115，而第二端子通常连接至端子63、晶体管62的漏极和晶体管73的漏极。晶体管62的源极通常连接至输入115、晶体管65的源极、晶体管79的源极和晶体管81的源极。晶体管62的栅极连接至驱动器61的输出，驱动器61具有连接至逻辑113的第一个输出的输入。晶体管65的漏极通常连接至端子66、晶体管70的源极和晶体管68的源极。晶体管65的栅极连接至驱动器64的输出，所述驱动器64具有连接至逻辑113的第二个输出的输入。晶体管68的漏极连接至回路116，而晶体管68的栅极连接至驱动器67的输出，所述驱动器67具有连接至逻辑113的第三个输出的输入。晶体管70的栅极连接至驱动器69的输出，而驱动器69的输入连接至逻辑113的第四个输出。晶体管73的漏极连接至输出75，而栅极连接至驱动器72的输出。驱动器72的输入连接至逻辑113的第五输出。晶体管77的源极连接至输出75，而栅极连接至驱动器76的输出。驱动器76的输入连接至逻辑113的第六个输出。晶体管79的栅极连接至驱动器78的输出，而驱动器78具有连接至逻辑113的第七个输出的输入。晶体管81的漏极通常连接至端子82和晶体管84的漏极。晶体管81的栅极连接至驱动器80的输出，所述驱动器具有连接至逻辑113的第八个输出的输入。晶体管84的源极连接至回路116，而栅极连接至驱动器83的输出。驱动器83的输入连接至第九个输出。控制器25的端子63连接至电容16的第一端子，所述电容16具有连接至端子66的第二端子。电容17的第一端子连接至输入74，而第二端子连接至端子82。输出75连接至输出13、网络18的第一端子和负载14的第一端子。负载14的第二端子通常连接至回路12、网络18的第二端子和回路116。块87连接于输入115和回路116之间以便接收输入电压，并具有连接至逻辑113的第三个输入的输出。

图8示意性描述半导体器件125的具体实施例的一部分的放大平平图，所述半导体器件125形成于半导体管芯(die)126上。控制器25形成于管芯126上。为简化附图，管芯126还包括没有在图8中显示的其它电路。控制器25和器件125通过本领域技术人员熟知的半导体制作技术形成于管芯上。

根据所有上述内容，显然公开了新颖的器件和方法。除了其它特征，还包括形成开关电容直流-直流控制器，以便除了输入电压和输出电压的数值之外还使用负载电流的数值，来确定施加至开关电容上的电量，另外还确定电容所充至的电压。使用负载电流来设置充电和供电配置提高了使用控制器25的系统的效率。

本发明利用特定优选的实施例来描述，对于半导体领域内的技术人员而言，显然许多替换方案和改变是显而易见的。更为具体地，本发明是针对放大器电路和控制充电电流的充电电流源来描述。只要将负载电流用于帮助确定充电电流和帮助确定开关电容的充电和供电配置，也可使用其它的放大器配置和电流源配置。另外，全文中所使用的词语“连接”用于说明的清楚，然而，其意味着具有与词语“耦合”相同的意思。因此，“连接”应当被解释为包括直接连接或间接连接。

Claims

1.一种开关电容直流-直流转换器的运行方法，包括：

配置所述转换器以响应于输出电压的值来控制充电电流的值，其中所述充电电流用于向多个电容进行充电；

配置所述转换器以形成表示输入电压的值和所述输出电压的值之间的差值的差值信号，形成具有响应于所述充电电流的值的调制的基准信号，以及比较所述差值信号与所述调制的基准信号来控制所述多个电容的充电配置和供电配置两者。

2.根据权利要求1所述的方法，其中所述供电配置包括升压配置和非升压配置中的其中一个。

3.根据权利要求1所述的方法，进一步包括比较所述差值信号和所述调制的基准信号来形成控制信号，其中响应于所述控制信号来控制所述充电和供电配置。

4.根据权利要求1所述的方法，其中所述配置所述转换器来控制所述充电配置包括配置所述转换器以选择性地在存储元件中设定所述转换器的运行状态。

5.一种开关电容直流-直流转换器，包括：

第一电路，所述第一电路被配置用于形成表示输入电压和输出电压之间的差值的差值信号；

可变电流源，所述可变电流源被配置用于形成充电电流以向多个电容进行充电；

电流控制电路，所述电流控制电路被配置用于形成响应于所述充电电流的值的调制的基准信号；以及状态电路，所述状态电路可操作地被耦合以响应于所述差值信号和所述调制的基准信号的比较而在充电配置中配置所述多个电容来接收所述充电电流，以及在供电配置中耦合所述多个电容。

6.根据权利要求5所述的转换器，其中所述电流控制电路包括基准电路和调制电路，所述基准电路被配置用于形成基准信号，所述调制电路被耦合以接收所述基准信号并且通过响应于所述充电电流的所述值而调整所述基准信号的值来形成调制的基准信号。