KR20200123348A

KR20200123348A - 전압 제너레이터

Info

Publication number: KR20200123348A
Application number: KR1020190046023A
Authority: KR
Inventors: 타카히코 사토
Original assignee: 윈본드 일렉트로닉스 코포레이션
Priority date: 2019-04-19
Filing date: 2019-04-19
Publication date: 2020-10-29
Also published as: KR102215287B1

Abstract

본 발명은, 출력 전압의 안정 시간 및 오버 슈트, 언더 슈트 전압의 폭을 축소할 수 있는 전압 제너레이터를 제공한다. 본 발명의 전압 제너레이터는, 기준 전압에 근거해 출력 단자에 출력 전압을 공급하는 제1 전압 레귤레이터와, 인에이블 신호에 근거해 인에이블 모드 또는 디스에이블 모드로 동작하고, 제2 전압 레귤레이터가 인에이블 모드로 동작할 때 기준 전압에 근거해 출력 단자에 출력 전압을 공급하는 제2 전압 레귤레이터와, 초기 전압 제너레이터를 포함하고, 상기 인에이블 신호가 제2 전압 레귤레이터를 디스에이블 모드에서 인에이블 모드로 절환할 때, 초기 전압 제너레이터가 제2 전압 레귤레이터의 피드백 전압을 기준 전압에 가까운 초기 전압값으로 하여, 제2 전압 레귤레이터의 피드백 전압을 기준 전압으로 빠르게 고정 가능하게 해서, 출력 전압의 안정 시간 및 오버 슈트, 언더 슈트 전압을 축소한다.

Description

전압 제너레이터{VOLTAGE GENERATOR}

본 발명은, 전압 제너레이터에 관한 것이다.

도 5는, 종래 기술에 따른 전압 제너레이터(500c)의 회로 설명도를 도시하고 있다.

제2 전압 레귤레이터(505c)가 인에이블 신호(ven)에 의해 디스에이블 모드(disable mode)에서 인에이블 모드(enable mode)로 절환된 후, 제2 전압 레귤레이터(505c)의 피드백 전압(vfb)은, 다시 기준 전압(vref)으로 고정될 필요가 있고, 피드백 전압(vfb)이 기준 전압(vref)에 고정되는 과정에서 필요한 일정 길이의 시간(tc)(안정 시간(settling　time)으로 칭한다)은, 도 6에 도시한 대로이다. 이 안정 시간은, 부하(506)의 일정 시간 길이의 작업을 불안정하게 해서, 작업 효율에 영향을 미친다.

본 발명은, 출력 전압의 안정 시간 및 오버 슈트(overshoot), 언더 슈트(undershoot) 전압의 폭을 축소할 수 있는 전압 제너레이터를 제공한다.

본 발명의 실시 형태는, 기준 전압에 근거해 출력 단자에 출력 전압을 공급하는 제1 전압 레귤레이터와, 제2 전압 레귤레이터를 포함하고, 상기 제2 전압 레귤레이터는, 인에이블 신호에 근거해 인에이블 모드 또는 디스에이블 모드로 동작하고, 상기 제2 전압 레귤레이터가 상기 인에이블 모드로 동작할 때, 상기 기준 전압에 근거해 상기 출력 단자에 상기 출력 전압을 공급하고, 상기 제2 전압 레귤레이터는, 상기 인에이블 모드로 동작할 때, 상기 출력 전압에 근거한 피드백 전압과 상기 기준 전압과의 차를 증폭하여 상기 출력 전압까지 출력하는 오차 증폭기와, 상기 출력 전압을 분압해, 상기 피드백 전압을 발생하는 분압 회로와, 상기 제2 전압 레귤레이터가 상기 인에이블 신호에 근거해, 상기 디스에이블 모드에서 상기 인에이블 모드로 절환(切換)된 후의 초기 시간 구간에서, 상기 피드백 전압의 전압값을 초기 전압값으로 하고, 제1 콘덴서, 제2 콘덴서 및 제1 저항기를 포함하고, 상기 제1 콘덴서, 상기 제2 콘덴서 및 상기 제1 저항기가 상기 분압 회로의 일단(一端)과 접지 단자와의 사이에 직렬 접속되고, 또한 상기 초기 전압값이 상기 제1 콘덴서의 용량값에 반비례하는 초기 전압 제너레이터를 포함하는, 전압 제너레이터를 제공한다.

본 발명의 또 하나의 실시 형태는, 제1 콘덴서, 제2 콘덴서, 제3 콘덴서, 제1 트랜지스터, 제2 트랜지스터 및 제1 저항기를 포함하고, 상기 제2 콘덴서, 상기 제3 콘덴서 및 상기 제1 저항기가 상기 분압 회로의 일단과 접지 단자와의 사이에 서로 직렬 접속되고, 상기 제1 트랜지스터 및 제2 트랜지스터가 상기 인에이블 신호로 제어되고, 상기 제1 콘덴서의 일단을 상기 접지 단자 또는 상기 분압 회로에 결합시키고, 또한 상기 초기 전압값이 상기 제1 콘덴서의 용량값에 반비례하는 초기 전압 제너레이터를 포함하는, 전압 제너레이터를 제공한다.

상기에 근거하여, 본 발명의 전압 제너레이터에 따르면, 디스에이블 모드에서 인에이블 모드로 절환된 후의 초기 전압값이 기준 전압에 가까워져, 피드백 전압이 기준 전압으로 고정하는 과정에서 비교적 짧은 안정 시간, 비교적 작은 오버 슈트, 언더 슈트 전압을 가지게 할 수 있고, 따라서, 전압 제너레이터가 저소비 전력 모드에서 비교적 높은 소비 전력 모드로 절환될 때, 출력 전압이 비교적 짧은 안정 시간, 비교적 작은 오버 슈트, 언더 슈트 전압을 가지게 할 수 있다.

도 1은, 본 발명의 제1 실시 형태의 전압 제너레이터를 도시한 회로도이다.
도 2는, 도 1에 도시한 전압 제너레이터의 각 전압 신호의 타이밍도이다.
도 3은, 본 발명의 제2 실시 형태의 전압 제너레이터를 도시한 회로도이다.
도 4는, 도 3에 도시한 전압 제너레이터의 각 전압 신호의 타이밍도이다.
도 5는, 종래 기술에 따른 전압 제너레이터의 회로 설명도이다.
도 6은, 도 5의 전압 제너레이터의 각 전압 신호의 타이밍도이다.

이하, 도면을 참조해 본 발명의 실시예 형태에 대해 설명한다.

도 1은, 본 발명의 제1 실시 형태의 전압 제너레이터(100a)의 회로도이다.

본 실시 형태의 전압 제너레이터(100a)는, 접지 단자(100), 전원 단자(101), 출력 단자(102), 제1 전압 레귤레이터(103), 기준 전압원(104), 제2 전압 레귤레이터(105a)를 포함하고, 그 중의 제2 전압 레귤레이터(105a)는, 초기 전압 제너레이터(107a), 오차 증폭기(108), 인버터(109), 인에이블 신호 입력 단자(110), 트랜지스터(P1), 트랜지스터(P2), 트랜지스터(P3), 제1 저항기(R1), 제2 저항기(R2), 제3 저항기(R3) 및 제1 콘덴서(C1) 및 제2 콘덴서(C2)를 포함한다.

상술의 구성 부재의 접속 관계는, 다음과 같다. 기준 전압원(104)의 일단은, 오차 증폭기(108)의 반전 입력 단자 및 제1 전압 레귤레이터(103)의 입력 단자와 접속하고, 기준 전압원(104)의 타단(他端)은, 접지 단자(100)와 접속한다. 오차 증폭기(108)의 인에이블 단자, 트랜지스터(P3)의 제어단 및 인버터(109)의 입력 단자는, 인에이블 신호 입력 단자(110)와 접속한다. 트랜지스터(P3)의 일단, 트랜지스터(P2)의 제어단은, 오차 증폭기(108)의 출력 단자와 접속한다. 트랜지스터(P3, P2)의 타단은, 전원 단자(101)와 접속한다. 트랜지스터(P2)의 일단, 트랜지스터(P1)의 타단 및 제1 전압 레귤레이터(103)의 출력 단자는, 출력 단자(102)와 접속한다. 트랜지스터(P1)의 제어단은, 인버터(109)의 출력 단자 연접(連接)과 접속한다. 제3 저항기(R3)의 일단, 제2 저항기(R2)의 타단은, 오차 증폭기(108)의 비반전 입력 단자와 접속한다. 제3 저항기(R3)의 타단은, 접지 단자(100)와 접속한다. 제2 저항기(R2)의 일단, 트랜지스터(P1)의 일단은, 제2 콘덴서(C2)의 일단과 접속한다. 제2 콘덴서(C2)의 타단, 제2 저항기(R2)의 타단은, 제1 저항기(R1)의 일단과 접속한다. 제1 저항기(R1)의 타단은, 제1 콘덴서(C1)의 일단과 접속한다. 제1 콘덴서(C1)의 타단은, 접지 단자(100)와 접속한다. 부하(106)의 일단은, 출력 단자(102)와 접속한다. 부하(106)의 타단은, 접지 단자(100)와 접속하고, 전원 단자(101)는, 전원 전압(vdd)과 접속하고, 접지 단자(100)는, 접지 전압과 접속한다.

이하, 상기와 같은 구성의 전압 제너레이터(100a)의 동작에 대해 설명한다.

도 1 및 도 2를 참조하고, 인에이블 신호(ven)가 제2 논리 레벨일 때, 즉, 인에이블 모드일 때, 전압 제너레이터(100a)의 제1 전압 레귤레이터(103) 및 제2 전압 레귤레이터(105a)는 기준 전압원(104)이 발생하는 기준 전압(vref)에 근거해, 출력 단자(102)에 접속하는 부하(106)에 출력 전압(vout)을 제공한다. 전원을 절약하기 위해, 부하(106)가 저소비 전력 모드로 동작할 때, 전압 제너레이터(100a)는, 인에이블 신호(ven)가 제1 논리 레벨로 설정되는 것에 의해, 제2 전압 레귤레이터(105a)를 디스에이블 모드로 설정할 수 있어, 제1 전압 레귤레이터(103) 만으로 부하(106)에 출력 전압(vout)을 제공하고, 이와 같이, 제2 전압 레귤레이터(105a)의 대기(待機) 전류를 절약해, 전력 절약의 효과를 달성한다. 부하(106)가 비교적 높은 소비 전력 모드로 동작할 때, 전압 제너레이터(100a)는, 인에이블 신호(ven)가 제2 논리 레벨로 설정되는 것에 의해, 제2 전압 레귤레이터(105a)를 디스에이블 모드에서 인에이블 모드로 절환하고, 제1 전압 레귤레이터(103) 및 제2 전압 레귤레이터(105a)에서 동시에 부하(106)에 출력 전압(vout)을 제공하게 한다.

상기의 제1 논리 레벨은, 논리 하이 레벨이어도, 논리 로우 레벨이어도 무방하고, 특별히 한정되지 않는다. 또한, 제2 논리 레벨은, 제1 논리 레벨과 상보적(相補的)인 논리 레벨이다.

전압 제너레이터(100a)는, 하기의 방식에 따라 제2 전압 레귤레이터(105a)를 디스에이블 모드로 설정한다. 먼저, 제1 논리 레벨인 인에이블 신호(ven)에 근거해, 오차 증폭기(108)를 디스에이블 모드로 설정하고, 트랜지스터(P3)를 온(ON)으로 하고, 트랜지스터(P1)를 오프(OFF)로 하고, 트랜지스터(P2)를 제어단의 전압 상승에 따라 오프로 해서, 제2 저항기(R2), 제3 저항기(R3)에 전류가 흐르지 않도록 하고, 디스에이블 모드의 설정을 완성해, 전력 절약의 효과를 달성한다. 주의해야 할 것으로서, 제2 전압 레귤레이터(105a)가 디스에이블 모드인 상황에서, 제1 전압 레귤레이터(103)는 여전히 정상으로 동작하고, 즉 제1 전압 레귤레이터(103)는 여전히 부하(106)에 출력 전압(vout)을 제공하고, 이때, 제2 저항기(R2), 제3 저항기(R3)에 전류가 흐르지 않고, 즉 제3 저항기(R3)의 양단의 전압이 동일하고, 따라서, 디스에이블 모드에서, 피드백 전압(vfb)은 접지 단자(100)의 접지 전압과 동일하다.

인에이블 신호(ven)가 제1 논리 레벨에서 제2 논리 레벨로 절환되고, 제2 전압 레귤레이터(105a)가 디스에이블 모드에서 인에이블 모드로 절환된 후, 오차 증폭기(108)는 인에이블이 되고, 트랜지스터(P3)가 오프가 되고, 트랜지스터(P1)가 온이 되어, 오차 증폭기(108), 트랜지스터(P2) 및 도 1에 도시한 제1 저항기(R1), 제2 저항기(R2), 제3 저항기(R3) 및 제1 콘덴서(C1), 제2 콘덴서(C2) 등의 회로는, 피드백 전압(vfb)을 초기 전압값(vinia)으로부터 기준 전압(vref)으로 다시 고정하고, 인에이블 신호(ven)가 제1 논리 레벨을 제2 논리 레벨로 절환한 후로부터, 피드백 전압(vfb)이 기준 전압(vref)으로 고정될 때까지의 과정에 걸리는 시간(ta)을 안정 시간으로 칭하고, 도 2에 도시한 대로이다.

이하, 피드백 전압(vfb)의 초기 전압값(vinia)에 대해 분석한다. 인에이블 신호(ven)가 제1 논리 레벨에 있을 때(즉, 디스에이블 모드), 초기 전압 제너레이터(107a)의 제1 콘덴서(C1) 및 제2 콘덴서(C2)의 양단의 전압은, 어느 쪽이나 접지 단자(100)의 접지 전압과 동일하고, 따라서, 이때의 제1 콘덴서(C1) 및 제2 콘덴서(C2)는, 어느 쪽도 전하를 축적하지 않는다. 인에이블 신호(ven)가 제1 논리 레벨에서 제2 논리 레벨로 절환된 후, 트랜지스터(P1)가 온이 되어, 트랜지스터(P1)를 통해 초기 전압 제너레이터(107a)에 주입된 전하가 제1 콘덴서(C1) 및 제2 콘덴서(C2)에 분배되고, 제1 콘덴서(C1) 및 제2 콘덴서(C2)의 전하의 분배 관계는, 이하의 방정식(1)로 나타낼 수 있고, 방정식(1)로부터 피드백 전압(vfb)의 초기 전압값(vinia)이 제1 콘덴서(C1)의 용량값에 반비례하고, 제2 콘덴서(C2)의 용량값에 비례하는 것을 추론할 수 있다.

또한, 방정식(1)로부터 제1 콘덴서(C1), 제2 콘덴서(C2)의 용량값의 설계 방식이, 피드백 전압(vfb)의 초기 전압값(vinia)을 기준 전압(vref)에 가깝게 해서, 피드백 전압(vfb)이 기준 전압(vref)에 고정될 때까지의 과정의 안정 시간과 오버 슈트, 언더 슈트 전압을 축소하는 것을 알 수 있고, 예를 들면, 기준 전압(vref) = 1 볼트(volt, V), 출력 전압(vout) = 3 V일 때, 제1 콘덴서(C1) 및 제2 콘덴서(C2)의 용량값의 비율(C1/C2)은, 실질적으로 2와 같다고 설계할 수 있다.

인에이블 신호(ven)가 제1 논리 레벨에서 제2 논리 레벨로 절환된 후, 피드백 전압(vfb)의 초기 전압값(vinia)은, 기준 전압(vref) 보다 약간 큰 전압값이면, 제2 전압 레귤레이터(105a)의 부(負)의 피드백 설계에 의해, 오차 증폭기(108)가 피드백 전압(vfb)과 기준 전압(vref)과의 차를 증폭하고, 트랜지스터(P2)의 제어단의 전압을 상승시켜, 제2 저항기(R2), 제3 저항기(R3)에 흐르는 전류를 저하시키고, 따라서, 피드백 전압(vfb)이 강하(降下)하여, 서서히 기준 전압(vref)으로 고정된다.

반면, 피드백 전압(vfb)의 초기 전압값(vinia)은, 기준 전압(vref) 보다 약간 작은 전압값이면, 제2 전압 레귤레이터(105a)의 부(負)의 피드백 설계에 의해, 오차 증폭기(108)는, 피드백 전압(vfb)과 기준 전압(vref)과의 차를 증폭하고, 트랜지스터(P2)의 제어단의 전압을 강하시켜, 제2 저항기(R2), 제3 저항기(R3)에 흐르는 전류를 상승시키고, 따라서, 피드백 전압(vfb)이 상승하여, 서서히 기준 전압(vref)으로 고정된다.

언급해 두어야 할 것으로서, 제1 콘덴서(C1)는, 피드백 전압(vfb)의 초기 전압값(vinia)을 결정해, 피드백 전압(vfb)이 기준 전압(vref)에 빠르게 고정 가능하도록 하는데 이용할 수 있는 이외에, 제2 전압 레귤레이터(105a)의 위상 보상(phase　compensation)에 이용할 수도 있고, 따라서, 회로 면적을 감소시켜, 코스트를 저감할 수 있다.

다음으로, 도 3 및 도 4를 참조해 본 발명의 제2 실시 형태의 전압 제너레이터(100b)에 대해 설명한다.

제1 실시 형태의 전압 제너레이터(100a)와 달리, 본 실시 형태의 전압 제너레이터(100b)는, 트랜지스터(P1) 및 초기 전압 제너레이터(107a)를 설치하지 않고, 제3 저항기(R3)와 접지 단자(100)와의 사이에 트랜지스터(N1)를 접속한다. 또한, 제2 저항기(R2)의 양단에 초기 전압 제너레이터(107b)를 접속한다. 그 외의 구성은, 도 1의 전압 제너레이터(100a)와 같으므로, 동일한 구성요소에 대해서는, 동일한 부호를 부여하고, 중복된 설명을 적당히 생략한다.

상술의 트랜지스터(N1)의 제어단은, 인에이블 신호 입력 단자(110)와 접속되고, 트랜지스터(N1)의 일단은, 제3 저항기(R3)의 타단과 접속되고, 트랜지스터(N1)의 타단은, 접지 단자(100)와 접속된다. 상술한 초기 전압 제너레이터(107b)에서, 제2 콘덴서(C2)의 일단은, 제2 저항기(R2)의 일단과 접속되고, 제2 콘덴서(C2)의 타단은, 제2 저항기(R2)의 타단과 접속된다. 제1 저항기(R1)의 일단은, 제2 콘덴서(C2)의 타단과 접속되고, 제1 저항기(R1)의 타단은, 제3 콘덴서(C3)의 일단과 접속된다. 제3 콘덴서(C3)의 타단은, 접지 단자(100)와 접속된다. 트랜지스터(P4)의 제어단, 트랜지스터(N2)의 제어단은, 인버터(109)의 출력 단자와 접속되고, 트랜지스터(P4)의 타단은, 제2 콘덴서(C2)의 타단과 접속되고, 트랜지스터(P4)의 일단은, 트랜지스터(N2)의 일단과 접속되고, 트랜지스터(N2)의 타단은, 접지 단자(100)와 접속된다. 제1 콘덴서(C1)의 일단은, 트랜지스터(N2)의 일단과 접속되고, 제1 콘덴서(C1)의 타단은, 접지 단자(100)와 접속된다.

또한, 본 실시 형태의 전압 제너레이터(100b)는 제1 실시 형태의 전압 제너레이터(100a)와 같이, 피드백 전압(vfb)의 초기 전압값(vinib)을 기준 전압(vref)에 근접하도록 설계하고, 피드백 전압(vfb)이 기준 전압(vref)에 고정될 때까지의 과정의 안정 시간 및 발생할 수 있는 오버 슈트, 언더 슈트 전압의 폭을 축소한다.

이하, 상기와 같은 구성의 전압 제너레이터(100b)의 동작에 대해 설명한다.

도 3 및 도 4를 동시에 참조하고, 인에이블 신호(ven)는, 제2 논리 레벨일 때, 즉, 인에이블 모드일 때, 전압 제너레이터(100b)의 제1 전압 레귤레이터(103) 및 제2 전압 레귤레이터(105b)는, 기준 전압원(104)이 발생하는 기준 전압(vref)에 근거해, 출력 단자(102)에 접속된 부하(106)에 출력 전압(vout)을 제공한다. 전원을 절약하기 위해, 부하(106)가 저소비 전력 모드로 동작할 때, 전압 제너레이터(100b)는, 인에이블 신호(ven)가 제1 논리 레벨로 설정되는 것에 의해, 제2 전압 레귤레이터(105b)를 디스에이블 모드로 설정하고, 제1 전압 레귤레이터(103) 만으로 부하(106)에 출력 전압(vout)을 제공하고, 이와 같이, 제2 전압 레귤레이터(105b)의 대기 전류를 절약해, 전력 절약의 효과를 달성할 수 있다. 부하(106)가 비교적 높은 소비 전력 모드로 동작할 때, 전압 제너레이터(100b)는, 인에이블 신호(ven)가 제2 논리 레벨로 설정되는 것에 의해, 제2 전압 레귤레이터(105b)를 디스에이블 모드에서 인에이블 모드로 절환하고, 제1 전압 레귤레이터(103) 및 제2 전압 레귤레이터(105b)에서 동시에 부하(106)에 출력 전압(vout)을 제공하게 한다.

본 실시예에서, 전압 제너레이터(100b)는, 하기의 방식에 따라, 제2 전압 레귤레이터(105b)를 디스에이블 모드로 설정한다. 먼저, 제1 논리 레벨인 인에이블 신호(ven)에 근거해, 오차 증폭기(108)를 디스에이블 모드로 설정하고, 트랜지스터(P3)가 온이 되고, 트랜지스터(N1)가 오프가 되고, 트랜지스터(P2)가 제어 전압의 상승에 따라 오프가 되어, 제2 저항기(R2), 제3 저항기(R3)에는 전류가 흐르지 않고, 디스에이블 모드의 설정을 완성해, 전력 절약의 효과를 달성한다. 주의해야 할 것으로서, 제2 전압 레귤레이터(105b)가 디스에이블 모드인 상황에서, 제1 전압 레귤레이터(103)는 여전히 정상 동작하고, 즉 제1 전압 레귤레이터(103)는 여전히 부하(106)에 출력 전압(vout)을 제공하고, 이때의 제2 저항기(R2), 제3 저항기(R3)에 전류가 흐르지 않고, 즉 제2 저항기(R2)의 양단의 전압이 동일하고, 따라서, 디스에이블 모드에서, 피드백 전압(vfb)은 출력 전압(vout)에 동일하다.

인에이블 신호(ven)가 제1 논리 레벨에서 제2 논리 레벨로 절환되고, 제2 전압 레귤레이터(105b)를 디스에이블 모드에서 인에이블 모드로 절환한 후, 오차 증폭기(108)가 인에이블이 되고, 트랜지스터(P3) 및 트랜지스터(N2)가 오프가 되고, 트랜지스터(N1) 및 트랜지스터(P4)가 온이 되어, 오차 증폭기(108), 트랜지스터(P2) 및 도 3에 도시한 제1 저항기(R1), 제2 저항기(R2), 제3 저항기(R3), 제1 콘덴서(C1), 제2 콘덴서(C2) 및 제3 콘덴서(C3) 등의 회로는, 피드백 전압(vfb)을 초기 전압값(vinib)으로부터 기준 전압(vref)으로 다시 고정하고, 인에이블 신호(ven)가 제1 논리 레벨에서 제2 논리 레벨로 절환된 후로부터 피드백 전압(vfb)이 기준 전압(vref)에 고정될 때까지의 과정에 걸리는 시간(tb)을 안정 시간으로 칭하고, 도 4에 도시한 대로이다.

이하, 피드백 전압(vfb)의 초기 전압값(vinib)에 대해 분석한다. 인에이블 신호(ven)가 제1 논리 레벨에 있을 때(즉 디스에이블 모드), 트랜지스터(P4)가 오프가 되고, 트랜지스터(N2)가 온이 되고, 따라서, 초기 전압 제너레이터(107b) 중의 각 콘덴서의 양단의 전압은, 각각 제1 콘덴서(C1)의 양단의 전압이 접지 단자(100)의 접지 전압과 동일하고, 제2 콘덴서(C2)의 양단의 전압이 어느 쪽이나 출력 전압(vout)과 동일하고, 제3 콘덴서(C3)의 일단이 출력 전압(vout)이고, 타단이 접지 단자(100)의 접지 전압이다. 상기 전압의 관계는, 이때의 제1 콘덴서(C1) 및 제2 콘덴서(C2) 중 어느 쪽도 전하를 축적하지 않으며, 제3 콘덴서(C3)가 C3 vout의 전하를 축적하고 있다고 추론할 수 있다. 인에이블 신호(ven)는, 제1 논리 레벨에서 제2 논리 레벨로 절환되고, 트랜지스터(P4)가 온이 되고, 트랜지스터(N2)가 오프가 되어, 제3 콘덴서(C3)에 축적된 전하 C3　vout가 제1 콘덴서(C1) 및 제2 콘덴서(C2)에 분배되고, 이때의 제1 콘덴서(C1), 제2 콘덴서(C2) 및 제3 콘덴서(C3)의 전하의 분배 관계는, 이하의 방정식(2)로 나타낼 수 있고, 상기 방정식(2)로부터 피드백 전압(vfb)의 초기 전압값(vinib)이 제1 콘덴서(C1)의 용량값에 반비례하고, 제3 콘덴서(C3)의 용량값과 제2 콘덴서(C2)의 용량값과의 차값에 비례하는 것을 추론할 수 있다.

또한, 방정식(2)로부터 제1 콘덴서∼제3 콘덴서(C1-C3)의 용량값의 설계 방법이, 피드백 전압(vfb)의 초기 전압값(vinib)을 기준 전압(vref)에 가깝게 해서, 피드백 전압(vfb)이 기준 전압(vref)에 고정될 때까지의 과정의 안정 시간 및 오버 슈트, 언더 슈트 전압을 축소하는 것을 알 수 있고, 예를 들면, 기준 전압(vref) = 1 V이며, 출력 전압(vout) = 3 V일 때, 제1 콘덴서∼제3 콘덴서의 용량값의 관계: C1/(C3-C2)가 실질적으로 2와 같다고 설계할 수 있다.

인에이블 신호(ven)가 제1 논리 레벨에서 제2 논리 레벨로 절환된 후, 피드백 전압(vfb)의 초기 전압값(vinib)은, 기준 전압(vref)의 전압값 보다 약간 크면, 제2 전압 레귤레이터(105b)의 부(負)의 피드백 설계에 의해, 오차 증폭기(108)는, 피드백 전압(vfb)과 기준 전압(vref)과의 차를 증폭하고, 트랜지스터(P2)의 제어단의 전압을 상승시켜, 제2 저항기(R2), 제3 저항기(R3)에 흐르는 전류를 저하시키고, 따라서, 피드백 전압(vfb)이 강하하여, 서서히 기준 전압(vref)으로 고정된다.

반면, 피드백 전압(vfb)의 초기 전압값(vinib)이 기준 전압(vref)의 전압값 보다 약간 작으면, 제2 전압 레귤레이터(105b)의 부(負)의 피드백 설계에 의해, 오차 증폭기(108)는, 피드백 전압(vfb)과 기준 전압(vref)과의 차를 증폭하고, 트랜지스터(P2)의 제어단의 전압을 강하시켜, 제2 저항기(R2), 제3 저항기(R3)에 흐르는 전류를 상승시키고, 따라서, 피드백 전압(vfb)이 상승하여 서서히 기준 전압(vref)으로 고정된다.

언급해 두어야 할 것으로서, 제1 콘덴서(C1)는, 피드백 전압(vfb)의 초기 전압값(vinib)을 결정해, 피드백 전압(vfb)을 비교적 빠르게 기준 전압(vref)에 고정 가능하게 하기 위해 이용되는 이외에, 동시에 제2 전압 레귤레이터(105b)의 위상 보상에 이용할 수도 있고, 따라서, 회로 면적을 축소하고, 코스트를 저감할 수 있다.

상기를 종합하여, 본 발명의 전압 제너레이터(100a, 100b)는, 디스에이블 모드에서 인에이블 모드로 절환된 후의 피드백 전압(vfb)의 초기 전압값을 기준 전압(vref)에 가깝게 해서, 피드백 전압(vfb)이 기준 전압(vref)에 고정할 때까지의 과정에서 비교적 짧은 안정 시간과 비교적 작은 오버 슈트, 언더 슈트 전압을 가지게 하고, 따라서, 전압 제너레이터(100a, 100b)가 저소비 전력 모드에서 비교적 높은 소비 전력 모드로 절환될 때, 출력 전압(vout)이 비교적 짧은 안정 시간과 비교적 작은 오버 슈트, 언더 슈트 전압을 가지게 할 수 있다.

100a, 100b, 500c: 전압 제너레이터
100: 접지 단자
101: 전원 단자
102, 502: 출력 단자
103, 503: 제1 전압 레귤레이터
104, 504: 기준 전압원
105a, 105b, 505c: 제2 전압 레귤레이터
106, 506: 부하
107a, 107b: 초기 전압 제너레이터
108: 오차 증폭기
109: 인버터
110: 인에이블 신호 입력 단자
P1, P2, P3, P4: 트랜지스터
N1, N2: 트랜지스터
R1: 제1 저항기
R2: 제2 저항기
R3: 제3 저항기
C1: 제1 콘덴서
C2: 제2 콘덴서
C3: 제3 콘덴서
ven: 인에이블 신호
vfb: 피드백 전압
vout: 출력 전압
vref: 기준 전압
vinia, vinib: 초기 전압값
vdd: 전원 전압
ta, tb, tc: 안정 시간

Claims

기준 전압에 근거해 출력 단자에 출력 전압을 공급하는 제1 전압 레귤레이터와,
제2 전압 레귤레이터
를 포함하고,
상기 제2 전압 레귤레이터는, 인에이블 신호에 근거해, 인에이블 모드 또는 디스에이블 모드로 동작하고,
상기 제2 전압 레귤레이터가 상기 인에이블 모드로 동작할 때, 상기 기준 전압에 근거해 상기 출력 단자에 상기 출력 전압을 공급하고,
상기 제2 전압 레귤레이터는,
상기 인에이블 모드로 동작할 때, 상기 출력 전압에 근거한 피드백 전압과 상기 기준 전압과의 차를 증폭하여 상기 출력 전압까지 출력하는 오차 증폭기와,
상기 출력 전압을 분압해, 상기 피드백 전압을 발생하는 분압 회로와,
상기 제2 전압 레귤레이터가 상기 인에이블 신호에 근거해, 상기 디스에이블 모드에서 상기 인에이블 모드로 절환된 후의 초기 시간 구간에서, 상기 피드백 전압의 전압값을 초기 전압값으로 하고, 제1 콘덴서, 제2 콘덴서 및 제1 저항기를 포함하고, 상기 제1 콘덴서, 상기 제2 콘덴서 및 상기 제1 저항기가 상기 분압 회로의 일단과 접지 단자와의 사이에 직렬 접속되고, 또한 상기 초기 전압값이 상기 제1 콘덴서의 용량값에 반비례하는 초기 전압 제너레이터
를 포함하는, 전압 제너레이터.
제1항에 있어서,
상기 분압 회로는, 제2 저항기 및 제3 저항기를 포함하고,
상기 제2 저항기 및 상기 제3 저항기는,
상기 출력 단자와 상기 접지 단자와의 사이에 직렬 접속되는, 전압 제너레이터.
제1항 또는 제2항에 있어서,
상기 제2 콘덴서의 일단은, 상기 분압 회로의 일단에 접속되고,
상기 제2 콘덴서의 타단은, 상기 제1 저항기의 일단에 접속되고,
상기 제1 저항기 타단은, 상기 제1 콘덴서의 일단에 접속되고,
상기 제1 콘덴서의 타단은, 상기 접지 단자에 접속되는, 전압 제너레이터.
제1항에 있어서,
상기 초기 전압값은,
상기 제2 콘덴서의 용량값에 비례하는, 전압 제너레이터.
제1항에 있어서,
상기 초기 전압값은, 이하의 식(1)을 만족하고,

… 식(1)
vout는 상기 출력 전압이고, C1은 상기 제1 콘덴서의 용량값이고, C2는 상기 제2 콘덴서의 용량값인, 전압 제너레이터.
기준 전압에 근거해 출력 단자에 출력 전압을 공급하는 제1 전압 레귤레이터와,
제2 전압 레귤레이터
를 포함하고,
상기 제2 전압 레귤레이터는, 인에이블 신호에 근거해, 인에이블 모드 또는 디스에이블 모드로 동작하고,
상기 제2 전압 레귤레이터가 상기 인에이블 모드로 동작할 때, 상기 기준 전압에 근거해 상기 출력 단자에 상기 출력 전압을 공급하고,
상기 제2 전압 레귤레이터는,
상기 인에이블 모드로 동작할 때, 상기 출력 전압에 근거한 피드백 전압과 상기 기준 전압과의 차를 증폭하여 상기 출력 전압까지 출력하는 오차 증폭기와,
상기 출력 전압을 분압해, 상기 피드백 전압을 발생하는 분압 회로와,
상기 제2 전압 레귤레이터가 상기 인에이블 신호에 근거해, 상기 디스에이블 모드에서 상기 인에이블 모드로 절환된 후의 초기 시간 구간에서, 상기 피드백 전압의 전압값을 초기 전압값으로 하고, 제1 콘덴서, 제2 콘덴서, 제3 콘덴서, 제1 트랜지스터, 제2 트랜지스터 및 제1 저항기를 포함하고, 상기 제2 콘덴서, 상기 제3 콘덴서 및 상기 제1 저항기가 상기 분압 회로의 일단과 접지 단자와의 사이에 직렬 접속되고, 상기 제1 트랜지스터 및 제2 트랜지스터가 상기 인에이블 신호로 제어되고, 상기 제1 콘덴서의 일단을 상기 접지 단자 또는 상기 분압 회로에 결합시키고, 또한 상기 초기 전압값이 상기 제1 콘덴서의 용량값에 반비례하는 초기 전압 제너레이터
를 포함하는, 전압 제너레이터.
제6항에 있어서,
상기 분압 회로는, 제2 저항기 및 제3 저항기를 포함하고,
상기 제2 저항기 및 상기 제3 저항기는,
상기 출력 단자와 상기 접지 단자와의 사이에 직접 접속되는, 전압 제너레이터.
제6항 또는 제7항에 있어서,
상기 제2 콘덴서의 일단은, 상기 분압 회로의 일단에 접속되고,
상기 제2 콘덴서의 타단은, 상기 제1 저항기의 일단에 접속되고,
상기 제1 저항기 타단은, 상기 제3 콘덴서의 일단에 접속되고,
상기 제3 콘덴서의 타단은, 상기 접지 단자에 접속되고,
상기 제1 트랜지스터의 일단 및 상기 제2 트랜지스터의 일단은, 상기 제1 콘덴서의 일단에 접속되고,
상기 제1 트랜지스터의 타단 및 상기 제1 콘덴서의 타단은, 상기 접지 단자에 접속되고,
상기 제2 트랜지스터의 타단은, 상기 제2 콘덴서의 타단에 접속되는, 전압 제너레이터.
제6항에 있어서,
상기 초기 전압값은,
상기 제3 콘덴서의 용량값과 상기 제2 콘덴서의 용량값과의 차에 비례하는, 전압 제너레이터.
제6항에 있어서,
상기 초기 전압값은, 이하의 식(2)를 만족하고,

… 식(2)
vout는 상기 출력 전압이고, C1은 상기 제1 콘덴서의 용량값이고, C2는 상기 제2 콘덴서의 용량값이고, C3은 상기 제3 콘덴서의 용량값인, 전압 제너레이터.