CN110347435A - 自动配置PCIe插槽的BIOS及方法 - Google Patents
自动配置PCIe插槽的BIOS及方法 Download PDFInfo
- Publication number
- CN110347435A CN110347435A CN201910594995.1A CN201910594995A CN110347435A CN 110347435 A CN110347435 A CN 110347435A CN 201910594995 A CN201910594995 A CN 201910594995A CN 110347435 A CN110347435 A CN 110347435A
- Authority
- CN
- China
- Prior art keywords
- pcie slot
- bios
- pcie
- hardware device
- slot
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/4401—Bootstrapping
- G06F9/4411—Configuring for operating with peripheral devices; Loading of device drivers
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Computer Hardware Design (AREA)
- Computer Security & Cryptography (AREA)
- Time-Division Multiplex Systems (AREA)
Abstract
本发明提供一种自动配置PCIe插槽的方法，包括：BIOS侦测PCIe插槽是否电性连接硬件装置，其中当PCIe插槽未电性连接硬件装置时，BIOS依据预设值配置PCIe插槽的数据带宽，或当PCIe插槽已电性连接硬件装置时，BIOS读取硬件装置的联机能力缓存器的设定值，以及该BIOS依据设定值配置PCIe插槽的数据带宽。
Description
技术领域
本发明关于PCIe插槽的配置，特别是一种可自动配置PCIe插槽的BIOS及其方法。
背景技术
为满足客户的需求，制造商需提供各种机型的服务器供客户选择。以服务器中快速外围组件互联(Peripheral Component Interconnect Express)的插槽(Slot)配置而言，不同机型服务器间的PCIe插槽配置不尽相同。例如对于一个具有16个数据传输信道的PCIe插槽而言，可以电性连接两个各占用8个数据传输信道的网络适配器或是四个高速非挥发性内存(Non-Volatile Memory express，NVMe)的固态硬盘(Solid State Disk，SSD)。上述举例的两种配置型态分别对应到两种不同的PCIe插槽的配置，前者需设置为x8x8，后者需设置为x4x4x4x4；又若连接一占用16个数据传输信道的显示适配器，则需设置为x16。
实务上，PCIe配置大多采用手动进入基本输入输出系统(Basic Input/OutputSystem，BIOS)提供的接口进行设定，然而这个方式将造成诸多不便。首先，由于要设定的服务器数量庞大，采用人工设置将耗费大量时间。其次，在服务器上线后，有些操作例如：更新BIOS、加载BIOS预设值、或清除互补式金属氧化物半导体(Complementary Metal-Oxide-Semiconductor，CMOS)等会导致BIOS对于PCIe插槽的配置恢复到预设值，因此手动进入BIOS配置PCIe插槽的方式不利于在线维护。
发明内容
有鉴于此，本发明提出一种可自动配置PCIe插槽的BIOS及其方法，藉此解决过去以手动方式配置而导致耗时过长且不利于在线维护的问题。
依据本发明一实施例叙述的一种自动配置PCIe插槽的方法，包括：以一BIOS侦测一PCIe插槽是否电性连接一硬件装置；其中当所述PCIe插槽未电性连接所述硬件装置时，以所述BIOS依据一预设值配置所述PCIe插槽；或当所述PCIe插槽已电性连接所述硬件装置时，以所述BIOS读取所述硬件装置的一联机能力缓存器(Link Capability Register)的一设定值；以及以所述BIOS依据所述设定值配置所述PCIe插槽。
依据本发明一实施例叙述的一种自动配置PCIe插槽的BIOS，包括：一侦测单元，用以侦测一PCIe插槽是否电性连接一硬件装置；一读取单元，通讯连接所述侦测单元，所述读取单元用以根据所述侦测单元的侦测结果，选择性地从所述硬件装置的一联机能力缓存器读取一设定值或加载用以配置所述PCIe插槽的一预设值；一逻辑单元，通讯连接所述读取单元，所述逻辑单元用以将所述设定值转为一配置值以配置所述PCIe插槽；以及一配置单元，通讯连接所述侦测单元及所述逻辑单元，所述配置单元用以根据所述侦测单元的侦测结果，选择性地以所述配置值或所述预设值配置所述PCIe插槽。
如上所述，本发明揭露的自动配置PCIe插槽的BIOS及其方法的功效包括：BIOS可自动依据不同机型进行对应的PCIe插槽配置，其过程无须人员参与，因此可节省人工配置的时间，同时避免因操作人员操作不当而导致PCIe插槽的配置出错。此外，本发明有利于服务器后续的在线维护。
以上的关于本揭露内容的说明及以下的实施方式的说明用以示范与解释本发明的精神与原理，并且提供本发明的专利申请范围更进一步的解释。
附图说明
图1为依据本发明一实施例所绘示的自动配置PCIe插槽的BIOS的方块图。
图2为依据本发明一实施例所绘示的自动配置PCIe插槽的方法的流程图。
组件标号说明
100 BIOS
10 侦测单元
30 读取单元
50 逻辑单元
70 配置单元
200 硬件装置
220 联机能力缓存器
300 PCIe插槽
S1～S6 步骤
具体实施方式
以下在实施方式中详细叙述本发明的详细特征以及优点，其内容足以使任何熟习相关技艺者了解本发明的技术内容并据以实施，且根据本说明书所揭露的内容、申请专利范围及图式，任何熟习相关技艺者可轻易地理解本发明相关的目的及优点。以下的实施例进一步详细说明本发明的观点，但非以任何观点限制本发明的范畴。
请参考图1，其绘示本发明的一实施例的自动配置PCIe插槽300的BIOS 100。
实务上，位于主板上的PCIe插槽300例如具有16个数据传输信道，但本发明并不以此为限。本发明一实施例所叙述的自动配置PCIe插槽300的BIOS 100亦适用于一或多个X1、X2、X4、X8及X16型态的PCIe插槽300。
如图1所示，自动配置PCIe插槽300的BIOS 100包括：侦测单元10、读取单元30、逻辑单元50以及配置单元70。读取单元30通讯连接侦测单元10，逻辑单元50通讯连接读取单元30，配置单元70通讯连接侦测单元10及逻辑单元50。
请参考图1。侦测单元10侦测PCIe插槽300是否电性连接硬件装置200。例如，侦测单元10可透过检查PCIe插槽300中的一指定接脚的电位水平而产生一侦测结果；或者侦测单元10也可检查PCIe设备的Vendor ID缓存器值而确认PCIe插槽300是否电性连接硬件装置200，若Vendor ID缓存器值不是0xFFFF，则代表硬件装置200存在。本发明对于侦测单元的侦测方式不予限制。
请参考图1。读取单元30根据侦测单元10的侦测结果，选择性地从硬件装置200的联机能力缓存器220读取设定值或加载用以配置PCIe插槽300的预设值。详言之，当侦测结果为「PCIe插槽300已电性连接硬件装置200」，读取单元30选择从此硬件装置200的联机能力缓存器220中读取一设定值；当侦测结果为「PCIe插槽300未电性连接硬件装置200」，读取单元30选择加载一预设值。所述的设定值位于联机能力缓存器(Link CapabilityRegister)220的最大带宽字段(Maximum Link Width)，其例如为于该联机能力缓存器的第4位至第9位，在此最大带宽字段中的设定值代表连接PCIe插槽300的硬件装置200的最大可设定带宽。
实务上，读取单元30读取PCIe插槽中一指定接脚所电性连接的硬件装置200的联机能力缓存器220，并根据读到的值设定此装置所对应的数据传输信道的数量。下表举例示意联机能力缓存器的值与装置可配置数据传输信道数量的对应关系。
请参考图1。BIOS 100透过逻辑单元50将设定值转换为配置值以配置PCIe插槽。换言之，逻辑单元50根据硬件装置200的实际带宽决定此硬件装置200可占用的数据传输信道数。
请参考图1。配置单元70根据侦测单元10的侦测结果，选择性地以配置值或预设值配置该PCIe插槽300。详言之，当侦测结果为PCIe插槽300已电性连接硬件装置200，配置单元70根据逻辑单元50换算得到的配置值配置PCIe插槽300；当侦测结果为PCIe插槽300未电性连接硬件装置200，配置单元70采用预设值配置PCIe插槽300。
所述的配置值包括多种配置模式，包括：以一装置占用16个数据传输信道、以二装置分别占用8个数据传输信道以及以四装置分别占用4个数据传输信道。
举例来说，若联机能力缓存器220的值为0001002且PCIe插槽为X16型态，则将该装置配置为四组X4；若联机能力缓存器220的值为0001002且该PCIe插槽为X8型态，则配置此装置对应于二组X4；若联机能力缓存器220的值为0001002且该PCIe插槽为X4，则配置此装置对应于一组X4。
举例来说，若联机能力缓存器220的值为0010002且PCIe插槽为X16型态，则将该装置配置为二组X8；若联机能力缓存器220的值为0010002且该PCIe插槽为X8型态，则配置此装置对应于一组X8。
举例来说，若联机能力缓存器220的值为0100002且PCIe插槽为X16型态，则将该装置配置为一组X16。
请参考图2，其绘示本发明一实施例的自动配置PCIe插槽300的方法。图2适用于侦测具有多个PCIe插槽300的主板。在图2中的N代表当前处理的PCIe插槽300的编号。因此，在本方法第一次被执行时，N被设置为1。
请参考步骤S1。BIOS 100的侦测单元10侦测第N个PCIe插槽300是否电性连接硬件装置200。当PCIe插槽300已电性连接硬件装置200时，后续的流程从步骤S2至步骤S6。否则，当PCIe插槽300未电性连接硬件装置200时，后续的流程从步骤S3至步骤S6。
请参考步骤S2。BIOS 100的读取单元30读取硬件装置200的联机能力缓存器220的设定值。
请参考步骤S4。BIOS 100的逻辑单元50将设定值转换为配置值。
请参考步骤S5。BIOS 100的配置单元70依据配置值配置PCIe插槽300。
若在步骤S1中，侦测单元10未检测到PCIe插槽300电性连接硬件装置200，则请参考步骤S3。BIOS 100的配置单元70依据一预设值配置PCIe插槽300。所述的预设值例如属于配置值的有效数值集合中的一者，本发明对此不予限制。
请参考步骤S6，BIOS 100的逻辑单元50检查当前是否为最后一个PCIe插槽300。详言之，根据目前N值与PCIe插槽300的总数互相比对可判断出BIOS 100是否已经配置最后一个PCIe插槽300。如果步骤S6的判断结果为否，则回到步骤S1并且将N值累加，以配置下一个PCIe插槽300。反之，如果步骤S6的判断结果为是，则结束本发明一实施例的自动配置PCIe插槽300的方法。
综合以上所述，本发明揭露的自动配置PCIe插槽的BIOS及其方法的功效包括：BIOS可自动依据不同机型进行对应的PCIe插槽配置，其过程无须人员参与，因此可节省人工配置的时间，同时避免因操作人员操作不当而导致PCIe插槽的配置出错。此外，本发明有利于服务器后续的在线维护。
虽然本发明以前述的实施例揭露如上，然其并非用以限定本发明。在不脱离本发明的精神和范围内，所做的更动与润饰，均属本发明的专利保护范围。关于本发明所界定的保护范围请参考所附的申请专利范围。
Claims (10)
1.一种自动配置PCIe插槽的方法，其特征在于，包括：
一BIOS侦测一PCIe插槽是否电性连接一硬件装置；其中
当所述PCIe插槽未电性连接所述硬件装置时，所述BIOS依据一预设值配置所述PCIe插槽的资料带宽；或
当所述PCIe插槽已电性连接所述硬件装置时，所述BIOS读取所述硬件装置的一联机能力缓存器的一设定值；以及
所述BIOS依据所述设定值配置所述PCIe插槽的数据带宽。
2.根据权利要求1所述自动配置PCIe插槽的方法，其特征在于，所述设定值包括位于所述联机能力缓存器的一最大带宽字段，且所述BIOS还根据所述设定值转换为一配置值以配置所述PCIe插槽。
3.根据权利要求1所述自动配置PCIe插槽的方法，其特征在于，所述PCIe插槽具有16个数据传输信道。
4.根据权利要求3所述自动配置PCIe插槽的方法，其特征在于，所述配置值包括多种配置模式，所述多种配置模式包括：一装置占用16个数据传输信道、二装置分别占用8个数据传输信道以及四装置分别占用4个数据传输信道。
5.根据权利要求1所述自动配置PCIe插槽的方法，其特征在于，所述BIOS侦测所述PCIe插槽是否电性连接所述硬件装置包括所述BIOS的一侦测单元侦测所述硬件装置的VendorID缓存器值。
6.一种自动配置PCIe插槽的BIOS，其特征在于，包括：
一侦测单元，用以侦测一PCIe插槽是否电性连接一硬件装置；
一读取单元，通讯连接所述侦测单元，所述读取单元用以根据所述侦测单元的侦测结果，选择性地从所述硬件装置的一联机能力缓存器读取一设定值或加载用以配置所述PCIe插槽的一预设值；
一逻辑单元，通讯连接所述读取单元，所述逻辑单元用以将所述设定值转为一配置值以配置所述PCIe插槽的数据带宽；以及
一配置单元，通讯连接所述侦测单元及所述逻辑单元，所述配置单元用以根据所述侦测单元的侦测结果，选择性地以所述配置值或所述预设值配置所述PCIe插槽的数据带宽。
7.根据权利要求6所述自动配置PCIe插槽的BIOS，其特征在于，所述设定值包括位于所述联机能力缓存器的一最大带宽字段。
8.根据权利要求6所述自动配置PCIe插槽的BIOS，其特征在于，所述PCIe插槽具有16个数据传输信道。
9.根据权利要求8所述自动配置PCIe插槽的BIOS，其特征在于，所述配置值包括多种配置模式，所述多种配置模式包括：一装置占用16个数据传输信道、二装置分别占用8个数据传输信道以及四装置分别占用4个数据传输信道。
10.根据权利要求6所述自动配置PCIe插槽的BIOS，其特征在于，所述侦测单元侦测所述硬件装置的一Vendor ID缓存器值以侦测所述PCIe插槽是否电性连接所述硬件装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910594995.1A CN110347435A (zh) | 2019-07-03 | 2019-07-03 | 自动配置PCIe插槽的BIOS及方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910594995.1A CN110347435A (zh) | 2019-07-03 | 2019-07-03 | 自动配置PCIe插槽的BIOS及方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110347435A true CN110347435A (zh) | 2019-10-18 |
Family
ID=68177656
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910594995.1A Pending CN110347435A (zh) | 2019-07-03 | 2019-07-03 | 自动配置PCIe插槽的BIOS及方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110347435A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111177055A (zh) * | 2020-01-02 | 2020-05-19 | 英业达科技有限公司 | Pcie槽的配置设置方法、系统、介质及装置 |
| CN113010462A (zh) * | 2021-03-12 | 2021-06-22 | 英业达科技有限公司 | 自动调整PCIe信道配置的电路结构与方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103257912A (zh) * | 2012-02-16 | 2013-08-21 | 鸿富锦精密工业（深圳）有限公司 | 测试装置及其测试pcie插槽的方法 |
| CN106951383A (zh) * | 2017-04-19 | 2017-07-14 | 深圳市同泰怡信息技术有限公司 | 一种提高pcie数据通道使用率的主板及方法 |
| CN107423169A (zh) * | 2016-05-23 | 2017-12-01 | 百度（美国）有限责任公司 | 用于测试高速外围设备互连设备的方法和系统 |
-
2019
- 2019-07-03 CN CN201910594995.1A patent/CN110347435A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103257912A (zh) * | 2012-02-16 | 2013-08-21 | 鸿富锦精密工业（深圳）有限公司 | 测试装置及其测试pcie插槽的方法 |
| CN107423169A (zh) * | 2016-05-23 | 2017-12-01 | 百度（美国）有限责任公司 | 用于测试高速外围设备互连设备的方法和系统 |
| CN106951383A (zh) * | 2017-04-19 | 2017-07-14 | 深圳市同泰怡信息技术有限公司 | 一种提高pcie数据通道使用率的主板及方法 |
Non-Patent Citations (1)
| Title |
|---|
| 姜帅龙: "接口交联验证系统实现与研究", 《中国优秀硕士学位论文全文数据库 信息科技辑》 * |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111177055A (zh) * | 2020-01-02 | 2020-05-19 | 英业达科技有限公司 | Pcie槽的配置设置方法、系统、介质及装置 |
| CN113010462A (zh) * | 2021-03-12 | 2021-06-22 | 英业达科技有限公司 | 自动调整PCIe信道配置的电路结构与方法 |
| CN113010462B (zh) * | 2021-03-12 | 2023-02-17 | 英业达科技有限公司 | 自动调整PCIe信道配置的电路结构与方法 |
| US11625354B2 (en) | 2021-03-12 | 2023-04-11 | Inventec (Pudong) Technology Corporation | Circuit structure with automatic PCIe link configuration adjustment and method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104184617B (zh) | 互联设备预加重配置方法、装置、系统及网络设备 | |
| CN100468378C (zh) | Spi设备通信电路 | |
| CN108920173B (zh) | 一种配置均衡时间的方法、芯片和通信系统 | |
| KR100743491B1 (ko) | 범용 인터페이스 장치 및 방법 | |
| CN104714912A (zh) | 一种多卡检测装置、多卡检测系统及其方法 | |
| US10614011B2 (en) | Apparatus, method, and electronic device for implementing solid-state drive data interaction | |
| CN110347435A (zh) | 自动配置PCIe插槽的BIOS及方法 | |
| CN106970311A (zh) | 一种芯片测试方法 | |
| EP3779708A1 (en) | Method for fast balancing, chips, and communication system | |
| CN106250340A (zh) | 一种硬件控制电路及其控制方法 | |
| CN112269120A (zh) | 接口信号回环测试方法、装置、计算机设备和存储介质 | |
| CN206649376U (zh) | 一种应用在purley平台八路服务器PCH配置结构 | |
| CN104049692B (zh) | 一种刀片服务器 | |
| CN109101402A (zh) | 一种服务器主板上vr芯片的监控装置及服务器 | |
| CN106647393A (zh) | 一种can总线自动编码电路及编码方法 | |
| CN106918724A (zh) | 适用于快捷外设互联标准插槽的测试电路板 | |
| CN110347553A (zh) | 自动配置PCIe插槽的BIOS及其方法 | |
| CN104270740A (zh) | 一种共卡槽t卡和sim卡的检测方法 | |
| CN209659302U (zh) | 一种接口选通电路及通信设备 | |
| CN105261278A (zh) | 一种摄像头模组演示工装系统及其通信和检测方法 | |
| CN104135757A (zh) | 一种降低终端功耗的方法、装置和基带芯片 | |
| CN101267350B (zh) | 调试方法和调试系统 | |
| CN202339398U (zh) | 一种用于vxi总线数字测试系统的老化模块 | |
| CN102684942A (zh) | 网络设备的性能测试方法 | |
| TWI718618B (zh) | 自動配置PCIe插槽的BIOS及方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20191018 |