KR102284186B1 - 전력용 mosfet 게이트 구동회로 - Google Patents

전력용 mosfet 게이트 구동회로 Download PDF

Info

Publication number
KR102284186B1
KR102284186B1 KR1020170089285A KR20170089285A KR102284186B1 KR 102284186 B1 KR102284186 B1 KR 102284186B1 KR 1020170089285 A KR1020170089285 A KR 1020170089285A KR 20170089285 A KR20170089285 A KR 20170089285A KR 102284186 B1 KR102284186 B1 KR 102284186B1
Authority
KR
South Korea
Prior art keywords
driving circuit
power switch
auxiliary driving
driving
gate
Prior art date
Application number
KR1020170089285A
Other languages
English (en)
Other versions
KR20190007814A (ko
Inventor
김기현
김형우
이경호
Original Assignee
한국전기연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전기연구원 filed Critical 한국전기연구원
Priority to KR1020170089285A priority Critical patent/KR102284186B1/ko
Publication of KR20190007814A publication Critical patent/KR20190007814A/ko
Application granted granted Critical
Publication of KR102284186B1 publication Critical patent/KR102284186B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
    • H03K17/0412—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit
    • H03K17/04123—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6877—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the control circuit comprising active elements different from those used in the output circuit

Landscapes

  • Power Conversion In General (AREA)
  • Electronic Switches (AREA)

Abstract

본 발명은 전력용 MOSFET의 게이트 구동회로에 관한 것으로, PWM 제어부에서 출력된 펄스폭 제어신호에 따라, 전력 스위치의 턴 온(turn on) 동작을 구동하기 위한 제1 구동전류를 생성하는 제1 구동회로; 상기 펄스폭 제어신호에 따라, 상기 전력 스위치의 턴 오프(turn off) 동작을 구동하기 위한 제2 구동전류를 생성하는 제2 구동회로; 상기 턴 온 동작 시, 게이트 전압을 감지하여 상기 전력 스위치의 동작 특성에 대응하는 제1 보조 구동전류를 생성하는 제1 보조 구동회로; 및 상기 턴 오프 동작 시, 게이트 전압을 감지하여 상기 전력 스위치의 동작 특성에 대응하는 제2 보조 구동전류를 생성하는 제2 보조 구동회로를 포함한다.

Description

전력용 MOSFET 게이트 구동회로{GATE DRIVING CIRCUIT FOR POWER MOSFET}
본 발명은 전력용 MOSFET의 게이트 구동회로에 관한 것으로, 더욱 상세하게는 메인 구동회로 및 보조 구동회로를 이용하여 전력용 MOSFET의 스위칭 동작을 제어할 수 있는 전력용 MOSFET 게이트 구동회로에 관한 것이다.
일반적으로 전력소자는 전력의 변환이나 제어를 수행하는 반도체 소자로서, 정류 다이오드, 전력 트랜지스터, 트라이액(triac) 등이 산업, 정보, 통신, 교통, 전력, 가정 등 각 분야에 다양하게 사용되고 있다.
전력소자로는 대표적으로 MOSFET(metal oxide semiconductor field effect transistor), IGBT(insulated gate bipolar transistor), 전력 집적회로(IC) 등이 있으며, 이중에서 특히 고속 스위칭이 가능하고, 구동회로의 손실이 적은 전력용 MOSFET 스위치가 주목 받고 있다.
이러한 전력용 MOSFET 스위치를 펄스 구동시키기 위해서는 가능한 한 고속으로 턴 온(turn on)/턴 오프(turn off)시킬 필요가 있다. 이와 같이 전력용 MOSFET 스위치를 고속으로 구동하기 위한 게이트 구동회로는 종래에 몇 가지가 제안되었다.
도 1a 및 도 1b는 종래 기술에 따른 전력용 MOSFET 게이트 구동회로의 일 예를 나타내는 도면이다. 종래 기술에 따른 MOSFET 게이트 구동회로의 동작 특성을 분석해보면, 전력 스위치 내에 존재하는 기생 커패시터(Cgs, Cgd, Cds) 성분으로 인하여 다음과 같은 동작 특성을 보이게 된다.
가령, 도 1a 및 도 1b에 도시된 바와 같이, 전력용 MOSFET은, 턴 온(turn on) 시, 드레인 전류(ID)가 피크가 되는 T2 시점에서 리플(ripple) 현상이 발생하게 되고, 턴 오프(turn off) 시, 드레인-소스 전압(VDS)이 피크가 되는 T2 시점에서 리플 현상이 발생하게 된다. 이와 같이 밀러 효과(Miller effect)로 인해 발생되는 리플 성분인 스위칭 노이즈(switching noise)는 전력용 MOSFET의 EMI(Electro Magnetic Interference) 특성을 나쁘게 하는 원인이 된다.
한편, EMI 특성을 개선하기 위해 구동전류를 증가시켜 전력용 MOSFET을 구동할 경우, 구동 주파수를 향상시키거나 스위칭 시간을 줄여서 스위칭 손실(switching loss)을 줄일 수 있다. 하지만, 증가된 구동전류에 의해 리플 성분이 더욱 커지는 단점이 생긴다.
이처럼, 종래 기술에 따른 전력용 MOSFET 게이트 구동회로는 스위칭 손실과 스위칭 노이즈 간에 트레이드 오프(trade off) 관계를 유지하고 있다. 따라서, 스위칭 노이즈를 증가시키지 않으면서 스위칭 손실을 줄일 수 있는 전력용 MOSFET 게이트 구동회로를 개발할 필요가 있다.
본 발명은 전술한 문제 및 다른 문제를 해결하는 것을 목적으로 한다. 또 다른 목적은 지연회로가 미 적용된 메인 구동회로와 지연회로가 적용된 보조 구동회로를 이용하여 전력용 MOSFET의 스위칭 동작을 제어할 수 있는 전력용 MOSFET 게이트 구동회로를 제공함에 있다.
또 다른 목적은 지연회로가 적용된 다수의 보조 구동회로를 이용하여 전력용 MOSFET의 게이트 구동전류를 멀티로 제어할 수 있는 전력용 MOSFET 게이트 구동회로를 제공함에 있다.
또 다른 목적은 게이트 전압을 감지하여 전력용 MOSFET의 동작 특성에 맞게 다수의 보조 구동회로의 동작 시점을 자동으로 제어할 수 있는 전력용 MOSFET 게이트 구동회로를 제공함에 있다.
상기 또는 다른 목적을 달성하기 위해 본 발명의 일 측면에 따르면, PWM 제어부에서 출력된 펄스폭 제어신호에 따라, 전력 스위치의 턴 온(turn on) 동작을 구동하기 위한 제1 구동전류를 생성하는 제1 구동회로; 상기 펄스폭 제어신호에 따라, 상기 전력 스위치의 턴 오프(turn off) 동작을 구동하기 위한 제2 구동전류를 생성하는 제2 구동회로; 상기 턴 온 동작 시, 게이트 전압을 감지하여 상기 전력 스위치의 동작 특성에 대응하는 제1 보조 구동전류를 생성하는 제1 보조 구동회로; 및 상기 턴 오프 동작 시, 게이트 전압을 감지하여 상기 전력 스위치의 동작 특성에 대응하는 제2 보조 구동전류를 생성하는 제2 보조 구동회로를 포함하는 게이트 구동회로를 제공한다.
좀 더 바람직하게는, 전력 스위치는 전력용 MOSFET 스위치임을 특징으로 한다.
좀 더 바람직하게는, 제1 구동회로는 프리 드라이버(pre-driver) 및 P형 트랜지스터를 포함하고, 제2 구동회로는 프리 드라이버 및 N형 트랜지스터를 포함하는 것을 특징으로 한다.
좀 더 바람직하게는, 제1 보조 구동회로는, NOT 게이트, 지연회로, 자동 제어부, 프리 드라이버 및 P형 트랜지스터를 포함하고, 제2 보조 구동회로는, 지연회로, 자동 제어부, 프리 드라이버 및 N형 트랜지스터를 포함하는 것을 특징으로 한다.
좀 더 바람직하게는, 자동 제어부는 비교기, AND 게이트 및 S-R 래치를 포함하는 것을 특징으로 한다.
좀 더 바람직하게는, 자동 제어부는 게이트 전압을 감지하여 전력 스위치의 동작 특성에 따라 보조 구동회로의 동작 시점을 자동으로 제어하는 것을 특징으로 한다.
좀 더 바람직하게는, 제1 보조 구동회로는, 턴 온 동작 시, 전력 스위치의 스위칭 노이즈가 발생하는 특정 시점 이후에 제1 보조 구동전류를 인가하는 것을 특징으로 한다.
좀 더 바람직하게는, 제2 보조 구동회로는, 턴 오프 동작 시, 초기 시점부터 전력 스위치의 스위칭 노이즈가 발생하는 특정 시점까지 제2 보조 구동전류를 인가하는 것을 특징으로 한다.
본 발명의 실시 예들에 따른 전력용 MOSFET 게이트 구동회로의 효과에 대해 설명하면 다음과 같다.
본 발명의 실시 예들 중 적어도 하나에 의하면, 지연회로가 미 적용된 다수의 메인 구동회로와 지연회로가 적용된 다수의 보조 구동회로를 이용하여 게이트 구동전류를 멀티로 제어함으로써, 전력용 MOSFET의 스위칭 노이즈를 증가시키지 않으면서 스위칭 손실을 감소시킬 수 있는 장점이 있다.
본 발명의 실시 예들 중 적어도 하나에 의하면, 전력용 MOSFET의 게이트 전압을 감지하여 해당 MOSFET의 동작 특성에 맞게 다수의 보조 구동회로의 동작 시점을 자동으로 제어함으로써, 전력용 MOSFET의 스위칭 노이즈를 증가시키지 않으면서 스위칭 손실을 감소시킬 수 있는 장점이 있다.
다만, 본 발명의 실시 예들에 따른 전력용 MOSFET 게이트 구동회로가 달성할 수 있는 효과는 이상에서 언급한 것들로 제한되지 않으며, 언급하지 않은 또 다른 효과들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
도 1a 및 도 1b는 종래 기술에 따른 전력용 MOSFET 게이트 구동회로의 일 예를 나타내는 도면;
도 2는 본 발명의 일 실시 예에 따른 전력 스위치 제어장치의 구성을 도시하는 도면;
도 3은 제1 구동회로의 구성과 구동전압의 파형을 도시하는 도면;
도 4는 제2 구동회로의 구성과 구동전압의 파형을 도시하는 도면;
도 5는 제1 보조 구동회로의 구성과 구동전압의 파형을 도시하는 도면;
도 6은 제2 보조 구동회로의 구성과 구동전압의 파형을 도시하는 도면;
도 7a는 본 발명의 일 실시 예에 따른 게이트 구동회로의 상세 구성을 도시하는 도면이고, 도 7b는 게이트 구동회로에서 출력되는 구동전압의 파형을 도시하는 도면;
도 8은 턴 온 동작 시, 종래 기술에 따른 게이트 구동회로를 이용한 전력 스위치의 파형과 본 발명에 따른 게이트 구동회로를 이용한 전력 스위치의 파형을 비교한 도면;
도 9는 턴 오프 동작 시, 종래 기술에 따른 게이트 구동회로를 이용한 전력 스위치의 파형과 본 발명에 따른 게이트 구동회로를 이용한 전력 스위치의 파형을 비교한 도면;
도 10은 본 발명의 다른 실시 예에 따른 전력 스위치 제어장치의 구성을 도시하는 도면.
이하, 첨부된 도면을 참조하여 본 명세서에 개시된 실시 예를 상세히 설명하되, 도면 부호에 관계없이 동일하거나 유사한 구성요소는 동일한 참조 번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 이하의 설명에서 사용되는 구성요소에 대한 접미사 "모듈" 및 "부"는 명세서 작성의 용이함만이 고려되어 부여되거나 혼용되는 것으로서, 그 자체로 서로 구별되는 의미 또는 역할을 갖는 것은 아니다. 즉, 본 발명에서 사용되는 '부'라는 용어는 소프트웨어, FPGA 또는 ASIC과 같은 하드웨어 구성요소를 의미하며, '부'는 어떤 역할들을 수행한다. 그렇지만 '부'는 소프트웨어 또는 하드웨어에 한정되는 의미는 아니다. '부'는 어드레싱할 수 있는 저장 매체에 있도록 구성될 수도 있고 하나 또는 그 이상의 프로세서들을 재생시키도록 구성될 수도 있다. 따라서, 일 예로서 '부'는 소프트웨어 구성요소들, 객체지향 소프트웨어 구성요소들, 클래스 구성요소들 및 태스크 구성요소들과 같은 구성요소들과, 프로세스들, 함수들, 속성들, 프로시저들, 서브루틴들, 프로그램 코드의 세그먼트들, 드라이버들, 펌웨어, 마이크로 코드, 회로, 데이터, 데이터베이스, 데이터 구조들, 테이블들, 어레이들 및 변수들을 포함한다. 구성요소들과 '부'들 안에서 제공되는 기능은 더 작은 수의 구성요소들 및 '부'들로 결합되거나 추가적인 구성요소들과 '부'들로 더 분리될 수 있다.
또한, 본 명세서에 개시된 실시 예를 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 명세서에 개시된 실시 예의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다. 또한, 첨부된 도면은 본 명세서에 개시된 실시 예를 쉽게 이해할 수 있도록 하기 위한 것일 뿐, 첨부된 도면에 의해 본 명세서에 개시된 기술적 사상이 제한되지 않으며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
본 발명은 지연회로가 미 적용된 다수의 메인 구동회로와 지연회로가 적용된 다수의 보조 구동회로를 이용하여 전력용 MOSFET의 게이트 구동전류를 멀티로 제어할 수 있는 전력용 MOSFET 게이트 구동회로를 제안한다. 또한, 본 발명은 게이트 전압(VG)을 감지하여 전력용 MOSFET의 동작 특성에 맞게 다수의 보조 구동회로의 동작 시점을 자동으로 제어할 수 있는 전력용 MOSFET 게이트 구동회로를 제안한다.
이하에서는, 본 발명의 다양한 실시 예들에 대하여, 도면을 참조하여 상세히 설명한다.
도 2는 본 발명의 일 실시 예에 따른 전력 스위치 제어장치의 구성을 도시하는 도면이다.
도 2를 참조하면, 본 발명의 일 실시 예에 따른 전력 스위치 제어장치(100)는 전력 스위치(110), PWM 제어부(120) 및 게이트 구동회로(130)를 포함할 수 있다. 도 2에 도시된 구성요소들은 전력 스위치 제어장치(100)를 구현하는데 있어서 필수적인 것은 아니어서, 본 명세서상에서 설명되는 전력 스위치 제어장치는 위에서 열거된 구성요소들보다 많거나, 또는 적은 구성요소들을 가질 수 있다.
전력 스위치(110)는 일종의 전력소자로서, 게이트(G), 드레인(D), 소스(S)로 이루어진 전력용 MOSFET을 포함할 수 있다. 상기 전력용 MOSFET(110)은 고속성과 고전압, 대 전류 구동에 강한 성질을 가지고 있다. 상기 전력용 MOSFET(110)에는 드레인-소스 간을 N형 반도체로 만드는 N 채널형 MOSFET과 드레인-소스 간을 P형 반도체로 만드는 P 채널형 MOSFET의 2 종류가 있다.
전력 스위치(110)는 하이 레벨(high level)을 갖는 게이트 전압(VG)에 의해 턴 온(turn on)되고, 로우 레벨(low level)을 갖는 게이트 전압(VG)에 의해 턴 오프(turn off)된다.
전력 스위치(110)는 드레인(D)과 소스(S) 사이에 배치되는 실리콘 다이오드(또는 보디 다이오드)와 게이트(G)와 소스(S) 사이에 배치되는 제너 다이오드 중 적어도 하나를 포함할 수 있다. 상기 실리콘 다이오드는 인덕터 부하에서 발생하는 역기전력으로부터 전력 스위치(110)를 보호할 수 있고, 상기 제너 다이오드는 인체에 축적된 정전기에 의해 전력 스위치(110)가 파괴되는 것을 방지할 수 있다.
PWM 제어부(120)는 전력 스위치(110)의 스위칭 동작을 제어하기 위한 펄스 폭 제어신호(VPWM)를 생성할 수 있다.
예를 들어, PWM 제어부(120)는 저 전압(가령, 3V 내지 5V)을 갖는 로직 레벨 신호(즉, 펄스폭 제어신호)를 출력하거나, 혹은 고 전압(가령, 20V 이상)을 갖는 로직 레벨 신호를 출력할 수 있다. 상기 PWM 제어부(120)에서 저 전압 신호들을 출력하는 경우, 게이트 구동회로(130)는 저 전압 신호들을 전력 스위치(110)를 구동하기 위한 고 전압 신호들로 승압하기 위한 레벨 시프터(level shifter)를 추가로 포함할 수 있다.
게이트 구동회로(130)는 전력 스위치(110)의 스위칭 동작을 구동하기 위한 구동전압(VG) 및 구동전류(IG)를 생성할 수 있다. 예를 들어, 게이트 구동회로(130)는 펄스폭 제어신호의 상승 에지에 동기되어 구동전압(VG)을 증가시키고, 펄스폭 제어신호의 하강 에지에 동기되어 구동전압(VG)을 감소시킬 수 있다.
게이트 구동회로(130)는 데드 타임 생성부(131), 제1 및 제2 구동회로(132, 133), 제1 및 제2 보조 구동회로(134, 135)를 포함할 수 있다. 이때, 상기 데드 타임 생성부(131)는 게이트 구동회로(130)에 반드시 필요한 구성요소는 아니며 선택적으로 채용될 수 있다.
데드 타임 생성부(131)는 전력 스위치(110)를 턴 온하기 위한 하이 레벨 신호와 전력 스위치(110)를 턴 오프하기 위한 로우 레벨 신호가 동시에 온(on)되는 현상을 방지하기 위한 데드 타임(dead time)을 설정하는 기능을 수행할 수 있다. 이때, 상기 데드 타임은 200ns 내지 300ns로 설정될 수 있으며 이에 제한되지는 않는다.
제1 구동회로(또는 제1 메인 구동회로, 132)는, 턴 온 동작 시, 전력 스위치(110)를 구동하기 위한 제1 구동전류(IG, source1)를 생성하는 기능을 수행할 수 있다.
제1 구동회로(132)는, 도 3의 (a)에 도시된 바와 같이, 레벨 시프터(level shifter, 310), 프리 드라이버(pre-driver, 320) 및 P형 트랜지스터(330)를 포함할 수 있다. 여기서, 레벨 시프터(level shifter, 310), 프리 드라이버(pre-driver, 320)는 제1 구동회로(132)에 반드시 필요한 구성요소는 아니며 선택적으로 채용될 수 있다.
레벨 시프터(310)의 입력단자는 데드 타임 생성부(131)의 출력단자와 연결되고, 레벨 시프터(310)의 출력단자는 프리 드라이버(320)의 입력단자와 연결될 수 있다. 이러한 레벨 시프터(310)는 PWM 제어부(120)에서 출력되는 저 전압 신호를 전력 스위치(110)를 구동하기 위한 고 전압 신호로 승압할 수 있다.
프리 드라이버(320)는 레벨 시프터(310)와 P형 트랜지스터(330) 사이에 연결되며, 상기 P형 트랜지스터(330)를 구동하기 위한 제1 구동전압(VOUT _H1)을 출력할 수 있다. 가령, 도 3의 (b)에 도시된 바와 같이, 프리 드라이버(320)에서 출력되는 제1 구동전압(VOUT _H1)은, 레벨 시프터(310)로 인해 펄스폭 제어신호(VPWM)보다 높은 전압을 갖는다. 또한, 제1 구동전압(VOUT _H1)의 온(on) 타이밍은, 데드 타임 생성부(131)로 인해 펄스폭 제어신호(VPWM)의 온(on) 타이밍과 일정한 시간 차이(가령, 200ns 내지 300ns)를 갖는다. 또한, 제1 구동전압(VOUT _H1)의 오프(off) 타이밍은 펄스폭 제어신호(VPWM)의 오프(off) 타이밍과 일치한다.
P형 트랜지스터(330)는 프리 드라이버(320)와 전력 스위치(110) 사이에 연결되며, 상기 전력 스위치(110)의 스위칭 동작을 구동하기 위한 제1 구동전류(IG, source1)를 생성할 수 있다. 상기 P형 트랜지스터(330)는 P형 MOSFET 소자이거나 혹은 P형 BJT 소자일 수 있다.
한편, 본 실시 예에서는, 하나의 P형 트랜지스터(330)가 제1 구동회로(132) 내에 설치되는 것을 예시하고 있으나 이를 제한하지는 않으며, 해당 구동회로(132) 내에 복수의 P형 트랜지스터가 설치되도록 구성할 수 있음은 당업자에게 자명할 것이다. 또한, 다른 실시 예로, 상기 P형 트랜지스터 대신 N형 트랜지스터가 사용될 수도 있다. 또 다른 실시 예로, P형 트랜지스터와 N형 트랜지스터의 조합이 사용될 수 있다.
제2 구동회로(또는 제2 메인 구동회로, 133)는, 턴 오프 동작 시, 전력 스위치(110)를 구동하기 위한 제2 구동전류(IG, sink1)를 생성하는 기능을 수행할 수 있다.
제2 구동회로(133)는, 도 4의 (a)에 도시된 바와 같이, 레벨 시프터(410), 프리 드라이버(420) 및 N형 트랜지스터(430)를 포함할 수 있다. 마찬가지로, 레벨 시프터(level shifter, 410), 프리 드라이버(pre-driver, 420)는 제2 구동회로(133)에 반드시 필요한 구성요소는 아니며 선택적으로 채용될 수 있다.
레벨 시프터(410)의 입력단자는 데드 타임 생성부(131)의 출력단자와 연결되고, 레벨 시프터(410)의 출력단자는 프리 드라이버(420)의 입력단자와 연결될 수 있다. 이러한 레벨 시프터(410)는 PWM 제어부(120)에서 출력되는 저 전압 신호를 전력 스위치(110)를 구동하기 위한 고 전압 신호로 승압할 수 있다.
프리 드라이버(420)는 레벨 시프터(410)와 N형 트랜지스터(430) 사이에 연결되며, 상기 N형 트랜지스터(430)를 구동하기 위한 제2 구동전압(VOUT _L1)을 생성할 수 있다. 가령, 도 4의 (b)에 도시된 바와 같이, 프리 드라이버(420)에서 출력되는 제2 구동전압(VOUT _L1)은, 레벨 시프터(410)로 인해 펄스폭 제어신호(VPWM)보다 높은 전압을 갖는다. 또한, 제2 구동전압(VOUT _L1)의 온(on) 타이밍은, 데드 타임 생성부(131)로 인해 펄스폭 제어신호(VPWM)의 오프(off) 타이밍과 일정한 시간 차이(가령, 200ns 내지 300ns)를 갖는다. 또한, 제2 구동전압(VOUT _L1)의 오프(off) 타이밍은 펄스폭 제어신호(VPWM)의 온(on) 타이밍과 일치한다.
N형 트랜지스터(430)는 프리 드라이버(420)와 전력 스위치(110) 사이에 연결되며, 상기 전력 스위치(110)의 스위칭 동작을 구동하기 위한 제2 구동전류(IG, sink1)를 생성할 수 있다. 여기서, 상기 N형 트랜지스터(430)는 N형 MOSFET 소자이거나 혹은 N형 BJT 소자일 수 있다.
한편, 본 실시 예에서는, 하나의 N형 트랜지스터(430)가 제2 구동회로(133) 내에 설치되는 것을 예시하고 있으나 이를 제한하지는 않으며, 해당 구동회로(133) 내에 복수의 N형 트랜지스터가 설치되도록 구성할 수 있음은 당업자에게 자명할 것이다. 또한, 다른 실시 예로, 상기 N형 트랜지스터 대신 P형 트랜지스터가 사용될 수도 있다. 또 다른 실시 예로, P형 트랜지스터와 N형 트랜지스터의 조합이 사용될 수 있다.
제1 보조 구동회로(134)는, 턴 온 동작 시, 제1 구동전류(IG, source1)와 함께 전력 스위치(110)를 구동하기 위한 제1 보조 구동전류(IG, source2)를 생성하는 기능을 수행할 수 있다.
제1 보조 구동회로(134)는, 도 5의 (a)에 도시된 바와 같이, NOT 게이트(또는 인버터, 510), 지연회로(520), 자동 제어부(530), 레벨 시프터(540), 프리 드라이버(550) 및 P형 트랜지스터(560)를 포함할 수 있다. 도 5에 도시된 구성요소들은 제1 보조 구동회로(134)를 구현하는데 있어서 필수적인 것은 아니어서, 본 명세서상에서 설명되는 제1 보조 구동회로는 위에서 열거된 구성요소들보다 많거나, 또는 적은 구성요소들을 가질 수 있다.
NOT 게이트(510)의 입력단자는 데드 타임 생성부(131)의 출력단자와 연결되고, NOT 게이트(510)의 출력단자는 지연회로(520)의 입력단자와 연결될 수 있다. 이러한 NOT 게이트(510)는 제1 보조 구동회로(134)로 입력되는 펄스폭 제어신호를 논리부정(NOT) 연산하여 출력하는 기능을 수행할 수 있다.
지연회로(520)는 NOT 게이트(510)와 자동 제어부(530) 사이에 연결되며, 제1 보조 구동회로(134)로 입력되는 펄스폭 제어신호(VPWM)를 일정 시간(Tr1) 지연시키는 기능을 수행할 수 있다.
자동 제어부(530)는 지연회로(520)와 레벨 시프터(540) 사이에 연결되며, 게이트 전압(VG)을 감지하여 전력용 MOSFET의 동작 특성에 맞게 제1 보조 구동회로의 동작 시점을 자동으로 제어하는 기능을 수행할 수 있다.
자동 제어부(530)는 비교기(531), AND 게이트(532) 및 S-R 래치(533)를 포함할 수 있다.
비교기(또는 게이트 전압 감지부, 531)는 전력용 MOSFET(110)의 게이트 단자와 연결되어, 전력용 MOSFET(110)의 게이트 전압(VG)을 감지할 수 있다. 상기 비교기(531)로는 연산 증폭기(Operational Amplifier, OP AMP)가 사용될 수 있으며 이에 제한되지는 않는다.
AND 게이트(532)의 제1 입력단자는 지연회로(520)의 출력단자와 연결되고, AND 게이트(532)의 제2 입력단자는 비교기(531)의 출력단자와 연결되며, AND 게이트(532)의 출력단자는 S-R 래치(533)의 제1 입력단자와 연결될 수 있다.
AND 게이트(532)는 지연회로(520)를 통과한 펄스폭 제어신호와 비교기(531)를 통과한 게이트 전압 신호를 논리곱(AND) 연산하여 출력하는 기능을 수행할 수 있다. 이는 100ns 이하의 초기 딜레이 노이즈(delay noise)를 제거하기 위함이다.
S-R 래치(533)의 제1 입력단자(S)는 AND 게이트(532)의 출력단자와 연결되고, S-R 래치(533)의 제2 입력단자(R)는 데드 타임 생성부(131)의 출력단자와 연결되며, S-R 래치(533)의 제1 출력단자(
Figure 112017067312786-pat00001
)는 레벨 시프터(540)의 입력단자와 연결될 수 있다.
S-R 래치(533)는 1 비트의 정보를 보관 또는 유지할 수 있는 디지털 로직 회로로서, S=1, R=0 또는 S=0, R=1이면 출력 값을 변화하고, S=0, R=0이면 이전 상태를 그대로 유지할 수 있다.
레벨 시프터(540)는 S-R 래치(533)와 프리 드라이버(550) 사이에 연결되어, PWM 제어부(120)에서 출력되는 저 전압 신호를 전력 스위치(110)를 구동하기 위한 고 전압 신호로 승압할 수 있다.
프리 드라이버(550)는 레벨 시프터(540)와 P형 트랜지스터(560) 사이에 연결되며, 상기 P형 트랜지스터(560)를 구동하기 위한 제1 보조 구동전압(VOUT _H2)을 출력할 수 있다. 가령, 도 5의 (b)에 도시된 바와 같이, 프리 드라이버(550)에서 출력되는 제1 보조 구동전압(VOUT _H2)은, 레벨 시프터(540)로 인해 펄스폭 제어신호(VPWM)보다 높은 전압을 갖는다. 또한, 제1 보조 구동전압(VOUT _H2)의 온(on) 타이밍은, 데드 타임 생성부(131) 및 지연회로(520)로 인해, 펄스폭 제어신호(VPWM)의 온(on) 타이밍과 일정한 시간 차이(즉, 데드 타임 + 지연 시간)를 갖는다. 또한, 제1 보조 구동전압(VOUT_H2)의 온(on) 타이밍은, 지연회로(520)로 인해 제1 구동전압(VOUT _H1)의 온(on) 타이밍과 지연 시간(Tr1)에 해당하는 시간 차이를 갖는다. 또한, 제1 보조 구동전압(VOUT_H2)의 오프(off) 타이밍은 펄스폭 제어신호(VPWM) 및 제1 구동전압(VOUT_H1)의 오프(off) 타이밍과 일치한다.
P형 트랜지스터(560)는 프리 드라이버(550)와 전력 스위치(110) 사이에 연결되며, 상기 전력 스위치(110)의 스위칭 동작을 구동하기 위한 제1 보조 구동전류(IG, source2)를 생성할 수 있다. 상기 P형 트랜지스터(330)는 P형 MOSFET 소자이거나 혹은 P형 BJT 소자일 수 있다.
제2 보조 구동회로(135)는, 턴 오프 동작 시, 제2 구동전류(IG, sink1)와 함께 전력 스위치(110)를 구동하기 위한 제2 보조 구동전류(IG, sink2)를 생성하는 기능을 수행할 수 있다.
제2 보조 구동회로(135)는, 도 6의 (a)에 도시된 바와 같이, 지연회로(610), 자동 제어부(620), 레벨 시프터(630), 프리 드라이버(640) 및 N형 트랜지스터(650)를 포함할 수 있다. 도 6에 도시된 구성요소들은 제2 보조 구동회로(135)를 구현하는데 있어서 필수적인 것은 아니어서, 본 명세서상에서 설명되는 제2 보조 구동회로는 위에서 열거된 구성요소들보다 많거나, 또는 적은 구성요소들을 가질 수 있다.
지연회로(610)의 입력단자는 데드 타임 생성부(131)의 출력단자와 연결되고, 지연회로(610)의 출력단자는 자동 제어부(620)의 입력단자와 연결될 수 있다. 이러한 지연회로(610)는 제2 보조 구동회로(135)로 입력되는 펄스폭 제어신호를 일정 시간(Tf1) 지연시키는 기능을 수행할 수 있다.
자동 제어부(620)는 비교기(621), AND 게이트(622) 및 S-R 래치(623)를 포함할 수 있다.
비교기(또는 게이트 전압 감지부, 621)는 전력용 MOSFET(110)의 게이트 단자와 연결되어, 전력용 MOSFET(110)의 게이트 전압(VG)을 감지할 수 있다. 상기 비교기(621)로 연산 증폭기(Operational Amplifier, OP AMP)가 사용될 수 있으며 이에 제한되지는 않는다.
AND 게이트(622)의 제1 입력단자는 지연회로(610)의 출력단자와 연결되고, AND 게이트(622)의 제2 입력단자는 비교기(621)의 출력단자와 연결되며, AND 게이트(622)의 출력단자는 S-R 래치(623)의 제1 입력단자와 연결될 수 있다.
AND 게이트(622)는 지연회로(610)를 통과한 펄스폭 제어신호와 비교기(621)를 통과한 게이트 전압 신호를 논리곱(AND) 연산하여 출력하는 기능을 수행할 수 있다. 이는 비교기(621)의 출력 중 일정 시점(T1) 이하의 출력을 제거하기 위함이다.
S-R 래치(623)의 제1 입력단자(S)는 AND 게이트(622)의 출력단자와 연결되고, S-R 래치(623)의 제2 입력단자(R)는 데드 타임 생성부(131)의 출력단자와 연결되며, S-R 래치(623)의 제1 출력단자(Q)는 레벨 시프터(630)의 입력단자와 연결될 수 있다.
S-R 래치(623)는 1 비트의 정보를 보관 또는 유지할 수 있는 디지털 로직 회로로서, S=1, R=0 또는 S=0, R=1이면 출력 값을 변화하고, S=0, R=0이면 이전 상태를 그대로 유지할 수 있다.
레벨 시프터(630)는 S-R 래치(620)와 프리 드라이버(640) 사이에 연결되어, PWM 제어부(120)에서 출력되는 저 전압 신호를 전력 스위치(110)를 구동하기 위한 고 전압 신호로 승압할 수 있다.
프리 드라이버(640)는 레벨 시프터(630)와 N형 트랜지스터(650) 사이에 연결되며, 상기 N형 트랜지스터(650)를 구동하기 위한 제2 보조 구동전압(VOUT _L2)을 출력할 수 있다. 가령, 도 6의 (b)에 도시된 바와 같이, 프리 드라이버(640)에서 출력되는 제2 보조 구동전압(VOUT _L2)은, 레벨 시프터(630)로 인해 펄스폭 제어신호(VPWM)보다 높은 전압을 갖는다. 또한, 제2 보조 구동전압(VOUT _L2)의 온(on) 타이밍은, 데드 타임 생성부(131) 및 지연회로(610)로 인해, 펄스폭 제어신호(VPWM)의 온(on) 타이밍과 일정한 시간 차이(즉, 데드 타임 + 지연 시간)를 갖는다. 또한, 제2 보조 구동전압(VOUT_L2)의 온(on) 타이밍은, 지연회로(610)로 인해 제2 구동전압(VOUT _L1)의 온(on) 타이밍과 지연 시간(Tf1)에 해당하는 시간 차이를 갖는다. 또한, 제2 보조 구동전압(VOUT_L2)의 오프(off) 타이밍은 펄스폭 제어신호(VPWM) 및 제2 구동전압(VOUT_L1)의 오프(off) 타이밍과 일치한다.
N형 트랜지스터(650)는 프리 드라이버(640)와 전력 스위치(110) 사이에 연결되며, 상기 전력 스위치(110)의 스위칭 동작을 구동하기 위한 제2 보조 구동전류(IG, sink2)를 생성할 수 있다. 상기 N형 트랜지스터(650)는 N형 MOSFET 소자이거나 혹은 N형 BJT 소자일 수 있다.
이상, 상술한 바와 같이, 본 발명에 따른 전력용 MOSFET 게이트 구동회로는 지연회로가 미 적용된 다수의 메인 구동회로와 지연회로가 적용된 다수의 보조 구동회로를 이용하여 게이트 구동전류를 멀티로 제어함으로써, 전력용 MOSFET의 스위칭 노이즈를 증가시키지 않으면서 스위칭 손실을 감소시킬 수 있다.
또한, 본 발명에 따른 전력용 MOSFET 게이트 구동회로는 게이트 전압(VG)을 감지하여 전력용 MOSFET의 동작 특성에 맞게 다수의 보조 구동회로의 동작 시점을 자동으로 제어함으로써, 전력용 MOSFET의 스위칭 노이즈를 증가시키지 않으면서 스위칭 손실을 감소시킬 수 있다.
도 7a는 본 발명의 일 실시 예에 따른 게이트 구동회로의 상세 구성을 도시하는 도면이고, 도 7b는 게이트 구동회로에서 출력되는 구동전압의 파형을 도시하는 도면이다.
도 7a 및 도 7b를 참조하면, 턴 온(turn on) 동작 시, 게이트 구동회로(130)는 제1 구동회로(132)를 통해 제1 구동전류(IG, source1)를 생성하고, 제1 보조 구동회로(134)를 통해 제1 보조 구동전류(IG, source2)를 생성할 수 있다.
제1 구동회로(132)에서 생성된 제1 구동전류(IG, source1)와 제1 보조 구동회로(134)에서 생성된 제1 보조 구동전류(IG, source2)는 전력 스위치(110)의 게이트 방향으로 흐르게 된다. 이에 따라, 전력 스위치(110)를 턴 온하기 위한 게이트 구동전류(IG, source)는 제1 구동전류(IG, source1)이거나 혹은 제1 구동전류(IG, source1)와 제1 보조 구동전류(IG, source2)를 합산한 구동전류일 수 있다.
제1 구동회로(132)는 PWM 제어부(120)에서 출력되는 펄스폭 제어신호에 맞춰 기본 제어를 수행한다. 제1 보조 구동회로(134)는 전력 스위치(110)의 동작 특성에 맞춰 스위칭 노이즈가 발생하는 ID 피크 시점(T2) 이후에 제1 보조 구동전류(IG, source2)를 인가한다. 이에 따라, ID 피크 시점(T2) 이전에는 제1 구동전류(IG, source1)만이 게이트 방향으로 흐르게 되고, ID 피크 시점(T2) 이후에는 제1 구동전류(IG, source1)와 제1 보조 구동전류(IG, source2)가 게이트 방향으로 흐르게 된다.
이처럼, 게이트 구동회로(130)는 스위칭 노이즈가 발생하는 ID 피크 시점(T2) 이후에 추가적인 구동전류(IG, source2)를 게이트 방향으로 인가함으로써, 전력 스위치(110)의 스위칭 노이즈를 증가시키지 않으면서 스위칭 손실을 감소시킬 수 있다.
한편, 다른 실시 예로, 지연회로 및 논리회로들을 이용하여 스위칭 노이즈가 발생하는 ID 피크 시점(T2) 이전에 제1 보조 구동전류(IG, source 2)를 인가하고, 해당 시점(T2) 이후에 제1 보조 구동전류(IG, source 2)의 인가를 중지할 수 있는 제1 보조 구동회로를 설계할 수 있다. 이에 따라, ID 피크 시점 이전에는 제1 구동전류(IG, source1)와 제1 보조 구동전류(IG, source2)를 합산한 구동전류가 게이트 방향으로 흐르게 되고, ID 피크 시점 이후에는 제1 구동전류(IG, source1)만이 게이트 방향으로 흐르게 된다.
도 8은 턴 온(turn on) 동작 시, 종래 기술에 따른 게이트 구동회로를 이용한 전력 스위치의 파형과 본 발명에 따른 게이트 구동회로를 이용한 전력 스위치의 파형을 비교한 도면이다. 도 8에 도시된 바와 같이, 본 발명에 따른 게이트 구동회로(130)는 스위칭 노이즈가 발생하는 ID 피크 시점(T2) 이후에 추가적인 구동전류(IG, source2)를 게이트 방향으로 인가하여 VDS의 기울기를 변경함으로써 전력 스위치(110)의 스위칭 노이즈를 증가시키지 않으면서 스위칭 손실을 줄일 수 있다.
한편, 턴 오프(turn off) 동작 시, 게이트 구동회로(130)는 제2 구동회로(133)를 통해 제2 구동전류(IG, sink1)를 생성하고, 제2 보조 구동회로(135)를 통해 제2 보조 구동전류(IG, sink2)를 생성할 수 있다.
제2 구동회로(133)에서 생성된 제2 구동전류(IG, sink1)와 제2 보조 구동회로(135)에서 생성된 제2 보조 구동전류(IG, sink2)는 전력 스위치(110)의 게이트 반대 방향으로 흐르게 된다. 이에 따라, 전력 스위치(110)를 턴 오프하기 위한 게이트 구동전류(IG, sink)는 제2 구동전류(IG, sink1)이거나 혹은 제2 구동전류(IG, sink1)와 제2 보조 구동전류(IG, sink2)를 합산한 구동전류일 수 있다.
제2 구동회로(133)는 PWM 제어부(120)에서 출력되는 펄스폭 제어신호에 맞춰 기본 제어를 수행한다. 제2 보조 구동회로(135)는 전력 스위치(110)의 동작 특성에 맞춰 스위칭 노이즈가 발생하는 VDs 피크 시점(T2) 이후에 제2 보조 구동전류(IG, sink2)를 인가한다. 이에 따라, VDs 피크 시점(T2) 이전에는 제2 구동전류(IG, sink1)만이 게이트 반대 방향으로 흐르게 되고, VDs 피크 시점(T2) 이후에는 제2 구동전류(IG, sink1)와 제2 보조 구동전류(IG, sink2)가 게이트 반대 방향으로 흐르게 된다.
이처럼, 게이트 구동회로(130)는 스위칭 노이즈가 발생하는 VDs 피크 시점 이후에 추가적인 구동전류(IG, sink2)를 인가함으로써, 전력 스위치(110)의 스위칭 노이즈를 증가시키지 않으면서 스위칭 손실을 감소시킬 수 있다.
한편, 다른 실시 예로, 지연회로 및 논리회로들을 이용하여 스위칭 노이즈가 발생하는 VDs 피크 시점(T2) 이전에 제2 보조 구동전류(IG, sink 2)를 인가하고, 해당 시점(T2) 이후에 제2 보조 구동전류(IG, sink 2)의 인가를 중지할 수 있는 제2 보조 구동회로를 설계할 수 있다. 이에 따라, VDs 피크 시점 이전에는 제2 구동전류(IG, sink1)와 제2 보조 구동전류(IG, sink2)를 합산한 구동전류가 게이트 반대 방향으로 흐르게 되고, VDs 피크 시점 이후에는 제2 구동전류(IG, sink1)만이 게이트 반대 방향으로 흐르게 된다.
도 9는 턴 오프(turn off) 동작 시, 종래 기술에 따른 게이트 구동회로를 이용한 전력 스위치의 파형과 본 발명에 따른 게이트 구동회로를 이용한 전력 스위치의 파형을 비교한 도면이다. 도 9에 도시된 바와 같이, 본 발명에 따른 게이트 구동회로(130)는 스위칭 노이즈가 발생하는 VDs 피크 시점(T2)까지만 추가적인 구동전류(IG, sink2)를 게이트 반대 방향으로 인가하여 ID의 기울기를 변경함으로써 전력 스위치(110)의 스위칭 노이즈를 증가시키지 않으면서 스위칭 손실을 줄일 수 있다.
삭제
도 10은 본 발명의 다른 실시 예에 따른 전력 스위치 제어장치의 구성을 도시하는 도면이다.
삭제
도 10을 참조하면, 본 발명의 다른 실시 예에 따른 전력 스위치 제어장치(200)는 전력 스위치(210), PWM 제어부(220) 및 게이트 구동회로(230)를 포함할 수 있다. 도 10에 도시된 전력 스위치(210) 및 PWM 제어부(220)는 도 2에 도시된 전력 스위치(110) 및 PWM 제어부(120)와 동일 또는 유사하므로 이에 대한 자세한 설명은 생략하도록 한다.
게이트 구동회로(230)는 데드 타임 생성부(231), 제1 구동회로(232), 제2 구동회로(233), 제1 내지 제N 보조 구동회로(234_1~234_N), 제N+1 내지 제2N 보조 구동회로(235_1~235_N)를 포함할 수 있다. 이때, 상기 데드 타임 생성부(231)는 게이트 구동회로(230)에 반드시 필요한 구성요소는 아니며 선택적으로 채용될 수 있다.
제1 구동회로(232)는, 턴 온 동작 시, 전력 스위치(210)를 구동하기 위한 제1 구동전류(IG, source 0)를 생성하는 기능을 수행할 수 있다. 제1 구동회로(232)는, 도 3의 (a)에 도시된 바와 같이, 레벨 시프터(level shifter, 310), 프리 드라이버(pre-driver, 320) 및 P형 트랜지스터(330)를 포함할 수 있다.
제2 구동회로(233)는, 턴 오프 동작 시, 전력 스위치(210)를 구동하기 위한 제2 구동전류(IG, sink 0)를 생성하는 기능을 수행할 수 있다. 제2 구동회로(233)는, 도 4의 (a)에 도시된 바와 같이, 레벨 시프터(410), 프리 드라이버(420) 및 N형 트랜지스터(430)를 포함할 수 있다.
제1 내지 제N 보조 구동회로(234_1~234_N)는, 턴 온(turn on) 동작 시, 제1 구동전류(IG, source 0)와 함께 전력 스위치(210)를 구동하기 위한 제1 내지 제N 보조 구동전류(IG, source 1 ~ IG, source N)를 생성하는 기능을 수행할 수 있다. 각각의 보조 구동회로(234_1~234_N)는, 도 5의 (a)에 도시된 바와 같이, NOT 게이트(510), 지연회로(520), 자동 제어부(530), 레벨 시프터(540), 프리 드라이버(550) 및 P형 트랜지스터(560)를 포함할 수 있다.
제N+1 내지 제2N 보조 구동회로(235_1~235_N)는, 턴 오프(turn off) 동작 시, 제2 구동전류(IG, sink 0)와 함께 전력 스위치(210)를 구동하기 위한 제N+1 내지 제2N 보조 구동전류(IG, sink 1 ~ IG, sink N)를 생성하는 기능을 수행할 수 있다. 각각의 보조 구동회로(235_1~235_N)는, 도 6의 (a)에 도시된 바와 같이, 지연회로(610), 자동 제어부(620), 레벨 시프터(630), 프리 드라이버(640) 및 N형 트랜지스터(650)를 포함할 수 있다.
게이트 구동회로(230)는, 턴 온 동작 시, 제1 구동 전류(IG, source 0)를 인가하고, 스위칭 노이즈가 발생하는 ID 피크 시점(T2) 이후에 추가적인 구동전류(IG, source 1 + IG, source 2 + ... + IG, source N)를 게이트 방향으로 인가할 수 있다.
한편, 게이트 구동회로(230)는, 턴 오프 동작 시, 제2 구동 전류(IG, sink 0)를 인가하고, 스위칭 노이즈가 발생하는 VDS 피크 시점(T2) 이후에 추가적인 구동전류(IG, sink 1 + IG, sink 2 + ... + IG, sink N)를 게이트 반대 방향으로 인가할 수 있다.
이상 상술한 바와 같이, 본 발명에 따른 전력용 MOSFET 게이트 구동회로는 지연회로가 적용된 보조 구동회로를 계속적으로 추가하여 게이트 구동전류를 멀티로 제어함으로써, 전력용 MOSFET의 스위칭 노이즈를 증가시키지 않으면서 스위칭 손실을 감소시킬 수 있다.
이상에서 본 발명의 다양한 실시 예들에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
100: 전력 스위치 제어장치 110: 전력 스위치
120: PWM 제어부 130: 게이트 구동회로
131: 데드 타임 생성부 132: 제1 구동회로
133: 제2 구동회로 134: 제1 보조 구동회로
135: 제2 보조 구동회로

Claims (7)

  1. PWM 제어부에서 출력된 펄스폭 제어신호에 따라, 전력 스위치의 턴 온(turn on) 동작을 구동하기 위한 제1 구동전류를 생성하는 제1 구동회로;
    상기 펄스폭 제어신호에 따라, 상기 전력 스위치의 턴 오프(turn off) 동작을 구동하기 위한 제2 구동전류를 생성하는 제2 구동회로;
    상기 턴 온 동작 시, 상기 전력 스위치의 게이트 전압을 감지하여 상기 전력 스위치의 동작 특성에 대응하는 제1 보조 구동전류를 생성하는 제1 보조 구동회로; 및
    상기 턴 오프 동작 시, 상기 전력 스위치의 게이트 전압을 감지하여 상기 전력 스위치의 동작 특성에 대응하는 제2 보조 구동전류를 생성하는 제2 보조 구동회로를 포함하되,
    상기 제1 및 제2 보조 구동회로는, 상기 PWM 제어부로부터 입력되는 펄스폭 제어신호를 일정 시간 동안 지연시키기 위한 지연회로를 포함하는 것을 특징으로 하는 게이트 구동회로.
  2. 제1항에 있어서,
    상기 제1 및 제2 보조 구동회로는, 자동 제어부 및 트랜지스터를 더 포함하는 것을 특징으로 하는 게이트 구동회로.
  3. 제2항에 있어서,
    상기 자동 제어부는 상기 게이트 전압을 감지하여 상기 전력 스위치의 동작 특성에 따라 보조 구동회로의 동작 시점을 자동으로 제어하는 것을 특징으로 하는 게이트 구동회로.
  4. 제1항에 있어서,
    상기 제1 보조 구동회로는, 턴 온 동작 시, 상기 전력 스위치의 스위칭 노이즈가 발생하는 특정 시점 이후에 상기 제1 보조 구동전류를 생성하는 것을 특징으로 하는 게이트 구동회로.
  5. 제1항에 있어서,
    상기 제2 보조 구동회로는, 턴 오프 동작 시, 상기 전력 스위치의 스위칭 노이즈가 발생하는 특정 시점까지만 상기 제2 보조 구동전류를 생성하는 것을 특징으로 하는 게이트 구동회로.
  6. 제1항에 있어서,
    상기 제1 보조 구동회로는, 턴 온 동작 시, 상기 전력 스위치의 스위칭 노이즈가 발생하는 특정 시점까지만 상기 제1 보조 구동전류를 생성하는 것을 특징으로 하는 게이트 구동회로.
  7. 제1항에 있어서,
    상기 제2 보조 구동회로는, 턴 오프 동작 시, 상기 전력 스위치의 스위칭 노이즈가 발생하는 특정 시점 이후에 상기 제2 보조 구동전류를 생성하는 것을 특징으로 하는 게이트 구동회로.
KR1020170089285A 2017-07-13 2017-07-13 전력용 mosfet 게이트 구동회로 KR102284186B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170089285A KR102284186B1 (ko) 2017-07-13 2017-07-13 전력용 mosfet 게이트 구동회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170089285A KR102284186B1 (ko) 2017-07-13 2017-07-13 전력용 mosfet 게이트 구동회로

Publications (2)

Publication Number Publication Date
KR20190007814A KR20190007814A (ko) 2019-01-23
KR102284186B1 true KR102284186B1 (ko) 2021-08-02

Family

ID=65323844

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170089285A KR102284186B1 (ko) 2017-07-13 2017-07-13 전력용 mosfet 게이트 구동회로

Country Status (1)

Country Link
KR (1) KR102284186B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102410531B1 (ko) 2020-12-09 2022-06-16 한국전기연구원 게이트 구동 회로

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013017078A (ja) * 2011-07-05 2013-01-24 Nippon Soken Inc スイッチング素子の駆動装置及びスイッチング素子の駆動方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5138287B2 (ja) * 2007-06-27 2013-02-06 三菱電機株式会社 ゲート駆動装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013017078A (ja) * 2011-07-05 2013-01-24 Nippon Soken Inc スイッチング素子の駆動装置及びスイッチング素子の駆動方法

Also Published As

Publication number Publication date
KR20190007814A (ko) 2019-01-23

Similar Documents

Publication Publication Date Title
US7489166B2 (en) Gate drive for lower switching noise emission
US8816666B2 (en) Semiconductor switching device drive circuit using a limited drive voltage
US9954521B2 (en) Gate drive circuit for semiconductor switching devices
US20080303580A1 (en) Control circuit for a high-side semiconductor switch for switching a supply voltage
US11152857B2 (en) Gate driver circuit for half bridge MOSFET switches providing protection of the switch devices
US11543846B2 (en) Gate driver circuit for reducing deadtime inefficiencies
KR102028388B1 (ko) 게이트 구동회로 및 이를 포함하는 전력 스위치 제어장치
CN110958003A (zh) 自适应栅极驱动器
KR102026931B1 (ko) 전력 스위치용 단락보호회로
CN113765341A (zh) 一种驱动器、电机驱动电路及动力系统
US8471606B2 (en) Driver circuit for a semiconductor power switch
KR102284188B1 (ko) SiC MOSFET용 게이트 구동회로
KR101329610B1 (ko) 반도체장치
US9595967B2 (en) Level shift circuit and driver circuit
US10931278B2 (en) Driving circuit of switching transistor
WO2014128942A1 (ja) 半導体素子の駆動装置
KR102284186B1 (ko) 전력용 mosfet 게이트 구동회로
KR102026929B1 (ko) 전력 스위치용 게이트 구동회로
JP2009153315A (ja) 電力変換装置
KR20190007813A (ko) 전력용 mosfet 게이트 구동회로
US20040227193A1 (en) Mosfet gate driver with a negative gate bias voltage
US11264985B1 (en) Bipolar pulsed-voltage gate driver
US20160336883A1 (en) Semiconductor device and motor driving method
US20240007094A1 (en) Gate driver
KR20200067325A (ko) 전력용 mosfet 게이트 구동회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant