JP2013017078A - スイッチング素子の駆動装置及びスイッチング素子の駆動方法 - Google Patents

Abstract

【課題】スイッチング損失の増大を抑制しつつ、より高い周波数帯で発生するスイッチングノイズを抑制できるスイッチング素子の駆動装置を提供する。
【解決手段】スルーレート調整部は、ＮチャネルＭＯＳＦＥＴを介してＤＣモータに出力される電圧波形のスルーレートを変化させ、キャリア周波数によって決まる周波数帯よりも高い周波数帯域に現れるスイッチングノイズの周波数成分を分散させてピークレベルを低下させる。
【選択図】図１

Description

本発明は、駆動信号を生成して、駆動対象スイッチング素子の制御端子に出力する駆動装置及び駆動方法に関する。

例えばＤＣモータなどの負荷を、直列に接続されたパワーＭＯＳＦＥＴなどのスイッチング素子によりＰＷＭ駆動する場合は、スイッチング動作に伴い発生するノイズが問題となる。ＰＷＭ制御のキャリア周波数は、一般にｋＨzオーダーに設定されるが、例えば車載モータを駆動する場合には、カーラジオにノイズの影響が及ぶことを回避する必要がある。この問題を解決するため、特許文献１では、キャリア周波数を一定の幅で変動させるようにして、ノイズのピークが１つの周波数に集中することを回避する技術が提案されている。

特開２００８−５６８２号公報

しかしながら、特許文献１の技術は、ＡＭ帯のラジオに対して及ぶノイズを軽減することはできるものの、ＦＭ帯のラジオに対して及ぶノイズは軽減できない。ＭＨｚ帯で発生するノイズは、スイッチング素子がターンオン，ターンオフする際の駆動電圧波形の傾き，いわゆるスルーレートが問題となる。波形の傾きを緩和すれば、発生するノイズの周波数を低下させることはできる。ところが、それに伴いターンオン，ターンオフ期間が長引くと、スイッチング損失が増加することになり好ましくない。

本発明は上記事情に鑑みてなされたものであり、その目的は、スイッチング損失の増大を抑制しつつ、より高い周波数帯で発生するスイッチングノイズを抑制できるスイッチング素子の駆動装置及びスイッチング素子の駆動方法を提供することにある。

請求項１記載のスイッチング素子の駆動装置によれば、スルーレート調整手段は、駆動対象スイッチング素子を介して出力される電圧波形のスルーレートを変化させる。すなわち、出力電圧波形のスルーレートを変化させることで、駆動信号周期の周波数帯よりも高い周波数帯域に現れるスイッチングノイズの周波数成分を分散させてピークレベルを低下させることができる。

請求項２記載のスイッチング素子の駆動装置によれば、スルーレート調整手段は、電圧波形が変化する時間を、基準値Δｔに対し、Δｔ−αからΔｔ＋αまでその平均値が基準値Δｔとなるように切り替えて変化させる。この場合、切り替えについては所定のパターンを繰り返すように切り替えても良いし、所定期間に亘る平均が基準値Δｔとなるようにランダムに切り替えても良い。すなわち、スルーレートを変化させることにより電圧波形の変化時間が長くなるとスイッチング損失が増加するが、請求項２によれば、スルーレートを変化させたとしても変化時間の平均値が基準値Δｔとなるので、スイッチング損失の増加を防止できる。

請求項３記載のスイッチング素子の駆動装置によれば、スルーレート調整手段は、駆動信号波形のスルーレートを変化させる。これにより、駆動対象スイッチング素子を介して出力される電圧波形のスルーレートを変化させることができる。

請求項４記載のスイッチング素子の駆動装置によれば、スルーレート調整手段は、電源と、プッシュプル型の出力段を構成する電源側スイッチング素子との間，並びにグランド側スイッチング素子とグランドとの間にそれぞれ接続されるスイッチ及び抵抗素子の複数の直列回路を備え、駆動信号の入力タイミングに同期して複数のスイッチのオンオフを電源側，グランド側のそれぞれについて切り替える。
このように構成すれば、電源側，並びにグランド側スイッチング素子の何れか一方をオンさせて、駆動対象スイッチング素子によるスイッチングを制御する際に、電源，グランドと、駆動対象スイッチング素子の制御端子との間の抵抗値を変化させると、前記制御端子部分の容量も合わせた充放電時定数が変化する。それにより、前記制御端子に係る充放電電圧波形の傾き、すなわち、駆動信号波形のスルーレートを変化させることができる。

請求項５記載のスイッチング素子の駆動装置によれば、スルーレート調整手段は、プッシュプル型の出力段を構成する電源側スイッチング素子の電源側導通端子と、電圧が異なる複数の電源との間に複数のスイッチを接続する。また、前記出力段を構成するグランド側スイッチング素子のグランド側導通端子と、電圧が異なる複数の電位付与手段との間にも複数のスイッチを接続する。そして、駆動信号の入力タイミングに同期して複数のスイッチのオンオフを、電源側，グランド側のそれぞれについて切り替える。
すなわち、電源側，グランド側のそれぞれに配置される複数のスイッチの１つだけを選択してオンさせれば、駆動対象スイッチング素子の制御端子に付与されるハイレベル，ローレベルの電位が変化する。したがって、その電位変化により駆動信号波形のスルーレートを変化させることができる。

請求項６記載のスイッチング素子の駆動装置によれば、スルーレート調整手段は、請求項５と同様に、プッシュプル型の出力段を構成する電源側スイッチング素子の電源側導通端子と、電圧が異なる複数の電源との間に複数のスイッチを接続する。また、前記出力段を構成するグランド側スイッチング素子のグランド側導通端子と、電圧が異なる複数の電位付与手段との間にも複数のスイッチを接続する。そして、駆動信号の入力タイミングに同期し、且つ駆動対象スイッチング素子に供給される導通端子間電圧又は電源電圧の検出レベルに応じて、複数のスイッチのオンオフを、電源側，グランド側のそれぞれについて切り替える。
このように構成すれば、スルーレート調整手段は、実際の導通端子間電圧又は電源電圧の変化状態に応じてスルーレートをダイナミックに変化させ、スイッチングノイズの発生状態を調整することができる。例えば、導通端子間電圧又は電源電圧が低下した場合には、駆動信号電圧をより低く設定するように調整すればスルーレートを低下させることになり、スイッチング損失を増大させることなくスイッチングノイズの発生レベルを抑制できる。

請求項７記載のスイッチング素子の駆動装置によれば、スルーレート調整手段は、駆動対象スイッチング素子の制御端子と電位基準導通端子との間に、スイッチ及びコンデンサの直列回路を複数備え、駆動信号の入力タイミングに同期して複数のスイッチのオンオフを切り替える。これにより、駆動対象スイッチング素子の制御端子−電位基準導通端子間容量を変化させ、出力電圧波形のスルーレートを変化させることができる。

請求項８記載のスイッチング素子の駆動装置によれば、スルーレート調整手段は、並列接続される複数の駆動対象スイッチング素子の制御端子に、遅延時間を付与して駆動信号を出力する複数の遅延回路を備える。そして、遅延回路を、偶数個のインバータゲートを直列接続してなる直列回路と、インバータゲートの入力端子に奇数個おきに、且つ最終段のインバータゲートの出力端子に接続されるスイッチとで構成し、駆動信号の入力タイミングに同期してスイッチのオンオフを切り替える。

すなわち、並列接続される複数の駆動対象スイッチング素子が同時にオンする数が増えると、電源と負荷との間は駆動対象スイッチング素子が有するオン抵抗の並列接続数が増えるため、抵抗値が低下して通電電流量が増加する。また、遅延回路を構成するインバータゲートの直列回路中に接続される複数のスイッチの１つを選択してオンすれば、その間の直列接続数に応じて駆動信号に遅延時間を付与することができる。そして、複数の駆動対象スイッチング素子をオン／オフさせるタイミングを、各遅延回路において付与される遅延時間により変化させれば、通電電流量の変化により、出力電圧波形の立ち上り期間，立下り期間における波形の傾きが変化してスルーレートを変化させることができる。

請求項９記載のスイッチング素子の駆動装置によれば、スルーレート調整手段は、請求項８と同様に、駆動対象スイッチング素子を複数並列に接続した並列回路を備え、また、一端が共通に駆動信号生成手段の出力端子に接続され、他端が複数の駆動対象スイッチング素子の制御端子にそれぞれ接続される複数のスイッチを備える。そして、駆動信号の入力タイミングに同期して複数のスイッチのオンオフを変化させる。このように構成すれば、複数のスイッチのオンオフにより同時にスイッチングされる駆動対象スイッチング素子の数が変化するので、通電電流量を変化させて、出力電圧波形の立ち上り期間，立下り期間における波形の傾きが変化してスルーレートを変化させることができる。

第１実施例であり、ＰＷＭ信号のスルーレートを変化させる状態を示す図 （ａ）ＰＷＭ信号波形のスルーレートと、（ｂ）ＭＯＳＦＥＴをスイッチングした場合に発生するノイズの周波数スペクトルとの関係を示す図 シミュレーション結果の一例を示す図 図３のシミュレーション条件を示す図 ＤＣモータを駆動する構成を概略的に示す機能ブロック図 第２実施例であり、駆動装置の構成を示す図 第３実施例を示す図６相当図 第４実施例を示す図６相当図 信号処理回路を中心とする処理内容を示すフローチャート 第５実施例を示す図６相当図 第６実施例を示す図６相当図 遅延時間発生回路の構成を示す図 第７実施例を示す図６相当図

（第１実施例）
以下、第１実施例について図１ないし図５を参照して説明する。図５は、ＤＣモータを駆動する構成を概略的に示す機能ブロック図である。電源（バッテリ）１の正側端子（＋Ｂ）と負側端子（グランド）との間には、ＮチャネルＭＯＳＦＥＴ２（駆動対象スイッチング素子）とＤＣモータ３（負荷）との直列回路が接続されている。また、ＤＣモータ３に対して並列にＮチャネルＭＯＳＦＥＴ４が接続されているが、そのゲートはグランドに直結されており常時オフである。すなわち、ＮチャネルＭＯＳＦＥＴ４は、寄生ダイオード４Ｄをフライホイールダイオードとして使用するために接続されている。

ＮチャネルＭＯＳＦＥＴ２のゲート（制御端子）には、ゲート駆動回路５（駆動装置）よりゲート信号が与えられており、ゲート駆動回路５は、ＰＷＭ（Pulse Width Modulation）信号生成回路６（駆動信号生成手段）及びスルーレート調整部７（スルーレート調整手段）で構成されている。スルーレート調整部７は、ＰＷＭ信号生成回路６により生成出力されるＰＷＭ信号のスルーレートを変化させて、ＮチャネルＭＯＳＦＥＴ２のゲートにゲート信号（駆動信号）を出力する。

ここで、図２には、（ａ）ＰＷＭ信号波形のスルーレートと、（ｂ）ＰＷＭ信号によりＭＯＳＦＥＴをスイッチングした場合に発生するスイッチングノイズの周波数スペクトルとの関係を示す。尚、ここでのスルーレートΔｔは、ＰＷＭ信号レベルがローからハイに変化する立ち上り時間，又はＰＷＭ信号レベルがハイからローに変化する立ち下がり時間と同じ意味で用いている。ＰＷＭ信号のハイレベルパルス幅をτとすると、（ｂ）に示す横軸；周波数の中域におけるスペクトルはパルス幅τに応じて決まり、より高い領域はスルーレートΔｔに応じて決まる。したがって、上記中域がラジオのＡＭ帯に該当する場合、より高い領域はＦＭ帯に該当する。

スルーレート調整部７は、例えば図１に示すように、基準とするスルーレート（レベル変化時間）Δｔに対し、次の周期ではΔｔ＋α，その次の周期ではΔｔ−αとするように周期的に変化させる。すなわち、単位時間当たりのレベル変化で言えば、前者は小さく、後者は大きくなる。以上の変化を周期的に繰り返すことで、スルーレート（時間）の平均値はΔｔとなる。

図３は、シミュレーション結果の一例を示すもので、図４はシミュレーションの条件を示す。キャリア周波数は５００ｋＨｚ，デューティ５０％，スルーレートを、Δｔ＝５０ｎｓを基準として、その１／２倍である２０ｎｓと、２倍である１００ｎｓとに周期的に変化させる。その変化（変調）周波数はキャリア周波数の１／３となる約１６７ｋＨｚである。このようにして、ＮチャネルＭＯＳＦＥＴ２のゲートに出力するＰＷＭ信号のスルーレートを変化させ、それに従いＮチャネルＭＯＳＦＥＴ２がスイッチング動作してＤＣモータ３の巻線（図示せず）に通電を行うと、出力電圧波形はＰＷＭ信号と同様の変化を示すので、出力電圧波形のスルーレートも同様に変化する。

図３に示す「拡散無し」（薄く示されている波形のピーク）は、スルーレートΔｔを５０ｎｓで一定にした場合であり、「拡散あり」（濃く示されている波形のピーク）は、スルーレートΔｔを２５ｎｓ，５０ｎｓ，１００ｎｓに周期的に変化させた場合である。何れの場合も、周波数４０ＭＨｚ及び８０ＭＨｚ付近に顕著なピークが表れているが、概して「拡散あり」の方が「拡散無し」よりもノイズ電圧スペクトル［ｄＢＶ］が低下していることは明らかである。
尚、上記シミュレーションについては、スイッチング損失の平均が基準値のΔｔ＝５０ｎｓ相当値に一致するようになっていないが、前記相当値に一致させるのであれば、１００ｎｓに替えて７５ｎｓに変化させれば良い（すなわち、α＝２５ｎｓとなる）。

以上のように本実施例によれば、スルーレート調整部７は、ＮチャネルＭＯＳＦＥＴ２を介してＤＣモータ３に出力される電圧波形のスルーレートを変化させるので、キャリア周波数によって決まる周波数帯よりも高い周波数帯域に現れるスイッチングノイズの周波数成分を分散させてピークレベルを低下させることができる。したがって、ＤＣモータ３が車載用途である場合には、カーラジオが受信するＦＭ放送にノイズの影響が及ぶことを防止できる。

また、スルーレート調整部７は、電圧波形が変化する時間を、基準値Δｔに対し、Δｔ−αからΔｔ＋αまでその平均値が基準値Δｔとなるように切り替えて変化させる。したがって、スルーレートを変化させても変化時間の平均値が基準値Δｔに等しくなるように調整することで、スイッチング損失の増加を防止できる。

（第２実施例）
図６は第２実施例であり、第１実施例と同一部分には同一符号を付して説明を省略し、以下異なる部分について説明する。第２実施例は、スルーレート調整部１１（スルーレート調整手段）をより具体的な構成としたゲート駆動回路（駆動装置）１２を示す。スルーレート調整部１１は、出力段がＰチャネルＭＯＳＦＥＴ１３（電源側スイッチング素子）及びＮチャネルＭＯＳＦＥＴ１４（グランド側スイッチング素子）を直列に接続したプッシュプル型で構成されている。そして、両者の共通接続点であるドレイン（非基準側導通端子）は、ＮチャネルＭＯＳＦＥＴ２のゲートに接続されている。また、両者のゲートには、ＰＷＭ信号生成回路６が出力するＰＷＭ信号が与えられている。

電源ＶｃｃとＰチャネルＭＯＳＦＥＴ１３のソース（電位基準側導通端子）との間には、スイッチＳ１及び抵抗素子Ｒ１，スイッチＳ２及び抵抗素子Ｒ２，…，スイッチＳｎ及び抵抗素子Ｒｎの各直列回路が並列に接続されて、電源側抵抗回路１５を構成している。また、ＮチャネルＭＯＳＦＥＴ１４のソースとグランドとの間には、抵抗素子Ｒ１１及びスイッチＳ２１，抵抗素子Ｒ２２及びスイッチＳ２２，…，抵抗素子Ｒｎｎ及びスイッチＳｎｎの各直列回路が並列に接続されて、グランド側抵抗回路１６を構成している。

また、スルーレート調整部１１は、電源側信号処理回路１７，グランド側信号処理回路１８を備えており、これらの信号処理回路１７及び１８には、ＰＷＭ信号生成回路６が出力するＰＷＭ信号，若しくはＰＷＭキャリアが入力されている。信号処理回路１７及び１８は、ＰＷＭ信号生成回路６が出力する例えばＰＷＭ信号の出力数を循環的にカウントすることで、そのカウント値をステートとして電源側抵抗回路１５のスイッチＳ１〜Ｓｎ，グランド側抵抗回路１６のスイッチＳ１１〜Ｓｎｎのオンオフ制御を行う。

次に、第２実施例の作用について説明する。例えば、抵抗素子Ｒ１〜Ｒｎの抵抗値が何れも異なり、抵抗素子Ｒ１１〜Ｒｎｎの抵抗値が抵抗素子Ｒ１〜Ｒｎとそれぞれ等しい値に設定されているものとする。信号処理回路１７及び１８のカウント値は、初期状態でリセットされており、スイッチＳ１〜Ｓｎ，スイッチＳ１１〜Ｓｎｎは何れもオフであるとする。そして、ＰＷＭ信号生成回路６がＰＷＭ信号の出力を開始すると、信号処理回路１７及び１８はその出力パルス数をカウントし、例えば１パルス目をカウントするとスイッチＳ１及びＳ１１のみをオンさせ、２パルス目をカウントするとスイッチＳ２及びＳ１２のみをオンさせる、というように順次切り替えを行うようにする。

ＰＷＭ信号がローレベルであれば、出力段を構成するＰチャネルＭＯＳＦＥＴ１３がオンしてＮチャネルＭＯＳＦＥＴ２のゲート電位がハイレベルとなり、ＮチャネルＭＯＳＦＥＴ２はオンする。また、ＰＷＭ信号がハイレベルであれば、ＮチャネルＭＯＳＦＥＴ１４がオンしてＮチャネルＭＯＳＦＥＴ２のゲート電位がローレベルとなり、ＮチャネルＭＯＳＦＥＴ２はオフする。すなわち、この場合の出力電圧波形は、ＰＷＭ信号波形の反転となる。

そして、信号処理回路１７及び１８がＰＷＭ周期毎に抵抗回路１５のスイッチＳ１〜Ｓｎ及び抵抗回路１６のスイッチＳ１１〜Ｓｎｎを順次オンオフ制御することで、ＮチャネルＭＯＳＦＥＴ２のゲートと、電源Ｖｃｃ及びグランドとの間の抵抗値が順次変化する。すると、ＮチャネルＭＯＳＦＥＴ２のゲート容量も合わせた充放電時定数が変化するため、充放電電圧波形の傾き、すなわち、ＮチャネルＭＯＳＦＥＴ２のゲートに出力されるＰＷＭ信号波形のスルーレートが変化する。したがって、ＮチャネルＭＯＳＦＥＴ２を介してＤＣモータ３に印加される電圧波形のスルーレートが周期的に変化する。

以上のように第２実施例によれば、スルーレート調整部１１は、ＰＷＭ信号波形のスルーレートを変化させることで、ＮチャネルＭＯＳＦＥＴ２を介して出力される電圧波形のスルーレートを変化させる。具体的には、電源ＶｃｃとＰチャネルＭＯＳＦＥＴ１３との間，並びにＮチャネルＭＯＳＦＥＴ１４とグランドとの間にそれぞれ電源側抵抗回路１５
及びグランド側抵抗回路１６を備え、ＰＷＭ信号の入力タイミングに同期してスイッチＳ１〜Ｓｎ，及びＳ１１〜Ｓｎｎのオンオフ制御を行うようにした。

したがって、ＮチャネルＭＯＳＦＥＴ２のゲートと、電源Ｖｃｃ及びグランドとの間の抵抗値を順次変化させて充放電時定数を変化させ、ＰＷＭ信号波形のスルーレートを変化させることができる。尚、信号処理回路１７及び１８については、ＰＷＭ信号の入力に同期して必ずしも所定のパターンに従ってスイッチＳ１〜Ｓｎ及びＳ１１〜Ｓｎｎのオンオフ制御を行う必要はなく、例えば乱数を発生させてランダムにオンオフを切り替えても良い。

（第３実施例）
図７は第３実施例であり、第２実施例と異なる部分について説明する。第３実施例は、スルーレート調整部１１を新たなスルーレート調整部２１（スルーレート調整手段）に置き換えて、ゲート駆動回路２２（駆動装置）を構成している。ＰチャネルＭＯＳＦＥＴ１３のソース（電源側導通端子）には、１つの抵抗素子ＲＰを介してスイッチＳ１〜Ｓｎが接続されており、スイッチＳ１〜Ｓｎの他端には、それぞれ電圧が異なる電源Ｖｃｃ１，Ｖｃｃ２，…，Ｖｃｃｎが接続されている。

また、ＮチャネルＭＯＳＦＥＴ１４のソース（グランド側導通端子）には、１つの抵抗素子ＲＮを介してスイッチＳ１１〜Ｓｎｎが接続されており、スイッチＳ１１〜Ｓｎｎの他端とグランドとの間には、それぞれ電圧が異なる電源Ｖ１，Ｖ２，…，Ｖｎ（電位付与手段）が接続されている。そして、スイッチＳ１〜Ｓｎ及びスイッチＳ１１〜Ｓｎｎのオンオフは、共通の信号処理回路２３によって行われる。

すなわち、第３実施例では、第２実施例のように電源側，グランド側の抵抗値を変化させることに替えて、スルーレート調整部２１内の電源電圧とグランド側の電位とを変化させる。信号処理回路２３は、ＰＷＭ信号の入力タイミングに同期してスイッチＳ１〜Ｓｎ及びスイッチＳ１１〜Ｓｎｎのオンオフを順次切り替えて、ＰチャネルＭＯＳＦＥＴ１３のソース電位並びにＮチャネルＭＯＳＦＥＴ１４のソース電位を切り替える。

以上のように構成される第３実施例によれば、スルーレート調整部２１は、ＰＷＭ信号の入力タイミングに同期して複数のスイッチＳ１〜Ｓｎ及びＳ１１〜Ｓｎｎのオンオフを切り替え、ＰチャネルＭＯＳＦＥＴ１３及びＮチャネルＭＯＳＦＥＴ１４のソース電位を切り替えるようにした。したがって、その電位変化によりＰＷＭ信号波形のスルーレートを第２実施例と同様に変化させることができる。

（第４実施例）
図８は及び図９は第４実施例であり、第３実施例と異なる部分のみ説明する。第４実施例のゲート駆動回路２４（駆動装置）は、第３実施例のスルーレート調整部２１において、信号処理回路２３を新たな信号処理回路２５に置き換え、更に素子間電圧監視部２６（電圧検出手段）を追加して新たなスルーレート調整部２７（スルーレート調整手段）としたものである。素子間電圧監視部２６は、ＮチャネルＭＯＳＦＥＴ２がオフ状態にある場合のドレイン（Ｄ）−ソース（Ｓ）間電圧（導通端子間電圧，負荷駆動電圧）を検出し、その検出結果を信号処理回路２５に出力する。そして、信号処理回路２５は、上記Ｄ−Ｓ間電圧のレベルに応じて第３実施例における制御内容を修正して実行する。

図９は、信号処理回路２５を中心とする処理内容を示すフローチャートである。尚、信号処理回路２５の機能は、ハードウェアロジックで構成しても良いし、マイクロコンピュータのソフトウェアによって実現しても良い。先ず、信号処理回路２５は、内部のカウンタによりカウントされたＰＷＭ信号パルスの出力数；ステートナンバを参照すると（ステップＳ１）、続いて素子間電圧監視部２６により検出されるＤ−Ｓ間電圧を参照する（ステップＳ２）。そして、上記Ｄ−Ｓ間電圧が通常範囲内にあるか否かを判断する（ステップＳ３）。

上記電圧が通常範囲内であれば（ＹＥＳ）、信号処理回路２５は、ステップＳ１で取得したステートナンバに従い第３実施例と同様にスイッチＳ１〜Ｓｎ等を切り替え制御する（ステップＳ４）。一方、上記電圧が通常範囲内になければ（ＮＯ）、通常範囲よりも低下しているか否かを判断し（ステップＳ５）、低下していれば（ＹＥＳ）スルーレート時間（変化時間）を、ステップＳ４の処理で定まる時間よりも延長するように調整する（ステップＳ６）。

ここでの処理は、例えば電源１の電圧＋Ｂが低下することで、ＮチャネルＭＯＳＦＥＴ２のＤ−Ｓ間電圧が低下している状態では、ＮチャネルＭＯＳＦＥＴ２のスイッチング動作に伴い発生する損失も減少する。したがって、この場合は、スルーレート調整部２７内部の駆動信号電圧，すなわちＰＷＭ信号振幅を低下させてスルーレートを低下させても、スイッチング損失が増加することがなく、しかもスイッチングノイズの発生レベルを抑制できる。

また、ステップＳ５において、Ｄ−Ｓ間電圧が通常範囲よりも上昇していれば（ＮＯ）上記と逆の状態になるので、スルーレート時間（変化時間）を、ステップＳ４の処理で定まる時間よりも短縮するように調整する（ステップＳ７）。したがって、素子間電圧監視部２６は、検出した電圧が所定範囲内にあるか否かを判定出力するウインドウコンパレータで構成しても良いし、検出した電圧をデータ値で出力するＡ／Ｄ変換回路で構成しても良い。

以上のように第４実施例によれば、スルーレート調整部２７は、ＰＷＭ信号の入力タイミングに同期し、且つＮチャネルＭＯＳＦＥＴ２のＤ−Ｓ間電圧の検出レベルに応じて、スイッチＳ１〜Ｓｎ及びＳ１１〜Ｓｎｎのオンオフを切り替えるようにした。したがって、電源１の電圧変化に応じて、スイッチング損失を増大させることなくスイッチングノイズの発生レベルを抑制するように調整できる。

（第５実施例）
図１０は第５実施例である。第５実施例のゲート駆動回路３１（駆動装置）では、ＰＷＭ信号生成回路６より出力されるＰＷＭ信号が、ＮチャネルＭＯＳＦＥＴ２のゲートに直列出力されている。また、ＮチャネルＭＯＳＦＥＴ２のゲート，ソース間に、スイッチＳ１及びコンデンサＣ１，スイッチＳ２及びコンデンサＣ２，…，スイッチＳｎ及びコンデンサＣｎの直列回路が並列に接続されている。そして、信号処理回路３２は、入力されるＰＷＭ信号に同期してスイッチＳ１〜Ｓｎのオンオフを切り替える。上記並列回路と信号処理回路３２とは、スルーレート調整部３３（スルーレート調整手段）を構成している。

すなわち、スイッチＳ１〜Ｓｎの内、同時にオンしている数が多くなれば、ＮチャネルＭＯＳＦＥＴ２のゲート，ソース間容量が大きくなり、スルーレート（時間）は長くなり、同時にオンしている数が少なくなればゲート，ソース間容量が小さくなり、スルーレート（時間）は短くなる。したがって、斯様な構成による場合も、第１実施例等と同様の制御を行うことができる。

以上のように第５実施例によれば、ＮチャネルＭＯＳＦＥＴ２のゲートとソースとの間に、スイッチＳ及びコンデンサＣの直列回路を複数備え、ＰＷＭ信号の入力タイミングに同期して複数のスイッチＳ１〜Ｓｎのオンオフを切り替えるようにした。これにより、ＮチャネルＭＯＳＦＥＴ２のゲート−ソース間容量を変化させ、出力電圧波形のスルーレートを変化させることができる。

（第６実施例）
図１１及び図１２は第６実施例である。第６実施例では、駆動対象スイッチング素子として、ｎ個のＮチャネルＭＯＳＦＥＴ２（１〜ｎ）が並列に接続されている。ＰＷＭ信号生成回路６より出力されるＰＷＭ信号は、各ＮチャネルＭＯＳＦＥＴ２（１〜ｎ）のゲートに遅延時間発生回路（遅延回路）３４（１〜ｎ）を介して与えられる。

図１２は遅延時間発生回路３４の構成を示しており、遅延時間発生回路３４は、偶数２ｘ個のインバータゲート３５を直列に接続した回路と、各インバータゲート３５の入力端子に１個（奇数個）おきに、また最終段のインバータゲート３５の出力端子に接続されるスイッチＳ１〜Ｓ（ｘ＋１）とで構成されている。それらのスイッチＳ１〜Ｓ（ｘ＋１）の他端側には、ＰＷＭ信号生成回路６より出力されるＰＷＭ信号が与えられる。そして、信号処理回路３６は、遅延時間発生回路３４（１〜ｎ）における各スイッチＳ１〜Ｓ（ｘ＋１）のオンオフを切り替える制御信号を出力する。ここで、遅延時間発生回路３４及び信号処理回路３６はゲート駆動回路（駆動装置）３７を構成しており、ＮチャネルＭＯＳＦＥＴ２（１〜ｎ）とゲート駆動回路３７は、スルーレート調整手段３８を構成している。

遅延時間発生回路３４は、スイッチＳ１〜Ｓ（ｘ＋１）のうち何れか１つを選択的にオンすることで、入力されるＰＷＭ信号にインバータゲート３５の伝搬遅延時間を２個分ずつ増減して付与する。したがって、信号処理回路３６がスイッチＳ１〜Ｓ（ｘ＋１）のオンオフを制御することで、共通のＰＷＭ信号によりｎ個のＮチャネルＭＯＳＦＥＴ２（１〜ｎ）がターンオン，ターンオフするタイミングにずれが生じるように調整される。これにより、ＮチャネルＭＯＳＦＥＴ２（１〜ｎ）を介してＤＣモータ３に印加される電圧波形のスルーレートが調整される。

以上のように第６実施例によれば、スルーレート調整手段３８は、並列接続される複数のＮチャネルＭＯＳＦＥＴ２（１〜ｎ）のゲートに、遅延時間を付与してＰＷＭ信号を出力する複数の遅延時間発生回路３４を備える。そして、遅延時間発生回路３４を、偶数個のインバータゲート３５を直列接続してなる直列回路と、インバータゲート３５の入力端子又は出力端子に接続されるスイッチＳ１〜Ｓ（ｘ＋１）とで構成し、ＰＷＭ信号の入力タイミングに同期してスイッチＳ１〜Ｓ（ｘ＋１）のオンオフを切り替えるようにした。

すなわち、並列接続される複数のＮチャネルＭＯＳＦＥＴ２が同時にオンする数が増えれば、電源１とＤＣモータ３との間においてＮチャネルＭＯＳＦＥＴ２が有するオン抵抗の並列接続数が増えるため、抵抗値が低下して通電電流量が増加する。そして、ＮチャネルＭＯＳＦＥＴ２（１〜ｎ）をオン／オフさせるタイミングを、各遅延時間発生回路３４において付与される遅延時間により変化させることで、出力電圧波形の立ち上り期間，立下り期間における波形の傾きが変化してスルーレートを変化させることができる。

（第７実施例）
図１３は第７実施例であり、第６実施例と異なる部分のみ説明する。第７実施例では、第６実施例と同様に、並列接続される複数のＮチャネルＭＯＳＦＥＴ２（１〜ｎ）を使用する。そして、ＰＷＭ信号生成回路６より出力されるＰＷＭ信号は、各ＮチャネルＭＯＳＦＥＴ２（１〜ｎ）のゲートにスイッチＳ（１〜ｎ）を介して与えられる。そして、信号処理回路３９は、各スイッチＳ１〜Ｓｎのオンオフを切り替える制御信号を出力する。ここで、信号処理回路３９とスイッチＳ（１〜ｎ）とはゲート駆動回路（駆動装置）４０を構成しており、ＮチャネルＭＯＳＦＥＴ２（１〜ｎ）とゲート駆動回路３９は、スルーレート調整手段４１を構成している。

すなわち、スイッチＳ１〜Ｓｎを同時にオンさせる数が多くなると、ＤＣモータ３に対して供給される負荷電流が、抵抗値の低下により増加する。したがって、通電電流量を変化させることにより、出力電圧波形の立ち上り期間，立下り期間における波形の傾きを変化させ、スルーレートを変化させることができる。

本発明は上記し又は図面に記載した実施例にのみ限定されるものではなく、以下のような変形又は拡張が可能である。
キャリア周波数やスルーレートの具体数値について、個別の設計に応じて適宜変更すれば良い。
スルーレートの調整は、必ずしも、基準値Δｔに対し、Δｔ−αからΔｔ＋αまでその平均値が前記基準値Δｔとなるように変化させる必要はない。その変化については、ノイズレベルの突出したピークレベルを低下させるものであればその他のパターンでも、或いはパターンがないランダムな変化でも良い。

駆動対象スイッチング素子は、ＰチャネルＭＯＳＦＥＴやＩＧＢＴなどでも良い。
電圧検出手段は、電源１の電圧（＋Ｂ）を負荷駆動電圧として検出しても良い。
ハイサイド駆動方式についても同様に適用できる。
負荷はＤＣモータに限ることはない。
車載用の負荷を通電制御するものに限らない。

図面中、２はＮチャネルＭＯＳＦＥＴ（駆動対象スイッチング素子）、５はゲート駆動回路（駆動装置）、６はＰＷＭ信号生成回路（駆動信号生成手段）、７はスルーレート調整部（スルーレート調整手段）、１１はスルーレート調整部（スルーレート調整手段）、１２はゲート駆動回路（駆動装置）、１３はＰチャネルＭＯＳＦＥＴ（電源側スイッチング素子）、１４はＮチャネルＭＯＳＦＥＴ（グランド側スイッチング素子）、２１はスルーレート調整部（スルーレート調整手段）、２２，２４はゲート駆動回路（駆動装置）、２６は素子間電圧監視部（電圧検出手段）、２７はスルーレート調整部（スルーレート調整手段）、３１はゲート駆動回路（駆動装置）、３３はスルーレート調整部（スルーレート調整手段）、３４は遅延時間発生回路（遅延回路）、３７はゲート駆動回路（駆動装置）、３８はスルーレート調整手段、４０はゲート駆動回路（駆動装置）、４１はスルーレート調整手段、Ｖｃｃ１，Ｖｃｃ２，…，Ｖｃｃｎは電源、Ｖ１，Ｖ２，…，Ｖｎは電位付与手段を示す。

Claims (11)

1. 駆動信号を生成して、駆動対象スイッチング素子の制御端子に出力する駆動信号生成手段と、
   前記駆動対象スイッチング素子を介して出力される電圧波形のスルーレートを変化させるスルーレート調整手段とを備えることを特徴とするスイッチング素子の駆動装置。
2. 前記スルーレート調整手段は、電圧波形が変化する時間を、基準値Δｔに対し、Δｔ−αからΔｔ＋αまでその平均値が前記基準値Δｔとなるように切り替えて変化させることを特徴とする請求項１記載のスイッチング素子の駆動装置。
3. 前記スルーレート調整手段は、前記駆動信号波形のスルーレートを変化させることを特徴とする請求項１又は２記載のスイッチング素子の駆動装置。
4. 前記スルーレート調整手段は、電源とグランドとの間に直列接続され、前記駆動信号のレベル変化に応じて排他的に導通する電源側，グランド側スイッチング素子からなるプッシュプル型の出力段と、
   前記電源と前記電源側スイッチング素子との間，並びに前記グランド側スイッチング素子と前記グランドとの間にそれぞれ接続されるスイッチ及び抵抗素子の複数の直列回路とを備え、
   前記駆動信号の入力タイミングに同期して、前記複数のスイッチのオンオフを、電源側，グランド側のそれぞれについて切り替えることを特徴とする請求項３記載のスイッチング素子の駆動装置。
5. 前記スルーレート調整手段は、電源とグランドとの間に直列接続され、前記駆動信号のレベル変化に応じて排他的に導通する電源側，グランド側スイッチング素子からなるプッシュプル型の出力段と、
   前記電源側スイッチング素子の電源側導通端子と、電圧が異なる複数の電源との間に接続される複数のスイッチと、
   前記グランド側スイッチング素子のグランド側導通端子と、前記グランド側に配置され、電圧が異なる複数の電位付与手段との間に接続される複数のスイッチとを備え、
   前記駆動信号の入力タイミングに同期して、前記複数のスイッチのオンオフを、電源側，グランド側のそれぞれについて切り替えることを特徴とする請求項３記載のスイッチング素子の駆動装置。
6. 前記スルーレート調整手段は、電源とグランドとの間に直列接続され、前記駆動信号のレベル変化に応じて排他的に導通する電源側，グランド側スイッチング素子からなるプッシュプル型の出力段と、
   前記電源側スイッチング素子の電源側導通端子と、電圧が異なる複数の電源との間に接続される複数のスイッチと、
   前記グランド側スイッチング素子のグランド側導通端子と、前記グランド側に配置され、電圧が異なる複数の電位付与手段との間に接続される複数のスイッチと、
   前記駆動対象スイッチング素子に供給される導通端子間電圧又は電源電圧を検出する電圧検出手段とを備え、
   前記駆動信号の入力タイミングに同期して、前記複数のスイッチのオンオフを、電源側，グランド側のそれぞれについて、前記導通端子間電圧又は電源電圧の検出レベルに応じて切り替えることを特徴とする請求項３記載のスイッチング素子の駆動装置。
7. 前記スルーレート調整手段は、前記駆動対象スイッチング素子の制御端子と電位基準導通端子との間に接続される、スイッチ及びコンデンサの直列回路を複数備え、
   前記駆動信号の入力タイミングに同期して、前記複数のスイッチのオンオフを切り替えることを特徴とする請求項３記載のスイッチング素子の駆動装置。
8. 前記スルーレート調整手段は、前記駆動対象スイッチング素子を複数並列に接続した並列回路と、
   前記複数の駆動対象スイッチング素子に対応して設けられ、前記駆動信号に遅延時間を付与して、対応する駆動対象スイッチング素子の制御端子に出力する複数の遅延回路とを備え、
   前記複数の遅延回路は、偶数個のインバータゲートを直列接続してなる直列回路と、前記インバータゲートの入力端子に奇数個おきに、且つ最終段のインバータゲートの出力端子に接続されるスイッチとで構成され、
   前記駆動信号の入力タイミングに同期して、前記スイッチのオンオフを切り替えることを特徴とする請求項１又は２記載のスイッチング素子の駆動装置。
9. 前記スルーレート調整手段は、前記駆動対象スイッチング素子を複数並列に接続した並列回路と、
   一端が共通に前記駆動信号生成手段の出力端子に接続され、他端が前記複数の駆動対象スイッチング素子の制御端子にそれぞれ接続される複数のスイッチとを備え、
   前記駆動信号の入力タイミングに同期して、前記複数のスイッチのオンオフを変化させることを特徴とする請求項１又は２記載のスイッチング素子の駆動装置。
10. 駆動信号を生成して、駆動対象スイッチング素子の制御端子に出力する構成において、
    前記駆動対象スイッチング素子を介して出力される電圧波形のスルーレートを変化させることを特徴とするスイッチング素子の駆動方法。
11. 電圧波形が変化する時間を、基準値Δｔに対し、Δｔ−αからΔｔ＋αまでその平均値が前記基準値Δｔとなるように切り替えて変化させることを特徴とする請求項１０記載のスイッチング素子の駆動方法。

Images