JP2017046224A - 出力回路 - Google Patents

出力回路 Download PDF

Info

Publication number
JP2017046224A
JP2017046224A JP2015168070A JP2015168070A JP2017046224A JP 2017046224 A JP2017046224 A JP 2017046224A JP 2015168070 A JP2015168070 A JP 2015168070A JP 2015168070 A JP2015168070 A JP 2015168070A JP 2017046224 A JP2017046224 A JP 2017046224A
Authority
JP
Japan
Prior art keywords
output
transition time
buffer
signal
output circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015168070A
Other languages
English (en)
Inventor
佐藤 洋一
Yoichi Sato
洋一 佐藤
康規 田中
Yasunori Tanaka
康規 田中
隆裕 濱野
Takahiro Hamano
隆裕 濱野
正広 昆野
Masahiro Konno
正広 昆野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2015168070A priority Critical patent/JP2017046224A/ja
Publication of JP2017046224A publication Critical patent/JP2017046224A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electronic Switches (AREA)
  • Logic Circuits (AREA)

Abstract

【課題】 電磁放射ノイズのピークレベルを抑制することのできる出力回路を提供する。【解決手段】 出力回路は、出力バッファ1と、駆動部2と、遷移時間制御部3とを備える。出力バッファ1は、出力端子Tに接続されている。駆動部2は、入力信号INが入力されるプリバッファPBを有し、出力バッファ1を駆動する駆動信号DRVを生成する。遷移時間制御部3は、入力信号INの周期ごとに駆動信号DRVの信号レベル遷移時間を変化させる。この出力回路では、遷移時間制御部3の制御により、出力バッファ1を駆動する駆動信号DRVの信号レベル遷移時間が入力信号INの周期ごとに変化するため、出力バッファ1から出力される出力信号OUTのスルーレートも、入力信号INの周期ごとに変化する。【選択図】 図1

Description

本発明の実施形態は、出力回路に関する。
矩形波のLSI内部信号は、高次の周波数スペクトルを含んでいる。そのため、出力端子から外部へ出力されると、出力端子や、それに接続された伝送経路を経由して電磁ノイズが放射される。
そこで、高次の周波数スペクトルを低減させるために、出力回路にて出力信号のスルーレートを制御し、出力信号のレベル遷移をなだらかにすることが行われている。これにより、電磁放射ノイズの周波数を低くすることができる。しかし、従来、スルーレートが一定値に制御されているため、ある特定の周波数でノイズレベルのピークが高くなる、という問題が生じていた。
特開2003−258611号公報
本発明が解決しようとする課題は、電磁放射ノイズのピークレベルを抑制することのできる出力回路を提供することにある。
実施形態の出力回路は、出力バッファと、駆動部と、遷移時間制御部とを備える。出力バッファは、出力端子に接続されている。駆動部は、入力信号が入力されるプリバッファを有し、前記出力バッファを駆動する駆動信号を生成する。遷移時間制御部は、前記入力信号の周期ごとに前記駆動信号の信号レベル遷移時間を変化させる。
実施形態の出力回路の構成概念図。 第1の実施形態の出力回路の駆動部および遷移時間制御部の構成の例を示すブロック図。 第1の実施形態の出力回路における駆動信号の遷移時間制御の例を示す図。 第1の実施形態の出力回路の動作の例を示す波形図。 第1の実施形態の出力回路の駆動部の別の構成の例を示すブロック図。 第1の実施形態の出力回路の駆動部のさらに別の構成の例を示すブロック図。 第1の実施形態の出力回路の遷移時間制御部の別の構成の例を示すブロック図。 第2の実施形態の出力回路の駆動部の構成の例を示すブロック図。 第2の実施形態の出力回路における駆動信号の遷移時間制御の例を示す図。 第2の実施形態の出力回路の動作の例を示す波形図。 第2の実施形態の出力回路の駆動部の別の構成の例を示すブロック図。 第2の実施形態の出力回路における駆動信号の遷移時間制御の別の例を示す図。 第2の実施形態の出力回路の動作の別の例を示す波形図。 第3の実施形態の出力回路の構成の例を示すブロック図。 第3の実施形態の出力回路の動作の例を示す波形図。 第3の実施形態の出力回路の動作の例を示す波形図。
以下、本発明の実施の形態について図面を参照して説明する。なお、図中、同一または相当部分には同一の符号を付して、その説明は繰り返さない。
(構成概念)
図1は、後述する各実施形態の出力回路に共通する構成の概念を示す図である。
実施形態の出力回路は、出力端子Tに接続された出力バッファ1と、入力信号INが入力されるプリバッファPBを有し、出力バッファ1を駆動する駆動信号DRVを生成する駆動部2と、入力信号INの周期ごとに駆動信号DRVの信号レベル遷移時間を変化させる遷移時間制御部3と、を備える。
実施形態の出力回路では、遷移時間制御部3の制御により、出力バッファ1を駆動する駆動信号DRVの信号レベル遷移時間が、入力信号INの周期ごとに変化する。そのため、出力バッファ1から出力される出力信号OUTのスルーレートも、入力信号INの周期ごとに変化する。
(第1の実施形態)
本実施形態では、駆動部2のプリバッファPBの駆動力を変化させることにより、駆動信号DRVの信号レベル遷移時間を変化させる例を示す。
図2は、本実施形態の出力回路の駆動部21および遷移時間制御部3の構成の例を示すブロック図である。ここでは、プリバッファPBの駆動力を4段階に変化させる場合を例にとって説明するが、駆動力の切り替え段数は、4段に限るものではなく、任意に設定することができる。
駆動部21では、プリバッファPBが、4つのプリバッファPB0、PB1、PB2およびPB3により構成される。このうち、プリバッファPB1、PB2およびPB3は、その出力にそれぞれスイッチSW1、SW2およびSW3が接続されており、スイッチが導通したときにプリバッファPB0に並列に接続される。
この駆動部21は、プリバッファPB0に並列接続されるプリバッファの個数が、スイッチSW1、SW2およびSW3の導通の組み合わせにより変化する。並列接続される個数が多いほど、プリバッファPBの駆動力は増大する。
遷移時間制御部3は、入力信号INの周期ごとにカウント値CTが変化するカウンタ31と、カウンタ31のカウント値CTに応じてスイッチ制御信号S1〜S3の値を変化させ、駆動部21のスイッチSW1〜SW3のON/OFFを制御するスイッチ制御部32と、を備える。
図3(a)に、カウンタ31のカウント値CTに対する、スイッチSW1〜SW3のON/OFFの関係とプリバッファPBの駆動力の関係の例を示す。ここでは、カウンタ31は、カウント値0〜3を繰り返しカウントするものとし、プリバッファPB0〜PB3は、個々の駆動力が同じものであるとする。
カウント値CT=0のとき、スイッチSW1〜SW3は総てOFFとされる。このとき、プリバッファPBは、プリバッファPB0単独で構成される。このときのプリバッファPBの駆動力を1とする。
カウント値CT=1のとき、スイッチSW1のみがONとされる。これにより、プリバッファPBは、プリバッファPB0、PB1の並列接続となる。そのため、プリバッファPBの駆動力は2となる。
カウント値CT=2のとき、スイッチSW1、SW2がONとされる。これにより、プリバッファPBは、プリバッファPB0、PB1、PB2の並列接続となる。そのため、プリバッファPBの駆動力は3となる。
カウント値CT=3のとき、スイッチSW1、SW2、SW3がONとされる。これにより、プリバッファPBは、プリバッファPB0、PB1、PB2、PB3の並列接続となる。そのため、プリバッファPBの駆動力は4となる。
図3(b)に、プリバッファPBの駆動力の変化と、プリバッファPBから出力される駆動信号DRVの信号レベル遷移時間の変化の関係を示す。
駆動信号DRVの信号レベル遷移時間は、プリバッファPBの駆動力が大きくなるほど短くなる。すなわち、プリバッファPBの駆動力が1のときの遷移時間をt4とすると、プリバッファPBの駆動力が2、3、4と増大するにつれ、遷移時間はt3、t2、t1と減少する。
図4は、本実施形態の動作の例を示す波形図である。入力信号INの変化に対する、駆動信号DRVおよび出力信号OUTの波形の変化の様子を示す。
入力信号INが変化すると、その周期ごとに、遷移時間制御部3のカウンタ31のカウント値CTが、0→1→2→3→0→・・・と変化する。このカウント値CTの変化に応じて、駆動部21のプリバッファPBの駆動力が変化し、プリバッファPBから出力される駆動信号DRVの信号レベル遷移時間が、t4→t3→t2→t1→t4→・・・と変化する。これにより、駆動信号DRVにより駆動される出力バッファ1の出力信号OUTのスルーレートも、sr4→sr3→sr2→sr1→sr4→・・・と変化する(sr4>sr3>sr2>sr1)。
このように、本実施形態では、入力信号INが変化するごとに出力信号OUTのスルーレートが変化する。そのため、出力信号OUTに含まれる高調波成分の周波数スペクトルが時間的に分散し、出力信号OUTに起因する電磁放射ノイズのピークレベルが低下する。
図5に、駆動部2のプリバッファPBの駆動力を変化させる別の構成の例を示す。ここでは、プリバッファPBへ供給する電源電流の大きさを変化させてプリバッファPBの駆動力を変化させる例を示す。
図5に示す駆動部21Aは、プリバッファPBへ常に接続されている電流源I0と、プリバッファPBへの接続がスイッチSW1、SW2およびSW3によりそれぞれ制御される、電流源I1、I2およびI3とを備えている。
スイッチSW1〜SW3のON/OFFを、例えば図2に示す遷移時間制御部3により制御することとすると、カウンタ31のカウント値CTに応じて並列接続される電流源の個数は、1→2→3→4→1→・・・と変化する。
並列接続される電流源の数が多いほど、プリバッファPBへ供給される動作電流が増大し、プリバッファPBの駆動力が増大する。
図6に、駆動部2のプリバッファPBの駆動力を変化させる、さらに別の構成の例を示す。ここでは、プリバッファPBへ供給する電源電圧の大きさを変化させてプリバッファPBの駆動力を変化させる例を示す。
図6に示す駆動部21Bは、ベース電圧V0と、ベース電圧V0に加算する電圧V1、V2およびV3と、を出力する電源部212を備える。
スイッチSW1〜SW3が順次ONすると、プリバッファPBへ供給される電源電圧は、ベース電圧V0に電圧V1、V2、V3が順次加算され、次第に高くなる。電源電圧が高くなるほど、プリバッファPBの駆動力は増大する。
次に、遷移時間制御部の別の構成の例を示す。
図7に示す遷移時間制御部3Aは、図2に示した遷移時間制御部3のカウンタ31を乱数発生器31Aに置き換えたものである。スイッチ制御部32は、乱数発生器31Aから出力される乱数RNに応じてスイッチ制御信号S1〜S3の値を変化させる。
カウンタ31を用いた場合、入力信号INの変化に対する駆動信号DRVの信号レベル遷移時間の変化が規則的であるが、乱数発生器31Aを用いると、駆動信号DRVの信号レベル遷移時間の変化は不規則となる。
このような本実施形態によれば、入力信号INが変化する周期ごとに、駆動部2のプリバッファPBの駆動力を変化させて駆動信号DRVの信号レベル遷移時間を変化させることにより、出力信号OUTのスルーレートを変化させることができる。これにより、出力信号OUTに含まれる高調波成分の周波数スペクトルを時間的に分散させることができ、出力信号OUTに起因する電磁放射ノイズのピークレベルを抑制することができる。
(第2の実施形態)
上述の第1の実施形態では、駆動部2のプリバッファPBの駆動力を変化させることにより駆動信号DRVの信号レベル遷移時間を変化させる例を示したが、本実施形態では、プリバッファPBの負荷の大きさを変化させることにより駆動信号DRVの信号レベル遷移時間を変化させる例を示す。なお、ここでは、プリバッファPBの負荷の大きさを4段階に変化させる場合を例にとって説明するが、負荷の大きさの切り替え段数は、4段に限るものではなく、任意に設定することができる。
図8に示す駆動部22は、プリバッファPBに接続する負荷をキャパシタとして、その負荷容量の大きさをスイッチSW1〜SW3により切り替える例である。
駆動部22は、プリバッファPBの出力と接地端子との間に、それぞれ、スイッチSW1、SW2およびSW3を介して接続される、キャパシタC1、C2およびC3を備える。
図9(a)に、図2に示す遷移時間制御部3によりスイッチSW1〜SW3のON/OFFを制御したときの、カウンタ31のカウント値CTに対する負荷容量の変化の例を示す。なお、ここでは、キャパシタC1〜C3の容量値が同じ値Cである例を示しているが、キャパシタC1〜C3の容量値は異なる値であってもよい。
図9(a)に示す例では、カウンタ31のカウント値CTが0→1→2→3と変化するにつれてプリバッファPBの出力に並列に接続されるキャパシタの数が増加し、プリバッファPBの負荷容量は、0→C→2C→3Cと増加する。
図9(b)に、プリバッファPBの負荷容量の変化と、プリバッファPBから出力される駆動信号DRVの信号レベル遷移時間の変化の関係を示す。
駆動信号DRVの信号レベル遷移時間は、プリバッファPBの負荷容量が大きくなるほど長くなる。すなわち、プリバッファPBの負荷容量が0のときの遷移時間をt1とすると、プリバッファPBの負荷容量が1、2、3と増加するにつれ、遷移時間は、t2、t3、t4と増加する。
図10に、駆動部22および遷移時間制御部3を用いたときの、入力信号INの変化に対する、駆動信号DRVおよび出力信号OUTの波形の変化の様子を示す。
入力信号INが変化すると、その周期ごとに、遷移時間制御部3のカウンタ31のカウント値CTが、0→1→2→3→0→・・・と変化する。このカウント値CTの変化に応じて、駆動部22のプリバッファPBの負荷容量が変化し、プリバッファPBから出力される駆動信号DRVの信号レベル遷移時間が、t1→t2→t3→t4→t1→・・・と変化する。これにより、駆動信号DRVにより駆動される出力バッファ1の出力信号OUTのスルーレートも、sr1→sr2→sr3→sr4→sr1→・・・と変化する。
次に、プリバッファPBに接続する負荷を抵抗として、その抵抗値の大きさをスイッチSW1〜SW3により切り替える例を示す。
図11に示す駆動部22Aは、プリバッファPBの出力と出力バッファ1との間に直列に接続された抵抗R0と、一端がともにプリバッファPBの出力に接続され、他端がそれぞれスイッチSW1、SW2およびSW3に接続された抵抗R1、R2およびR3を備える。抵抗R1、R2およびR3は、それぞれ、スイッチW1、SW2およびSW3が導通したときに抵抗R0に並列に接続される。
図12(a)に、図2に示す遷移時間制御部3によりスイッチSW1〜SW3のON/OFFを制御したときの、カウンタ31のカウント値CTに対する負荷抵抗の変化の例を示す。なお、ここでは、抵抗R0〜R3の抵抗値が同じ値Rである例を示しているが、抵抗R0〜R3の抵抗値は異なる値であってもよい。
図12(a)に示す例では、カウンタ31のカウント値CTが0→1→2→3と変化するにつれてプリバッファPBの出力に並列に接続される抵抗の数が増加し、プリバッファPBの負荷抵抗の抵抗値は、R→R/2→R/3→R/4と減少する。
図12(b)に、プリバッファPBの負荷抵抗の抵抗値の変化と、プリバッファPBから出力される駆動信号DRVの信号レベル遷移時間の変化の関係を示す。
駆動信号DRVの信号レベル遷移時間は、プリバッファPBの負荷抵抗の抵抗値が小さくなるほど短くなる。すなわち、プリバッファPBの負荷抵抗の抵抗値がRのときの遷移時間をt4とすると、プリバッファPBの負荷抵抗の抵抗値がR/2、R/3、R/4と減少するにつれ、遷移時間は、t3、t2、t1と減少する。
図13に、駆動部22Aおよび遷移時間制御部3を用いたときの、入力信号INの変化に対する、駆動信号DRVおよび出力信号OUTの波形の変化の様子を示す。
入力信号INが変化すると、その周期ごとに、遷移時間制御部3のカウンタ31のカウント値CTが、0→1→2→3→0→・・・と変化する。このカウント値CTの変化に応じて、駆動部22AのプリバッファPBの負荷抵抗の抵抗値が変化し、プリバッファPBから出力される駆動信号DRVの信号レベル遷移時間が、t4→t3→t2→t1→t4→・・・と変化する。これにより、駆動信号DRVにより駆動される出力バッファ1の出力信号OUTのスルーレートも、sr4→sr3→sr2→sr1→sr4→・・・と変化する。
このような本実施形態によれば、入力信号INが変化する周期ごとに、駆動部2のプリバッファPBの負荷の大きさを変化させて駆動信号DRVの信号レベル遷移時間を変化させることにより、出力信号OUTのスルーレートを変化させることができる。これにより、本実施形態においても、出力信号OUTに含まれる高調波成分の周波数スペクトルを時間的に分散させることができ、出力信号OUTに起因する電磁放射ノイズのピークレベルを抑制することができる。
(第3の実施形態)
本実施形態では、複数の出力端子のそれぞれに、上述の各実施形態の出力回路が接続されたときの例を示す。
図14に示す構成例では、出力端子T1〜T4に、それぞれ、出力バッファ1−1〜1−4、駆動部2−1〜2−4、遷移時間制御部3−1〜3−4が、接続されている。なお、ここでは、遷移時間制御部3−1〜3−4が、それぞれ、カウンタ31−1〜31−4を有しているものとする。
カウンタ31−1〜31−4は、駆動部2−1〜2−4へ入力される入力信号IN1〜IN4の周期の変化をそれぞれカウントし、カウント値CT1〜CT4を出力する。
図15に、カウンタ31−1〜31−4のカウント開始の初期値が同じである場合の、入力信号IN1〜IN4の変化に対する、カウンタ31−1〜31−4のカウント値CT1〜CT4の変化の様子を示す。
図15に示すように、カウンタ31−1〜31−4のカウント値CT1〜CT4は、それぞれの入力信号IN1〜IN4の変化の周期に応じて変化する。したがって、出力信号OUT1〜OUT4のスルーレートも、それぞれの入力信号IN1〜IN4の変化の周期に応じて変化する。
出力信号OUT1〜OUT4のスルーレートの変化のタイミングが異なっていると、出力信号OUT1〜OUT4の全体を通して、高調波成分の周波数スペクトルが時間的に分散され、出力信号に起因する電磁放射ノイズのピークレベルが低下する。
ただし、入力信号IN1〜IN4が同じタイミングで同じように変化すると、カウンタ31−1〜31−4のカウント値CT1〜CT4も同じタイミングで同じように変化し、出力信号OUT1〜OUT4のスルーレートも同じタイミングで同じように変化して、出力信号OUT1〜OUT4全体で高調波成分の周波数スペクトルが重なってしまうことが考えられる。
このような場合には、カウンタ31−1〜31−4のカウント開始の初期値を異なる値とすればよい。
図16に、カウンタ31−1〜31−4のカウント開始の初期値が異なる場合の、入力信号IN1〜IN4の変化に対する、カウンタ31−1〜31−4のカウント値CT1〜CT4および出力信号OUT1〜OUT4の変化の様子を示す。
図16では、入力信号IN1〜IN4が同じタイミングで同じように変化している。しかし、カウンタ31−1〜31−4のカウント値CT1〜CT4は、初期値が異なるため、それぞれ異なる値となっている。そのため、同じタイミングで見たときの出力信号OUT1〜OUT4のスルーレートは、それぞれ異なる値となっている。
そのため、同じタイミングで見たときの出力信号OUT1〜OUT4の高調波成分の周波数スペクトルは、異なる周波数分布を示す。したがって、出力信号OUT1〜OUT4全体での周波数スペクトルが分散され、出力信号に起因する電磁放射ノイズのピークレベルが低下する。
このような本実施形態によれば、複数の出力信号全体で高調波成分の周波数スペクトルを分散させることができ、出力信号に起因する電磁放射ノイズのピークレベルを抑制することができる。
以上説明した少なくとも1つの実施形態の出力回路によれば、電磁放射ノイズのピークレベルを抑制することができる。
また、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
1、1−1〜1−4 出力バッファ
2、2−1〜2−4、21、21A、21B、22、22A 駆動部
3、3−1〜3−4、3A 遷移時間制御部
212 電源部
31、31−1〜31−4 カウンタ
31A 乱数発生器
32 スイッチ制御部
PB、PB0〜PB4 プリバッファ
SW1〜SW3 スイッチ
I0〜I3 電流源
C1〜C3 キャパシタ
R0〜R3 抵抗

Claims (5)

  1. 出力端子に接続された出力バッファと、
    入力信号が入力されるプリバッファを有し、前記出力バッファを駆動する駆動信号を生成する駆動部と、
    前記入力信号の周期ごとに前記駆動信号の信号レベル遷移時間を変化させる遷移時間制御部と
    を備えることを特徴とする出力回路。
  2. 前記駆動部は、
    前記プリバッファの駆動力を段階的に変化させるn個のスイッチを備え、
    前記遷移時間制御部は、
    前記駆動部へ入力される入力信号の周期ごとに、前記n個のスイッチの導通の組み合わせを切り替えて前記プリバッファの駆動力を変化させる
    ことを特徴とする請求項1に記載の出力回路。
  3. 前記駆動部は、
    前記プリバッファの出力端子に接続された負荷と、
    前記負荷の大きさを段階的に変化させるn個のスイッチと
    を備え、
    前記遷移時間制御部は、
    前記駆動部へ入力される入力信号の周期ごとに、前記n個のスイッチの導通の組み合わせを切り替えて前記駆動部の負荷の大きさを変化させる
    ことを特徴とする請求項1に記載の出力回路。
  4. 複数の出力端子のそれぞれに、前記出力バッファ、前記駆動部および前記遷移時間制御部が、それぞれ接続されている
    ことを特徴とする請求項2または3に記載の出力回路。
  5. 前記複数の出力端子のそれぞれごとに、前記遷移時間制御部が、前記n個のスイッチの導通の組み合わせを異ならせる
    ことを特徴とする請求項4に記載の出力回路。
JP2015168070A 2015-08-27 2015-08-27 出力回路 Pending JP2017046224A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015168070A JP2017046224A (ja) 2015-08-27 2015-08-27 出力回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015168070A JP2017046224A (ja) 2015-08-27 2015-08-27 出力回路

Publications (1)

Publication Number Publication Date
JP2017046224A true JP2017046224A (ja) 2017-03-02

Family

ID=58210430

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015168070A Pending JP2017046224A (ja) 2015-08-27 2015-08-27 出力回路

Country Status (1)

Country Link
JP (1) JP2017046224A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023157660A1 (ja) * 2022-02-18 2023-08-24 ローム株式会社 ゲートドライブ回路、電力変換装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002156422A (ja) * 2000-11-17 2002-05-31 Advantest Corp 半導体試験装置
JP2006067497A (ja) * 2004-08-30 2006-03-09 Fujitsu Ltd 信号制御回路及びそれを搭載した装置
JP2013017078A (ja) * 2011-07-05 2013-01-24 Nippon Soken Inc スイッチング素子の駆動装置及びスイッチング素子の駆動方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002156422A (ja) * 2000-11-17 2002-05-31 Advantest Corp 半導体試験装置
JP2006067497A (ja) * 2004-08-30 2006-03-09 Fujitsu Ltd 信号制御回路及びそれを搭載した装置
JP2013017078A (ja) * 2011-07-05 2013-01-24 Nippon Soken Inc スイッチング素子の駆動装置及びスイッチング素子の駆動方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023157660A1 (ja) * 2022-02-18 2023-08-24 ローム株式会社 ゲートドライブ回路、電力変換装置

Similar Documents

Publication Publication Date Title
KR102320320B1 (ko) 전하 밸런싱된 전하 펌프 제어
JP4769108B2 (ja) 出力バッファ回路
US9602052B2 (en) Stable oscillator for use in an electronic circuit
CN102237059B (zh) 液晶显示器的升压型转换器
JP2012249357A (ja) 電圧制御型スイッチング素子のゲート駆動回路
TWI557528B (zh) 電壓產生電路
JP2013168905A (ja) パワーデバイス制御回路およびパワーデバイス回路
JP2016171676A (ja) 電源回路とその制御方法
JP6536522B2 (ja) 信号出力回路
ES2558118T3 (es) Circuito de control para reducir la interferencia electromagnética
JP2017046224A (ja) 出力回路
US9494963B2 (en) Multi-stage voltage division circuit
JP6133694B2 (ja) 電源回路
JP2017118607A (ja) チャージポンプ回路および降圧型レギュレータ回路
JP5303761B2 (ja) タイミング発生回路および位相シフト回路
JP6719242B2 (ja) レベルシフト回路
JP2019036818A (ja) 出力回路
JP2012028989A (ja) フィルタ装置
JP6555465B2 (ja) 超音波流量計
JP6277691B2 (ja) 制御信号生成回路及び回路装置
JP2020202657A (ja) 電源駆動回路
JP2019146282A (ja) 電力変換装置
JP6889047B2 (ja) スイッチング制御回路
JP2013012875A (ja) コンパレータ回路
JP2010193564A (ja) 半導体スイッチ回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170915

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20170922

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20170922

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171013

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180427

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180525

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180622

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20181207