CN107508580B - 检测集成电路模拟/数字信号上升沿的脉冲生成电路模块 - Google Patents

检测集成电路模拟/数字信号上升沿的脉冲生成电路模块 Download PDF

Info

Publication number
CN107508580B
CN107508580B CN201710603571.8A CN201710603571A CN107508580B CN 107508580 B CN107508580 B CN 107508580B CN 201710603571 A CN201710603571 A CN 201710603571A CN 107508580 B CN107508580 B CN 107508580B
Authority
CN
China
Prior art keywords
transistor
signal
mncap
pulse
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710603571.8A
Other languages
English (en)
Other versions
CN107508580A (zh
Inventor
赵亚妮
尹美良
李典
谭开洪
徐舒
赵子强
盛保印
杨玲玲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Southwest Electronic Technology Institute No 10 Institute of Cetc
Original Assignee
Southwest Electronic Technology Institute No 10 Institute of Cetc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Southwest Electronic Technology Institute No 10 Institute of Cetc filed Critical Southwest Electronic Technology Institute No 10 Institute of Cetc
Priority to CN201710603571.8A priority Critical patent/CN107508580B/zh
Publication of CN107508580A publication Critical patent/CN107508580A/zh
Application granted granted Critical
Publication of CN107508580B publication Critical patent/CN107508580B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback

Landscapes

  • Logic Circuits (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

本发明公开的一种检测集成电路模拟/数字信号上升沿的脉冲生成电路，旨在提供一种够有效检测模拟集成电路中模拟/数字信号上升沿的脉冲生成电路。本发明通过下述技术方案予以实现：晶体管MP1的源端、晶体管MP2的源端、晶体管MP3的源端均连接至电源电压端VDDA；晶体管MN1的源端、晶体管MN3的源端均连接至地电压端；晶体管MP1的栅极、晶体管MP3的栅极、晶体管MN1的栅极和晶体管MN3的栅极均连接至输入端；晶体管MP1的漏极、晶体管MN1的漏极、晶体管MP2的栅极和体管MN2的栅极均连接到的电容MNCAP上极板，电容MNCAP的下极板连接至低电压端；晶体管MP2的漏极、晶体管MP3的漏极和晶体管MN2的漏极相连接后作为脉宽生成电路的输出端。

Description

检测集成电路模拟/数字信号上升沿的脉冲生成电路模块
技术领域
本发明涉及混合集成电路设计领域，特别是用来检测数字信号上升沿的脉冲生成电路。
背景技术
信号从表现形式上可归结为两类：模拟信号和数字信号。模拟信号与数字信号的区别可根据幅度取值是否离散来确定。数字电路能够对输入的数字信号进行各种算术运算和逻辑运算。数字信号指幅度的取值是离散的，幅值表示被限制在有限个数值之内。数字电路是对数字信号进行传输或处理的电路。所谓数字信号是指在时间上和取值上都是离散的不连续的信号，数字信号是通过数学方法对原有信号进行处理，编码成二进制信号（通过0和1的数字串编制成数字流）后，再通过载波的方式发送编码后的数字流，幅度的变化是跳变的，取值是离散的，幅值表示被限制在有限个数值之内。模拟信号虽然容易得到通信内容，但抗干扰能力弱，电信号在沿线路的传输过程中会受到外界的和通信系统内部的各种噪声干扰，噪声和信号混合后难以分开，从而使得通信质量下降。线路越长，噪声的积累也就越多。数字信号在传输过程中会混入杂音，技术要求复杂，尤其是同步技术要求精度很高。如果组成一个数字网的话，同步问题的解决将更加困难。进行模/数转换时会带来量化误差。通常，模拟信号处理由一些模拟元器件如晶体管、电容、电阻、电感实现，而数字信号处理（DSP）则是用数值计算的方法来实现，这里“处理”的实质是运算。在实际工作中，一块集成电路板，往往即有模拟电路，又有数字电路，只有把两种电路结合在一起，才能完成一个具体的工作任务。随着大规模集成电路的使用以及光纤等宽频带传输介质的普及，对信息的存储和传输，越来越多使用的是数字信号的方式，因此必须对模拟信号进行模/数转换，在转换中不可避免地会产生量化误差。随着模拟集成电路发展，特别是混合集成电路的发展，需要在模拟电路芯片中增加一些数字信号处理功能，然而如何在模拟芯片电路中简单有效检测数字信号上升沿成为研究的难点。
在数字系统中，常常需要不同宽度、不同幅值和不同形状的脉冲信号，如时序电路中的时钟脉冲。获取矩形脉冲的方法：通过整形电路获取，如用施密特触发器和单稳态触发器将已有的周期性变化的波形进行整形，产生矩形脉冲。通过脉冲产生电路获取通过脉冲波形产生电路获取，如多谐振荡器可以直接产生矩形脉冲。电路状态转换时有正反馈过程，使输出波形边沿变陡。按照触发沿类型分类，分为正脉冲触发也称上升沿触发和负脉冲触发也称下降沿触发。按照触发脉冲与输出脉冲的脉宽大小对比分类，分为窄脉冲触发和宽脉冲触发，按照触发脉冲与输出脉冲的相位关系对比分类，分为同相触发和反相触发。按照触发的重复性分类，分为不可重复触发和可重复触发分类单稳的触发类型。不同宽度、不同幅值和不同形状的脉冲信号，可以由脉冲产生电路和脉冲整形电路获取。
发明内容
本发明的任务是针对现有混合集成电路中无法有效检测信号的上升沿，提供一种结构简单，利于节约成本，能够有效检测模拟集成电路中模拟/数字信号上升沿，并能生成一个窄脉冲以供其他电路控制模块使用的检测集成电路模拟/数字信号上升沿的脉冲生成电路。
本发明的上述目的可以通过以下措施来达到，一种检测集成电路模拟/数字信号上升沿的脉冲生成电路，包括：输入端VIN、输出端VOUT，电源电压端VDDA、地电压端GNDA、脉宽生成电路以及与其相连的信号整形电路，其特征在于：电容MNcap由栅极作为电容MNcap的上极板，源极和漏极短接后作为电容MNcap的下极板的N型金属氧化物半导体晶体管构成；脉宽生成电路由晶体管MP1、晶体管MP2、晶体管MP3、晶体管MN1、晶体管MN2、晶体管MN3以及电容MNCAP组成，其中，晶体管MP1-晶体管MP3均为P型金属氧化物半导体晶体管，晶体管MN1- 晶体管MN3为N型金属氧化物半导体晶体管，晶体管MP1的源端、晶体管MP2的源端、晶体管MP3的源端均连接至电源电压端VDDA；晶体管MN1的源端、晶体管MN3的源端均连接至地电压端GNDA；晶体管MP1的栅极、晶体管MP3的栅极、晶体管MN1的栅极和晶体管MN3的栅极均连接至输入端VIN；晶体管MP1的漏极、晶体管MN1的漏极、晶体管MP2的栅极和体管MN2的栅极均连接到的电容MNCAP上极板，电容MNCAP的下极板连接至低电压端GNDA；晶体管MP2的漏极、晶体管MP3的漏极和晶体管MN2的漏极相连接后作为脉宽生成电路的输出端n1；信号整形电路由三级反相器构成，用来对脉宽生成电路的输出端n1的信号进行整形后在输出端VOUT输出。
本发明相对于现有技术具有如下有益效果。
结构简单，利于节约成本。本发明采用包括并联在VDDA电压电源与公共接地端模拟地GNDA电压之间的脉宽生成电路和信号整形电路仅采用了几组P型和N型晶体管构成的脉宽生成电路，不需要采用电阻电容等无源器件，电路结构简单，所需版图面积较小，十分利于节约成本。
本发明采用脉宽生成电路和信号整形电路，仅仅通过数个晶体管MN和晶体管MP构成的的脉冲生成电路就可以有效检测出信号的上升沿，并生成有一个供其他电路控制模块使用的窄脉冲。
附图说明
图1是本发明检测集成电路模拟/数字信号上升沿的脉冲生成电路模块原理示意图。
具体实施例
参阅图1。在以下描述的实施例中，一种检测集成电路模拟/数字信号上升沿的脉冲生成电路，包括：输入端VIN、输出端VOUT，电源电压端VDDA、地电压端GNDA、脉宽生成电路以及与其相连的信号整形电路。电容MNcap由栅极作为电容MNcap的上极板，源极和漏极短接后作为电容MNcap的下极板的N型金属氧化物半导体晶体管构成；脉宽生成电路由晶体管MP1、晶体管MP2、晶体管MP3、晶体管MN1、晶体管MN2、晶体管MN3以及电容MNCAP组成，其中，晶体管MP1-晶体管MP3均为P型金属氧化物半导体晶体管，晶体管MN1- 晶体管MN3为N型金属氧化物半导体晶体管，晶体管MP1的源端、晶体管MP2的源端、晶体管MP3的源端均连接至电源电压端VDDA；晶体管MN1的源端、晶体管MN3的源端均连接至地电压端GNDA；晶体管MP1的栅极、晶体管MP3的栅极、晶体管MN1的栅极和晶体管MN3的栅极均连接至输入端VIN；晶体管MP1的漏极、晶体管MN1的漏极、晶体管MP2的栅极和体管MN2的栅极均连接到的电容MNCAP上极板，电容MNCAP的下极板连接至低电压端GNDA；晶体管MP2的漏极、晶体管MP3的漏极和晶体管MN2的漏极相连接后作为脉宽生成电路的输出端n1；信号整形电路由三级反相器构成，用来对脉宽生成电路的输出端n1的信号进行整形后在输出端VOUT输出。
优选的，电容MNcap的容值为2pF。
优选的，脉冲输出信号VOUT的脉宽为20ns。
优选的，晶体管MP1的宽长比W/L为4u/4u，晶体管MP2的宽长比W/L为6u/0.5u，晶体管MP3的宽长比W/L为6u/0.5u，晶体管MN1的宽长比W/L为2.1u/4u，晶体管MN2的宽长比W/L为4u/0.5u，晶体管MN3的宽长比W/L为4u/0.5u。
优选的，信号整形电路由3级反相器构成。
在图1中，一种检测集成电路模拟/数字信号上升沿的脉冲生成电路，包括：电连接在电源电压端VDDA与地电压端GNDA之间的脉宽生成电路以及与其相连的信号整形电路。脉宽生成电路包括：栅极对应栅极、漏极对应漏极相连的晶体管MP1和晶体管MN1，晶体管MP3栅极相连晶体管MN3栅极的共端连线，通过晶体管MP1栅极与晶体管MN1栅极的连线作为脉宽生成电路的输入端VIN，晶体管MP3漏极相连晶体管MP2漏极，晶体管MP2栅极相连晶体管MN2栅极，晶体管MP2漏极相连晶体管MN2源端，晶体管MN2漏极连接晶体管MN源端3，以及连接在晶体管MP1漏极与晶体管MN漏极1之间连线上的电容MNCAP；电容MNCAP的下极板连接低电压端GNDA；其中，晶体管MP3的漏极相连晶体管MP2的漏极，通过晶体管MN2漏极的输出端n1相连三级反相器构成的信号整形电路，脉宽生成电路将检测出的脉冲上升信号，通过输出端n1输入整形电路进行整形，从末级反相器输出端VOUT输出整形后的信号，并生成一个供其它电路控制模块使用的窄脉冲。
当输入端VIN的信号为低电压时，电容MNcap的上极板信号inb上升为电源电压，晶体管MP3导通，晶体管MN3关闭，晶体管MP2与晶体管MP4之间的输出端n1输出的信号为上升为电源电压，并经过三级反向器后的输出端VOUT输出为地电压。
当输入端VIN的信号由低电压快速变为高电压时，MNcap电容的上极板信号inb将由电源电压缓慢变为地电压，当电容MNcap的上极板信号inb还未降低到可以关断晶体管MN2时，此时晶体管MN2和晶体管MN3均为导通状态，晶体管MP2与晶体管MP4之间的输出端n1输出的信号将由电源电压变为地电压；而当电容MNcap的上极板信号inb降低到可以使晶体管MN2处于关断，晶体管MP2处于导通状态时，晶体管MP2与晶体管MP4之间的输出端n1输出的信号将由地电压变为电源电压，即在VIN由低电压快速变为高电压时，晶体管MP2与晶体管MP4之间的输出端n1输出的信号经历了由电源电压变为地电压以及由地电压变为电源电压的两个过程，也即晶体管MP2与晶体管MP4之间的输出端n1输出的信号有一个负脉冲形成，并经过三级反向器整形后的输出端VOUT将会有一个正脉冲信号输出。
当输入端VIN的信号为高电压时，电容MNcap的上极板信号inb为地电压，晶体管MP2与晶体管MP4之间的输出端n1输出的信号为电源电压，并经过三级反向器后的输出端VOUT输出为地电压。
当输入端VIN的信号由高电压快速变为低电压时，由于晶体管MP3瞬间处于开启状态，同时晶体管MN3瞬间处于关断状态，晶体管MP2与晶体管MP4之间的输出端n1将一直为电源电压，并经过三级反向器后的输出端VOUT输出为地电压。
因此，通过上面的分析可知，当输入端VIN的信号为低电压、高电压、由高电压快速变为低电压时，输出端VOUT输出一直为地电压；只有当输入端VIN的信号由低电压快速变为高电压时，也即输入端VIN的信号经历上升沿时，输出端VOUT将输出一个窄的正脉冲信号。

Claims (6)

1. 一种检测集成电路模拟/数字信号上升沿的脉冲生成电路，包括：输入端VIN、输出端VOUT，电源电压端VDDA、地电压端GNDA、脉宽生成电路以及与其相连的信号整形电路，其特征在于：电容MNcap由栅极作为电容MNcap的上极板，源极和漏极短接后作为电容MNcap的下极板的N型金属氧化物半导体晶体管构成；脉宽生成电路由晶体管MP1、晶体管MP2、晶体管MP3、晶体管MN1、晶体管MN2、晶体管MN3以及电容MNCAP组成，其中，晶体管MP1-晶体管MP3均为P型金属氧化物半导体晶体管，晶体管MN1- 晶体管MN3为N型金属氧化物半导体晶体管，晶体管MP1的源端、晶体管MP2的源端、晶体管MP3的源端均连接至电源电压端VDDA；晶体管MN1的源端、晶体管MN3的源端均连接至地电压端GNDA；晶体管MP1的栅极、晶体管MP3的栅极、晶体管MN1的栅极和晶体管MN3的栅极均连接至输入端VIN；晶体管MP1的漏极、晶体管MN1的漏极、晶体管MP2的栅极和体管MN2的栅极均连接到的电容MNCAP上极板，电容MNCAP的下极板连接至低电压端GNDA；晶体管MP2的漏极、晶体管MP3的漏极和晶体管MN2的漏极相连接后作为脉宽生成电路的输出端n1；信号整形电路由三级反相器构成，用来对脉宽生成电路的输出端n1的信号进行整形后在输出端VOUT输出。
2.如权利要求1所述的检测集成电路模拟/数字信号上升沿的脉冲生成电路模块，其特征在于：电容MNcap的容值为2pF。
3.如权利要求1所述的检测集成电路模拟/数字信号上升沿的脉冲生成电路模块，其特征在于：输出端VOUT输出的脉冲信号的脉宽为20ns。
4.如权利要求1所述的检测集成电路模拟/数字信号上升沿的脉冲生成电路模块，其特征在于：晶体管MP1的宽长比W/L为4u/4u，晶体管MP2的宽长比W/L为6u/0.5u，晶体管MP3的宽长比W/L为6u/0.5u，晶体管MN1的宽长比W/L为2.1u/4u，晶体管MN2的宽长比W/L为4u/0.5u，晶体管MN3的宽长比W/L为4u/0.5u。
5.如权利要求1所述的检测集成电路模拟/数字信号上升沿的脉冲生成电路模块，其特征在于：当输入端VIN的信号为低电压时，电容MNcap的上极板信号inb上升为电源电压，晶体管MP3导通，晶体管MN3关闭，晶体管MP2与晶体管MP4之间的输出端n1输出的信号为上升为电源电压，并经过三级反向器后的输出端VOUT输出为地电压。
6.如权利要求1所述的检测集成电路模拟/数字信号上升沿的脉冲生成电路模块，其特征在于：当输入端VIN的信号由低电压快速变为高电压时，MNcap电容的上极板信号inb将由电源电压缓慢变为地电压，当电容MNcap的上极板信号inb还未降低到可以关断晶体管MN2时，此时晶体管MN2和晶体管MN3均为导通状态，晶体管MP2与晶体管MP4之间的输出端n1输出的信号将由电源电压变为地电压；而当电容MNcap的上极板信号inb降低到可以使晶体管MN2处于关断，晶体管MP2处于导通状态时，晶体管MP2与晶体管MP4之间的输出端n1输出的信号将由地电压变为电源电压，即在VIN由低电压快速变为高电压时，晶体管MP2与晶体管MP4之间的输出端n1输出的信号经历了由电源电压变为地电压以及由地电压变为电源电压的两个过程，也即晶体管MP2与晶体管MP4之间的输出端n1输出的信号有一个负脉冲形成，并经过三级反向器整形后的输出端VOUT将会有一个正脉冲信号输出。
CN201710603571.8A 2017-07-23 2017-07-23 检测集成电路模拟/数字信号上升沿的脉冲生成电路模块 Active CN107508580B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710603571.8A CN107508580B (zh) 2017-07-23 2017-07-23 检测集成电路模拟/数字信号上升沿的脉冲生成电路模块

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710603571.8A CN107508580B (zh) 2017-07-23 2017-07-23 检测集成电路模拟/数字信号上升沿的脉冲生成电路模块

Publications (2)

Publication Number Publication Date
CN107508580A CN107508580A (zh) 2017-12-22
CN107508580B true CN107508580B (zh) 2020-07-21

Family

ID=60689367

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710603571.8A Active CN107508580B (zh) 2017-07-23 2017-07-23 检测集成电路模拟/数字信号上升沿的脉冲生成电路模块

Country Status (1)

Country Link
CN (1) CN107508580B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110824230A (zh) * 2019-11-27 2020-02-21 珠海复旦创新研究院 一种滞回信号检测电路
CN117544147B (zh) * 2023-11-29 2024-09-17 灿芯半导体(上海)股份有限公司 一种低压晶体管在高压环境下控制电源切换的电路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103297001A (zh) * 2013-05-17 2013-09-11 中科院微电子研究所昆山分所 一种脉冲整形电路及脉冲整形方法
CN104038185A (zh) * 2014-05-23 2014-09-10 大连理工大学 上升沿检测电路
CN105306050A (zh) * 2014-07-28 2016-02-03 株式会社巨晶片 时钟生成电路
US9306548B1 (en) * 2014-12-23 2016-04-05 Texas Instruments Incorporated Pulse generator having a phase and voltage varying pulse width

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103297001A (zh) * 2013-05-17 2013-09-11 中科院微电子研究所昆山分所 一种脉冲整形电路及脉冲整形方法
CN104038185A (zh) * 2014-05-23 2014-09-10 大连理工大学 上升沿检测电路
CN105306050A (zh) * 2014-07-28 2016-02-03 株式会社巨晶片 时钟生成电路
US9306548B1 (en) * 2014-12-23 2016-04-05 Texas Instruments Incorporated Pulse generator having a phase and voltage varying pulse width

Also Published As

Publication number Publication date
CN107508580A (zh) 2017-12-22

Similar Documents

Publication Publication Date Title
CN104218951B (zh) 半导体器件以及半导体器件的操作方法
CN107508580B (zh) 检测集成电路模拟/数字信号上升沿的脉冲生成电路模块
CN103684458B (zh) 模数转换器保护电路、数字电源、数字信号的处理方法和处理模块及电路保护方法
CN102594299B (zh) 一种方波发生器电路
Moffo et al. A low cost and high quality duty-cycle modulation scheme and applications
CN104660241A (zh) 数据接收装置以及故障保护电路
CN117491726A (zh) 一种信号检测电路和芯片
Anand et al. A Novel Dual Output Schmitt Trigger Using Second Generation Voltage Controlled Conveyer
CN101533051B (zh) 数字转换器及具有数字转换器的电子产品
CN115453404A (zh) 电源电压差检测电路、芯片、电子部件及电子设备
CN101047381B (zh) 电压电平转换电路、方法及初始电压提供的方法
TWI761162B (zh) 訊號處理電路
CN114326542A (zh) 一种工业混合控制的信号发生电路
CN101427452B (zh) 用于确定开关点的电力逆变器控制设备
CN213813858U (zh) 一种微波/毫米波集成电路芯片内部检测装置
CN115389811A (zh) 一种过零点检测电路
CN104660037A (zh) 一种高精度数据采集系统低纹波电源
CN204145437U (zh) 一种方波信号发生电路
CN103634001A (zh) 一种压控振荡器及其输出频率控制方法
KR900001808B1 (ko) 입력회로
CN114978144A (zh) 一种提升电容式数字隔离器共模脉冲抑制能力的电路
CN103716019A (zh) 正弦波生成电路和音频盾
CN201210174Y (zh) 用于电源电压脉冲干扰的检测电路
CN105227162A (zh) 一种信号毛刺消除电路
US11777546B2 (en) Receiver with improved noise immunity

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant