JP6665083B2 - 振幅リミッタにおける容量性負荷の誘導性隔離 - Google Patents
振幅リミッタにおける容量性負荷の誘導性隔離 Download PDFInfo
- Publication number
- JP6665083B2 JP6665083B2 JP2016505496A JP2016505496A JP6665083B2 JP 6665083 B2 JP6665083 B2 JP 6665083B2 JP 2016505496 A JP2016505496 A JP 2016505496A JP 2016505496 A JP2016505496 A JP 2016505496A JP 6665083 B2 JP6665083 B2 JP 6665083B2
- Authority
- JP
- Japan
- Prior art keywords
- node
- transistor
- input
- circuit
- shunt
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000001939 inductive effect Effects 0.000 title 1
- 238000002955 isolation Methods 0.000 title 1
- 238000012544 monitoring process Methods 0.000 claims 25
- 230000003071 parasitic effect Effects 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H3/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
- H02H3/20—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to excess voltage
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
- H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
- H02H9/041—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage using a short-circuiting device
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
- H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
- H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
- H02H9/046—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere responsive to excess voltage appearing at terminals of integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
- Semiconductor Integrated Circuits (AREA)
- Electronic Switches (AREA)
- Amplifiers (AREA)
- Emergency Protection Circuit Devices (AREA)
Description
Claims (16)
- 入力過電圧保護を含む回路であって、
入力ノードで入力電圧信号を受信する回路要素と、
前記入力ノードに接続される第1の端子を有するインダクタと、
シャント回路であって、
前記入力ノードに接続される監視ノードと、
前記インダクタの第2の端子に接続され、前記入力ノードで受信される前記入力電圧信号に基づく過電圧電流を制御可能に受信するシャントノードと、
低インピーダンスノードと、
前記シャントノードと前記低インピーダンスノードとの間に結合される第1のトランジスタと、
前記監視ノードと前記第1のトランジスタの制御端子との間に結合され、前記監視ノードで前記入力電圧信号を監視し、前記入力電圧信号と基準電圧との間の電圧差が所定の電圧よりも大きいことを示す過電圧状態に応答して前記入力ノードから前記シャントノードを介した前記低インピーダンスノードへの前記過電圧電流のための過電圧電流経路を形成する制御回路と、
を含む、前記シャント回路と、
を含む、回路。 - 請求項1に記載の回路であって、
前記シャント回路が、前記シャント回路を選択的にイネーブル、ディセーブルにする少なくとも1つのトランジスタを更に含む、回路。 - 請求項1に記載の回路であって、
前記制御回路が、前記監視ノードと前記第1のトレンジスタの制御端子との間に結合される第2のトランジスタを含み、前記基準電圧が前記第2のトランジスタの制御端子に印加される、回路。 - 請求項3に記載の回路であって、
前記シャント回路が、前記第2のトランジスタに前記基準電圧を供給する電圧生成回路を更に含む、回路。 - 請求項1に記載の回路であって、
前記インダクタの第2の端子に結合される入力終端インピーダンス整合抵抗を更に含む、回路。 - 請求項3に記載の回路であって、
前記インダクタの第2の端子に結合される入力終端インピーダンス整合抵抗を更に含む、回路。 - 入力過電圧保護を含む回路であって、
入力ノードで入力電圧信号を受信する回路要素と、
シャント回路であって、
前記入力ノードに接続される監視ノードと、
前記入力ノードで受信した前記入力電圧信号に基づく誘導電流を制御可能に受信するシャントノードと、
低インピーダンスノードと、
前記シャントノードと前記低インピーダンスノードとの間に結合される第1のトランジスタと、
前記監視ノードと前記第1のトランジスタの制御端子との間に結合され、過電圧状態に応答して過電圧電流経路を形成するように前記第1のトランジスタを制御する制御回路であって、
前記監視ノードと前記第1のトランジスタの制御端子との間に接続され、前記監視ノードにおける前記入力電圧信号に応答する第2のトランジスタと、
前記過電圧状態に対応する過電圧制御ポイントを確立するように前記第2のトランジスタの制御端子に接続される基準電圧回路要素であって、前記過電圧制御ポイントが前記過電圧状態に応答して前記過電圧電流経路を形成するように前記第1のトランジスタを制御する、前記基準電圧回路要素と、
を含む、前記制御回路と、
を含み、前記制御回路が、前記監視ノードで前記入力電圧信号を監視し、前記過電圧状態に応答して前記入力ノードから前記シャントノードと前記シャント回路とを介した前記低インピーダンスノードへの前記誘導電流のための前記過電圧電流経路を形成する、前記シャント回路と、
を含む、回路。 - 入力ノードを介して受信される入力電圧信号のための入力過電圧保護を提供するのに適したシャント回路であって、
前記入力ノードに接続される監視ノードと、
前記入力ノードで受信された前記入力電圧信号に基づく誘導電流を制御可能に受信するシャントノードと、
低インピーダンスノードと、
第1のトランジスタであって、前記シャントノードに接続される第1の端子と、前記低インピーダンスノードに接続される第2の端子と、制御端子とを含む、前記第1のトランジスタと、
前記監視ノードと前記第1のトランジスタの制御端子との間に接続される制御回路要素であって、前記監視ノードにおける前記入力電圧信号を監視し、前記入力電圧信号と基準電圧との間の電圧差が所定の電圧よりも大きいことを示す過電圧状態に応答して前記入力ノードから前記シャントノードと前記第1のトランジスタとを介した前記低インピーダンスノードへの前記誘導電流のための過電圧電流経路を形成するように前記第1のトンラジスタを制御する、前記制御回路要素と、
を含む、シャント回路。 - 請求項8に記載のシャント回路であって、
前記シャントノードがインダクタを介して前記入力ノードに結合される、シャント回路。 - 請求項9に記載のシャント回路であって、
前記インダクタを介して前記入力ノードに結合される入力終端インピーダンス整合抵抗を更に含む、シャント回路。 - 入力ノードを介して受信される入力電圧信号のための入力過電圧保護を提供するのに適したシャント回路であって、
前記入力ノードに接続される監視ノードと、
前記入力ノードで受信された前記入力電圧信号に基づく誘導電流を制御可能に受信するシャントノードと、
低インピーダンスノードと、
第1のトランジスタであって、前記シャントノードに接続される第1の端子と、前記低インピーダンスノードに接続される第2の端子と、制御端子とを含む、前記第1のトランジスタと、
前記監視ノードと前記第1のトランジスタの制御端子との間に接続される制御回路要素であって、前記監視ノードにおける前記入力電圧信号を監視し、過電圧状態に応答して前記入力ノードから前記シャントノードと前記第1のトランジスタとを介した前記低インピーダンスノードへの前記誘導電流のための過電圧電流経路を形成するように前記第1のトンラジスタを制御する、前記制御回路要素と、
を含み、
前記制御回路要素が、
前記監視ノードと前記第1のトランジスタの制御端子との間に接続され、前記監視ノードにおける前記入力電圧信号に応答する第2のトランジスタと、
前記過電圧状態に対応する過電圧制御ポイントを確立するように前記第2のトランジスタの制御端子に接続される基準電圧回路要素であって、前記過電圧制御ポイントが前記過電圧状態に応答して前記過電圧電流経路を形成するように前記第1のトランジスタを制御する、前記基準電圧回路要素と、
を含む、シャント回路。 - 請求項11に記載のシャント回路であって、
前記第1のトランジスタの制御端子と前記第2のトランジスタの制御端子とにそれぞれ接続される第3及び第4のトランジスタであって、前記シャント回路を選択的にディスエーブルするように構成される、前記第3及び第4のトランジスタを更に含む、シャント回路。 - システムであって、
入力ノードで入力電圧信号を受信するように構成される回路と、
前記入力ノードに接続されるインダクタと、
前記入力電圧信号を監視して前記入力電圧信号の過電圧状態を検出するシャント回路と、
を含み、
前記シャント回路が、
前記入力ノードに接続される監視ノードと、
前記インダクタを介して前記入力ノードに結合されるシャントノードと、
低インピーダンスノードと、
前記シャントノードと前記低インピーダンスノードとの間に接続される第1のトランジスタと、
前記監視ノードと前記第1のトランジスタの制御端子との間に結合され、前記入力電圧信号と基準電圧との間の電圧差が所定の電圧よりも大きいことを示す過電圧状態に応答して前記入力ノードから前記インダクタと前記シャントノードと前記第1のトランジスタとを介した前記低インピーダンスノードへの過電圧電流経路を形成するように前記第1のトランジスタを制御する、制御回路と、
を含む、システム。 - 請求項13に記載のシステムであって、
前記インダクタを介して前記入力ノードに結合される入力終端インピーダンス整合抵抗を更に含む、システム。 - システムであって、
入力ノードで入力電圧信号を受信するように構成される回路と、
前記入力ノードに接続されるインダクタと、
前記入力電圧信号を監視して過電圧状態を検出するシャント回路と、
を含み、
前記シャント回路が、
前記入力ノードに接続される監視ノードと、
前記インダクタを介して前記入力ノードに結合されるシャントノードと、
低インピーダンスノードと、
前記シャントノードと前記低インピーダンスノードとの間に接続される第1のトランジスタと、
前記監視ノードと前記第1のトランジスタの制御端子との間に結合され、過電圧状態に応答して前記入力ノードから前記インダクタと前記シャントノードと前記第1のトランジスタとを介した前記低インピーダンスノードへの過電圧電流経路を形成するように前記第1のトランジスタを制御する、制御回路と、
を含み、
前記制御回路が、
前記監視ノードと前記第1のトランジスタの制御端子との間に接続され、前記監視ノードにおける前記入力電圧信号に応答する、第2のトランジスタと、
前記過電圧状態に対応する過電圧制御ポイントを確立するように前記第2のトランジスタの制御端子に接続される基準電圧回路要素であって、前記過電圧制御ポイントが前記過電圧状態に応答して前記過電圧電流経路を形成するように前記第1のトランジスタを制御する、前記基準電圧回路要素と、
を含む、システム。 - 請求項15に記載のシステムであって、
前記第1のトランジスタの制御端子と前記第2のトランジスタの制御端子とにそれぞれ接続される第3及び第4のトランジスタであって、前記シャント回路を選択的にディスエーブルする、前記第3及び第4のトランジスタを更に含む、システム。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/847,261 | 2013-03-19 | ||
US13/847,261 US10541527B2 (en) | 2013-03-19 | 2013-03-19 | Inductive isolation of capactive load in amplitude limiters |
PCT/US2014/031206 WO2014153400A2 (en) | 2013-03-19 | 2014-03-19 | Inductive isolation of capacitive load in amplitude limiters |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2016517233A JP2016517233A (ja) | 2016-06-09 |
JP2016517233A5 JP2016517233A5 (ja) | 2017-04-27 |
JP6665083B2 true JP6665083B2 (ja) | 2020-03-13 |
Family
ID=51568979
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016505496A Active JP6665083B2 (ja) | 2013-03-19 | 2014-03-19 | 振幅リミッタにおける容量性負荷の誘導性隔離 |
Country Status (5)
Country | Link |
---|---|
US (1) | US10541527B2 (ja) |
EP (1) | EP2995001A4 (ja) |
JP (1) | JP6665083B2 (ja) |
CN (1) | CN105103445A (ja) |
WO (1) | WO2014153400A2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP3648362B1 (fr) * | 2018-11-02 | 2021-03-03 | Stmicroelectronics Sa | Procédé de limitation du niveau de tension issue d'un champ magnétique reçu par un transpondeur et transpondeur correspondant |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
SU374701A1 (ru) | 1971-09-15 | 1973-03-20 | Амплитудный ограничитель | |
JPH065805B2 (ja) | 1985-07-27 | 1994-01-19 | キヤノン株式会社 | 振幅制限回路 |
US5946177A (en) * | 1998-08-17 | 1999-08-31 | Motorola, Inc. | Circuit for electrostatic discharge protection |
US6597227B1 (en) * | 2000-01-21 | 2003-07-22 | Atheros Communications, Inc. | System for providing electrostatic discharge protection for high-speed integrated circuits |
JP3949647B2 (ja) | 2003-12-04 | 2007-07-25 | Necエレクトロニクス株式会社 | 半導体集積回路装置 |
US7391596B2 (en) | 2003-12-19 | 2008-06-24 | Broadcom Corporation | High frequency integrated circuit pad configuration including ESD protection circuitry |
US8188682B2 (en) | 2006-07-07 | 2012-05-29 | Maxim Integrated Products, Inc. | High current fast rise and fall time LED driver |
US8120142B2 (en) * | 2008-04-18 | 2012-02-21 | Alpha & Omega Semiconductor, Ltd. | Applying trenched transient voltage suppressor (TVS) technology for distributed low pass filters |
TWI379398B (en) * | 2009-05-20 | 2012-12-11 | Ind Tech Res Inst | Electrostatic discharge clamp circuit |
JP5458739B2 (ja) | 2009-08-19 | 2014-04-02 | 株式会社リコー | 静電保護回路、静電保護回路の動作制御方法、静電保護回路を使用したスイッチングレギュレータ及びスイッチングレギュレータの静電保護方法 |
CN101877481A (zh) | 2009-11-27 | 2010-11-03 | 株洲普天中普防雷科技有限公司 | 一种塔顶放大器与基站之间的防雷方法及防雷馈电器 |
US9083176B2 (en) * | 2013-01-11 | 2015-07-14 | Qualcomm Incorporated | Electrostatic discharge clamp with disable |
-
2013
- 2013-03-19 US US13/847,261 patent/US10541527B2/en active Active
-
2014
- 2014-03-19 EP EP14767569.8A patent/EP2995001A4/en not_active Withdrawn
- 2014-03-19 WO PCT/US2014/031206 patent/WO2014153400A2/en active Application Filing
- 2014-03-19 CN CN201480017145.0A patent/CN105103445A/zh active Pending
- 2014-03-19 JP JP2016505496A patent/JP6665083B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2016517233A (ja) | 2016-06-09 |
CN105103445A (zh) | 2015-11-25 |
WO2014153400A2 (en) | 2014-09-25 |
EP2995001A2 (en) | 2016-03-16 |
WO2014153400A3 (en) | 2014-11-27 |
EP2995001A4 (en) | 2017-04-19 |
US10541527B2 (en) | 2020-01-21 |
US20140285931A1 (en) | 2014-09-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106961272B (zh) | 用于光隔离器仿真的共模瞬态抗扰性电路 | |
US10181852B1 (en) | Voltage translator with output slew rate control | |
KR101926607B1 (ko) | 클램핑 회로, 이를 포함하는 반도체 장치 및 반도체 장치의 클램핑 방법 | |
US10644501B2 (en) | Driving circuit | |
US8705217B2 (en) | Electrostatic discharge protection circuit | |
EP3357090A1 (en) | Electrostatic discharge protection device and circuit apparatus | |
EP3809593B1 (en) | A low power receiver circuit for isolated data communications | |
US20160161532A1 (en) | Voltage detection circuit | |
US7292073B2 (en) | Transmission line driver circuit | |
US10164798B2 (en) | Driver circuit for transmitter | |
JP6665083B2 (ja) | 振幅リミッタにおける容量性負荷の誘導性隔離 | |
US9548609B2 (en) | Driver circuit and impedance adjustment circuit | |
JP2011086993A (ja) | 差動通信用送信装置 | |
US20200264643A1 (en) | Controller area network (can) transceiver | |
US20100123509A1 (en) | Pad circuit for the programming and i/o operations | |
US9030790B1 (en) | Low-leakage ESD protection circuit | |
US7915915B1 (en) | Circuit system for data transmission | |
US20140132326A1 (en) | Pulse noise suppression circuit and pulse noise suppression method thereof | |
US10917073B2 (en) | Output filter for an electronic circuit | |
US10691151B2 (en) | Devices and methods for dynamic overvoltage protection in regulators | |
US8872555B2 (en) | Power-on reset circuit | |
US9450583B2 (en) | Input/output circuit with high voltage tolerance and associated apparatus | |
US10573402B2 (en) | Semiconductor apparatus | |
US7826275B2 (en) | Memory circuit with high reading speed and low switching noise | |
US9507409B2 (en) | Transition rate controlled bus driver circuit with reduced load sensitivity |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20150924 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170318 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170318 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180530 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20180830 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20181030 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181127 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190417 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20190712 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20190917 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191017 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200218 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200219 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6665083 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |