CN106961272B - 用于光隔离器仿真的共模瞬态抗扰性电路 - Google Patents

用于光隔离器仿真的共模瞬态抗扰性电路 Download PDF

Info

Publication number
CN106961272B
CN106961272B CN201611270760.XA CN201611270760A CN106961272B CN 106961272 B CN106961272 B CN 106961272B CN 201611270760 A CN201611270760 A CN 201611270760A CN 106961272 B CN106961272 B CN 106961272B
Authority
CN
China
Prior art keywords
coupled
drain
pmos transistor
signal
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201611270760.XA
Other languages
English (en)
Other versions
CN106961272A (zh
Inventor
S·K·艾迪娜拉爱安娜
S·S·玛利亚
S·S·南苏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of CN106961272A publication Critical patent/CN106961272A/zh
Application granted granted Critical
Publication of CN106961272B publication Critical patent/CN106961272B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/02—Amplitude-modulated carrier systems, e.g. using on-off keying; Single sideband or vestigial sideband modulation
    • H04L27/04—Modulator circuits; Transmitter circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017509—Interface arrangements
    • H03K19/017536—Interface arrangements using opto-electronic devices
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B1/0475—Circuits with means for limiting noise, interference or distortion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69—Spread spectrum techniques
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B3/00—Line transmission systems
    • H04B3/02—Details
    • H04B3/30—Reducing interference caused by unbalanced currents in a normally balanced line

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Amplifiers (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)

Abstract

本申请公开一种用于光隔离器仿真的共模瞬态抗扰性电路。隔离器芯片(100，600)包括经耦合以提供差分输出信号至第一电容器和第二电容器(C1，C2)的相应第一端子的发送器电路(110，602)和经耦合以接收来自第一电容器和第二电容器的相应第二端子的差分输出信号的接收器电路(106，604)。发送器电路包括经耦合以接收输入信号并提供钳位信号(VBIAS)的电压钳位电路(102)，经耦合以接收钳位信号并提供差分输出信号的振荡器(104)，以及响应于钳位信号是低的，将第一电容器和第二电容器的相应第一端子耦合至较低轨的共模瞬态抗扰性(CMTI)电路(108)。

Description

用于光隔离器仿真的共模瞬态抗扰性电路
相关申请交叉引用
本非临时申请还要求于基于以下在先美国临时专利申请的优先权：(i)2016年1月11日提交的申请号62/277,335的“用于光学仿真器的共模瞬态抗扰性改进电路(CommonMode Transient Immunity Improvement Circuit for Opto-Emulators)”和(ii)2016年1月11日提交的申请号62/277,354的“用于光学仿真器的共模瞬态抗扰性改进电路(CommonMode Transient Immunity Improvement Circuit for Opto-Emulators)”，二者均以Sudhir Komarla Adinarayana、Sreenivasa Mallia S[sic]和Sreeram NasumSubramanyam[sic]的名义提交，通过引用全文并入本文。
技术领域
所公开的实施方式总体上涉及跨隔离装置的通信的领域。更具体地，并且不通过任何限制的方式，本公开针对用于针对光学隔离器仿真的共模瞬态抗扰性的电路。
背景技术
隔离器是提供两个通信块之间的电隔离(galvanic isolation)的接口电路。需要隔离器消除可避免的接地回路，并且还保护高电压敏感电路。这些电路确保电路之间的电绝缘和信号隔离，即，不允许电子从一个电路流向其它电路，而且同时确保两个电路之间的可靠的数据传输，隔离来自共模噪声和快速瞬态的信号。在其中共模噪声能够被预期和人类交互是无可避免的(例如，心电图仪)的应用中，然后隔离器充当为接口，这确保安全性和可靠性。在易受电涌、快速瞬态和高噪声基底影响的若干工业的应用中，针对安全性和可靠性使用隔离器。
隔离屏障能够被视为隔离器的核心。根据被用作隔离屏障的介质和被使用以跨屏障传送数据的物理特性，隔离器被分类为光学隔离器、电容性隔离器和电感隔离器。通常，光学隔离器已经被研发，是因为低成本，易于制造和没有辐射排放和不易受辐射排放影响。然而，光学隔离器遭受诸如低速操作(即，50Mbps)、温度不稳定、LED性能随时间退化和由于串扰问题制造多通道装置困难的限制。因为共模瞬态抗扰性(CMTI)没有影响装置的输出，所以共模瞬态抗扰性表示能够被容忍的共模电压的变化率。光学隔离器的CMTI比所需的光学隔离器的CMTI较低，例如小于35KV/μs。
随着CMOS技术的最近发展，CMOS数字隔离器相对于速度和可靠性与光学隔离器竞争。然而，许多系统当前使用光学隔离器。能够被利用代替现存光学隔离器的数字隔离器是可期望的，而不需要在更新的CMOS数字隔离器周围设计的代替系统。
发明内容
公开实施方式实现基于电容性隔离的ON/OFF键控(OOK)发送器。在至少一个实施方式中，所公开的电容性隔离封装件能够被用作用于常规的光学隔离器的嵌入式(drop-in)替换，其中，数据信号提供通过发送器使用的功率。使用所公开的电容性隔离封装件，对系统的剩余部分几乎没有变化是必要的。为了防止CMTI事件导致发送器的误开启，新的CMTI电路被公开，其响应于输入信号是低的，放出电容器的发送器侧的电荷。
在一个方面中，公开了隔离器芯片的一个实施方式。隔离器芯片包括经耦合以提供差分输出信号至第一电容器和第二电容器的相应第一端子的发送器电路，该发送器电路包括：经耦合以接收输入信号并提供钳位信号的电压钳位电路，经耦合以接收所述钳位信号并提供所述差分输出信号的振荡器，以及响应于该钳位信号是低的，将第一电容器和第二电容器的相应第一端子耦合至较低轨(lower rail)的共模瞬态抗扰性(CMTI)电路，以及经耦合以接收来自第一电容器和第二电容器的相应第二端子的差分信号的接收器电路。
在另一方面，公开了ON-OFF键控(OOK)发送器的一个实施方式。OOK发送器包括经耦合以提供第一信号至第一电容器的第一端子并提供第二信号至第二电容器的第一端子的振荡器，形成差分对的第一信号和第二信号，经耦合以接收输入信号并提供钳位信号至振荡器的电压钳位电路，和经耦合以在钳位信号是低的时传导(conduct)第一电容器的第一端子上的电压至较低轨并传导第二电容器的第二端子上的电压至较低轨的共模瞬态抗扰性(CMTI)电路。
在另外一个方面中，公开了用于ON-OFF键控发送器的共模瞬态抗扰性(CMTI)电路的实施方式。CMTI电路包括第一PMOS晶体管、第二PMOS晶体管、第三PMOS晶体管和第四PMOS晶体管以及第一NMOS晶体管、第二NMOS晶体管、第三NMOS晶体管和第四NMOS晶体管，其各自具有耦合至向振荡器提供的输入信号的栅极，所述第一PMOS晶体管和所述第二PMOS晶体管各自具有耦合至所述振荡器的第一输出信号的源极，所述第三PMOS晶体管和所述第四PMOS晶体管各自具有耦合至所述振荡器的第二输出信号的源极，所述第一输出信号和所述第二输出信号是差分信号，所述第二PMOS晶体管和所述第三PMOS晶体管各自具有耦合至较低轨的漏极；第一NMOS晶体管和第四NMOS晶体管各自具有耦合至输入信号的漏极和耦合至较低轨的源极，第二NMOS晶体管具有耦合至第一PMOS晶体管的漏极的漏极，第三NMOS晶体管具有耦合至第四PMOS晶体管的漏极的漏极，第一NMOS晶体管和第二NMOS晶体管具有耦合在一起并且耦合至第二NMOS晶体管的漏极的相应栅极，第三NMOS晶体管和第四NMOS晶体管具有耦合在一起的并且耦合至第三NMOS晶体管的漏极的相应栅极。
附图说明
通过实例并且不通过限制的方式例示本公开的实施方式，附图中相同的附图标记指示相似的元件。应该注意的是，对这个公开中的“一个(an/one)”实施方式的不同参考不必参考相同的实施方式，并且这种标记可以意味着至少一个。另外，当与实施方式结合描述具体特征、结构或特性时，其服从于以下情况：无论是否明确地描述，与其它实施方式结合以实现这种特征、结构或特性是在本领域技术人员知识范围之内。
附图被并入说明书并且形成该说明的一部分，以例示本公开的一个或更多个示例性实施方式。将从结合所附权利要求并且参考所附附图进行以下详细的描述来理解本公开的各种优点和特征，在附图中：
图1描述根据本公开的一个实施方式的隔离器芯片的示例；
图2A-2C根据本公开的一个实施方式分别描述图1的差分信号中的一个的输入电流、偏置电压和输出电压；
图3根据本公开的一个实施方式描述当数据信号是低时发生的CMTI事件和对应输出信号；
图4例示能够利用本公开隔离器芯片的实施方式的系统；
图5A描述光隔离器的框图；
图5B描述电容性隔离器的框图；
图5C描述电感隔离器的框图；
图6A-6B描述含有电容性隔离器的系统和共模瞬态的图，并且其被用于解释这种瞬态怎样能够影响发送器的操作。
具体实施方式
现将参考附图详细地描述本发明的具体实施方式。在以下本发明的具体实施方式中，许多具体细节被阐述以提供更加彻底的理解本发明。然而，将对本领域技术人员显而易见的是，在没有这些具体细节的情况下可以实践本发明。应该注意的是，对这个公开中的“一个(an/one)”实施方式的不同参考不必参考相同的实施方式，并且这种标记可以意味着至少一个。另外，当与实施方式结合描述具体特征、结构或特性时，其服从于以下情况：无论是否明确地描述，与其它实施方式结合以实现这种特征、结构或特性是在本领域技术人员知识范围之内。在其它实例中，没有详细地公开众所周知的特征以避免不必要地复杂化该描述。如本文中所使用，术语“耦合”旨在意味着直接电连接或间接电连接，除非限定为以可以包括无线连接的“通信地耦合”。因此，如果第一装置耦合至第二装置，则连接可以是通过直接电连接或通过经由其它装置和连接的间接电连接。
首先参照图4，示出使用隔离器的系统400的框图。在这个图中，传感器402接受(take in)生物计量信息，这通过信号调节和决策框404处理以确定用户是否被授权。基于跨过隔离器406发送的决策，电子锁控制件408打开门。尤其是在这个系统中，传感器402和信号调节和决策框404例如使用电池正在低电压下工作，并且电子锁控制件408根据高电压(例如电力网供电)正在工作。在这个系统中，如果直接连接存在于框404和锁控制件408之间，则在供电电源中的任何高电压瞬态可能损坏低电压电路或能够导致对系统用户的损伤。隔离器406被用作两个电压电平之间的电平移位器并且还被用于安全性的目的。跨过隔离器降低任何共模噪声，这防止对高电压敏感电路的损坏。将理解的是，存在其中使用隔离器的许多其它应用和针对这个使用的多个原因。
如前所述，隔离器能够广泛地被划分为光学隔离器、电容性隔离器和电感隔离器。在图5A-5C中示出了这三个主要类型的隔离器。图5A示出光学隔离器500A。光学隔离器500A的发送器侧上是LED驱动器502和LED 506，而接收器侧包括输出级504和光电二极管508。在该实施方式中的屏障是发送器和接收器之间的间隙，其中光波用于跨过屏障传送数据。
在图5B中，电容性隔离器500B的发送器侧包括调制器和驱动器512，以及接收器侧包括解调器和驱动器514。电容器C1和C2的板之间的空间形成这个电容性隔离器中的隔离屏障并且电场中的变化被用于跨过隔离屏障传送数据。在图5C中，电感隔离器500C包括发送器侧上的调制器和驱动器522和接收器侧上的解调器和驱动器524。变压器526的初级线圈和次级线圈之间的空间充当为隔离屏障并且磁场中的变化被用于跨过屏障传送数据。
在光学隔离器中，通过充当发送器的LED实现开关(ON-OFF)键控。光学隔离器固有地从输入数据信号得到其功率，即，电流被切换ON和OFF以提供信号。因此，不像其它数字隔离器，光学隔离器不需要外部供电电源。目前所公开的发送器已经被建模成替代基于LED的隔离器，并且因此已经被设计成利用输入电流对发送器电路系统供电。必须在隔离器中处理的问题中的一个是共模瞬态，这将参照图6A和6B进行讨论。
图6A例示电容性隔离器600，其包括发送器(TX)602、隔离电容器C1，C2、和接收器(RX)604并且其可以被实现在单个芯片上。已知的是，寄生电容存在于局部接地和耦合发送器至电容器的连接件之间。在ON-OFF键控中，当数据信号是低的时，发送器应该是关。然而，如图6B所建模如果共模瞬态发生，则接地连接件上的电压或较低轨上升至给定值VCM，保持相对稳定以一些持续时间，且然后下降回至零。在VGND的正沿期间，由于具有局部接地的寄生电容，隔离电容器C1，C2变成被充电至共模电压VCM。在VGND的下沿期间，隔离电容器通过向发送器602泵送电流ICM从VCM放电。如下将更详细示出，电流ICM能够开启(ON)发送器，使得接收器604检测出旨在没有数据时的数据的存在。根据光学隔离器，这个被称为误开启，其中由于甚至当数据输入是低时泵送额外电流，因此LED开启。这种系统能够针对比20KV/μs更小的CMTI值具有误开启。
图1根据本公开的一个实施方式例示隔离器芯片100，其使用电容性隔离并且具有向共模瞬态提供改进的响应的CMTI电路108。如这个图所示，隔离器芯片100包括通过电容器C1和C2分开的发送器110和接收器106。接收器106被示出为单个块，因为接收器的额外配置不是这个公开的一部分。发送器110包括被耦合以接收输入电流IF的电压钳位电路VCLAMP102，其中两级电压被用于驱动ON-OFF键控。耦合电压钳位电路102以向振荡器104提供偏置信号VBIAS 116，该振荡器104供应差分输出信号VOUT 118、VOUTB 120至反相器112、114，并且然后供应至电容器C1，C2。包括四个p型金属氧化半导体(PMOS)晶体管M23，M24，M27，M28和四个n型金属氧化半导体(NMOS)晶体管M25，M26，M29，M30的CMTI电路108被耦合至偏置信号116、输出信号118和输出信号120，以及被耦合至局部接地。如前所述，在至少一个实施方式中，隔离器芯片100已经被设计成代替现有LED光学隔离器，虽然将理解的是，所公开的CMTI电路还能够被使用在需要防止共模瞬态的其它状况中。
在一个实施方式中，发送器110在接收到在3-8mA的范围中的输入电流IF时检测出数据信号的存在，并且在呈现数据时发送电容器C1，C2两端的电场中的变化。电压钳位电路102使用输入电流IF以生成偏置信号116上的电压VBIAS，其对发送器110内的全部其它电路块供电。在一个实施方式中，偏压信号116是带隙电压的比例版本，即，钳位电压VBIAS是大体上温度独立的并且提供固定电压，而无论供电电源变化、温度变化和加载。电压钳位电路102还确保发送器的单向操作。在一个实施方式中，放电电路(未具体示出)确保VBIAS在这个信号的下沿上放电至接地，确保一段时间上保护电路中的初始条件。
在至少一个实施方式中，差分振荡器104是源耦合弛豫振荡器，其具有轨至轨的摆幅和好的共模抑制。振荡器104实现ON-OFF键控，并且在一个实施方式中使用扩频调制(SSM)以限制可允许限制内的辐射发射并且因此满足符合规定的标准。另外，使用振荡器104中的自偏置(未具体示出)获得振荡器104的增益和轨对轨操作。图2A-2C例示在发送器110的一个实施方式的操作期间提供的信号。图2A例示在输入信号IF上的电流随时间的变化。如这个图所示，电流IF正在提供一系列的一和零，其分别通过大约4mA和0mA的电流在这个示例中表示。图2B例示提供在VBIAS上的所得的电压，这在一段短时间内上升至约1.8伏，然后在IF停止时在一段短时间内下降至零。图2C例示在输出信号VOUT 118上提供的电压。
在没有CMTI电路108的情况下，共模瞬态能够导致错误数据从发送器110被发送至接收器106，如下所示。参照光学振荡器如前所述，寄生电容形成在局部接地和连接器之间，该连接器将VOUT和VOUTB耦合至电容器C1、C2。如前所述，共模噪声或接地噪声中的上升导致电流ICM在VGND上的瞬态的正沿期间从电路被引出，并且针对这个相同电流ICM在下沿上朝向发送器110被提供。像发送器110的其它电路块一样的反相器112，114接收VBIAS作为供电电源(未具体示出)。考虑到在反相器112，114的每个中的PMOS晶体管(未具体示出)的正常ON状态，电流ICM在CMTI事件的下沿期间甚至在输入电流IF是零时被传导至偏置信号116上。由于这个电流，振荡器104能够开启并且开始振荡，这导致接收器106误检测出数据的存在。在额外的CMTI电路108之前，隔离器芯片100针对比20KV/μs更小的CMTI值具有误开启。
CMTI电路108提供用于ICM的替换路径，因此防止这个电流流入至偏置信号116并且通过振荡器104。用于CMTI事件的这个替换路径的可用性在数字信号是低时防止输出信号的误开启，同时确保在正常操作期间路径维持空闲。在一个实施方式中，CMTI电路108如图1所示包括四个PMOS晶体管M23，M24，M27，M28和四个NMOS晶体管M25，M26，M29，M30。PMOS晶体管M23，M24，M27，M28中的每个的栅极被耦合至偏置信号116以及每个PMOS晶体管的源极被耦合至输出信号118，120中的一个，即，PMOS晶体管M23，M24中的每个的源极被耦合至输出信号120以及PMOS晶体管M27，M28中的每个的源极被耦合至输出信号118。PMOS晶体管M23，M27的漏极被耦合至较低轨，同时PMOS晶体管M24，M28的漏极分别被耦合至NMOS晶体管M25，M29的漏极。NMOS晶体管M25的栅极被耦合至NMOS晶体管M26的栅极并且还被耦合至PMOS晶体管M24的漏极和NMOS晶体管M25的漏极之间的点。相似地，NMOS晶体管M29的栅极被耦合至NMOS晶体管M30的栅极并且还被耦合至PMOS晶体管M28的漏极和NMOS晶体管M29的漏极之间的点。NMOS晶体管M26，M30中的每个的漏极被耦合至偏置信号116，同时NMOS晶体管M25，M26，M29，M30中的每个的源极被耦合至较低轨。
在CMTI事件期间，输出信号118上的电压VOUT和输出信号120上的电压VOUTB增加。当这个电压增加至阈值电压VTH之上时，晶体管M23，M24，M27，M28在它们的栅极电压被连接至偏置信号116时开启，该偏置信号116的电压VBIAS是零伏。在输出信号118，120上，电流分开，其中，一些电流流至偏置信号116，但是剩下电流通过CMTI电路108流向较低轨。流至偏置信号116的电流再次在不同电路(即，VCLAMP 102和振荡器104)之间分开并且不足以触发振荡器104的振荡。CMTI电路108的M26和M30确保流入至发送器的电流是可忽略不计的并且VBIAS电压几乎维持在接地电平处。因此，CMTI电路108提供用于CMTI电流的替换路径并且防止误开启。在包含CMTI电路108的一个实施方式中，发送器110在不具有误开启的情况下提供100KV/μs的最小CMTI。图3例示执行实验以测试所公开的CMTI电路。在这个示例中，示出小于或等于100KV/μs的CMTI事件302，这个CMTI事件结束在数据信号是低的时。当所得输出信号304没有维持十分平坦，电压波动不足以改变状态。
在一些示例中，这个公开描述用于检测CMTI事件的技术和电路系统，并且响应于检测CMTI事件选择性地启用(enable)耦合在隔离器芯片(100)的一个或更多个输出信号节点(118，120)和低电压轨(或接地节点)之间的第一放电路径(或电流路径)。可以被使能的示例电流/放电路径包括通过晶体管M23形成的电流路径，通过晶体管M27形成的电流路径，通过晶体管M24，M25形成的电流路径和通过晶体管M28，M29形成的电流路径。响应于检测CMTI事件已经停止和/或响应于将输出电压节点放电至偏置电压的阈值电压内，该技术可以选择性地禁用放电/电流路径。
为了检测CMTI事件，隔离器芯片100可以包括一个或更多个电路，其检测谐振器芯片100的输出电压(118，120)中的一个或二者是否比偏置电压(116)大至少阈值量。电路可以包括一个或更多个PMOS晶体管，该一个或更多个PMOS晶体管中的每个可以具有耦合至输出电压节点之一的第一电流传导端子(例如，源极端子)，耦合至偏置电压节点的控制端子(例如，栅极端子)，以及耦合至接地节点或电流路径的第二电流传导端子(例如，漏极端子)，其中，电流路径耦合至接地节点。用于检测CMTI事件和/或用于检测输出电压是否大于偏置电压阈值量的示例电路包括晶体管M23，M24，M27，M28中的每个。检测电路还可以在输出电压中的一个或二者是在偏置电压的阈值电压内时进行检测，并且响应于该检测选择性地禁用该放电路径。
在一些示例中，响应于启用输出节点和接地端子之间的第一放电路径和/或响应于检测CMTI事件，隔离器芯片100可以选择性地启用耦合在偏置电压节点和低电压轨(或接地节点)之间的第二放电路径(或电流路径)。第二放电路径或电流路径的示例可以包括晶体管M26和M30。响应于检测CMTI事件已经停止和/或响应于禁用第一放电路径，隔离器芯片100可以禁用第二放电路径。
隔离器芯片100可以包括基于第一放电路径是否被启用或被禁用导致第二放电路径被启用或被禁用的电流路径控制电路系统。该控制电路系统可以包括晶体管M24，M25，M28，M29。在一些示例中，晶体管M25，M26可以形成电流镜，其中输入电流端子耦合至输出电压节点120(经由晶体管M24)并且输出电流端子耦合至偏置电压节点。相似地，晶体管M29，M30可以形成另一个电流镜，其中输入电流端子被耦合至输出电压节点118(经由晶体管M28)并且输出电流端子耦合至偏置电压。
在一些示例中，可基于输入电流通过隔离器芯片100生成偏置电压，该输入电流包含用于隔离器的输入数据，以及偏置电压可以被用于对隔离器的发送器中的振荡器和其它构件供电。隔离器芯片100可以包括电源电路(例如，102)，该电源电路具有耦合至隔离器的数据输入引线的第一电流输入端和输出端。电源电路的输出端可以被耦合至振荡器104的电源输入端和/或耦合至在发送器中的一个或更多个额外构件的电源输入端。
虽然已经示出和详细描述了各种实施方式，但权利要求不局限于任何具体实施方式或示例。上面的详细描述不应该被解读为暗示任何特定的构件、元素、步骤、行动、或功能是必要的，使得其必须被包括在本权利要求的范围内。除非特殊声明，单数元件的参考不意指“一个且仅一个”，而是指“一个或更多个”。对于本领域普通技术人员而言已知的上述实施方式的元件的在结构上和功能上的所有等同形式作为参考在此清楚地并入，并旨在包括在本发明的权利要求内。因此，本技术领域的普通技术人员认识到，在所附权利要求书中的精神和范围内，能够利用各种修改和等价物实践本文中的示例性实施方式。

Claims (13)

1.一种隔离器芯片，所述隔离器芯片包括：
发送器电路，其经耦合以向第一电容器和第二电容器的相应的第一端子提供差分输出信号，所述发送器电路包括：
电压钳位电路，其经耦合以接收输入信号并提供钳位信号，
振荡器，其经耦合以接收所述钳位信号并提供所述差分输出信号，以及
共模瞬态抗扰性电路，即CMTI电路，其响应于所述钳位信号是低的，耦合所述第一电容器和所述第二电容器的所述相应第一端子至较低轨；以及
接收器电路，其经耦合以接收来自所述第一电容器和所述第二电容器的相应第二端子的所述差分输出信号。
2.根据权利要求1所述的隔离器芯片，其中，所述CMTI电路包括第一PMOS晶体管和第二PMOS晶体管，所述第一PMOS晶体管具有经耦合以接收所述钳位信号的栅极、耦合在所述振荡器和所述第一电容器之间的源极、和耦合至所述较低轨的漏极，所述第二PMOS晶体管具有经耦合以接收所述钳位信号的栅极、耦合在所述振荡器和所述第二电容器之间的源极、和耦合至所述较低轨的漏极。
3.根据权利要求2所述的隔离器芯片，其中，所述CMTI电路进一步包括第三PMOS晶体管和第四PMOS晶体管，所述第三PMOS晶体管具有经耦合以接收所述钳位信号的栅极、耦合至所述输出信号和所述第一PMOS晶体管的所述源极之间的点的源极以及耦合至第一NMOS晶体管的漏极的漏极，所述第四PMOS晶体管具有经耦合以接收所述钳位信号的栅极、耦合至所述输出信号和所述第二PMOS晶体管的所述源极之间的点的源极以及耦合至第二NMOS晶体管的漏极的漏极。
4.根据权利要求3所述的隔离器芯片，其中，所述CMTI电路进一步包括第三NMOS晶体管和第四NMOS晶体管，第一NMOS晶体管、第二NMOS晶体管、第三NMOS晶体管和第四NMOS晶体管中的每个的源极被耦合至所述较低轨，所述第三NMOS晶体管和第四NMOS晶体管各自具有经耦合以接收所述钳位信号的漏极，所述第三NMOS晶体管具有耦合至所述第一NMOS晶体管的所述栅极并且进一步耦合在所述第三PMOS晶体管的所述漏极和所述第一NMOS晶体管的漏极之间的栅极，所述第四NMOS晶体管具有耦合至所述第二NMOS晶体管的所述栅极并且进一步耦合在所述第四PMOS晶体管的所述漏极和所述第二NMOS晶体管的漏极之间的栅极。
5.根据权利要求4所述的隔离器芯片，其中，所述发送器电路从所述输入信号得到功率。
6.根据权利要求5所述的隔离器芯片，其中所述振荡器使用扩频调制。
7.一种开关键控发送器，即OOK发送器，其包括：
振荡器，其经耦合以向第一电容器的第一端子提供第一信号并向第二电容器的第一端子提供第二信号，所述第一信号和所述第二信号形成差分对；
电压钳位电路，其经耦合以接收输入信号并向所述振荡器提供钳位信号，以及
共模瞬态抗扰性电路，即CMTI电路，其经耦合以在所述钳位信号是低的时传导所述第一电容器的所述第一端子上的电压至较低轨并传导所述第二电容器的第二端子上的电压至所述较低轨。
8.根据权利要求7所述的OOK发送器，其中，所述CMTI电路包括第一PMOS晶体管和第二PMOS晶体管，所述第一PMOS晶体管和第二PMOS晶体管各自具有经耦合以接收所述钳位信号的栅极和耦合至所述较低轨的漏极，所述第一PMOS晶体管具有耦合在所述振荡器和所述第一电容器之间的源极，以及所述第二PMOS晶体管具有耦合在所述振荡器和所述第二电容器之间的源极。
9.根据权利要求8所述的OOK发送器，其中所述CMTI电路进一步包括第三PMOS晶体管和第四PMOS晶体管，所述第三PMOS晶体管和所述第四PMOS晶体管具有经耦合以接收所述钳位信号的相应栅极，所述第三PMOS晶体管具有耦合在所述第一PMOS晶体管的源极和所述第一电容器的所述第一端子之间的源极并且具有耦合至第一NMOS晶体管的漏极，所述第一NMOS晶体管具有耦合在一起的漏极和栅极并且具有耦合至所述较低轨的源极，所述第四PMOS晶体管具有耦合在所述第二PMOS晶体管的所述源极和所述第二电容器的所述第一端子之间的源极并且具有耦合至第二NMOS晶体管的漏极的漏极，所述第二NMOS晶体管具有耦合在一起的漏极和栅极并且具有耦合至所述较低轨的源极。
10.根据权利要求9所述的OOK发送器，其中，所述CMTI电路进一步包括第三NMOS晶体管和第四NMOS晶体管，所述第三NMOS晶体管具有经耦合以接收所述钳位信号的源极、耦合至所述较低轨的漏极、以及耦合至所述第一NMOS晶体管的所述栅极的栅极，所述第四NMOS晶体管具有经耦合以接收所述钳位信号的源极、耦合至所述较低轨的漏极、以及耦合至所述第二NMOS晶体管的所述栅极的栅极。
11.根据权利要求10所述的OOK发送器，其中，所述OOK发送器从所述输入信号得到功率。
12.根据权利要求11所述的OOK发送器，其中，所述振荡器使用扩频调制。
13.根据权利要求7所述的OOK发送器，其中，所述CMTI电路包括：
第一PMOS晶体管、第二PMOS晶体管、第三PMOS晶体管和第四PMOS晶体管，所述第一PMOS晶体管、所述第二PMOS晶体管、所述第三PMOS晶体管和所述第四PMOS晶体管各自具有耦合至向振荡器提供的输入信号的栅极，所述第一PMOS晶体管和所述第二PMOS晶体管各自具有耦合至所述振荡器的第一输出信号的源极，所述第三PMOS晶体管和所述第四PMOS晶体管各自具有耦合至所述振荡器的第二输出信号的源极，所述第一输出信号和所述第二输出信号是差分信号，所述第二PMOS晶体管和所述第三PMOS晶体管各自具有耦合至较低轨的漏极；以及
第一NMOS晶体管、第二NMOS晶体管、第三NMOS晶体管、第四NMOS晶体管，所述第一NMOS晶体管和所述第四NMOS晶体管各自具有耦合至所述输入信号的漏极和耦合至所述较低轨的源极，所述第二NMOS晶体管具有耦合至所述第一PMOS晶体管的漏极的漏极，所述第三NMOS晶体管具有耦合至所述第四PMOS晶体管的漏极的漏极，所述第一NMOS晶体管和所述第二NMOS晶体管具有耦合在一起的并且耦合至所述第二NMOS晶体管的所述漏极的相应栅极，所述第三NMOS晶体管和所述第四NMOS晶体管具有耦合在一起的并且耦合至所述第三NMOS晶体管的所述漏极的相应栅极。
CN201611270760.XA 2016-01-11 2016-12-29 用于光隔离器仿真的共模瞬态抗扰性电路 Active CN106961272B (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US201662277335P 2016-01-11 2016-01-11
US201662277354P 2016-01-11 2016-01-11
US62/277,335 2016-01-11
US62/277,354 2016-01-11
US15/354,149 US10819543B2 (en) 2016-01-11 2016-11-17 Common mode transient immunity circuit for opto-isolator emulation
US15/354,149 2016-11-17

Publications (2)

Publication Number Publication Date
CN106961272A CN106961272A (zh) 2017-07-18
CN106961272B true CN106961272B (zh) 2022-06-14

Family

ID=59274992

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611270760.XA Active CN106961272B (zh) 2016-01-11 2016-12-29 用于光隔离器仿真的共模瞬态抗扰性电路

Country Status (2)

Country Link
US (1) US10819543B2 (zh)
CN (1) CN106961272B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10097338B1 (en) * 2017-04-10 2018-10-09 Avago Technologies General Ip (Singapore) Pte. Ltd. Isolator with narrow-range clock scrambling unit
CN109004927B (zh) * 2018-10-18 2024-01-12 深圳线易微电子有限公司 脉冲信号传输电路及脉冲信号刷新电路
US10659173B1 (en) * 2019-07-18 2020-05-19 Amazing Microelectronic Corp. Digital isolator module for high level common mode transient immunity
US10785064B1 (en) 2019-08-09 2020-09-22 Semiconductor Components Industries, Llc Semiconductor device and method therefor
US10868536B1 (en) 2019-09-20 2020-12-15 Analog Devices International Unlimited Company High common-mode transient immunity high voltage level shifter
TWI702780B (zh) 2019-12-03 2020-08-21 財團法人工業技術研究院 提升共模瞬變抗擾度的隔離器及訊號產生方法
CN111490773B (zh) * 2020-05-20 2021-02-19 苏州纳芯微电子股份有限公司 用于数字隔离器的共模瞬态抑制保护电路
US11205611B1 (en) 2020-06-15 2021-12-21 Texas Instruments Incorporated Leadframe capacitors
US11870244B2 (en) * 2020-07-09 2024-01-09 Semiconductor Components Industries, Llc Common-mode transient immunity (CMTI) circuit and method of operation therefor
CN113395064B (zh) * 2021-06-30 2023-07-21 荣湃半导体（上海）有限公司 隔离电路系统及其方法
CN113572469A (zh) * 2021-07-29 2021-10-29 苏州纳芯微电子股份有限公司 一种带有伪差分结构的数字隔离器
CN114244347B (zh) * 2021-12-07 2022-11-08 北京中科格励微科技有限公司 一种用于四端口隔离器的cmt抑制电路及四端口隔离器
CN115001478B (zh) * 2022-06-21 2022-11-22 深圳市诚芯微科技股份有限公司 隔离电路

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4947063A (en) * 1987-10-09 1990-08-07 Western Digital Corporation Method and apparatus for reducing transient noise in integrated circuits
US5631537A (en) * 1995-10-17 1997-05-20 Benchmarq Microelectronics Battery charge management/protection apparatus
US6411173B1 (en) * 1998-12-08 2002-06-25 Honeywell International Inc. Method to achieve a DC balanced signal databus interface using combination of ethernet and RS-485 protocols with step-up transformer coupling
US6664865B2 (en) * 2001-05-11 2003-12-16 Sequoia Communications Amplitude-adjustable oscillator
CN1981440A (zh) * 2004-03-26 2007-06-13 国际整流器公司 高速暂态避免差动的电平转移设备
US7919781B2 (en) * 2007-06-12 2011-04-05 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Galvanic isolator having improved high voltage common mode transient immunity
US20090003484A1 (en) * 2007-06-29 2009-01-01 Wei Li Device and method for communication using hybrid modulation
CA2695454C (en) * 2007-08-23 2016-09-20 Purdue Research Foundation Intra-ocular pressure sensor
US8325453B2 (en) * 2009-05-28 2012-12-04 Qualcomm, Incorporated Short-circuit protection for switched output stages
US9438129B2 (en) * 2011-10-06 2016-09-06 Cesar Ladron de Guevara Input/output power and signal transfer isolator device
US8867592B2 (en) * 2012-05-09 2014-10-21 Nxp B.V. Capacitive isolated voltage domains
US9337905B2 (en) * 2013-07-01 2016-05-10 Texas Instruments Incorporated Inductive structures with reduced emissions and interference
US9257836B2 (en) * 2013-12-19 2016-02-09 Silicon Laboratories Inc. Suppression of transients in communications across an isolation barrier
TW201601453A (zh) * 2014-06-27 2016-01-01 瑞昱半導體股份有限公司 功率放大器及ａｂ類功率放大器
US9379746B2 (en) * 2014-06-30 2016-06-28 Texas Instruments Incorporated Isolation circuits for digital communications and methods to provide isolation for digital communications
US9621383B1 (en) * 2015-11-06 2017-04-11 Monolithic Power Systems, Inc. Digital isolator and the method thereof

Also Published As

Publication number Publication date
US20170201399A1 (en) 2017-07-13
US10819543B2 (en) 2020-10-27
CN106961272A (zh) 2017-07-18

Similar Documents

Publication Publication Date Title
CN106961272B (zh) 用于光隔离器仿真的共模瞬态抗扰性电路
US10659173B1 (en) Digital isolator module for high level common mode transient immunity
US9998301B2 (en) Signal isolator system with protection for common mode transients
US7388410B2 (en) Input circuits configured to operate using a range of supply voltages
CN103296666B (zh) 静电放电保护电路
JP5582134B2 (ja) 受信回路及び信号受信方法
CN105445529B (zh) 具有时序控制功能的掉电检测电路
JP5504903B2 (ja) 受信回路、受信方法及び信号伝達システム
EP2346161A1 (en) Receiving circuit
US20220014016A1 (en) Common-mode transient immunity (cmti) circuit and method of operation therefor
KR20140129159A (ko) 차동 입력/출력 인터페이스들에 대한 서지 보호
CN104241253A (zh) 静电放电结构和具有静电放电结构的芯片
CN113452364A (zh) 一种数字隔离器
EP3154199B1 (en) A new power-on reset circuit
US20060267641A1 (en) Transmission line driver circuit
US10797704B2 (en) Differential signal transfer systems and associated methods
US20230146002A1 (en) Power supply circuit and semiconductor device
US10396068B2 (en) Electrostatic discharge protection device
US10177135B2 (en) Integrated circuit and electrostatic discharge protection circuit thereof
US10867989B2 (en) Driving circuit having electrostatic discharge protection
JPH0637553A (ja) 増幅器用ダイナミック制限回路
US20100289565A1 (en) Integrated circuits and methods for enabling high-speed ac-coupled networks to suppress noise during low-frequency operation
JP6665083B2 (ja) 振幅リミッタにおける容量性負荷の誘導性隔離
JP2003157120A (ja) Ｅｍｃ耐性のあるロードロップ調整器
CN110635797A (zh) 驱动电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant