JP4571711B1 - ワイド・ポートを有するストレージ・サブシステム内のケーブル長を検出するための装置及び方法 - Google Patents
ワイド・ポートを有するストレージ・サブシステム内のケーブル長を検出するための装置及び方法 Download PDFInfo
- Publication number
- JP4571711B1 JP4571711B1 JP2010517337A JP2010517337A JP4571711B1 JP 4571711 B1 JP4571711 B1 JP 4571711B1 JP 2010517337 A JP2010517337 A JP 2010517337A JP 2010517337 A JP2010517337 A JP 2010517337A JP 4571711 B1 JP4571711 B1 JP 4571711B1
- Authority
- JP
- Japan
- Prior art keywords
- transmitter
- parameter
- receiver
- error rate
- cable
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Maintenance And Management Of Digital Transmission (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Communication Control (AREA)
Abstract
【解決手段】機構は、ワイド・ポートを有するストレージ・サブシステム内のケーブル長を検出する。機構は、異なるケーブル長を求めるために、インサイチュ双方向ケーブル・ラッピングを用いる。機構は、外部ポート毎に、さらにはワイド・ポート内のPHY毎にも、送信器出力に障害に対するアンダーマージンを付ける。「良好」ラップから「不良」ラップへの遷移ポイントに基づいて、ケーブル長を求めることができる。遷移ポイントは、ケーブルが長い又は短いかを識別し、それに応じて、このポイントに最適な同調パラメータを設定することができる。較正機構は、高速送信器/受信器ペアの特性を較正し、それによりサブシステム間の伝送性能を最適化する。較正機構は、頻繁な誤り訂正の必要性を軽減させ、誤り訂正技術に関係した性能劣化を被らない。
【選択図】 図4
Description
120、230:端末デバイス
112、122:プロセッサ
114、220:スイッチASIC
124、240:端末デバイスASIC
116、126、212−216、232−236:PHY
222:スイッチ・プロセッサ
224、244:データ・プロセッサ
242:ターゲット・プロセッサ
Claims (9)
- コンピュータ・デバイス内の送信器及び受信器に接続されたケーブルのケーブル長を検出するための方法であって、
前記送信器及び受信器に前記ケーブルを介してそれぞれ接続される端末デバイスの受信器及び送信器において診断的ループバックが構成されている環境において、前記コンピュータ・デバイス内で少なくとも1つの送信器パラメータと、少なくとも1つの受信器パラメータとを設定し、誤り率を記録するステップと、
前記少なくとも1つの送信器パラメータ及び前記少なくとも1つの受信器パラメータに最小から最大までのマージンが付けられるまで、前記少なくとも1つの送信器パラメータ及び前記少なくとも1つの受信器パラメータを調整し、前記誤り率を記録するステップと、
前記記録された誤り率を既知のケーブル長の誤り率と比較するステップと、
前記比較に基づいてケーブル長を求めるステップと
を含む方法。 - 前記コンピュータ・デバイスは、複数の送信器/受信器ペアを含み、かつワイド・ポート・ケーブルによって端末デバイスに接続される、請求項1に記載の方法。
- 前記少なくとも1つの送信器パラメータ及び前記少なくとも1つの受信器パラメータを調整する前記ステップは、前記複数の送信器/受信器ペア内の全ての送信器/受信器ペアについて前記少なくとも1つの送信器パラメータ及び前記少なくとも1つの受信器パラメータに最小から最大までのマージンが付けられるまで、次の送信器/受信器ペアについて前記少なくとも1つの送信器パラメータ及び前記少なくとも1つの受信器パラメータを繰り返し調整するステップを含む、請求項1又は請求項2に記載の方法。
- 前記少なくとも1つの送信器パラメータ及び前記少なくとも1つの受信器パラメータを繰り返し調整する前記ステップは、
送信器パラメータを最小値に設定するステップ、受信器パラメータを公称値に設定するステップ、誤り率を計算するステップ、前記計算された誤り率をログ記録するステップ、及び前記送信器パラメータが最大値に達するまで、前記送信器パラメータを繰り返しインクリメントし、前記誤り率を計算し、前記計算された誤り率をログ記録するステップ、又は
送信器パラメータを公称値に設定するステップ、受信器パラメータを最小値に設定するステップ、誤り率を計算するステップ、前記計算された誤り率をログ記録するステップ、及び前記受信器パラメータが最大値に達するまで、前記受信器パラメータを繰り返しインクリメントし、前記誤り率を計算し、前記計算された誤り率をログ記録するステップ
のうちの一方を含む、請求項3に記載の方法。 - 少なくとも1つの送信器/受信器ペアと、
プロセッサと
を含む装置であって、前記プロセッサは、
前記少なくとも1つの送信器/受信器ペアにケーブルを介してそれぞれ接続される端末デバイスの受信器及び送信器において診断的ループバックが構成されている環境において、少なくとも1つの送信器パラメータ及び少なくとも1つの受信器パラメータを設定し、かつ誤り率を記録し、
前記少なくとも1つの送信器パラメータ及び前記少なくとも1つの受信器パラメータに最小から最大までのマージンが付けられるまで、前記少なくとも1つの送信器パラメータ及び前記少なくとも1つの受信器パラメータを調整し、かつ前記誤り率を記録し、
前記記録された誤り率を既知のケーブル長の誤り率と比較し、
前記比較に基づいて前記ケーブルのケーブル長を求める
ように構成される、
装置。 - 前記少なくとも1つの送信器/受信器ペアは、複数の送信器/受信器ペアを含み、ワイド・ポート・ケーブルによって端末デバイスに接続されたスイッチ・モジュールである、請求項5に記載の装置。
- 前記少なくとも1つの送信器パラメータ及び前記少なくとも1つの受信器パラメータを調整することは、前記複数の送信器/受信器ペア内の全ての送信器/受信器ペアについて前記少なくとも1つの送信器パラメータ及び前記少なくとも1つの受信器パラメータに最小から最大までのマージンが付けられるまで、次の送信器/受信器ペアについて前記少なくとも1つの送信器パラメータ及び前記少なくとも1つの受信器パラメータを繰り返し調整することを含む、請求項5又は請求項6に記載の装置。
- 前記少なくとも1つの送信器パラメータ及び前記少なくとも1つの受信器パラメータを繰り返し調整することは、
送信器パラメータを最小値に設定し、受信器パラメータを公称値に設定し、誤り率を計算し、前記計算された誤り率をログ記録し、さらに前記送信器パラメータが最大値に達するまで前記送信器パラメータを繰り返しインクリメントし、前記誤り率を計算し、前記計算された誤り率をログ記録すること、又は
送信器パラメータを公称値に設定し、受信器パラメータを最小値に設定し、誤り率を計算し、前記計算された誤り率をログ記録し、さらに前記受信器パラメータが最大値に達するまで前記受信器パラメータを繰り返しインクリメントし、前記誤り率を計算し、前記計算された誤り率をログ記録すること
のうちの一方を含む、請求項7に記載の装置。 - 前記記録された誤り率を既知のケーブル長の誤り率と比較することは、
前記複数の送信器/受信器ペアについて前記記録された誤り率を平均することを含む、請求項8に記載の装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/828,667 US7903746B2 (en) | 2007-07-26 | 2007-07-26 | Calibrating parameters in a storage subsystem with wide ports |
PCT/EP2008/057713 WO2009013081A1 (en) | 2007-07-26 | 2008-06-18 | Apparatus and method for detecting cable length in a storage subsystem with wide ports |
Publications (2)
Publication Number | Publication Date |
---|---|
JP4571711B1 true JP4571711B1 (ja) | 2010-10-27 |
JP2010536194A JP2010536194A (ja) | 2010-11-25 |
Family
ID=39967529
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010517337A Expired - Fee Related JP4571711B1 (ja) | 2007-07-26 | 2008-06-18 | ワイド・ポートを有するストレージ・サブシステム内のケーブル長を検出するための装置及び方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US7903746B2 (ja) |
EP (1) | EP2183675B1 (ja) |
JP (1) | JP4571711B1 (ja) |
KR (1) | KR101039172B1 (ja) |
CN (1) | CN101802799B (ja) |
WO (1) | WO2009013081A1 (ja) |
Families Citing this family (39)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7983373B2 (en) * | 2007-02-07 | 2011-07-19 | Vintomie Networks B.V., Llc | Clock distribution for 10GBase-T analog front end |
US8959307B1 (en) | 2007-11-16 | 2015-02-17 | Bitmicro Networks, Inc. | Reduced latency memory read transactions in storage devices |
US8804710B2 (en) * | 2008-12-29 | 2014-08-12 | Juniper Networks, Inc. | System architecture for a scalable and distributed multi-stage switch fabric |
US8804711B2 (en) * | 2008-12-29 | 2014-08-12 | Juniper Networks, Inc. | Methods and apparatus related to a modular switch architecture |
US9225666B1 (en) | 2009-03-31 | 2015-12-29 | Juniper Networks, Inc. | Distributed multi-stage switch fabric |
US8279863B2 (en) * | 2009-06-30 | 2012-10-02 | Juniper Networks, Inc. | Methods and apparatus for dynamic detection of transit times between stages in distributed multi-stage switch fabrics |
US8665601B1 (en) | 2009-09-04 | 2014-03-04 | Bitmicro Networks, Inc. | Solid state drive with improved enclosure assembly |
US8447908B2 (en) | 2009-09-07 | 2013-05-21 | Bitmicro Networks, Inc. | Multilevel memory bus system for solid-state mass storage |
US8560804B2 (en) | 2009-09-14 | 2013-10-15 | Bitmicro Networks, Inc. | Reducing erase cycles in an electronic storage device that uses at least one erase-limited memory device |
US8184933B1 (en) | 2009-09-22 | 2012-05-22 | Juniper Networks, Inc. | Systems and methods for identifying cable connections in a computing system |
US8705500B1 (en) | 2009-11-05 | 2014-04-22 | Juniper Networks, Inc. | Methods and apparatus for upgrading a switch fabric |
US8369321B2 (en) | 2010-04-01 | 2013-02-05 | Juniper Networks, Inc. | Apparatus and methods related to the packaging and cabling infrastructure of a distributed switch fabric |
WO2012164610A1 (en) | 2011-05-31 | 2012-12-06 | Hitachi, Ltd. | Storage apparatus and method of controlling the same |
US9372755B1 (en) | 2011-10-05 | 2016-06-21 | Bitmicro Networks, Inc. | Adaptive power cycle sequences for data recovery |
US9043669B1 (en) | 2012-05-18 | 2015-05-26 | Bitmicro Networks, Inc. | Distributed ECC engine for storage media |
JP6036073B2 (ja) | 2012-09-19 | 2016-11-30 | 富士通株式会社 | 送信ユニット、診断方法及び診断プログラム |
US9423457B2 (en) | 2013-03-14 | 2016-08-23 | Bitmicro Networks, Inc. | Self-test solution for delay locked loops |
US9934045B1 (en) | 2013-03-15 | 2018-04-03 | Bitmicro Networks, Inc. | Embedded system boot from a storage device |
US9875205B1 (en) | 2013-03-15 | 2018-01-23 | Bitmicro Networks, Inc. | Network of memory systems |
US10489318B1 (en) | 2013-03-15 | 2019-11-26 | Bitmicro Networks, Inc. | Scatter-gather approach for parallel data transfer in a mass storage system |
US9858084B2 (en) | 2013-03-15 | 2018-01-02 | Bitmicro Networks, Inc. | Copying of power-on reset sequencer descriptor from nonvolatile memory to random access memory |
US9430386B2 (en) | 2013-03-15 | 2016-08-30 | Bitmicro Networks, Inc. | Multi-leveled cache management in a hybrid storage system |
US9400617B2 (en) | 2013-03-15 | 2016-07-26 | Bitmicro Networks, Inc. | Hardware-assisted DMA transfer with dependency table configured to permit-in parallel-data drain from cache without processor intervention when filled or drained |
US9672178B1 (en) | 2013-03-15 | 2017-06-06 | Bitmicro Networks, Inc. | Bit-mapped DMA transfer with dependency table configured to monitor status so that a processor is not rendered as a bottleneck in a system |
US9842024B1 (en) | 2013-03-15 | 2017-12-12 | Bitmicro Networks, Inc. | Flash electronic disk with RAID controller |
US9798688B1 (en) | 2013-03-15 | 2017-10-24 | Bitmicro Networks, Inc. | Bus arbitration with routing and failover mechanism |
US9971524B1 (en) | 2013-03-15 | 2018-05-15 | Bitmicro Networks, Inc. | Scatter-gather approach for parallel data transfer in a mass storage system |
US9501436B1 (en) | 2013-03-15 | 2016-11-22 | Bitmicro Networks, Inc. | Multi-level message passing descriptor |
US9734067B1 (en) | 2013-03-15 | 2017-08-15 | Bitmicro Networks, Inc. | Write buffering |
JP2015019163A (ja) * | 2013-07-09 | 2015-01-29 | 富士通株式会社 | 制御装置、および制御方法 |
US10078604B1 (en) | 2014-04-17 | 2018-09-18 | Bitmicro Networks, Inc. | Interrupt coalescing |
US10055150B1 (en) | 2014-04-17 | 2018-08-21 | Bitmicro Networks, Inc. | Writing volatile scattered memory metadata to flash device |
US10042792B1 (en) | 2014-04-17 | 2018-08-07 | Bitmicro Networks, Inc. | Method for transferring and receiving frames across PCI express bus for SSD device |
US10025736B1 (en) | 2014-04-17 | 2018-07-17 | Bitmicro Networks, Inc. | Exchange message protocol message transmission between two devices |
US9952991B1 (en) | 2014-04-17 | 2018-04-24 | Bitmicro Networks, Inc. | Systematic method on queuing of descriptors for multiple flash intelligent DMA engine operation |
US20160315701A1 (en) * | 2015-04-24 | 2016-10-27 | Fujitsu Limited | Optical transmission device, method for verifying connection, and wavelength selective switch card |
US10552050B1 (en) | 2017-04-07 | 2020-02-04 | Bitmicro Llc | Multi-dimensional computer storage system |
CN109542367B (zh) * | 2018-10-26 | 2022-10-21 | 森大(深圳)技术有限公司 | 打印机主板光纤通讯的速率匹配方法、装置及打印系统 |
US10832536B2 (en) | 2018-12-07 | 2020-11-10 | International Business Machines Corporation | Guided cable management |
Family Cites Families (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4771230A (en) * | 1986-10-02 | 1988-09-13 | Testamatic Corporation | Electro-luminescent method and testing system for unpopulated printed circuit boards, ceramic substrates, and the like having both electrical and electro-optical read-out |
US5592077A (en) * | 1995-02-13 | 1997-01-07 | Cirrus Logic, Inc. | Circuits, systems and methods for testing ASIC and RAM memory devices |
JPH0918523A (ja) * | 1995-06-29 | 1997-01-17 | Fujitsu Ltd | 伝送装置における出力電圧自動調整方式 |
JP3446918B2 (ja) | 1995-12-15 | 2003-09-16 | ソニー株式会社 | ケーブル長検出回路及びケーブル長検出方法 |
US5953384A (en) * | 1997-06-05 | 1999-09-14 | Motorola, Inc. | Automatic measurement of GPS cable delay time |
US5818378A (en) * | 1997-06-10 | 1998-10-06 | Advanced Micro Devices, Inc. | Cable length estimation circuit using data signal edge rate detection and analog to digital conversion |
JP2000183938A (ja) | 1998-12-15 | 2000-06-30 | Hitachi Cable Ltd | スイッチングハブ |
US6734681B2 (en) * | 2001-08-10 | 2004-05-11 | James Sabey | Apparatus and methods for testing circuit boards |
US20030165340A1 (en) * | 2001-10-12 | 2003-09-04 | Harish Jayaram | System and method for determining a cause of electrical signal degradation based on optical signal degradation |
US20030161630A1 (en) * | 2001-10-12 | 2003-08-28 | Harish Jayaram | System and method of setting thresholds for optical performance parameters |
US6646454B2 (en) * | 2002-01-07 | 2003-11-11 | Test-Um, Inc. | Electronic apparatus and method for measuring length of a communication cable |
US7002353B1 (en) * | 2002-06-07 | 2006-02-21 | Marvell International, Ltd. | Cable tester |
US7075283B1 (en) * | 2002-06-07 | 2006-07-11 | Marvell International Ltd. | Cable tester |
US8385188B2 (en) * | 2002-10-29 | 2013-02-26 | Broadcom Corporation | Multi-port, gigabit serdes transceiver capable of automatic fail switchover |
CN100520418C (zh) * | 2002-12-12 | 2009-07-29 | 理想工业公司 | 局域网电缆线路测试系统及局域网测试器的接插线长度测量 |
EP1434414B1 (en) * | 2002-12-27 | 2013-11-20 | Koninklijke KPN N.V. | System for measuring the effect of an ADSL splitter on an ISDN network |
US7624174B2 (en) * | 2003-05-22 | 2009-11-24 | Microsoft Corporation | Self-learning method and system for detecting abnormalities |
JP2005056179A (ja) * | 2003-08-05 | 2005-03-03 | Toshiba Corp | シリアルataインタフェース持つ電子機器及び信号振幅調整方法 |
US7135873B2 (en) * | 2003-09-05 | 2006-11-14 | Psibor Date Systems, Inc. | Digital time domain reflectometer system |
US7924736B2 (en) * | 2005-07-10 | 2011-04-12 | Adaptive Spectrum And Signal Alignment, Inc. | DSL system estimation |
US7302379B2 (en) * | 2003-12-07 | 2007-11-27 | Adaptive Spectrum And Signal Alignment, Inc. | DSL system estimation and parameter recommendation |
US8483108B2 (en) * | 2006-07-24 | 2013-07-09 | Apple Inc. | Apparatus and methods for de-emphasis training on a point-to-point connection |
US20080192814A1 (en) * | 2007-02-09 | 2008-08-14 | Dft Microsystems, Inc. | System and Method for Physical-Layer Testing of High-Speed Serial Links in their Mission Environments |
-
2007
- 2007-07-26 US US11/828,667 patent/US7903746B2/en not_active Expired - Fee Related
-
2008
- 2008-06-18 WO PCT/EP2008/057713 patent/WO2009013081A1/en active Application Filing
- 2008-06-18 KR KR1020107001418A patent/KR101039172B1/ko not_active IP Right Cessation
- 2008-06-18 JP JP2010517337A patent/JP4571711B1/ja not_active Expired - Fee Related
- 2008-06-18 CN CN2008800255889A patent/CN101802799B/zh not_active Expired - Fee Related
- 2008-06-18 EP EP08761166A patent/EP2183675B1/en active Active
Also Published As
Publication number | Publication date |
---|---|
EP2183675A1 (en) | 2010-05-12 |
JP2010536194A (ja) | 2010-11-25 |
US20090028229A1 (en) | 2009-01-29 |
KR101039172B1 (ko) | 2011-06-03 |
CN101802799B (zh) | 2012-07-11 |
CN101802799A (zh) | 2010-08-11 |
KR20100064357A (ko) | 2010-06-14 |
WO2009013081A1 (en) | 2009-01-29 |
EP2183675B1 (en) | 2012-08-22 |
US7903746B2 (en) | 2011-03-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4571711B1 (ja) | ワイド・ポートを有するストレージ・サブシステム内のケーブル長を検出するための装置及び方法 | |
EP2609697B1 (en) | Scalable high speed gigabit active bundle link and tester | |
JP5241964B2 (ja) | 能動的ケーブル用の回路網 | |
US7120557B2 (en) | Systems and methods for analyzing data of a SAS/SATA device | |
US7949489B2 (en) | Detecting cable length in a storage subsystem with wide ports | |
JP4259042B2 (ja) | 等化装置及び等化方法並びに伝送装置 | |
US7895366B2 (en) | Information transmission device and information transmission method | |
US8767768B2 (en) | Data path differentiator for pre-emphasis requirement or slot identification | |
KR100756745B1 (ko) | 종단저항을 이용한 can 통신 복구 시스템 | |
US8483577B2 (en) | Programmable signal emphasis for optical transmitters | |
US20110267073A1 (en) | Validating high speed link performance margin for switch fabric with any-to-any connection across a midplane | |
US7979756B2 (en) | Apparatus, system and method for a go/no go link integrity tester | |
CN112350785B (zh) | 一种检验serdes通信链路性能的方法及系统 | |
US20040032834A1 (en) | Method and apparatus for debugging protocol traffic between devices in integrated subsystems | |
KR20210074349A (ko) | 테스트 포인트용 종단 포인트를 갖는 양방향 커플러 | |
TW200921403A (en) | Method and procedure for detecting cable length in a storage subsystem with wide ports | |
CN113726425B (zh) | 一种有线通信方法、装置、设备及可读存储介质 | |
US20090235130A1 (en) | Test pattern customization of high speed sas networks in a manufacturing test system | |
WO2011117941A1 (ja) | 通信装置、テレビジョン受像機、映像信号記録装置および通信方法 | |
WO2015155816A1 (ja) | ネットワーク装置、通信方法 | |
JP2006065559A (ja) | 伝送路特性整合方法、インタフェース回路、電子回路及び伝送路特性整合プログラム | |
JP2004023659A (ja) | 検証システム | |
JP2000187539A (ja) | レベル/インピーダンス調整インタフェース付きケーブル |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100715 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100810 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100812 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130820 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |