JP2015019163A - 制御装置、および制御方法 - Google Patents

制御装置、および制御方法 Download PDF

Info

Publication number
JP2015019163A
JP2015019163A JP2013143907A JP2013143907A JP2015019163A JP 2015019163 A JP2015019163 A JP 2015019163A JP 2013143907 A JP2013143907 A JP 2013143907A JP 2013143907 A JP2013143907 A JP 2013143907A JP 2015019163 A JP2015019163 A JP 2015019163A
Authority
JP
Japan
Prior art keywords
signal
control device
conducting wire
printed circuit
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013143907A
Other languages
English (en)
Inventor
啓介 山▲崎▼
Keisuke Yamazaki
啓介 山▲崎▼
小谷 国博
Kunihiro Kotani
国博 小谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2013143907A priority Critical patent/JP2015019163A/ja
Priority to US14/304,042 priority patent/US20150016498A1/en
Publication of JP2015019163A publication Critical patent/JP2015019163A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006Arrangements for removing intersymbol interference
    • H04L25/03012Arrangements for removing intersymbol interference operating in the time domain
    • H04L25/03019Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
    • H04L25/03057Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a recursive structure
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006Arrangements for removing intersymbol interference
    • H04L25/03343Arrangements at the transmitter end

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Monitoring And Testing Of Transmission In General (AREA)
  • Dc Digital Transmission (AREA)

Abstract

【課題】プリント基板の伝送特性に応じて信号を補償すること。
【解決手段】制御装置101は、プリント基板100上に接続される電子部品である。プリント基板100上には、制御装置101から入力された信号を制御装置101に帰還させる閉路導線が配線される。制御装置101は、閉路導線に信号を入力し、閉路導線から帰還した信号を取得する。次に、制御装置101は、閉路導線に入力した信号の波形と、閉路導線から取得した信号の波形と、に基づいて、プリント基板100上に配線された導線の伝送特性を特定する。そして、制御装置101は、特定した伝送特性に基づいて、プリント基板100上に配線された導線を介して送信する信号の振幅や補償値を設定する。
【選択図】図1

Description

本発明は、制御装置、および制御方法に関する。
従来、プリント基板上に接続されたLSI(Large Scale Integration)は、記憶装置からファームウェア(FW:FirmWare)を読み出して実行することにより、プリント基板の高速伝送路を介して送信する信号について、信号の振幅や補償値を設定する場合がある。
関連する技術としては、例えば、予め信号波形を重畳することにより受信可能な範囲を示すアイマスクパターンと、受信波形と、を比較することにより、伝送品質にかかるパラメータを自動調整するものがある。また、例えば、少なくとも1つの送信器パラメータおよび少なくとも1つの受信器パラメータを調整し、誤り率を記録し、記録された誤り率を既知のケーブル長の誤り率と比較することにより、ケーブル長を求める技術がある。
国際公開第2009/019746号 特表2010−536194号公報
しかしながら、上述した従来技術では、プリント基板の伝送特性に応じた信号の振幅や補償値を設定することが困難である。例えば、製造工場や製造会社や製造国などといった製造元が異なると複数のプリント基板の各々のプリント基板の伝送特性が異なる場合があり、このような場合はプリント基板ごとに信号の振幅や補償値を設定することが困難である。
1つの側面では、本発明は、プリント基板の伝送特性に応じて信号を補償することを目的とする。
本発明の一側面によれば、基板上に配線された導線上の第1の点に信号を入力し、第1の点に入力されて導線を介して伝送され導線上の第2の点から出力された信号を受信し、導線を介して伝送された信号の波形に基づく信号の減衰に関する情報を参照して、基板上に配線された他の導線に入力する信号の減衰の補償値を決定する制御装置、および制御方法が提案される。
本発明の一態様によれば、プリント基板の伝送特性に応じて信号を補償することができるという効果を奏する。
図1は、実施の形態にかかる制御装置101の一実施例を示す説明図である。 図2は、図1に示した制御装置101が接続されたプリント基板100を含むDE200のハードウェア構成例を示すブロック図である。 図3は、出力設定情報テーブル300の記憶内容の一例を示す説明図である。 図4は、制御装置101の機能的構成例を示すブロック図である。 図5は、制御装置101の送信側イコライザと受信側イコライザとの一例を示す説明図である。 図6は、送信側イコライザの詳細を示す説明図である。 図7は、受信側イコライザの詳細を示す説明図である。 図8は、出力設定の一例を示す説明図である。 図9は、制御装置101の出力設定処理手順の一例を示すフローチャートである。
以下に添付図面を参照して、本発明にかかる制御装置、および制御方法の実施の形態を詳細に説明する。
(制御装置101の一実施例)
図1は、実施の形態にかかる制御装置101の一実施例を示す説明図である。図1において、制御装置101は、プリント基板100上に接続される電子部品であって、記憶装置102からFWを読み出して実行する。ここで、プリント基板100とは、例えば、導線が配線された絶縁基板である。
プリント基板100上には、制御装置101から入力された信号を制御装置101に帰還させる導線が配線される。導線とは、例えば、差動配線である。以下の説明では、制御装置101から入力された信号を制御装置101に帰還させる導線を「閉路導線」と表記する場合がある。
図1において、制御装置101は、閉路導線に信号を入力し、閉路導線から帰還した信号を取得する。次に、制御装置101は、閉路導線に入力した信号の波形と、閉路導線から取得した信号の波形と、に基づいて、プリント基板100上に配線された導線の伝送特性を特定する。そして、制御装置101は、特定した伝送特性に基づいて、プリント基板100上に配線された導線を介して送信する信号の振幅や補償値を設定する。
これにより、制御装置101は、伝送特性が異なる種々のプリント基板100に接続された場合であっても、個々のプリント基板100上に配線された導線の伝送特性に応じて、導線を介して送信する信号の振幅や補償値を設定することができる。種々のプリント基板100の伝送特性が異なる理由は、例えば、製造工場、または製造会社などの製造元が異なって、プリント基板100の誘電率などに差異が生じることである。以下の説明では、振幅や補償値を「出力設定値」と表記する場合がある。
ここで、補償値とは、例えば、プリエンファシスやデエンファシスに用いる増幅率の値である。プリエンファシスとは、例えば、信号の周波数が高い部分を予め増幅しておくことにより、信号の周波数が高い部分が周波数の低い部分よりも減衰しやすい導線を介して信号が伝送された後に、信号の振幅が均一化されるように補償することである。一方で、デエンファシスとは、例えば、信号の周波数が低い部分を予め減衰させておくことにより、信号の周波数が高い部分が周波数の低い部分よりも減衰しやすい導線を介して信号が伝送された後に、信号の振幅が均一化されるように補償することである。
結果として、制御装置101は、コネクタ110を介して、サーバ120に信号を送信する場合に、プリント基板100上に配線された導線の伝送特性に応じて信号の振幅や補償値を制御して送信することができる。
制御装置101が接続されたプリント基板100は、例えば、ディスクエンクロージャ(DE:Disk Enclosure)の動作を制御する電子部品として使用される。DEとは、例えば、記憶媒体を収容する筐体である。
(制御装置101が接続されたプリント基板100を含むDE200のハードウェア構成例)
図2は、図1に示した制御装置101が接続されたプリント基板100を含むDE200のハードウェア構成例を示すブロック図である。図2において、DE200は、プリント基板100と、ディスク装置230と、を含む。
プリント基板100は、エクスパンダ(Expander)201と、PROM(Programmable ROM)202やフラッシュメモリ(flash memory)203などの記憶領域と、SAS(Serial Attached SCSI(Small Computer System Interface))コネクタ210と、を含む。
エクスパンダ201は、図1に示した制御装置101を実現する。エクスパンダ201は、プロセッサと、一時メモリと、送信装置と、受信装置と、を含む。また、エクスパンダ201は、複数のポートを有する。プロセッサは、エクスパンダ201の全体の制御を司る。また、プロセッサは、FWを実行することにより、PROM202やフラッシュメモリ203などの記憶領域、または一時メモリ内のデータを読み出す。また、プロセッサは、FWを実行することにより、実行結果となるデータをPROM202やフラッシュメモリ203などの記憶領域、または一時メモリに書き込んだりする。
一時メモリは、ROM(Read Only Memory)、RAM(Random Access Memory)、フラッシュメモリ、磁気ディスクドライブなどで構成され、プロセッサのワークエリアになる。
送信側イコライザは、制御装置101の外部に送信される信号の波形を補正して、補正した信号を送信する回路である。送信側イコライザは、制御装置101の外部に送信される信号が、プリント基板100上に配線された導線などの伝送路を介して伝送された場合に信号に生じる損失を、予め送信する前に補正しておく。送信側イコライザは、FFE(Feed Forward Equalizer)によって実現される。
ここで、FFEは、出力設定値として設定された振幅の信号を送信する場合に、出力設定値として設定された補償値を用いて、送信する信号に生じる損失を補正する電子部品である。ここで、FFEは、プリエンファシスを用いて信号を補正してもよいし、デエンファシスを用いて信号を補正してもよい。
受信側イコライザは、制御装置101が受信した信号の波形を補正する回路である。受信側イコライザは、制御装置101が受信した信号が、プリント基板100上に配線された導線などの伝送路を介して伝送された場合に信号に生じた損失を、受信した後に補正する。受信側イコライザは、LE(Linear Equalizer)と、DFE(Decision Feedback Equalizer)と、によって実現される。
ここで、LEは、増幅率になるGainの値を自動設定し、設定したGainの値を用いて、受信した信号に生じた損失を補正する。DFEは、補正に用いるDFE係数を自動設定し、設定したDFE係数を用いて、受信した信号に生じた損失を補正する。
ポートは、プリント基板100上に配線された導線に接続される端子である。ポートは、接続された導線を介して、PROM202やフラッシュメモリ203などの記憶領域、SASコネクタ210、またはディスク装置230に対して信号を送受信する。また、ポートは、閉路導線に接続され、閉路導線に対して信号を入力し、または閉路導線から出力された信号を取得する。
PROM202やフラッシュメモリ203は、図1に示した記憶装置102になる。PROM202は、ブートプログラムを記憶する。フラッシュメモリ203は、書き換え可能な不揮発性の半導体メモリである。SASコネクタ210は、プリント基板100の外部にあるサーバ220やDE200などの装置と接続するためのコネクタである。SASコネクタ210は、例えば、SASの規格に適合した電子部品である。ディスク装置230は、サーバ220から受信したデータを記憶する装置である。ディスク装置230は、複数のHDD(Hard Disk Drive)231を含む。
(出力設定情報テーブル300の記憶内容)
次に、図3を用いて、出力設定情報テーブル300の記憶内容の一例について説明する。出力設定情報テーブル300は、例えば、上述したPROM202やフラッシュメモリ203などの記憶領域により実現される。
図3は、出力設定情報テーブル300の記憶内容の一例を示す説明図である。図3に示すように、出力設定情報テーブル300は、index項目に対応付けて、プリント基板種別項目と、Gain項目と、DFE係数項目と、出力設定値項目と、を有し、indexごとに各項目に情報が設定されることにより、レコードを記憶する。
index項目には、各々のレコードを識別する識別番号が記憶される。プリント基板種別項目には、プリント基板100の種別を示す情報が記憶される。Gain項目には、プリント基板100が、プリント基板種別項目が示す種別である場合に、当該プリント基板100上に配線された導線を介して信号を受信する受信側イコライザが自動設定するGainの値の範囲が記憶される。
DFE係数項目には、プリント基板100が、プリント基板種別項目が示す種別である場合に、当該プリント基板100上に配線された導線を介して信号を受信する受信側イコライザが自動設定するDFE係数の値の範囲が記憶される。出力設定値項目には、プリント基板100が、プリント基板種別項目が示す種別である場合に、当該プリント基板100上に配線された導線を介して送信される信号の振幅や、プリエンファシスのための増幅率の値として設定する値が記憶される。
例えば、レコードは、識別番号「1」と、プリント基板100の種別を示す名称「プリント基板A」と、Gainの値の範囲「Gain A」と、DFE係数の値の範囲「DFE A」と、出力設定値「出力設定値A」と、を含む出力設定情報を示す。
ここで、「Gain A」は、例えば、Gainの値「5dB」〜「10dB」の範囲を示す。「DFE A」は、例えば、DFE係数の値「−1.0」〜「1.0」の範囲を示す。「出力設定値A」は、例えば、出力設定値として、信号の振幅「1000mV」やプリエンファシスのための増幅率の値「1.0dB」を示す。
ここで、図3の例では、出力設定情報テーブル300は、Gain項目と、DFE係数項目と、を有するが、これに限らない。例えば、出力設定情報テーブル300は、Gain項目と、DFE係数項目と、のうちのいずれかを有さなくてもよい。
(制御装置101の機能的構成例)
次に、図4を用いて、制御装置101の機能的構成例について説明する。図4は、制御装置101の機能的構成例を示すブロック図である。制御装置101は、入力部401と、受信部402と、決定部403と、制御部404と、を含む。
入力部401と、受信部402と、決定部403と、制御部404とは、例えば、図2に示したPROM202やフラッシュメモリ203などの記憶装置102に記憶されたプログラムを、図2に示したエクスパンダ201に含まれるプロセッサに実行させることにより、その機能を実現する。
入力部401は、基板上に配線された導線上の第1の点に信号を入力する。入力部401は、例えば、プリント基板100上に配線された差動の導線に接続されたポートから信号を入力する。ここで、導線とは、例えば、上述した閉路導線である。これにより、受信部402は、プリント基板100上の導線を介して伝送された信号を受信することができる。
受信部402は、入力部401によって第1の点に入力されて導線を介して伝送され導線上の第2の点から出力された信号を受信する。受信部402は、例えば、入力部401によって入力されて導線を介して伝送された信号をポートから受信する。これにより、決定部403は、受信部402によって受信された信号に基づいて信号の減衰に関する情報を取得することができる。受信された信号は、例えば、図2に示したPROM202やフラッシュメモリ203などの記憶装置102に記憶される。
決定部403は、受信部402によって受信された導線を介して伝送された信号の波形に基づく信号の減衰に関する情報を参照して、導線とは異なる基板上に配線された他の導線に入力する信号の減衰の補償値を決定する。また、決定部403は、受信部402によって受信された導線を介して伝送された信号の波形に基づく信号の減衰に関する情報を参照して、導線とは異なる基板上に配線された他の導線に入力する信号の振幅を決定する。
決定部403は、例えば、対応情報を参照して、受信部402によって受信された導線を介して伝送された信号の波形に基づく信号の減衰に関する情報に対応付けられた振幅と補償値との組み合わせを決定する。ここで、対応情報とは、減衰に関する情報と、他の導線に入力する信号の振幅と減衰の補償値との組み合わせ、が対応付けられた情報である。対応情報とは、例えば、上述した出力設定情報テーブル300である。
決定部403は、具体的には、受信側イコライザにおいて、受信した信号をLEを用いて補正した場合にLEにおいて自動設定されたGainと、補正した信号をDFEを用いて補正した場合にDFEにおいて自動設定されたDFE係数と、を取得する。そして、決定部403は、出力設定情報テーブル300を参照して、取得したGainとDFE係数とに対応する出力設定値から振幅と補償値との組み合わせを決定する。決定結果は、例えば、図2に示したPROM202やフラッシュメモリ203などの記憶装置102に記憶される。
制御部404は、決定部403によって決定された振幅と補償値とを用いて、ポートから送信する信号の振幅を設定し、ポートから送信する信号を補償する。これにより、制御部404は、プリント基板100上に配線された導線の伝送特性に応じて、導線を介して送信する信号の振幅やプリエンファシスまたはデエンファシスのための増幅率の値を設定することができる。
また、制御部404は、決定部403によって振幅と補償値とが決定できなかった場合は、エラーメッセージを出力して、制御装置101の動作を停止することができる。これにより、制御部404は、制御装置101から出力される信号が、誤った振幅で、または誤った補償値で補償されて、出力されることを抑制することができる。
(制御装置101の動作の一例)
次に、図5〜図8を用いて、制御装置101の動作の一例について説明する。
図5は、制御装置101の送信側イコライザと受信側イコライザとの一例を示す説明図である。図5に示すように、送信側イコライザは、出力設定値として所定の固定値を設定して、閉路導線に接続されたポートから閉路信号に信号を入力する。信号は、閉路導線を伝送され、受信側イコライザに受信される。
一方で、受信側イコライザは、LEを用いて、高周波数成分を線形に増幅することにより、信号波形を補正する。また、受信側イコライザは、DFEを用いて、過去の信号が示すデジタル値が0か1かを判定した判定結果をフィードバックすることにより、信号波形を補正する。
ここで、上述したように、LEは、信号の増幅率になるGainの値を自動設定し、設定したGainの値を用いて、受信した信号に生じた損失を補正する。また、上述したように、DFEは、信号の補正に用いるDFE係数を自動設定し、設定したDFE係数を用いて、受信した信号に生じた損失を補正する。
次に、図6を用いて、送信側イコライザの詳細について説明する。図6は、送信側イコライザの詳細を示す説明図である。図6において、送信側イコライザは、例えば、トランスミッタを用いて、*1および*2の部分において、符号610に示す振幅=Ampの信号601を増幅して、符号620に示す振幅=Boostの信号602にする。
そして、送信側イコライザは、符号630に示すように、*3の部分において、FFEを用いて、信号602を、デエンファシスによって、増幅率の値「4dB」で補償して、補償後の信号603をポートからプリント基板100上に配線された導線に入力する。
FFEは、信号602を、増幅率の値「4dB」で補償することにより、信号602内の「1」が続く部分、換言すれば周波数が低い部分の振幅を減少させて、信号603にする。FFEは、例えば、下記式(1)の関係が成立するように、信号602の周波数が低い部分の振幅を減少させる。
Emp=20×log10(Boost/VMA) ・・・(1)
ここで、Empは、増幅率の値である。Boostは、補償前の信号の振幅である。VMAは、補償後の信号の振幅である。
このため、FFEは、プリント基板100上に配線された導線を伝送されて信号602の周波数が高い部分が減衰した場合に、周波数が低い部分も周波数が高い部分も振幅が減少することになるため、伝送後の信号603の振幅を均一化することができる。
次に、図7を用いて、受信側イコライザの詳細について説明する。図7は、受信側イコライザの詳細を示す説明図である。図7において、受信側イコライザは、プリント基板100上に配線された導線から出力された信号701をポートから受信する。次に、受信側イコライザは、符号710に示すように、*4の部分において、LEを用いて、Gainを自動設定して、受信した信号701を補正して、信号702にする。
ここで、LEは、増幅率になるGainの値を自動設定し、設定したGainの値を用いて、受信した信号701に生じた損失を補正する。LEは、例えば、3GHzにおける信号の減衰量Sdd21と、補正量Gainと、が一致するように、Gainを自動設定して、受信した信号701に生じた損失を補正して、信号702にする。
そして、受信側イコライザは、符号720に示すように、*5の部分において、DFEを用いて、DFE係数を自動設定して、信号702をさらに補正する。ここで、DFEは、回路703により信号702を1τずつ遅らせてフィードバックし、回路704によりDFE係数Cn(図7の例では、n=0,1,〜4)を乗算して、信号702に加算することにより、信号702に生じた損失を補正する。
次に、図8を用いて、出力設定の一例について説明する。図8は、出力設定の一例を示す説明図である。ここでは、説明の簡略化のため、Gainの値を用いて出力設定値を決定する場合について説明し、Gainの値とDFE係数との組み合わせを用いて出力設定値を決定する場合については説明を省略する。
図8に示すように、制御装置101は、受信側イコライザによって自動設定されたGainの値が、出力設定情報テーブル300のGain Aの範囲に含まれる場合には、出力設定値Aを取得して送信側イコライザに設定させる。
また、制御装置101は、受信側イコライザによって自動設定されたGainの値が、出力設定情報テーブル300のGain Bの範囲に含まれる場合には、出力設定値Bを取得して送信側イコライザに設定させる。
また、制御装置101は、受信側イコライザによって自動設定されたGainの値が出力設定情報テーブル300のGain Aの範囲とGain Bの範囲との重複範囲に含まれる場合には、出力設定値Aと出力設定値Bとのいずれかを取得する。そして、制御装置101は、取得した出力設定値Aと出力設定値Bとのいずれかを送信側イコライザに設定させる。
(制御装置101の出力設定処理手順)
次に、図9を用いて、制御装置101の出力設定処理手順の一例について説明する。
図9は、制御装置101の出力設定処理手順の一例を示すフローチャートである。図9において、まず、制御装置101は、電源を投入されると、FWを読み込み、FWを実行する(ステップS901)。次に、制御装置101は、FWを実行すると、閉路導線以外の導線に接続されたポートを、Disableに設定する(ステップS902)。
そして、制御装置101は、送信側イコライザに出力設定値として固定値を設定させる(ステップS903)。次に、制御装置101は、送信側イコライザを用いて、閉路導線に信号を入力する(ステップS904)。そして、制御装置101は、受信側イコライザにGainの値とDFE係数の値とを決定させる(ステップS905)。
次に、制御装置101は、決定したか否かを判定する(ステップS906)。ここで、決定していない場合(ステップS906:No)、制御装置101は、ステップS903の処理に戻る。一方で、決定した場合(ステップS906:Yes)、制御装置101は、出力設定情報テーブル300から決定したGainの値とDFE係数の値とを含む範囲を示すレコードを探索する(ステップS907)。
次に、制御装置101は、探索できたか否かを判定する(ステップS908)。ここで、探索できた場合(ステップS908:Yes)、制御装置101は、探索したレコードの出力設定値を送信側イコライザに設定させる(ステップS909)。次に、制御装置101は、ポートをEnableに設定する(ステップS910)。そして、制御装置101は、出力設定処理を終了する。
一方で、探索できなかった場合(ステップS908:No)、制御装置101は、エラーメッセージを出力する(ステップS911)。そして、制御装置101は、出力設定処理を終了する。これにより、制御装置101は、プリント基板100上に配線された導線の伝送特性に応じて、導線を介して送信する信号の振幅やプリエンファシスのための増幅率の値を設定することができる。
以上説明したように、制御装置101によれば、閉路導線に入力した信号の波形と、閉路導線から取得した信号の波形と、に基づいて、プリント基板100上に配線された導線の伝送特性を特定することができる。そして、制御装置101によれば、特定した伝送特性に基づいて、プリント基板100上に配線された導線を介して送信する信号の振幅や補償値を設定することができる。これにより、制御装置101は、伝送特性が異なる種々のプリント基板100に接続された場合であっても、個々のプリント基板100上に配線された導線の伝送特性に応じて、導線を介して送信する信号の振幅や補償値を設定することができる。
また、制御装置101によれば、出力設定情報テーブル300を参照して、プリント基板100上に配線された導線を介して送信する信号の振幅や補償値を設定することができる。これにより、制御装置101は、伝送特性が異なる種々のプリント基板100に接続された場合であっても、個々のプリント基板100上に配線された導線の伝送特性に応じて、導線を介して送信する信号の振幅や補償値を設定することができる。また、これにより、制御装置101は、導線の伝送特性に応じて、導線を介して送信する信号の振幅や補償値を算出する場合に比べて、導線を介して送信する信号の振幅や補償値を高速に設定することができる。
ここで、伝送特性が異なる個々のプリント基板100を検査し、個々のプリント基板100上に配線された導線の伝送特性を特定し、伝送特性に応じて信号の振幅や補償値を設定する場合が考えられる。しかしながら、この場合、個々のプリント基板100を検査することにより、製造コストや製造期間が増大してしまう。一方で、制御装置101は、自動で、プリント基板100上に配線された導線の伝送特性に応じて、信号の振幅や補償値を設定することができ、個々のプリント基板100を検査しなくてもよいため、製造コストや製造期間を減少させることができる。
また、制御装置101によれば、プリント基板100が経年劣化した場合やプリント基板100の製造ばらつきがある場合にも、自動で、プリント基板100上に配線された導線の伝送特性に応じて、信号の振幅や補償値を設定することができる。したがって、制御装置101は、プリント基板100が経年劣化した場合やプリント基板100の製造ばらつきがある場合に、動作エラーが発生することを抑制することができる。
また、制御装置101によれば、自動で、プリント基板100上に配線された導線の伝送特性に応じて、信号の振幅や補償値を設定することができる。これにより、プリント基板100を検査しなくてもよいため、製造コストや製造期間を減少させることができる。また、制御装置101によれば、プリント基板100の伝送特性に応じた信号の振幅や補償値を設定することができなかった場合には、エラーメッセージを出力して、動作を停止することができる。したがって、制御装置101は、動作エラーが発生することを抑制することができる。
なお、本実施の形態で説明した制御方法は、予め用意されたプログラムをパーソナル・コンピュータやワークステーション等のコンピュータで実行することにより実現することができる。本制御プログラムは、ハードディスク、フレキシブルディスク、CD−ROM、MO、DVD等のコンピュータで読み取り可能な記録媒体に記録され、コンピュータによって記録媒体から読み出されることによって実行される。また本制御プログラムは、インターネット等のネットワークを介して配布してもよい。
上述した実施の形態に関し、さらに以下の付記を開示する。
(付記1)基板上に配線された導線上の第1の点に信号を入力する入力部と、
前記入力部によって前記第1の点に入力されて前記導線を介して伝送され前記導線上の第2の点から出力された前記信号を受信する受信部と、
前記受信部によって受信された前記導線を介して伝送された前記信号の波形に基づく前記信号の減衰に関する情報を参照して、前記導線とは異なる前記基板上に配線された他の導線に入力する信号の減衰の補償値を決定する決定部と、
を有することを特徴とする制御装置。
(付記2)前記決定部は、前記受信部によって受信された前記導線を介して伝送された前記信号の波形に基づく前記信号の減衰に関する情報を参照して、前記導線とは異なる前記基板上に配線された他の導線に入力する信号の振幅を決定することを特徴とする付記1に記載の制御装置。
(付記3)前記決定部は、減衰に関する情報と、前記他の導線に入力する信号の振幅と減衰の補償値との組み合わせ、が対応付けられた対応情報を参照して、前記受信部によって受信された前記導線を介して伝送された前記信号の波形に基づく前記信号の減衰に関する情報に対応付けられた振幅と補償値との組み合わせを決定することを特徴とする付記1または2に記載の制御装置。
(付記4)コンピュータが、
基板上に配線された導線上の第1の点に信号を入力し、
前記第1の点に入力されて前記導線を介して伝送され前記導線上の第2の点から出力された前記信号を受信し、
受信した前記導線を介して伝送された前記信号の波形に基づく前記信号の減衰に関する情報を参照して、前記導線とは異なる前記基板上に配線された他の導線に入力する信号の減衰の補償値を決定する、
処理を実行すること特徴とする制御方法。
101 制御装置
401 入力部
402 受信部
403 決定部
404 制御部

Claims (3)

  1. 基板上に配線された導線上の第1の点に信号を入力する入力部と、
    前記入力部によって前記第1の点に入力されて前記導線を介して伝送され前記導線上の第2の点から出力された前記信号を受信する受信部と、
    前記受信部によって受信された前記導線を介して伝送された前記信号の波形に基づく前記信号の減衰に関する情報を参照して、前記導線とは異なる前記基板上に配線された他の導線に入力する信号の減衰の補償値を決定する決定部と、
    を有することを特徴とする制御装置。
  2. 前記決定部は、前記受信部によって受信された前記導線を介して伝送された前記信号の波形に基づく前記信号の減衰に関する情報を参照して、前記導線とは異なる前記基板上に配線された他の導線に入力する信号の振幅を決定することを特徴とする請求項1に記載の制御装置。
  3. コンピュータが、
    基板上に配線された導線上の第1の点に信号を入力し、
    前記第1の点に入力されて前記導線を介して伝送され前記導線上の第2の点から出力された前記信号を受信し、
    受信した前記導線を介して伝送された前記信号の波形に基づく前記信号の減衰に関する情報を参照して、前記導線とは異なる前記基板上に配線された他の導線に入力する信号の減衰の補償値を決定する、
    処理を実行すること特徴とする制御方法。
JP2013143907A 2013-07-09 2013-07-09 制御装置、および制御方法 Pending JP2015019163A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2013143907A JP2015019163A (ja) 2013-07-09 2013-07-09 制御装置、および制御方法
US14/304,042 US20150016498A1 (en) 2013-07-09 2014-06-13 Control device, control method and control system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013143907A JP2015019163A (ja) 2013-07-09 2013-07-09 制御装置、および制御方法

Publications (1)

Publication Number Publication Date
JP2015019163A true JP2015019163A (ja) 2015-01-29

Family

ID=52277070

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013143907A Pending JP2015019163A (ja) 2013-07-09 2013-07-09 制御装置、および制御方法

Country Status (2)

Country Link
US (1) US20150016498A1 (ja)
JP (1) JP2015019163A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019202471A (ja) * 2018-05-23 2019-11-28 コニカミノルタ株式会社 画像形成装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6686459B2 (ja) * 2016-01-19 2020-04-22 富士通株式会社 診断装置、診断方法および診断プログラム

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53114604A (en) * 1977-03-17 1978-10-06 Nec Corp Automatic gain control system
JPS63107324A (ja) * 1986-10-24 1988-05-12 Sumitomo Electric Ind Ltd 光伝送における光信号伝送路の特性補正装置
JPH077375A (ja) * 1993-06-18 1995-01-10 Advantest Corp 伝送線路の減衰補償方式
JP2005057248A (ja) * 2003-07-24 2005-03-03 Toppan Printing Co Ltd 回路配線基板の特性インピーダンス検査装置
JP2011097153A (ja) * 2009-10-27 2011-05-12 Fujitsu Ltd プリント回路板及び情報処理装置
US20130147496A1 (en) * 2010-08-12 2013-06-13 Fraunhofer-Gesellschaft Zur Foerderung Der Angewandten Forschung E.V. Capacity measuring circuit, sensor system and method for measuring a capacity using a sinusoidal voltage signal

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100294700B1 (ko) * 1997-12-20 2001-07-12 서평원 이동통신시스템의기지국송신시스템및이를이용한기저대역신호처리방법
EP2375662B1 (en) * 2005-01-20 2018-09-26 Rambus Inc. High-speed signaling systems with adaptable pre-emphasis and equalization
US7903746B2 (en) * 2007-07-26 2011-03-08 International Business Machines Corporation Calibrating parameters in a storage subsystem with wide ports
JP4858615B2 (ja) * 2007-08-03 2012-01-18 富士通株式会社 通信装置、通信システム、及び通信方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53114604A (en) * 1977-03-17 1978-10-06 Nec Corp Automatic gain control system
JPS63107324A (ja) * 1986-10-24 1988-05-12 Sumitomo Electric Ind Ltd 光伝送における光信号伝送路の特性補正装置
JPH077375A (ja) * 1993-06-18 1995-01-10 Advantest Corp 伝送線路の減衰補償方式
JP2005057248A (ja) * 2003-07-24 2005-03-03 Toppan Printing Co Ltd 回路配線基板の特性インピーダンス検査装置
JP2011097153A (ja) * 2009-10-27 2011-05-12 Fujitsu Ltd プリント回路板及び情報処理装置
US20130147496A1 (en) * 2010-08-12 2013-06-13 Fraunhofer-Gesellschaft Zur Foerderung Der Angewandten Forschung E.V. Capacity measuring circuit, sensor system and method for measuring a capacity using a sinusoidal voltage signal

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019202471A (ja) * 2018-05-23 2019-11-28 コニカミノルタ株式会社 画像形成装置
JP7073906B2 (ja) 2018-05-23 2022-05-24 コニカミノルタ株式会社 画像形成装置

Also Published As

Publication number Publication date
US20150016498A1 (en) 2015-01-15

Similar Documents

Publication Publication Date Title
KR101031393B1 (ko) 신호 전송 장치 및 방법
KR101039172B1 (ko) 와이드 포트를 갖는 저장 서브시스템에서의 케이블 길이를 검출하기 위한 장치 및 방법
CN109257094B (zh) 一种串行解串发送器的预加重值取值方法与装置
CN108540244B (zh) 预加重系数测试方法、装置及通信设备
JP2015019163A (ja) 制御装置、および制御方法
US9692620B2 (en) System aware transmitter adaptation for high speed serial interfaces
US9436648B2 (en) Method for matching the signal transmission between two electronic devices, and arrangement having a computer system and a peripheral device
WO2008124924A1 (en) De-emphasizing cable equalizer
WO2022030192A1 (ja) 通信装置、通信システム、通信方法
CN110532654B (zh) 一种印刷电路板pcb板上参数确定的方法和装置
US9673941B2 (en) Frequency-domain high-speed bus signal integrity compliance model
JPS5892119A (ja) 線路等化器
US9733305B2 (en) Frequency-domain high-speed bus signal integrity compliance model
US7284216B2 (en) System and method for verifying signal propagation delays of circuit traces of a PCB layout
US7656977B2 (en) Method and system of frequency domain equalization
US9590774B1 (en) Circuit for introducing signal jitter
CN113014521B (zh) 信号补偿方法、装置及电子设备
CN113221376B (zh) 一种服务器线缆选型的方法、装置、设备及可读介质
JP7504587B2 (ja) 試験測定装置及び信号抽出方法
Koh et al. On-die common mode noise reduction solution for high speed differential IO
JP2018156143A (ja) リピータ装置、リピータチップ、カード装置、信号伝送装置、リピータ関連パラメータ設定方法およびリピータ関連パラメータ設定プログラム
US20170091137A1 (en) System and Method to Blacklist Equalization Coefficients in a High-Speed Serial Interface
US8817862B2 (en) Equalizer and equalizing method
NZ779952B2 (en) Adaptive hopping equalizer
CN114726457A (zh) 通信方法、电子装置、处理装置与电子设备

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160405

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170214

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170417

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170725