JP5407524B2 - 伝送装置、受信回路及び伝送装置の制御方法 - Google Patents

Description

本発明は、伝送装置に関し、特に伝送路の終端部（終端回路）の調整機能を備えた伝送装置に関する。

近年、ＬＳＩ(Large Scale Integrated Circuit)間の伝送速度の高速化に対する要求は、ＣＰＵ(Central Processing Unit)やチップセット等の半導体装置の性能向上によって、益々高まっている。当然ながら、ＬＳＩ間の伝送速度の高速化は、それを搭載するコンピュータシステムの性能に大きな影響を与える。

ＬＳＩ間の高速伝送においては、ＬＳＩ間を伝送する信号波形に影響を与える各設計要素は、エラーなく信号を伝送するために、高い設計精度を要求する。その上、高速伝送では、波形の振幅が小さいため設計マージンは小さい。

ＬＳＩ間の高速伝送の設計要素の一つに終端抵抗がある。この終端抵抗は、ＬＳＩ間の伝送路（伝送線路）の両端に設置される抵抗である。終端抵抗は、伝送路の両端における伝送信号の反射を防止して伝送信号の波形の乱れを防ぎ、伝送路の電気的特性を向上させる役割をもっている。当該伝送信号の波形の乱れは、高速伝送においては、信号の伝送速度の高速化の障害となる。尚、終端抵抗の抵抗値は、伝送路の規定を満たすように、なるべく一定の値にする必要がある。

終端抵抗の抵抗値の変化が伝送路に及ぼす悪影響は、ＬＳＩの低消費電力化（電源電圧の低下）、高速伝送化、チップ集積度向上等の要因により、近年、ますます大きくなる傾向にある。このため、終端抵抗の調整精度は、ＬＳＩ間の高速伝送実現のために、重要な要素となってきている。

図１１は、ＬＳＩ間でデータの送受信を行なう伝送装置の概略構成を示す図である。
図１１に示す伝送装置９００は、ＬＳＩ１０００（ＬＳＩａ）、ＬＳＩ２０００（ＬＳＩｂ）、及びそれらのＬＳＩ間の伝送路３００１、３００２を備えている。ＬＳＩ１０００とＬＳＩ２０００は、上記伝送路３００１、３００２を介して互いにデータの送受信を行なう。

ＬＳＩ１０００は、出力ドライバ（送信ドライバ）１００１、受信レシーバ１００２、信号線１０１１、１０１２、及び終端抵抗１０２１、１０２２を備えている。信号線１０１１は、送信ドライバ１００１と伝送路３００１を接続している。終端抵抗１０２１は、当該信号線１０１１と接地間に接続されている。信号線１０１２は、受信レシーバ１００２と伝送路３００２を接続している。終端抵抗１０２２は、当該信号線１０１２と接地間に接続されている。

ＬＳＩ２０００は、ＬＳＩ１０００と同様な構成をしている。ＬＳＩ２０００は、送信ドライバ（出力ドライバ）２００１、受信レシーバ２００２、信号線２０１１、２０１２、及び終端抵抗２０２１、２０２２を備えている。信号線２０１２は、受信レシーバ２００２と伝送路３００１を接続している。終端抵抗２０２２は、当該信号線２０１２と接地間に接続されている。信号線２０１１は、送信ドライバ２００１と伝送路３００２を接続している。終端抵抗２０２１は、当該信号線２０１１と接地間に接続されている。

上記構成の伝送装置９００において、終端抵抗１０２１、２０２２の特性インピーダンスは、インピーダンス整合がとれるように、伝送路３００１の特性インピーダンスを考慮し伝送路の規定値を満たす値になるように調整されている。同様に、終端抵抗１０２２、２０２１の特性インピーダンスは、高速伝送が良好に行われるように伝送路の規定値を満たすよう調整されている。

上記伝送装置９００のように、終端抵抗を伝送路の特性インピーダンスに一致させるように制御する技術は、例えば、特開２００３−１２２４６５号公報、特開２００１−１７５３７３号公報などに開示されている。

図１２は、従来のＬＳＩ間伝送装置の一般的な構成例を示す図である。
図１２に示すＬＳＩ間伝送装置４０００は、２つのＬＳＩ４１００（ＬＳＩＡ）、ＬＳＩ４２００（ＬＳＩＢ）、及びそれら２つのＬＳＩ４１００、４２００間を接続する伝送路（ＬＳＩチップ間伝送路）４３００、４４００を備えている。ＬＳＩ４１００とＬＳＩ４２００は、２つの伝送路４３００、４４００によって接続されている。伝送路４３００は、ＬＳＩ４１００がＬＳＩ４２００に対してデータを送信するために使用される伝送路であり、伝送路４４００は、ＬＳＩ４２００がＬＳＩ４１００に対してデータを送信するために使用される伝送路である。伝送路４３００は、４本の信号線４３０１−１〜４から構成されている。伝送路４４００は、４本の信号線４４０１−１〜４から構成されている。

ＬＳＩ４１００とＬＳＩ４２００のインターフェース部は、同じ回路構成となっている。ＬＳＩ４１００のインターフェース部は、ＬＳＩ４１００において制御部４１１１０を除く回路をさす。ＬＳＩ４２００のインターフェース部は、ＬＳＩ４２００において制御部４２１０を除く回路をさす。
したがって、ここでは主にＬＳＩ４１００の回路構成を説明し、ＬＳＩ４２００の回路構成の説明は省略する。

ＬＳＩ４１００は、制御部４１１０、送信バッファ４１２０、送信パケット処理部４１３０、データ送信制御部４１４０、送信部４１５０、受信部４１６０、受信パケット処理部４１７０及び受信バッファ４１８０を備えている。

制御部４１１０は、通信相手のＬＳＩと送受信するパケットの生成・制御などを行う。
制御部４１１０が生成・制御するパケットは、例えば、トランザクション層で制御されるパケット等である。制御部４１１０は、通信相手のＬＳＩに送信するパケット（送信パケット）を制御し、その送信パケットを送信バッファ４１２０に格納する。また、受信バッファ４１８０から、通信相手のＬＳＩから受信したパケット（受信パケット）を取り出すなどの処理を行う。

送信バッファ４１２０は、制御部４１１０からの送信パケットを格納するバッファである。送信バッファ４１２０に格納されている送信パケットの位置（格納位置）は、データ送信制御部４１４０で制御されるポインタにより制御できるような仕組みになっている。

送信パケット処理部４１３０は、送信データ処理部４１３０ａとＣＲＣ挿入部４１３０ｂを備えている。送信データ処理部４１３０ａは、送信バッファ４１２０から送信パケットを取り出し、それをＣＲＣ挿入部４１３０ｂに出力する。ＣＲＣ挿入部４１３０ｂは、当該送信パケットのＣＲＣコード(Cyclic Redundancy Check Code) を生成し、そのＣＲＣコードを当該送信パケットに挿入する。そして、当該ＣＲＣコードが挿入された送信パケットを送信部４１５０に出力する。

送信部４１５０は、データ処理２・転送部４１５０ａ、４個の送信ドライバ４１５０ｂ−１〜４、当該送信ドライバの出力端子に接続された信号線４３０１−１〜４と接地間に接続された終端抵抗４１５１−１〜４、及び送信側終端抵抗アップデート制御部４１５０ｔを備えている。データ処理２・転送部４１５０ａは、送信データ処理部４１３０から受け取った送信パケットを、４個の送信ドライバ４１５０ｂ−１〜４に分割出力する。各送信ドライバ４１５０ｂ−１〜４は、データ処理２・転送部４１５０ａから入力するデータを信号線４３０１−１〜４に出力する。送信側終端抵抗アップデート制御部４１５０ｔは、後述する終端抵抗調整回路４１６３と接続されている。送信側終端抵抗アップデート制御部４１５０ｔは、終端抵抗調整回路４１６３から入力される制御信号を基に、終端抵抗４１５１−１〜４の抵抗値を適正値に更新する。この適正値は、環境変化に依存して抵抗値が変動しにくい外部基準抵抗Ｒａの抵抗値により設定される。

受信部４１６０は、データ処理３・転送部４１６０ａ、４個の受信レシーバ４１６０ｂ−１〜４、当該受信レシーバ４１６０ｂ−１〜４の入力端子に接続された信号線４４０１−１〜４と接地間に接続された終端抵抗４１６１−１〜４、及び終端抵抗調整回路４１６３を備えている。データ処理３・転送部４１６０ａは、４個の受信レシーバ４１６０ｂ−１〜４から入力するデータを統合してパケットを復元し、そのパケットを受信パケット処理部４１７０に出力する。終端抵抗調整回路４１６３は、抵抗調整回路４１６３ａと受信側アップデート制御部４１６３ｒを備えている。終端抵抗調整回路４１６３には、ＬＳＩ４１００に外付けされた基準抵抗（外部基準抵抗）Ｒａが接続されている。終端抵抗調整回路４１６３aと外部基準抵抗Ｒａは、ＬＳＩ４１００の端子（ピン）とその端子に接続された配線により接続されている。

外部基準抵抗Ｒａは、終端抵抗４１５１−１〜４、４１６１−１〜４の値（抵抗値）の基準となる抵抗値を持つ抵抗である。終端抵抗４１５１−１〜４、４１６１−１〜４の抵抗値が外部基準抵抗Ｒａの抵抗値に等しくなるように調整されることで、伝送路４３００、４４００の終端においてインピーダンス調整され、伝送路４３００、４４００の終端での信号反射が抑止される。

終端抵抗調整回路４１６３の抵抗調整回路４１６３ａは、外部基準抵抗Ｒａの抵抗値を参照して、終端抵抗４１５１−１〜４、４１６１−１〜４の抵抗値を調整するための制御信号を生成する回路である。周囲温度の変化や電源電圧の変動などの影響により変化する終端抵抗４１５１−１〜４、４１６１−１〜４の抵抗値は、当該調整された抵抗値に設定される。送信側アップデート制御部４１６３ｔは、抵抗調整回路４１６３ａから入力する制御信号を基に、終端抵抗４１６１−１〜４の抵抗値が外部基準抵抗Ｒａの抵抗値に等しくなるように、終端抵抗４１６１−１〜４の抵抗値を更新する回路である。

受信部４１６０の抵抗調整回路４１６３ａは、送信部４１５０の送信側アップデート制御部４１５０ｔと接続されている。抵抗調整回路４１６３ａは、ＬＳＩ４１００の電源がオンになったときに、受信部４１６０の終端抵抗４１６１−１〜４と送信部４１５０の終端抵抗４１５１−１〜４を、それらの抵抗値が外部基準抵抗Ｒａの抵抗値を参照して調整した抵抗値に設定する。

受信パケット処理部４１７０は、受信データ処理４部４１７０ａとＣＲＣチェッカー４１７０ｂを備えている。ＣＲＣチェッカー４１７０ｂは、受信部４１６０から受信したデータをＣＲＣチェックし、パケットなどのデータとエラー情報等をデータ処理部４１７０ａに通知する。データ処理部４１７０ａは、ＣＲＣチェッカー４１７０ｂからの通知により、受信パケットがエラーであると判断した場合は、送信パケット処理部４１３０に対して受信パケットのエラーを通知する。送信部４１５０は、上記エラーが検出されたパケットの再送を要求するリクエスト（再送要求リクエスト）を、伝送路４３００を介してＬＳＩ４２００の受信部４２６０に送信する。

データ処理部４１７０ａは、ＣＲＣチェッカー４１７０ｂから受信パケットにエラーが生じていないという結果を受け取った場合には、受信パケットから下位階層（例えばデータリンク層）のヘッダやＣＲＣデータを除去するなどの処理を行い、上位階層（例えばトランザクション層）の受信パケットを生成し、その生成した受信パケットを受信バッファ４１８０に格納する。

受信バッファ４１８０は、受信パケット処理部４１７０から受信したパケットを格納するバッファである。受信バッファ４１８０に格納された受信パケットは、制御部４１１０によって読み出される。

ＬＳＩ４２００（ＬＳＩＢ）は、制御部４２１０、送信バッファ４２２０、送信パケット処理部４２３０、データ送信制御部４２４０、送信部４２５０、受信部４２６０、受信パケット処理部４２７０及び受信バッファ４２８０を備えている。ＬＳＩ４２００のインターフェース部の回路構成は、上述したＬＳＩ４１００（ＬＳＩＡ）と同様である。ＬＳＩ４２００の構成要素において、ＬＳＩ４１００の構成要素と同じ構成要素には同じ名称を記載している。ＬＳＩ４２００の終端抵抗調整回路４２６３には基準抵抗（外部基準抵抗）Ｒｂが外付けされている。

ＬＳＩ４１００の終端抵抗調整回路４１６３とＬＳＩ４２００の終端抵抗調整回路４２６３の構成は、例えば特開２００６−２０３４０５号公報に開示されている。終端抵抗調整回路４１６３、４２６３の抵抗調整回路４１６３ａ、４２６３ａは、特開２００６−２０３４０５号公報に開示されているキャリブレーション回路に該当する。

ＬＳＩ４１００の送信部４１５０とＬＳＩ４２００の受信部４２６０は、伝送路４３００によって接続されている。また、ＬＳＩ４２００の送信部４２５０とＬＳＩ４１００の受信部４１６０は、伝送路４４００によって接続されている。ＬＳＩ４１００とＬＳＩ４２００は、伝送路４３００と伝送路４４００を利用することで双方向通信が可能になっている。より詳細に説明すると、ＬＳＩ４１００の送信部４１５０の送信ドライバ４１５０ｂ−１〜４とＬＳＩ４２００の受信レシーバ４１６０ｂ−１〜４が、それぞれ、信号線４３０１−１〜４によって接続されている。また、ＬＳＩ４２００の送信部４２５０の送信ドライバ４２５０ｂ−１〜４とＬＳＩ４１００の受信レシーバ４２６０ｂ−１〜４が、それぞれ、信号線４４０１−１〜４によって接続されている。したがって、ＬＳＩ４２００がＬＳＩ４１００からデータを正確に受信する場合には、ＬＳＩ４２００の受信部４２６０の終端抵抗４２６１−１〜４の抵抗値を、外部基準抵抗Ｒｂの抵抗値によって、所望の抵抗値に調整する必要がある。もう一方で、ＬＳＩ４１００の送信部４１５０の終端抵抗４１５１−１〜４の抵抗値を、外部基準抵抗Ｒａの抵抗値によって、所望の抵抗値に調整する必要がある。同様に、ＬＳＩ４１００がＬＳＩ４２００からデータを正確に受信する場合には、ＬＳＩ４１００の受信部４１６０の終端抵抗４１６１−１〜４の抵抗値を外部基準抵抗Ｒａに、ＬＳＩ４２００の送信部４１５０の終端抵抗４１５１−１〜４の抵抗値を外部基準抵抗Ｒｂによって、所望の抵抗値に調整する必要がある。

ここで、ＬＳＩ４１００からＬＳＩ４２００にデータを送信する場合の動作を簡単に説明する。ＬＳＩ４１００の制御部４１１０から送出されたパケットは、ＬＳＩ４１００の送信バッファ４１２０を介して送信パケット処理部４１３０のデータ処理部４１３０ａに送られる。送信パケット処理部４１３０のＣＲＣ挿入部４１３０ｂは、データ処理部４１３０ａに入力したパケットのＣＲＣコードを生成する。送信パケット処理部４１３０は、データ処理部４１３０ａが入力したパケットにＣＲＣ挿入部４１３０ｂが生成したＣＲＣコードを挿入し、ＣＲＣコードが挿入されたパケットを送信部４１５０に出力する。送信部４１５０は、送信パケット処理部４１３０から受け取ったパケットを、伝送路４３００に送出する。ＬＳＩ４２００の受信部４２６０は、伝送路４３００を通して送られてくるパケットを受信部４２６０で受信する。受信部４２６０は、ＬＳＩ４１００から送られてきたパケットを受信パケット処理部４２７０のデータ処理部４２７０ａに送る。受信パケット処理部４２７０のＣＲＣチェッカー４２７０ｂは、データ処理部４２７０ａが受信部４２６０から受け取ったパケット（受信パケット）についてＣＲＣによるデータ誤りチェックを行なう。

ＣＲＣチェッカー４２７０ｂは、受信パケットのデータ誤りの検出結果をデータ処理部４２７０ａに通知する。データ処理部４２７０ａは、受信パケットにエラーがなければ、その受信パケットを受信バッファ４２８０に書き込む。一方、データ処理部４２７０ａは、受信パケットにエラーがあれば、送信パケット処理部４２３０に対して、そのエラーを受信したパケットに関するエラー情報を伝達する。送信パケット処理部４２３０は、受信パケット処理部４２７０から前記エラー情報を受け取ると、再送要求リクエストを生成し、それを送信部４２５０に送る。送信部４１５０は、送信パケット処理部４１３０から受け取った再送要求リクエストを伝送路４４００に送出する。

ＬＳＩ４１００の受信部４１６０は、ＬＳＩ４２００が送出した再送要求リクエストを、伝送路４４００を通して受信する。受信部４１６０は、ＬＳＩ４２００から受信した再送要求リクエストを受信パケット処理部４１７０に送る。受信パケット処理部４１７０は、受信部４１６０から再送要求リクエストを受け取ると、データ送信制御部４１４０にＬＳＩ４２００がエラー受信したパケットに関する情報を通知することで、ＬＳＩ４２００がエラー受信したパケットの再送を依頼する。データ送信制御部４１４０は、送信バッファ４１２０のポインタを、再送する必要があるパケットの格納位置まで戻す。送信パケット処理部４１３０は、送信バッファ４１２０から、そのポインタが指すパケットを読み出し、ＬＳＩ４２００でエラー受信となったパケットを送信部４１５０に送る。送信部４１５０は、送信パケット処理部４１３０から受け取ったパケットを、伝送路４３００を介してＬＳＩ４２００に送信する。これにより、ＬＳＩ４１００からＬＳＩ４２００に対して、ＬＳＩ４２００がエラー受信したパケットがＬＳＩ４２００に再送される。

ＬＳＩ４２００は、ＬＳＩ４１００からパケットを正常に受信した場合には、パケットを正常に受信したことをＬＳＩ４１００に通知する。ＬＳＩ４１００は、ＬＳＩ４２００からパケットを正常に受信した旨の通知を受け取ると、データ送信制御部４１４０は、そのパケットが正常に受信できたことを認識し、ポインタの制御に反映させる。そして、ＬＳＩ４１００へのパケットの送信を継続する。

尚、特開２００３−１２２４６５号公報には、データの送受信が停止していることを検出して、データの送受信が停止している時に、終端抵抗を補正する技術が開示されている。また、特開２００１−１７５３７３号公報には、ダミー負荷手段を設けて、伝送ラインのインピーダンスを常に終端抵抗手段と等しくなるように保持できる通信装置が開示されている。

特開２００３−１２２４６５号公報 特開２００１−１７５３７３号公報 特開２００６−２０３４０５号公報

終端抵抗は、外部環境の温度（例えば、ＬＳＩチップの温度）等の影響により、その値（抵抗値）が変化する。コンピュータシステムは、長時間にわたって連続して運用される場合が多く、運用時間が長くなると、それに伴い装置内部の温度が上昇する。このため、コンピュータシステムに搭載される半導体装置は、コンピュータシステムが連続運用されると、自身及び周囲の熱の影響により、温度が上昇する。したがって、コンピュータシステムに実装される半導体装置内に設置される終端抵抗は、コンピュータシステムが長時間連続運用されると、その抵抗値が変化する。このため、コンピュータシステム内のＬＳＩ間の高速伝送において、インピーダンス不整合により、伝送する信号波形に歪が生じ、受信データ誤りが生じてしまう。

前述のコンピュータシステムの温度変化のため、コンピュータシステムを長時間連続して運用する場合には、ＬＳＩ間の伝送路の両端に設置されている終端抵抗の抵抗値が常に最適な値になるように制御する必要がある。但し、データ伝送中に終端抵抗の抵抗値を変更すると、その変更を行なわなければ正常に伝送されたであろうデータが正常に受信できなくなる場合も起こりうる。このため、終端抵抗の抵抗値の調整は、データ伝送に誤りが生じないような方法で実施する必要がある。

本発明の目的は、データ転送中の伝送路の終端部の抵抗値の補正を、データを破壊することなくできるようにすることである。
本発明の伝送装置は、データを伝送路に送信する送信回路と、前記伝送路を介して前記データを受信する受信回路を有する伝送装置を前提とする。

本発明の伝送装置の送信回路は、エラー検出符号生成部、送信回路側送信部及び送信回路側受信部を有する。
本発明の伝送装置の前記受信回路は、受信側終端部、受信側終端部調整部、受信回路側受信部と、エラー検出部、受信回路側送信部及び制御部を有する。

受信側終端部は、前記伝送路の前記受信回路側における終端を行う。受信側終端部調整部は、前記受信側終端部の抵抗値を適正値に更新する。受信回路側受信部は、前記送信回路から送信された前記送信データを、前記伝送路を介して受信する。エラー検出部は、前記受信回路側受信部が受信したデータのエラーを検出する。受信回路側送信部は、前記エラー検出部によりエラーが検出されたデータの再送を要求するエラー発生データ再送要求を前記送信側受信部回路に送信する。制御部は、前記エラー検出部により受信データが検出されたことを契機として終端部調整期間に移行し、前記終端部調整期間内に前記受信側終端部調整部を制御して、前記終端部調整期間内に前記受信側終端部に前記受信側終端部の抵抗値を適正値に更新させる。

本発明によれば、データ転送中の終端抵抗の補正を、データを破壊することなく行なうことができる。

本発明の第１の実施形態であるＬＳＩ間伝送装置の全体構成図である。 第１の実施形態における受信パケット処理部の構成例を示す図である。 第１の実施形態において終端抵抗調整期間を設定するために使用されるパケットのデータ構造を示す図である。 第１の実施形態における終端抵抗の更新方法を示す図である。 第１の実施形態における終端抵抗の更新処理の手順を示すフローチャートである。 本発明の第２の実施形態であるＬＳＩ間伝送装置の全体構成図である。 第２の実施形態における終端抵抗の更新処理の手順を示すフローチャートである。 本発明の第３の実施形態であるＬＳＩ間伝送装置の全体構成図である。 第３の実施形態における終端抵抗の更新方法を示す図である。 第３の実施形態における終端抵抗の更新処理の手順を示すフローチャートである。 ＬＳＩ間でデータの送受信を行なう伝送装置の概略構成を示す図である。 従来のＬＳＩ間伝送装置の一般的な構成例を示す図である。

以下、本発明を実施する形態を、図面を参照しながら説明する。
以下に述べる第１〜第３の実施形態は、いずれも、本発明の伝送装置を、ＬＳＩ間でデータ転送を行う伝送装置（ＬＳＩ間伝送装置）に適用したものである。本実施形態のＬＳＩ間伝送装置は、ＬＳＩ間のデータ転送期間中に伝送エラーが発生した場合、終端抵抗を調整（更新）する期間に移行し、この終端抵抗の調整期間中に、ＬＳＩ間の伝送路の終端に設置された終端抵抗の抵抗値を適正値（ＬＳＩに外付けされた外部基準抵抗の抵抗値に等しいか、または外部基準抵抗の抵抗値に準ずる値）に補正する。また、終端抵抗調整期間中は、受信側ＬＳＩは受信データのエラーチェックを実施しない。第１〜第３の実施形態のＬＳＩ間伝送装置は、いずれも、パケットを用いてデータ転送を行う伝送装置に本発明を適用したものであるが、本発明は、パケットによりデータ転送を行う伝送装置に限定されるものではない。

[第１の実施形態]
｛第１の実施形態のシステム構成｝
図１は、本発明の第１の実施形態であるＬＳＩ間伝送装置の全体構成図である。図１に示すＬＳＩ間伝送装置１は、ＬＳＩ１０−１、ＬＳＩ２０−１、伝送路４３００（第１の伝送路）、伝送路４４００（第２の伝送路）、外部基準抵抗Ｒａ（第１の外部基準抵抗）及び外部基準抵抗Ｒｂ（第２の外部基準抵抗）を備えている。ＬＳＩ間伝送装置１において、ＬＳＩ１０−１はＬＳＩ間伝送装置４０００のＬＳＩ４１００に相当し、ＬＳＩ２０−１はＬＳＩ間伝送装置４０００のＬＳＩ４２００に相当する。ＬＳＩ１０−１とＬＳＩ２０−１は、伝送路４３００、４４００を介して、互いにデータの送受信が可能である。ＬＳＩ間伝送装置１は、本発明の具体的な実装の一例である。

ＬＳＩ１０−１が備える構成要素において図１２に示したＬＳＩ４１００と異なる構成要素は、送信パケット処理部１３０−１、受信部１６０−１及び受信パケット処理部１７０−１である。受信部１６０−１は、終端抵抗調整回路１６３−１の構成が終端抵抗調整回路４１６３と異なっている。終端抵抗調整回路１６３−１は、抵抗調整回路１６３ａ−１と受信側アップデート制御Ｒ部１６３ｒ−１を備えている。受信パケット処理部１７０−１と受信部１６０−１内の終端抵抗調整回路１６３−１は、信号線１９１−１で接続されている。

ＬＳＩ２０−１は、ＬＳＩ１０−１と同様な構成のＬＳＩである。図１において、ＬＳＩ２０−１とＬＳＩ１０−１に共通な構成要素には同じ名称を記載している。但し、説明の便宜上、ＬＳＩ２０−１が備える構成要素には、ＬＳＩ１０−１とは異なる符号を付与している。これは、後述する、図６と図８においても同様である。

ＬＳＩ１０−１の送信部４１５０は、伝送路４３００を介して、ＬＳＩ２０−１の受信部２６０−１と接続されている。また、ＬＳＩ１０−１の受信部１６０−１は、伝送路４４００を介して、ＬＳＩ２０−１の送信部４２５０と接続されている。ＬＳＩ１０−１は、ＬＳＩ２０−１に対してデータを転送する場合、送信部４１５０により、伝送路４３００を介して、データをＬＳＩ２０−１に送信する。このとき、ＬＳＩ１０−１は、受信部４１６０により、伝送路４４００を介して、ＬＳＩ２０−１からパケットを受信可能である。

同様にして、ＬＳＩ２０−１からＬＳＩ１０−１に対してデータ転送することも可能である。この場合、ＬＳＩ２０−１は、送信部４２５０により、伝送路４４００を介して、ＬＳＩ１０−１にデータを転送する。このとき、ＬＳＩ２０−１は、受信部２６０−１により、伝送路４３００を介して、ＬＳＩ１０−１からパケットを受信可能である。

第１の実施形態では、終端抵抗調整期間中に、送信側ＬＳＩは、データを送る通常のパケットとは異なる機能を有する特殊なパケットを受信側ＬＳＩに送信する。この特殊なパケットの構造・機能の詳細については後述する。

送信パケット処理部１３０−１は、データ処理１部１３０ａ−１とＣＲＣ挿入部１３０ｂ−１を備えている。送信パケット処理部１３０−１は、上述した送信パケット処理部４１３０と同様な機能に加え、終端抵抗調整期間中に、前記特殊なパケットを送信部４１５０に出力する。データ処理１部１３０ａ−１は、この特殊なパケットを生成する。ＣＲＣ挿入部１３０ｂ−１は、上述したＣＲＣ挿入部４１３０ｂと同様な機能を備える。

受信パケット処理部１７０−１（２７０−１）は、図１２に示した受信パケット処理部４１７０と同様な機能に加え、送信側ＬＳＩから受信するデータ（パケット）のデータ誤りを検出し、受信パケットのエラー頻度（エラーレート）が予め定めた規定値以上であった場合には、受信部１６０−１（２６０−１）の終端抵抗調整回路１６３−１（２６３−１）に対して終端抵抗の更新を通知する信号（終端抵抗値更新通知）信号を出力する機能を備える。

受信部１６０−１（２６０−１）は、図１２に示した受信部４１６０が備える終端抵抗調整回路４１６３とは異なる構成の終端抵抗調整回路１６３−１（２６３−１）を備えている。終端抵抗調整回路１６３−１（２６３−１）は、抵抗調整回路１６３ａ−１（２６３ａ−１）と受信側アップデート制御Ｒ部１６３ｒ−１（２６３ｒ−１）を備えている。抵抗調整回路１６３ａ−１（２６３ａ−１）は、図１２に示した抵抗調整回路４１６３ａとほぼ同様な機能を有する。受信側アップデート制御Ｒ部１６３ｒ−１（２６３ｒ−１）は、上述した受信側アップデート制御部４１６３ｒと同様の機能に加え、以下の機能を備える。受信側アップデート制御Ｒ部１６３ｒ−１（２６３ｒ−１）は、受信パケット処理部１７０−１（２７０−１）から受け取る終端抵抗値更新通知信号を受信すると、抵抗調整回路１６３ａ−１（２６３ａ−１）で調整された最適な抵抗値を終端抵抗４１６１−１〜４に伝え、終端抵抗４１６１−１〜４の抵抗値を、その時点の最適値に更新する。

一方、終端抵抗４１５１−１〜４は、従来通り、アップデート制御部４１５０ｔにより最適な抵抗値に変更される。

｛第１の実施形態の全体動作の概要｝
ここで、第１の実施形態の伝送装置１の全体動作の概要を、ＬＳＩ１０−１からＬＳＩ２０−１へのデータ転送の例を取り上げて説明する。

ＬＳＩ１０−１の制御部４１１０から送出されたパケット（転送データを格納しているパケット）は、送信用バッファ４１２０、送信パケット処理部１３０−１を経由して送信部４１５０に送られる。このとき、送信パケット処理部１３０−１のＣＲＣ挿入部１３０ｂ−１は、制御部４１１０から受け取るパケットにＣＲＣコードを付加する。ＬＳＩ１０−１の送信部４１５０は、当該ＣＲＣコードが付加されたパケット（通常パケット）を伝送路４３００に送出する。

ＬＳＩ２０−１は、ＬＳＩ１０−１が伝送路４３００に送出した通常パケットを、受信部２６０−１で受信する。ＬＳＩ２０−１は、受信パケット処理部２７０−１により、受信部２６０−１が受信した通常パケットについてＣＲＣエラーチェックを行い、その通常パケットにエラーが生じていないかチェックする。このとき、ＬＳＩ２０−１は、受信パケット処理部２７０−１が当該通常パケットにエラーが発生していると判断した場合には、送信部４２５０により、伝送路４４００を介して、ＬＳＩ１０−１に対して再送要求リクエストを送信する。

ＬＳＩ１０−１は、受信部１６０−１により、ＬＳＩ２０−１が送信した再送要求リクエストを、伝送路４４００を介して受信する。ＬＳＩ１０−１の受信部１６０−１は、前記再送要求リクエストを受信パケット処理部１７０−１に送る。受信パケット処理部１７０−１は、再送要求リクエストに設定されている情報（再送するために必要な情報）をデータ送信制御部４１４０に通知する。データ送信制御部４１４０は、当該情報を受け取ると、送信バッファ４１２０のポインタを、該当するデータ（ＬＳＩ２０−１に再送する必要があるデータ）の格納位置まで戻す。送信パケット処理部１３０−１は、送信バッファ４１２０から再送データを読み出し、ＣＲＣコードが付加されたパケット（当該再送データが格納されたパケット）を生成する。ＬＳＩ１０−１は、送信パケット処理部１３０−１によって生成された再送データが格納されたパケットを、送信部４１５０により、伝送路４３００を介して、ＬＳＩ２０−１に送信する。これにより、ＬＳＩ１０−１からＬＳＩ２０−１に対して、転送エラーとなったデータが再送される。

ＬＳＩ２０−１は、受信パケット処理部２７０−１により、ＬＳＩ１０−１から受信する通常パケットのエラーレートを計測する。ＬＳＩ２０−１は、受信パケット処理部２７０−１により、ＬＳＩ１０−１から受信する通常パケットのエラーレートが規定値を超えたと判断されると、送信部４２５０から、伝送路４４００を介してＬＳＩ１０−１に終端抵抗値調整リクエスト発行依頼パケットを送信する。ＬＳＩ１０−１は、受信部１６０−１が伝送路４４００から前記終端抵抗値調整リクエスト発行依頼パケットを受信すると、送信部４１５０から、伝送路４３００を介して、ＬＳＩ２０−１に終端抵抗調整リクエストを送信する。ＬＳＩ２０−１は、受信部２６０−１により、伝送路４３００から当該終端抵抗調整リクエストを（正常に）受信すると、終端抵抗値調整期間に移行する。ＬＳＩ２０−１は、この終端抵抗値調整期間中に、終端抵抗調整回路２６３−２の制御によって、終端抵抗４２６１−１〜４の抵抗値をその時点の最適値に更新する。このＬＳＩ２０−１による終端抵抗値調整期間中における終端抵抗４２６１−１〜４の更新処理の詳細は後述する。ＬＳＩ２０−１は、終端抵抗４２６１−１〜４の抵抗値の更新が終了すると、送信部４２５０から、伝送路４４００を介して、ＬＳＩ１０−１に終端抵抗値更新完了パケットを送信する。ＬＳＩ１０−１は、受信部１６０−１が伝送路４４００からＬＳＩ２０−１が送信した前記終端抵抗値更新完了パケットを受信すると、ＬＳＩ２０−１に対する通常パケットの送信を再開する。

ＬＳＩ２０−１は、受信パケット処理部２７０−１がＬＳＩ１０−１から受信したパケットにＣＲＣエラーを検出しなかった場合には、送信部４２５０により、伝送路４４００を介して、ＬＳＩ１０−１に対してパケットを正常に受信したことを通知する。ＬＳＩ１０−１は、ＬＳＩ２０−１からパケットの正常受信の通知を受け取ると、データ送信制御部１４０−１により送信バッファ４１２０のポインタを制御し、ＬＳＩ２０−１へのデータ転送を継続する。

図２は、第１の実施形態におけるＬＳＩ１０−１の受信パケット処理部１７０−１（ＬＳＩ２０−１の受信パケット処理部２７０−１）の構成例を示す図である。
図２に示す受信パケット処理部１７０−１（２７０−１）は、データ処理４部１７０ａ−１（２７０ａ−１）、ＣＲＣチェッカー１７０ｂ−１（２７０ｂ−１）、エラーカウンタ１７０ｃ−１（２７０ｃ−１）及びエラー規定値チェック部１７０ｄ−１（２７０ｄ−１）を備えている。

データ処理４部１７０ａ−１（２７０ａ−１）は、受信部１６０−１（２７０−１）から受信パケットを受け取る。ＣＲＣチェッカー１７０ｂ−１（２７０ｂ−１）は、受信部１６０−１（２６０−１）から受け取った受信パケットについてＣＲＣによりデータ誤り（ＣＲＣエラー）の有無をチェックし、そのチェック結果をデータ処理４部１７０ａ−１（２７０ａ−１）に返す。データ処理４部１７０ａ−１（２７０ａ−１）は、ＣＲＣチェッカー１７０ｂ−１（２７０ｂ−１）からチェック結果を受け取ると、エラーが無い場合、受信パケットからＣＲＣコードを取り除き、受信パケットを受信バッファ４１８０に書き込む。ＣＲＣチェッカー１７０ｂ−１（２７０ｂ−１）は、受信パケットがエラーであった場合には、エラー検出信号をエラーカウンタ１７０ｃ−１（２７０ｃ−１）に出力する。エラーカウンタ１７０ｃ−１（２７０ｃ−１）は、受信パケットのエラー数を計数するカウンタであり、ＣＲＣチェッカー１７０ｂ−１（２７０ｂ−１）からエラー検出信号を入力する毎に値を１つインクリメントする。

エラー規定値チェック部１７０ｄ−１（２７０ｄ−１）は、内部にエラーレート計数用の規定値（エラー規定値）を保持しており、エラーカウンタ１７０ｃ−１（２７０ｃ−１）の値とエラー規定値を比較する。そして、エラーカウンタ１７０ｃ−１（２７０ｃ−１）の値がエラー規定値を超えれば、受信パケットのエラーレートが許容されるエラーレートを超えたと判断し、信号線１９１−１（２９１−１）を介して、終端抵抗調整回路１６３−１（２６３−１）に終端抵抗更新命令を送る。ここで、エラーレートの許容値は、例えば１分間に１０回のエラー発生とする。エラーレートは、パケットの伝送速度に応じて適切な値に設定するようにする。第１の実施形態の場合、ＬＳＩ１０−１、２０−１の内部に、図２に示すレジスタ１８０（２８０）を設ける。このレジスタ１８０（２８０）は、ＬＳＩ１０−１、２０−１の内部に設けられた外部Ｉ／Ｆ（外部インターフェース）を介して外部から値を変更可能である。エラー規定値チェック部１７０ｄ−１（２７０ｄ−１）が保持するエラー規定値は、レジスタ１８０（２８０）の値に等しくなるように設定される。したがって、レジスタ１８０（２８０）の値を変更することで、エラー規定値チェック部１７０ｄ−１（２７０ｄ−１）が保持するエラー規定値の変更が可能である。エラーカウンタ１７０ｃ−１（２７０ｃ−１）は、エラーレートの計測単位時間に応じた時間で、エラー規定値チェック部１７０ｄ−１（２７０ｄ−１）によってカウンタ値が“０”にリセットされる。

受信パケット処理部１７０−１（２７０−１）は、受信パケットのＣＲＣエラーを検出した場合、そのＣＲＣエラーが発生した受信パケットに関する情報を送信パケット処理部１３０−１（２３０−１）とデータ送信制御部１４０−１（２４０−１）に通知する。

｛パケットのデータ構造｝
図３は、第１の実施形態において終端抵抗調整期間を設定するために使用されるパケットのデータ構造を示す図である。

図３（ｂ）に示すように、第１の実施形態では、終端抵抗調整期間を設定するために、下記のパケット（制御パケット）を使用する。
（１）終端抵抗調整リクエスト発行依頼パケット：受信パケットのエラーレートが規定値を超えたときに、受信側ＬＳＩが送信側ＬＳＩに対して「終端抵抗調整リクエスト」の発行を依頼するパケット
（２）終端抵抗調整リクエスト：送信側ＬＳＩが、受信側ＬＳＩの終端抵抗の抵抗値を外部基準抵抗の抵抗値に等しくなるように更新する期間（終端抵抗調整期間）に移行することを、受信側ＬＳＩに通知するパケット
（３）運用復帰リクエスト：送信側ＬＳＩが、終端抵抗調整期間の終了を対向ＬＳＩに通知するパケット
（４）終端抵抗値更新完了パケット：受信側ＬＳＩが、送信側ＬＳＩから運用復帰リクエストを受信したことを通知するパケット
（５）調整中パケット：終端抵抗調整期間のとくに終端抵抗調整リクエストと運用復帰リクエストとの間に送信側から受信側に送る無効パケット

図３（ａ）は、上記５種類のパケットのデータ構造を示している。このフォーマットのパケットは、送信パケット処理部１３０−１で制御される。図３（ａ）に示すように、パケット２００のヘッダ２１０は、「R」、「Fmt」、「Type」、「Length」等のフィールドを有している。Rフィールドは１ビットであり“Reserved”を示す値が設定される。Fmtフィールドは３ビットであり、パケットのフォーマットを示す値が設定される。本実施形態の場合は、“１１１”に設定される。Typeフィールドは４ビットであり、図３（ｂ）に示すように、パケットの種類を示す値が設定される。Lengthフィールドは、パケット２００のデータ部に格納されるデータのサイズ（データ長）を示す値が設定される。本発明のパケットフォーマットではLengthフィールドは、有効ではない（例えば、all”0”の値を入れておけばよい）。送信パケット処理部１３０−１のＣＲＣ挿入部１３０ｂ−１は、このパケット２００全体のＣＲＣコードを生成し、そのＣＲＣコードをパケット２００の末尾に付加する。図３(a)のkは、通常のデータ転送を行う際のパケットの終わりを示している。

｛終端抵抗の更新方法｝
図４は、第１の実施形態における終端抵抗の更新方法を示す図である。
第１の実施形態においては、ＬＳＩ間のデータ転送中に終端抵抗調整期間を設け、この終端抵抗調整期間中に受信側ＬＳＩの終端抵抗の抵抗値を、伝送中のデータを破壊することなく適正な値に更新する。

図４は、ＬＳＩ１０−１とＬＳＩ２０−１間でのデータ伝送例を示している。図４（ａ）はＬＳＩ１０−１からＬＳＩ２０−１へのパケット送信を示しており、図４（ｂ）はＬＳＩ２０−１からＬＳＩ１０−１へのパケット送信を示している。図４（ａ）、（ｂ）において、パケットは図面に示す時間軸ｔ（時間（ｔ））の矢印の向きに沿って送信される。したがって、図面の左端が最も早く送信されたパケットを示し、右端が最も遅く送信されたパケットを示す。

図４（ａ）に示すように、ＬＳＩ１０−１は、通常運転期間（Pn1、Pn2）中は、ＬＳＩ２０−１に対して通常パケットを送信する。図４（ｂ）に示すように、ＬＳＩ２０−１は、ＬＳＩ１０−１の通常運転期間（Pn1）中に、ＬＳＩ１０−１から受信するパケットのエラーレートが規定値を超えたことを検出すると、ＬＳＩ１０−１に対して終端抵抗調整リクエスト発行依頼パケットを送信する（時刻ｔ０）。ＬＳＩ１０−１は、ＬＳＩ２０−１が送信した終端抵抗調整リクエスト発行依頼パケットを受信すると、ＬＳＩ２０−１に対して終端抵抗調整リクエストを送信する（時刻ｔ１）。この終端抵抗調整リクエストの送信により、通常運転期間（Pn1）から終端抵抗調整期間（Pt）に移行する。ＬＳＩ２０−１は、ＬＳＩ１０−１が調整中パケット（無効パケット）を送信している期間中（ｔ２〜ｔ５）に、自ＬＳＩの終端抵抗の抵抗値を正常な値に更新する。図４（ａ）に示す例では、ＬＳＩ２０−１は、自ＬＳＩの終端抵抗の抵抗値を時刻ｔ４で更新している。

ＬＳＩ２０−１は、自ＬＳＩの終端抵抗の抵抗値の更新が完了すると、ＬＳＩ１０−１から運用復帰リクエストが送信されてくるのを待つ。そして、ＬＳＩ２０−１は、ＬＳＩ１０−１が送信した運用復帰リクエストを受信すると、終端抵抗値更新完了パケットをＬＳＩ１０−１に対して送信する（時刻ｔ６）。ＬＳＩ１０−１は、ＬＳＩ２０−１が送信した終端抵抗値更新完了パケットを受信すると、通常運転期間（Pn２）に移行する（時刻ｔ８）。ＬＳＩ１０−１は、通常運転期間（Pn２）になると、ＬＳＩ２０−１に対する通常パケットの送信を開始する（時刻ｔ７）。一方、ＬＳＩ２０−１は、ＬＳＩ１０−１に対して終端抵抗値更新完了パケットの送信が終了すると、ＬＳＩ１０−１に対する通常パケットの送信を続行する。ＬＳＩ２０−１は、終端抵抗調整リクエスト発行依頼パケットを送信してから終端抵抗値更新完了パケットを送信するまでの間は、ＬＳＩ１０−１に対して通常パケットの送信を続ける。

以上に述べたように、第１の実施形態では、受信パケットのエラーレートが規定値を超えた受信側ＬＳＩが、終端抵抗調整期間（Pt）中に、自ＬＳＩの終端抵抗の抵抗値を、外部基準抵抗Ｒｂを用いて、適正な抵抗値に更新する。終端抵抗調整期間（Pt）は、受信パケットのエラーレートが規定値を超えた受信側ＬＳＩが、自ＬＳＩにパケットを送信してくる送信側ＬＳＩに対して終端抵抗調整リクエスト発行依頼パケットを送信し、この終端抵抗調整リクエスト発行依頼パケットを受信した送信側ＬＳＩが、受信側ＬＳＩに対して終端抵抗調整リクエストを送信し、受信側ＬＳＩがこの終端抵抗調整リクエストを受信することで開始される。また、終端抵抗調整期間（Pt）は、送信側ＬＳＩが受信側ＬＳＩに対して運用復帰リクエストを送信し、この運用復帰リクエストを受信した受信側ＬＳＩが送信側ＬＳＩに対して終端抵抗値更新完了パケットを送信し、この終端抵抗値更新完了パケットを送信側ＬＳＩが受信することで終了する。

｛第１の実施形態の動作｝
図５は、第１の実施形態の動作を示すフローチャートである。図５は、ＬＳＩ１０−１からＬＳＩ２０−１にデータを送信するチップ間伝送路４３００でエラーが生じ、ＬＳＩ２０−１（受信側ＬＳＩ）の終端抵抗の抵抗値の更新が必要になる場合の例を説明する図である。図５において、左側がＬＳＩ１０−１の動作を、右側がＬＳＩ２０−１の動作を示している。また、図５の下側の破線で囲まれた部分は、両ＬＳＩの終端抵抗調整期間Ｐｔ１の処理を示している。尚、図５では、便宜上、ＬＳＩ１０−１によるＬＳＩ２０−１からの受信パケットのＣＲＣエラーチェックは省略している。実際には、ＬＳＩ１０−１も、ＬＳＩ２０−１と同様に、受信パケットのＣＲＣエラーチェックを行う。

ＬＳＩ１０−１からＬＳＩ２０−１へのデータ転送に先立って、両ＬＳＩは、初期化処理を行う（ステップＳＴ１、ＳＲ１）。この初期化では、内部終端抵抗の調整やその他の構成要素の初期設定などを行う。この処理により、ＬＳＩ１０−１の終端抵抗４１５１−１〜４、４１６１−１〜４及びＬＳＩ２０−１の終端抵抗４２５１−１〜４、４２６１−１〜４の抵抗値が、それぞれの外部基準抵抗Ｒａ、Ｒｂの抵抗値を基に適正な値に設定される。
両ＬＳＩは、続いて、通常のデータ転送の運用を開始する（ステップＳＴ２、ＳＲ２）。

ＬＳＩ１０−１は、ＬＳＩ２０−１に対してデータを送信し（ステップＳＴ３）、ステップＳＴ４の処理に移行する。ＬＳＩ１０−１は、ステップＳＴ３において、データ送信をＣＲＣコードが付加されたパケットによって行う。ＬＳＩ２０−１は、ＬＳＩ１０−１が伝送路４３００に送出したデータを受信すると、パケットに付加されたＣＲＣコードを基に、受信したパケットにＣＲＣエラーが発生していないか判別する（ステップＳＲ４）。すなわち、受信データに誤りが発生していないか判別する。ＬＳＩ２０−１は、ステップＳＲ４においてＣＲＣエラーが発生していなければ（ステップＳＲ４、Ｎｏ）、ステップＳＲ３に戻り、ＬＳＩ１０−１からの次のデータ受信に備える。一方、ＬＳＩ２０−１は、ステップＳＲ４でＣＲＣエラーの発生を検出すると（ステップＳＲ４、Ｙｅｓ）、ステップＳＲ５の処理に進む。

ＬＳＩ２０−１は、ステップＳＲ５において、ＣＲＣエラーの回数をインクリメントする（“１”増加する）。そして、インクリメントにより得られたＣＲＣエラーの回数を基に、ＣＲＣエラーのレート（ＣＲＣエラーレート）が規定値を超えているか判別する。ＬＳＩ２０−１は、ＣＲＣエラーレートが規定値を超えていないと判別すると（ステップＳＲ５、Ｎｏ）、ＬＳＩ１０−１に対して、再送要求リクエストを送信する（ステップＳＲ６）。

ＬＳＩ１０−１は、ステップＳＴ４において、ＬＳＩ２０−１がステップＳＲ６で送信した再送要求リクエストを受信すると、送信バッファ４１２０から再送要求のあったデータを読み出し、送信パケット処理部１３０−１においてデータ送信用のパケットを再発行する。そして、ＬＳＩ１０−１は、ステップＳＴ３の処理に戻り、ステップＳＴ３において、ＬＳＩ２０−１から再送要求のあったデータを再送する。

ＬＳＩ２０−１は、ステップＳＲ５において、ＣＲＣエラーのエラーレートが規定値を超えていると判別すると（ステップＳＲ５、Ｙｅｓ）、ステップＳＲ７の処理に進む。ステップＳＲ７以降において、ＬＳＩ１０−１とＬＳＩ２０−１は、終端抵抗値調整期間Ｐｔ１の処理を実行する。また、この時、データはエラーとなるので、ＬＳＩ２０−１はＬＳＩ１０−１に対し、ステップＳＲ６で再送要求リクエストを送信する。

（この例では、ＬＳＩ２０−１）が受信するデータのＣＲＣエラーレートが規定値を超えると、両ＬＳＩ（ＬＳＩ１０−１とＬＳＩ２０−１）は、終端抵抗調整期間Ｐｔ１の処理に移行する。

次に、両ＬＳＩの終端抵抗調整期間Ｐｔ１中の処理を説明する。
終端抵抗調整期間Ｐｔ１において、まず、ＬＳＩ２０−１は、ＬＳＩ１０−１に対して「終端抵抗調整リクエスト」の発行を依頼するパケット（終端抵抗調整リクエスト発行依頼パケット）を送信し（ステップＳＲ７）、ＬＳＩ１０−１から送信されてくるデータの受信を待つ（ステップＳＲ８）。ＬＳＩ１０−１は、ＬＳＩ２０−１が送信した終端抵抗調整リクエスト発行依頼パケットを受信すると、リクエスト解読を行い、ＬＳＩ２０−１が終端抵抗調整リクエスト発行依頼パケットを送信してきたことを認識し、ＬＳＩ２０−１に対して終端抵抗調整リクエストを送信し、その後、所定回数の調整中パケットを送信する（ステップＳＴ６）。

ＬＳＩ２０−１は、ステップＳＲ７において、ＬＳＩ１０−１からパケットを受信すると、そのパケットについてＣＲＣチェックを行う（ステップＳＲ８）。そして、ＬＳＩ２０−１は、ステップＳＲ７でＬＳＩ１０−１から受信したパケットにＣＲＣエラーが発生しているか判別する（ステップＳＲ９）。ＬＳＩ２０−１は、ステップＳＲ９において、ＬＳＩ１０−１から受信したパケットがＣＲＣエラーであれば（ステップＳＲ９、Ｙｅｓ）、ＬＳＩ１０−１に対して再送要求リクエストを送信し（ステップＳＲ１０）、その後、ステップＳＲ８に戻る。一方、ＬＳＩ２０−１は、ステップＳＲ９において、ステップＳＲ８で終端抵抗調整リクエスト（パケットにＣＲＣエラーを生じていない）が受信されたと判別すれば（ステップＳＲ９、Ｎｏ）、ステップＳＲ１１の処理に進む。

ＬＳＩ１０−１は、通常運転時と同様に、ＬＳＩ２０−１からのパケットの内容を解読（確認）しており、そのパケットが再送要求リクエストであるか判別する（ステップＳＴ７）。そして、再送要求リクエストであると判別すると（ステップＳＴ７、Ｙｅｓ）、ステップＳＴ６に戻り、ステップＳＴ６において、終端抵抗調整リクエストとそれに続く調整中パケットをＬＳＩ２０−１に再送する。

このようにして、ＬＳＩ２０−１がＬＳＩ１０−１の送信する終端抵抗調整リクエストを（正しく）受信するまで、ＬＳＩ１０−１によるステップＳＴ６〜ＳＴ７の処理とＬＳＩ２０−１によるステップＳＲ８〜ＳＲ１０の処理が繰り返し実行される。つまり、ＬＳＩ１０−１は、ＬＳＩ２０−１が終端抵抗調整リクエストを（正常に）受信するまで、ＬＳＩ２０−１に対して終端抵抗調整リクエストを再送する。

つまり、ＬＳＩ１０−１は、ＬＳＩ２０−１が終端抵抗調整リクエストを再送要求してこない場合、ＬＳＩ２０−１に対して、予め定められた回数の調整中パケットを送信する。ＬＳＩ１０−１は、もし、ＬＳＩ２０−１から再送を要求された場合には、ＬＳＩ２０−１に対するパケット送信を、終端抵抗調整リクエストからやり直す。ステップＳＴ７は、通常運用と同様の機能であり、ＬＳＩ１０−１は、ＬＳＩ２０−１からの受信データを常時チェックしている。図５では、説明の便宜上、明示的に示していない。ＬＳＩ１０−１がＬＳＩ２０−１に対して送信する調整中パケットの個数は、ＬＳＩ２０−１が終端抵抗調整リクエストを（正常に）受信してから自ＬＳＩの終端抵抗の抵抗値の更新を完了するまでの時間を考慮して決定される。

ＬＳＩ２０−１は、ＬＳＩ１０−１が送信する調整中パケットを受信し、その調整中パケットについてＣＲＣエラーチェックを行う（ステップＳＲ８）。ＬＳＩ２０−１は、終端抵抗調整リクエストを受信した後は、ＬＳＩ１０−１から受信した調整中パケットにＣＲＣエラーが発生していても、そのＣＲＣエラーを無効とする。したがって、ＬＳＩ２０−１は、ステップＳＲ８においてＬＳＩ２０−１が送信した調整中パケットを受信した場合には、ステップＳＲ９の処理を通過して、ステップＳＲ１１の処理に進む。このように、ＬＳＩ２０−１は、ＬＳＩ１０−１から終端抵抗調整リクエストを受信した後は、ＬＳＩ１０−１から受信するパケットのＣＲＣエラーチェックを解除する。

ＬＳＩ２０−１は、ステップＳＲ１１において、終端抵抗調整回路２６３−１により、自ＬＳＩの終端抵抗（終端抵抗４２６１−１〜４）の抵抗値をその時点の最適値に更新する。

このように、ＬＳＩ２０−１は、ＬＳＩ１０−１から終端抵抗調整リクエストを（正しく）受信すると、その後、ＬＳＩ１０−１から送信されてくるパケットのＣＲＣエラーチェックを一定期間解除し、その一定期間中内に自ＬＳＩの終端抵抗の抵抗値をその時点の最適値に更新する処理を完了する。ＬＳＩ２０−１は、ステップＳＲ１１において自ＬＳＩの終端抵抗値の更新が完了すると、ＬＳＩ１０−１から受信するパケットのＣＲＣエラーチェックを再開し、ステップＳＲ１２の処理に移る。

ＬＳＩ１０−１は、ステップＳＴ６においてＬＳＩ２０−１に対する調整中パケットの送信が完了すると、ＬＳＩ２０−１に対する運用復帰リクエストを送信し（ステップＳＴ９）、その後、ステップＳＴ１０の処理に移る。

ＬＳＩ２０−１は、ステップＳＲ１２において、ＬＳＩ１０−１から受信するパケットが運用復帰リクエストであるか判別する。ＬＳＩ２０−１は、ＬＳＩ１０−１からの受信パケットが運用復帰リクエストでない、つまり、調整中パケットであれば（ステップＳＲ１２、Ｎｏ）、ステップＳＲ１２の処理を繰り返す。そして、ＬＳＩ２０−１は、ステップＳＲ１２において、ＬＳＩ１０−１から受信したパケットが運用復帰リクエストであると判別すると（ステップＳＲ１２、Ｙｅｓ）、ＬＳＩ１０−１に対して終端抵抗値更新完了パケットを送信する（ステップＳＲ１３）。

ＬＳＩ１０−１は、ステップＳＴ１０において、ＬＳＩ２０−１から受信するパケットが終端抵抗値更新完了パケットであるか判別する。ＬＳＩ１０−１は、ＬＳＩ２０−１からの受信パケットが終端抵抗値更新完了パケットでないと判別すると（ステップＳＴ１０、Ｎｏ）、ステップＳＴ９に戻り、ステップＳＴ９において、再度、ＬＳＩ２０−１に対して運用復帰リクエストを送信する。一方、ＬＳＩ１０−１は、ステップＳＴ１０において、ＬＳＩ２０−１から受信したパケットが終端抵抗値更新完了パケットであると判別すると（ステップＳＴ１０、Ｙｅｓ）、ステップＳＴ３に戻る。

このようにして、ＬＳＩ１０−１は、ステップＳＴ１０においてＬＳＩ２０−１から終端抵抗値更新完了パケットを受信したと判別するまで、ステップＳＴ１０において運用復帰リクエストをＬＳＩ２０−１に対して送信し続ける。そして、ＬＳＩ２０−１がＬＳＩ１０−１からの運用復帰リクエストに対して、ＬＳＩ１０−１に対して終端抵抗値更新完了パケットを返し、その終端抵抗値更新完了パケットの受信をＬＳＩ１０−１が認識することで、終端抵抗調整期間Ｐｔ１が終了する（図４の終端抵抗値調整期間（Ｐｔ）参照）。ＬＳＩ１０−１は、終端抵抗値調整期間Ｐｔ１が終了すると、通常運用に復帰する。尚、ＬＳＩ１０−１が、ステップＳＴ１０においてＮｏと判別するのは、例えば受信パケットが通常パケットである場合である。

[第２の実施形態]
第２の実施形態も、第１の実施形態と同様に、データ転送中に終端抵抗調整期間を設け、この終端抵抗調整期間中に受信側ＬＳＩの終端抵抗の抵抗値を、その時点の最適値に更新する。第２の実施形態は、終端抵抗調整期間中に、第１の実施形態とは異なる方法を用いて、受信側ＬＳＩの終端抵抗を更新する。より詳しく説明すると、送信側ＬＳＩは、終端抵抗調整期間中は、受信側ＬＳＩに対してＮＯＰパケットを規定回数送信し続ける。一方、受信側ＬＳＩは、タイマを用いて終端抵抗調整期間を計時する。そして、終端抵抗調整期間内に、自ＬＳＩの終端抵抗を更新する。タイマが終端抵抗調整期間を計時する値（以下、タイマ値）は、例えば、ＬＳＩ内部に設けられたタイマ値設定用のレジスタを介して設定・変更される。

｛第２の実施形態のシステム構成｝
図６は、本発明の第２の実施形態であるＬＳＩ間伝送装置２の全体構成図である。図６において、図１に示すＬＳＩ間伝送装置１と同様の構成要素には同じ符号を付与している。
ＬＳＩ間伝送装置２において、ＬＳＩ１０−２はＬＳＩ間伝送装置４０００のＬＳＩ４１００に相当し、ＬＳＩ２０−２はＬＳＩ間伝送装置４０００のＬＳＩ４２００に相当する。ＬＳＩ１０−２とＬＳＩ２０−２は、伝送路４３００、４４００を介して、互いにデータの送受信が可能である。ＬＳＩ間伝送装置２は、本発明の具体的な実装の一例である。

以下に、ＬＳＩ間伝送装置２とＬＳＩ間伝送装置１の構成・機能上の相違について説明する。
送信パケット処理部１３０−２は、データ処理１部１３０ａ−２とＣＲＣ挿入部１３０ｂ−２を備える。送信パケット処理部１３０−１は、第１の実施形態の送信パケット処理部１３０−１とは異なり、調整中パケット、運用復帰リクエストを生成しない。送信パケット処理部１３０−２は、終端抵抗調整期間中、規定数のＮＯＰパケットを生成し、その生成したＮＯＰパケットを送信部４１５０に送る。送信部４１５０は、送信パケット処理部１３０−２から送られてくるＮＯＰパケットを、伝送路４３００を介してＬＳＩ２０−２に送信する。

終端抵抗調整回路１６３−２は、抵抗調整回路１６３ａ−２、受信側アップデート制御Ｒ部１６３ｒ−２及びタイマ制御部１６３ｔ−２を備えている。受信側アップデート制御Ｒ部１６３ｒ−２は、受信パケット処理部１７０−２内のデータ処理４部１７０ａ−２と信号線１９１−２で接続されている。

終端抵抗調整回路１６３−２は、第１の実施形態の終端抵抗調整回路１６３−１と同様な構成・機能を有する。受信側アップデート制御Ｒ部１６３ｒ−２は、受信側アップデート制御Ｒ部１６３ｒ−１が備える機能に加え、タイマ制御部１６３ｔ−２と通信する機能を備える。タイマ制御部１６３ｔ−２は、ＬＳＩ１０−１が受信側ＬＳＩとなっているとき、受信側アップデート制御Ｒ部１６３ｒ−２の指示を受けて、終端抵抗調整期間を計時する。受信側アップデート制御Ｒ部１６３ｒ−２は、終端抵抗調整期間が開始されると、タイマ制御部１６３ｔ−２に対して終端抵抗調整期間の時間の計時を指示する。タイマ制御部１６３ｔ−２は、受信側アップデート制御Ｒ部１６３ｒ−２から終端抵抗調整期間の計時を指示されると、終端抵抗調整期間の計時を開始する。タイマ制御部１６３ｔ−２は、計時時間が所定の時間になると、受信側アップデート制御Ｒ部１６３ｒ−２に終端抵抗の抵抗値の更新時刻になったことを通知する。受信側アップデート制御Ｒ部１６３ｒ−２は後述の終端抵抗調整リクエストを受信した際に終端抵抗の抵抗値を更新し、タイマ制御部１６３ｔ−２から上記通知を受け取ると、自ＬＳＩの受信を通常運用に戻る動作を行う。通常動作は、受信パケット処理部１７０−２で行われる。

そして、その計時が終了すると、受信側アップデート制御Ｒ部１６３ｒ−２に対してタイマ時間の終了を通知する。さらに、アップデート１６３ｒ−２は、受信パケット処理部１７０−２にタイマの終了を伝えることで、通常動作に復帰する。

送信パケット処理部１３０−２のデータ処理１部１３０ａ−２は、ＬＳＩ１０−１が送信側ＬＳＩとなっているとき、受信側ＬＳＩであるＬＳＩ２０−２に対してＮＯＰパケットが送信されるように制御する。

｛終端抵抗の更新処理手順｝
上述したように、第２の実施形態（ＬＳＩ間伝送装置２）が第１の実施形態（ＬＳＩ間伝送装置１）と異なるのは、終端抵抗値調整期間中の動作のみである。したがって、以下では、第２の実施形態における終端抵抗値調整期間中の動作を中心にして説明する。

ＬＳＩ間伝送装置１２の全体動作は、図５のフローチャートの終端抵抗値調整期間Ｐｔ１の部分を、図７に破線で囲んで示す終端抵抗値調整期間Ｐｔ２に置き換えたものとなる。したがって、以下では、図７のフローチャートを参照しながら、ＬＳＩ間伝送装置２の動作を、ＬＳＩ間伝送装置１とは異なる動作部分についてのみについて説明することにする。

図７は、第２の実施形態における終端抵抗の更新処理の手順を示すフローチャートであり、ＬＳＩ間伝送装置２の終端抵抗値調整期間Ｐｔ２中の処理を示している。図７において、破線で示された垂線の左側がＬＳＩ１０−２（送信側ＬＳＩ）の処理、当該垂線の右側がＬＳＩ２０−２（受信側ＬＳＩ）の処理を示している尚、図７では、便宜上、ＬＳＩ１０−２によるＬＳＩ２０−２からの受信パケットのＣＲＣエラーチェックは省略している。実際には、ＬＳＩ１０−２も、ＬＳＩ２０−２と同様に、受信パケットのＣＲＣエラーチェックを行う。

図７のフローチャートを参照しながら、終端抵抗値調整期間中におけるＬＳＩ１０−２とＬＳＩ２０−２の動作を説明する。
ＬＳＩ間伝送装置２は、ＬＳＩ間伝送装置１と同様に、図５のフローチャートのステップＳＲ５において、ＬＳＩ２０−２が受信データのエラーレートが規定値を超えたと判断すると（ステップＳＲ５、Ｙｅｓ）、図７のステップＳＲ７の処理に移行し、終端抵抗調整期間の処理を開始する。

図７のフローチャートの一点鎖線の枠で囲まれた前半部分の処理は、図５のフローチャートの前半部分の処理（ＬＳＩ１０−１のステップＳＴ５〜ＳＴ７の処理とＬＳＩ２０−１のステップＳＲ６〜ＳＲ１０の処理）と同様である。

ＬＳＩ間伝送装置２のＬＳＩ１０−２とＬＳＩ２０−２は、終端抵抗値調整期間Ｐｔ２において、まず、ＬＳＩ間伝送装置１のＬＳＩ１０−１とＬＳＩ２０−１と同様な処理（ＬＳＩ１０−２のステップＳＴ５〜ＳＴ７の処理とＬＳＩ２０−２のステップＳＲ６〜ＳＲ１０の処理）を行う。すなわち、ＬＳＩ間伝送装置２の終端抵抗値調整期間Ｐｔ２の処理は、ＬＳＩ２０−２がＬＳＩ１０−２に対して終端抵抗調整リクエストを送信し、その終端抵抗調整リクエスト発行依頼パケットに対する応答として、ＬＳＩ１０−２がＬＳＩ２０−２に対して終端抵抗調整リクエストを返すことで開始される。

ＬＳＩ１０−２は、ＬＳＩ２０−１が終端抵抗調整リクエストがエラーであると検出するまでは（ステップＳＴ７、Ｎｏの間）、ステップＳＴ２１の処理に進む。ＣＲＣチェック部１７０ｂ―２は、第１の実施形態で説明した通り、通常動作と同様の動作を行う。
ＬＳＩ２０−２は、ＬＳＩ１０−１から終端抵抗調整リクエストを（正常に）受信すると（ステップＳＲ９、Ｎｏ）、ステップＳＲ２１の処理に進む。

ＬＳＩ１０−２は、ステップＳＴ２１において、ＬＳＩ２０−２に対して、規定回数のＮＯＰ（ＮＯＰパケット）を送信する。そして、ＬＳＩ２０−２に対するＮＯＰパケットの送信が完了すると、通常運用に復帰する（ステップＳＴ２２）。

ＬＳＩ２０−２は、ステップＳＲ７においてＬＳＩ１０−１が送信した終端抵抗調整リクエストを正しく受信すると、調整用タイマをスタートさせる（ステップＳＲ２１）。
この調整用タイマは、ＬＳＩ２０−２の終端抵抗の抵抗値を更新し、通常運用に戻るまでの期間を計時するためのタイマである。調整用タイマは、タイマ制御部１６３ｔ−２によって実行される。ＬＳＩ２０−２は、ステップＳＲ２１において、調整用タイマをスタートさせると、その後、調整用タイマが終了したか判断する（ステップＳＲ２２）。ＬＳＩ２０−２は、ステップＳＲ２２において調整用タイマが終了したと判断するまで、ステップＳＲ２２の処理を繰り返す。そして、ステップＳＲ２２において、調整用タイマが終了したと判断すると（ステップＳＲ２２、Ｙｅｓ）、通常運用に復帰する（ステップＳＲ２３）。なお、調整用タイマが起動してから終了するまでの間、ＬＳＩ２０−２は、第一の実施形態と同様にＣＲＣチェックを実施しない。

第２の実施形態では、必ず、受信側ＬＳＩ（この例では、ＬＳＩ２０−２）が送信側ＬＳＩ（この例では、ＬＳＩ１０−２）よりも早く通常運用に復帰するように制御する。終端抵抗調整期間の長さは、受信側ＬＳＩの終端抵抗の更新処理時間や伝送路４３００、４４００のデータ転送速度などを考慮して決定する。

第２の実施形態では、送信側ＬＳＩから受信側ＬＳＩへの調整中パケットや運用復帰リクエストの送信や受信側ＬＳＩから送信側ＬＳＩへの終端抵抗値更新完了パケットの送信が不要となる。したがって、第２の実施形態は、送信側ＬＳＩと受信側ＬＳＩ間のパケット通信（リクエストや応答）を、第１の実施形態よりも簡略化できる。

［第３の実施形態］
ＬＳＩ間のデータ伝送においては、受信側ＬＳＩは、受信データがエラーとなった場合、送信側ＬＳＩに対して再送要求リクエストを送信する。送信側ＬＳＩは、受信側ＬＳＩから再送要求を受信すると、受信側ＬＳＩにエラーとなったデータを再送する。受信側ＬＳＩは、再送データを待つ間、送信側ＬＳＩから受信する後続のデータを破棄する。第３の実施形態は、自ＬＳＩの終端抵抗の抵抗値の更新を、上記後続データを破棄している間に実行する。つまり、第３の実施形態においては、受信側ＬＳＩの終端抵抗の抵抗値の更新を、送信側ＬＳＩにエラーデータの再送要求を送信してから、そのエラーデータを受信するまでの期間（再送データ受信準備期間）に行う。また、第３の実施形態では、送信側ＬＳＩの終端抵抗の更新を、受信側ＬＳＩから再送要求を受け取ってから受信側ＬＳＩにエラーとなったデータを再送するまでの期間（再送データ送信準備期間）に行う。このように、第３の実施形態では、受信側ＬＳＩでデータ受信エラーが発生した場合、受信側ＬＳＩの終端抵抗の抵抗値の更新のみでなく、送信側ＬＳＩの終端抵抗の抵抗値の更新も行う。

｛第３の実施形態のシステム構成｝
図８は、本発明の第３の実施形態であるＬＳＩ間伝送装置３の全体構成図である。図８において、図１に示すＬＳＩ間伝送装置１が備える構成要素と同じ構成要素には同一の符号を付与している。
ＬＳＩ間伝送装置３において、ＬＳＩ１０−３はＬＳＩ間伝送装置４０００のＬＳＩ４１００に相当し、ＬＳＩ２０−３はＬＳＩ間伝送装置４０００のＬＳＩ４２００に相当する。ＬＳＩ１０−３とＬＳＩ２０−３は、伝送路４３００、４４００を介して、互いにデータの送受信が可能である。ＬＳＩ間伝送装置３は、本発明の具体的な実装の一例である。

図８に示すＬＳＩ間伝送装置３は、ＬＳＩ間伝送装置１が備える受信パケット処理部１７０−１と構成・機能が異なる受信パケット処理部１７０−３を備えている。受信パケット処理部１７０−３は、データ処理４部１７０ａ−３とＣＲＣチェッカー１７０ｂ−３に加え、タイマ１７０ｃ−３を備えている。データ処理４部１７０ａ−３は、受信部１６０−３内の終端抵抗調整回路１６３−３と信号線１９１−３で接続されている。受信部１６０−３内のデータ処理４部１７０ａ−３と送信部１５０−３内の送信側アップデート制御Ｔ部１５０ｔ−３は、信号線１９２−３で接続されている。尚、この信号線１９２−３は、必ずしも必要ではない。ＬＳＩ１０−３内に信号線１９２−３を設けない場合には、データ処理４部１７０ａ―３が、抵抗調整回路１６３ａ−３を経由して、受信側アップデート制御部１６３ｒ−３及び送信側アップデート制御Ｔ部１５０ｔ−３に終端抵抗の抵抗値の更新を指示するように構成すればよい。

送信部１５０−３は、送信側アップデート制御Ｔ部１５０ｔ−３を備えている。送信側アップデート制御Ｔ部１５０ｔ−３は、データ処理４部１７０ａ−３から信号線１９２−３を介して終端抵抗更新命令を受け取ると、送信部１５０−３内の終端抵抗４１５１−１〜４を、その時点の最適値に更新する。

データ処理４部１７０ａ−３は、データ処理１部１３０ａ−１が備える機能に加え、以下のような機能を備えている。データ処理４部１７０ａ−３は、ＣＲＣチェッカー１７０ｂ―３により受信データのエラーが検出されると、送信パケット処理部１３０−３に対して再送要求リクエストの発行を依頼する。また、データ処理４部１７０ａ−３は、送信パケット処理部１３０−３へ再送要求リクエストの発行を依頼した後、アップデート制御部１６３ｔ−３に対して終端抵抗の更新命令（終端抵抗更新命令）を通知する。データ処理１部１３０ａ−３は、データ処理４部１７０ａ−３から再送要求リクエスト発行依頼を受け取ると、再送要求リクエストを生成し、それを送信部１５０−３に送る。送信部１５０−３は、データ処理１部１３０ａ−３から受け取った再送要求リクエストを、伝送路４３００を介してＬＳＩ２０−３に送信する。

データ処理４部１７０ａ−３は、送信側アップデート制御Ｔ部１５０ｔ−３に対して終端抵抗更新命令を通知する。データ処理４部１７０ａ−３は、送信パケット処理部１３０−３とデータ送信制御部４１４０に対して、受信エラーとなったパケットを再送するように指示する。一方、受信ＬＳＩ２０−３の受信パケット処理部２７０−３は、再送要求リクエストで要求したデータ（再送データ）の受信を待つ間、受信すべき再送データ以外のデータを破棄する。受信ＬＳＩ２０−３は、受信データの破棄の間に、データ処理４部２７０ａ―３から２６３ｒ−３に終端抵抗を最適にするように指示する。同時に、受信側ＬＳＩ２０−３のＣＲＣチェッカー２０７ｂ-３はタイマ２７０ｃによりカウントされる時間中、ＣＲＣチェックを無効にする。 以上の説明は、ＬＳＩ１０−３からＬＳＩ２０−３へ再送要求リクエストを送信した場合の例である。つまり、ＬＳＩ１０−３が送信側ＬＳＩ、ＬＳＩ２０−３が受信側ＬＳＩとなっている場合の構成・動作の説明である。

{終端抵抗の更新方法}
図９は、第３の実施形態における終端抵抗の更新方法を示す図である。
図９は、ＬＳＩ１０−３が送信側ＬＳＩ、ＬＳＩ２０−３が受信側ＬＳＩとなっている場合の例を示している。図９中央の水平な破線６０１は、ＬＳＩ１０−３とＬＳＩ２０−３の境界を示すものである。図９は、ＬＳＩ１０−３とＬＳＩ２０−３との間の通信が、この境界をまたいで行われる様子をイメージしている。

図９において、（ａ）はＬＳＩ１０−３の終端抵抗調整状態(TL1)を、（ｂ）はＬＳＩ１０−３のデータ転送状態(DL1)を示している。また、（ｃ）はＬＳＩ２０−３のデータ転送状態(DL2)を、（ｄ）はＬＳＩ２０−３の終端抵抗調整状態(TL2)を示している。また、（ｅ）は時間軸(t)を示している。この時間軸(t)の矢印の向きが示すように、図９（ａ）〜（ｄ）において、時間は図面の左から右へ流れるものとする。
ＬＳＩ１０−３とＬＳＩ２０−３は、通常運用期間中は、互いに、パケットの送受信が可能である（図９（ｂ）、（ｃ）参照）。

次に、図９を参照して、第３の実施形態における終端抵抗の更新方法を説明する。
図９（ｃ）に示すように、ＬＳＩ２０−３は、時刻ｔ３１で、ＬＳＩ１０−３から受信したデータのＣＲＣエラーを検出すると、ＬＳＩ１０−３に対して再送要求を行う。ＬＳＩ２０−３は、再送要求後、再送データ送信準備期間（図９（ｃ）の期間（ｂ））に移行する。ＬＳＩ１０−３は、ＬＳＩ２０−３が送信した再送要求を時刻ｔ３２で受信する（図９（ｂ）参照）。ＬＳＩ１０−３は、ＬＳＩ２０−３から再送要求を受信すると、再送データ送信準備期間（図９（ｂ）の期間（ａ））に移行する。ＬＳＩ１０−３は、再送データ送信準備期間において、再送要求のあったデータまで送信データの履歴を戻す等のデータの再送準備を行い、その再送準備が終了すると、時刻ｔ３３で、ＬＳＩ２０−３に対して再送データを送信する（図９（ｂ）参照）。そして、通常運用期間に戻る。一方、ＬＳＩ２０−３は、再送データ受信準備期間中において、ＣＲＣエラー検出後にＬＳＩ１０−３から受信したデータを破棄する処理を行う。そして、ＬＳＩ１０−３が送信した再送データを時刻ｔ３４で受信し、その再送データが正常であることを確認すると、通常運用期間に戻る（図９（ｃ）参照）。

ここで、ＬＳＩ２０−３は、再送データ受信準備期間（期間（ｂ））中は、ＬＳＩ１０−３から有用なデータを受信しない。また、ＬＳＩ１０−３も、再送データ送信準備期間（期間（ａ））中は、ＬＳＩ２０−３から有用なデータを受信しない。また、再送データ受信準備期間（期間（ｂ））は、再送データ送信準備期間（期間（ａ））よりも開始時刻が早く、終了時刻が遅くなる（図９（ｂ）、（ｃ）参照）。再送データ受信準備期間（期間（ｂ））中には、伝送路４３００、４４００には有効なデータは流れていない。したがって、再送データ受信準備期間（期間（ｂ））中は、ＬＳＩ１０−３とＬＳＩ２０−３は、受信データのエラー検出を中止する事が可能である。第３の実施形態では、伝送路４３００、４４００に有効なデータ伝送が流れていない再送データ送信準備期間（期間（ａ））と再送データ受信準備期間（期間（ｂ））を利用して、これらの準備期間中に、ＬＳＩ１０−３の終端抵抗の抵抗値とＬＳＩ２０−３の終端抵抗の抵抗値を最適値に更新する。

ところで、ＬＳＩ１０−３、ＬＳＩ２０−３は、通常運用期間中には、終端抵抗調整回路（終端抵抗調整回路１６３−３、２６３−３）の抵抗調整回路（抵抗調整回路１６３ａ−３、２６３ａ−３）により、終端抵抗の最適値を調整している。第３の実施形態では、送信側ＬＳＩであるＬＳＩ１０−３は、再送データ送信準備期間（期間（ａ））中に、通常運用期間中に最適値に調整されていた抵抗値を、終端抵抗４１５１−１〜４に反映させる（図９の終端抵抗反映（ＧＬ１）参照）。また、受信側ＬＳＩであるＬＳＩ２０−３は、再送データ受信準備期間（期間（ｂ））中に、通常運用期間中に最適値に調整されていた抵抗値を、終端抵抗４２６１−１〜４に反映させる（図９の終端抵抗反映（ＧＬ２）参照）。

データの再送は、データ転送状態が良くない場合に発生する。伝送路の終端抵抗の抵抗値は、データ転送状態に影響を及ぼす要因の一つである。第３の実施形態は、このデータ転送状態と終端抵抗の抵抗値の相関関係を考慮し、受信側ＬＳＩと送信側ＬＳＩの終端抵抗を共に更新する。つまり、受信データのエラーをトリガーとして、再送データ送信準備期間（期間（ａ））内と再送データ受信準備期間（期間（ｂ））内に、それぞれ、送信側ＬＳＩの終端抵抗の抵抗値と受信側ＬＳＩの終端抵抗の抵抗値を更新する（抵抗値を最適にする）。

｛終端抵抗の更新処理手順｝
図１０は、第３の実施形態における終端抵抗の更新処理の手順を示すフローチャートである。

図１０は、ＬＳＩ１０−３からＬＳＩ２０−３へデータを送信する場合の例である。すなわち、送信側ＬＳＩがＬＳＩ１０−３、受信側ＬＳＩがＬＳＩ２０−３である場合のデータ転送の例である。

まず、ＬＳＩ１０−３がステップＳＴ１の処理を実行し、ＬＳＩ２０−３がステップＳＲ１の処理を実行する。これにより、ＬＳＩ１０−３とＬＳＩ２０−３は終端抵抗の抵抗値の調整（抵抗値の最適化）などの初期化処理を行う。続いて、ＬＳＩ１０−３とＬＳＩ２０−３は、それぞれ、ステップＳＴ２とステップＳＲ２の処理を実行する。これにより、ＬＳＩ１０−３とＬＳＩ２０−３は、データ転送を開始する。

次に、ＬＳＩ１０−３は、ＬＳＩ２０−３に対してデータを送信する（ステップＳＴ３）。ＬＳＩ２０−３は、ＬＳＩ１０−３が送信したデータを受信し、その受信データについてＣＲＣによるエラーチェックを行う（ステップＳＲ３）。ＬＳＩ２０−３は、上記エラーチェックの結果を基に、受信データにＣＲＣエラーが発生しているか判別する（ステップＳＲ３１）。ＬＳＩ２０−３は、受信データがＣＲＣエラーでないと判別すれば（ステップＳＲ３１、Ｎｏ）、ステップＳＲ３に戻る。一方、ＬＳＩ２０−３は、ステップＳＲ３１において、受信データがＣＲＣエラーであると判別すれば（ステップＳＲ３１、Ｙｅｓ）、ＬＳＩ１０−３に対して再送要求リクエストを送信し（ステップＳＲ３２）、その後、自ＬＳＩの終端抵抗の抵抗値をその時点の最適値に設定する（ステップＳＲ３３）。この自ＬＳＩの終端抵抗を最適値に設定するための制御信号（終端抵抗設定信号）は、終端抵抗調整回路２６３−３の抵抗調整回路２６３ａ−３によって生成される。アップデート制御部２６３ｒ−３は、抵抗調整回路２６３ａ−３によって生成された終端抵抗設定信号を基に、伝送路４３００の終端抵抗４２６１−１〜４の抵抗値を、その時点の最適値に設定する。

ＬＳＩ２０−３は、再送データの受信準備処理を行い（ステップＳＲ３４）、再送データの受信準備処理が終了すると、ステップＳＲ３に戻る。これにより、ＬＳＩ２０−３は、通常運用に復帰する。

尚、図１０のフローチャートでは、便宜上、ステップＳＲ３３の処理に続いてステップＳＲ３４の処理が行われるように記載しているが、ステップＳＲ３３の処理とステップＳＲ３４の処理は同時並行で行われる。ステップＳＲ３３における終端抵抗値調更新処理期間は、タイマ２７０ｃ−３によって計時される。

ＬＳＩ１０−３は、ＬＳＩ２０−３がステップＳＲ３２で送信した再送要求リクエストのパケットを受信すると、そのパケットのリクエストを解読する。そして、再送要求リクエストを受信したと認識する（ステップＳＴ３１）。ＬＳＩ１０−３は、次に、自ＬＳＩの終端抵抗の抵抗値をその時点の最適値に設定する（ステップＳＴ３２）。この自ＬＳＩの終端抵抗を最適値に設定するための制御信号（終端抵抗設定信号）は、終端抵抗調整回路１６３−３の抵抗調整回路１６３ａ−３によって生成される。送信側アップデート制御Ｔ部１５０ｔ−３は、抵抗調整回路１６３ａ−３によって生成された終端抵抗設定信号を基に、伝送路４３００の終端抵抗４１５１−１〜４の抵抗値を、その時点の最適値に設定する。なお、ＬＳＩ１０−３は、ステップＳＴ３１でリクエスト解読し、再送要求でないと判断した場合は、ステップＳＴ３において通常のデータ送信を継続している。

ＬＳＩ１０−３は、再送データの送信準備処理を行い（ステップＳＴ３３）、再送データの送信準備処理が終了すると、ステップＳＴ３に戻る。これにより、ＬＳＩ１０−３は、通常運用に復帰する。

このように、第３の実施形態では、受信側ＬＳＩの受信データのエラー検出を契機として、受信側ＬＳＩの終端抵抗と送信側ＬＳＩの終端抵抗をその時点の最適値に更新する。
送信側ＬＳＩは、再送データの送信準備期間中に自ＬＳＩの終端抵抗を更新する。受信側ＬＳＩは、再送データの受信準備期間中に自ＬＳＩの終端抵抗を更新する。
尚、第３の実施形態において、前記第１の実施形態と同様に、受信データのエラーレートが規定値を超えたときを契機として、終端抵抗の抵抗値を更新するようにしてもよい。

上述した本実施形態によれば、下記のような効果が得られる。
（１）終端抵抗の抵抗値を更新（補正）中に、ＬＳＩ間を転送中のデータを破壊することがない。
（２）終端抵抗の抵抗値の更新処理は、ＬＳＩ間のデータ転送を、ごく短時間中断するだけなので、コンピュータシステムの性能に対する影響はほとんどない。また、コンピュータシステムが正常なデータ転送をおこなっていないときに、終端抵抗の抵抗値を更新するので、コンピュータシステムの性能に悪影響を与えることはない。
（３）本実施形態は回路構成がシンプルであるため、本実施形態の実装には複雑な回路を必要としない。このため、本実施形態は、既存のコンピュータシステムへの実装が容易である。
（４）本実施形態を利用することで、本実施形態のように、伝送路に無効データを転送中に終端抵抗の抵抗値を変化させた場合と、伝送路に通常データを転送中に終端抵抗の抵抗値を変化させた場合での、受信データのエラー発生状況（例えばエラーレート）を比較することにより、終端抵抗が伝送路のデータ転送にどの程度の影響を与えているか観測することができる。

本発明は、上述した実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲内で種々に変形して実施することができる。例えば、本発明は、伝送路の終端に、受動的な終端回路（終端部）である抵抗ではなく、能動的な終端回路であるアクティブターミネータが設置された形態の伝送装置にも適用可能である。アクティブターミネータは、例えば、シリーズ抵抗とボルテージレギュレータから構成される。また、本発明はＬＳＩ間伝送装置の伝送路の終端回路に限定されるものではなく、例えば、ＳＣＳＩバス(Small Computer System Interface Bus) などの終端回路の調整にも適用可能である。また、上述した３つの実施形態は、いずれも、受信部に設けた終端抵抗調整回路によって、受信側の終端抵抗の抵抗値と送信側の終端抵抗の抵抗値を更新するような構成となっているが、受信側の終端抵抗の抵抗値の更新と送信側の終端抵抗の抵抗値の更新は、それぞれ、個別に設けられた終端抵抗調整回路によって行われるような構成にしてもよい。

上述した各実施形態のポイントをまとめると、以下のようになる。
１．データ転送中に、受信回路（受信側ＬＳＩ）で受信する通常データに影響を及ぼすことなく、つまり、受信回路（受信側ＬＳＩ）が受信する通常データにエラーを発生させることなく、終端抵抗の抵抗値を更新する（第１〜第３の実施形態）。

２．受信回路（受信側ＬＳＩ）は、調整用パケットを受信している期間に、終端抵抗の抵抗値を更新する（第１の実施形態）。
３．受信回路（受信側ＬＳＩ）は、終端抵抗の抵抗値を更新する期間（終端部調整期間）の計時にタイマを使用する（第２の実施形態）。

４．終端部調整期間中において、送信回路（送信側ＬＳＩ）は無効なパケット（無効データ）を伝送路に送信し、受信回路（受信側ＬＳＩ）は復帰パケット（運用復帰リクエスト）を検出するまで、伝送路を介して送信回路（送信側ＬＳＩ）から受信する前記無効パケット（無効データ）を破棄する（第１の実施形態）。

５．受信回路（受信側ＬＳＩ）の再送要求リクエスト、すなわち、受信回路（受信側ＬＳＩ）の受信データのエラー発生をトリガーとして、受信回路（受信側ＬＳＩ）の終端抵抗の抵抗値及び送信側ＬＳＩの終端抵抗の抵抗値を更新する。このとき、送信回路（送信側ＬＳＩ）は、送信回路（受信側ＬＳＩ）に対して、受信回路（受信側ＬＳＩ）が終端抵抗の抵抗値を更新する期間（終端部調整期間）を調整するためのパケット（調整中パケット（無効パケット））を送信しない（第３の実施形態）。この場合、例えば、受信回路（受信側ＬＳＩ）は、タイマで、前記終端部調整期間を計時する。

以上の実施形態に関し、更に、以下の付記を開示する。
（付記１）
データを伝送路に送信する送信回路と、前記伝送路を介して前記データを受信する受信回路を有する伝送装置において、
前記送信回路は、
前記受信回路に送信するデータのエラー検出用のエラー検出符号を生成するエラー検出符号生成部と、
前記データと前記エラー検出符号を含む送信データを前記伝送路に送信する送信回路側送信部と、
前記受信回路からデータを受信する送信回路側受信部を有し、
前記受信回路は、
前記伝送路の前記受信回路側における終端を行う受信側終端部と、
前記受信側終端部の抵抗値を適正値に更新する受信側終端部調整部と、
前記送信回路から送信された前記送信データを、前記伝送路を介して受信する受信回路側受信部と、
前記受信回路側受信部が受信したデータのエラーを検出するエラー検出部と、
前記エラー検出部によりエラーが検出されたデータの再送を要求するエラー発生データ再送要求を前記送信回路に送信する受信回路側送信部と、
前記エラー検出部により受信データが検出されたことを契機として終端部調整期間に移行し、前記終端部調整期間内に前記受信側終端部調整部を制御して、前記終端部調整期間内に前記受信側終端部の抵抗値を適正値に更新させる受信回路側制御部と、
を有することを特徴とする伝送装置。
（付記２）
前記受信回路において、
前記受信回路側送信部は、前記エラー検出部が受信データのエラーを検出した場合に前記送信回路に対して受信側終端部調整リクエストの発行を依頼する受信側終端部調整リクエスト発行依頼リクエストを生成・送信し、前記受信側終端部の抵抗値の更新が終了した後に、終端抵部更新完了パケットを前記送信回路に送信し、
前記エラー検出部は、前記送信回路が前記受信側終端部調整リクエスト発行依頼リクエストに応答して送信した終端抵抗調整リクエストを受信したとき、当該終端抵抗調整リクエストのエラーチェックを行い、前記終端部調整期間内に前記受信回路側受信部が前記送信回路から受信する調整中パケットのエラーは無効とみなし、
前記受信回路側制御部は、前記終端抵抗調整リクエストにエラーが発生していれば前記終端抵抗調整リクエストリクエストの再送を、前記受信回路側送信部により前記送信回路に依頼し、前記終端抵抗調整リクエストにエラーが発生していなければ前記終端抵抗値調整期間に移行し、
前記送信回路は、さらに、
前記送信回路側受信部が前記受信回路側送信部から前記受信側終端部調整リクエスト発行依頼リクエストを受信した場合に前記送信回路側送信部により受信側終端部調整リクエストを前記伝送路に送信し、その後、前記送信回路側受信部が前記受信回路から受信側終端部更新完了通知を受信するまでの間、前記伝送路に無効データを送信するように制御する送信回路側制御部を有することを特徴とする付記１記載の伝送装置。
（付記３）
前記受信回路は、さらに、
前記エラー検出部により前記受信回路側受信部が受信したデータのエラーが検出されてから、前記終端部調整期間の時間を計時する計時部を有し、
前記受信回路は、前記計時部が計時を開始してから終了するまでの間に、前記受信側終端部調整部により受信側終端部の抵抗値を更新し、
前記送信回路は、前記受信回路が前記受信側終端部調整リクエストを受信したことを確認した後、前記送信回路側送信部により前記伝送路に規定回数の無効データを送信することを特徴とする付記１記載の伝送装置。
（付記４）
前記送信回路は、少なくとも前記受信回路の計時部が計時を終了するまでの期間まで、前記送信回路側送信部により前記伝送路に無効データを送信し続けることを特徴とする付記３記載の伝送装置。
（付記５）
前記送信回路は、さらに、
前記伝送路の前記送信回路側における終端を行う送信側終端部と、
前記送信側終端部の抵抗値の更新を行う送信側終端部調整部を有し、
前記送信側終端部調整部は、前記送信回路側受信部が前記受信回路から前記データ再送要求を受信してから前記送信回路側送信部が前記再送を要求されたデータを前記受信回路に再送するまでの期間内に前記送信側終端部の抵抗値を更新し、
前記受信回路の受信側終端部調整部は、前記受信回路側送信部が前記データ再送要求を前記送信回路に送信してから前記受信回路側受信部が前記再送要求を行ったデータを前記送信回路から受信するまでの期間内に前記受信側終端部の抵抗値を更新する、
ことを特徴とする付記１記載の伝送装置。
（付記６）
送信回路が伝送路に送信するデータを、前記伝送路を介して受信する受信回路において、
前記伝送路の前記受信回路側における終端を行う受信側終端部と、
前記受信側終端部の抵抗値を適正値に更新する受信側終端部調整部と、
前記送信回路から送信された前記送信データを、前記伝送路を介して受信する受信回路側受信部と、
前記受信回路側受信部が受信したデータのエラーを検出するエラー検出部と、
前記エラー検出部によりエラーが検出されたデータの再送を要求するエラー発生データ再送要求を前記送信回路に送信する受信回路側送信部と、
前記エラー検出部により受信データのエラーが検出されたことを契機として終端部調整期間に移行し、前記終端部調整期間内に前記受信側終端部調整部を制御して、前記終端部調整期間内に前記受信側終端部の抵抗値を適正値に更新させる受信回路側制御部と、
を有することを特徴とする受信回路。
（付記７）
前記受信回路側送信部は、前記エラー検出部が受信データのエラーを検出した場合に前記送信回路に対して受信側終端部調整リクエストの発行を依頼する受信側終端部調整リクエスト発行依頼リクエストを生成・送信し、前記受信側終端部の抵抗値の更新が終了した後に、終端抵部更新完了パケットを前記送信回路に送信し、
前記エラー検出部は、前記送信回路が前記受信側終端部調整リクエスト発行依頼リクエストに応答して送信した終端抵抗調整リクエストを受信したとき、当該終端抵抗調整リクエストのエラーチェックを行い、前記終端部調整期間内に前記受信回路側受信部が前記送信回路から受信する調整中パケットのエラーは無効とみなし、
前記受信回路側制御部は、前記終端抵抗調整リクエストにエラーが発生していれば前記終端抵抗調整リクエストリクエストの再送を、前記受信回路側送信部により前記送信回路に依頼し、前記終端抵抗調整リクエストにエラーが発生していなければ前記終端抵抗値調整期間に移行する、
ことを特徴とする付記６記載の受信回路。
（付記８）
前記受信回路は、さらに、
前記エラー検出部により前記受信回路側受信部が受信したデータのエラーが検出されてから、前記終端部調整期間の時間を計時する計時部を有し、
前記受信回路は、前記計時部が計時を開始してから終了するまでの間に、受信側終端部調整部により受信側終端部の抵抗値を更新することを特徴とする付記６記載の受信回路。
（付記９）
前記受信回路の受信側終端部調整部は、前記受信回路側送信部が前記エラー発生データ再送要求を前記送信回路に送信してから前記受信回路側受信部が前記エラー発生データの再送データを受信するまでの期間内に、前記受信側終端部の抵抗値を更新することを特徴とする付記６記載の受信回路。
（付記１０）
データを伝送路に送信する送信回路と、前記伝送路を介して前記データを受信する受信回路を有する伝送装置の制御方法において、
前記送信回路は、
前記受信回路に送信するデータのエラー検出用のエラー検出符号を生成するエラー検出符号生成ステップと、
前記データと前記エラー検出符号を含む送信データを前記伝送路に送信する送信回路側送信ステップと、
前記受信回路からデータを受信する送信回路側受信ステップを有し、
前記受信回路は、
前記伝送路の前記受信回路側における終端を行う受信側終端ステップと、
前記受信側終端部の抵抗値を適正値に更新する受信側終端部調整ステップと、
前記送信回路から送信された前記送信データを、前記伝送路を介して受信する受信回路側受信ステップと、
前記受信回路側受信部が受信したデータのエラーを検出するエラー検出部と、
前記エラー検出部によりエラーが検出されたデータの再送を要求するエラー発生データ再送要求を前記送信回路に送信する受信回路側送信ステップと、
前記エラー検出部により受信データが検出されたことを契機として終端部調整期間に移行し、前記終端部調整期間内に前記受信側終端部調整部を制御して、前記終端部調整期間内に前記受信側終端部の抵抗値を適正値に更新させる制御ステップとを有することを特徴とする伝送装置の制御方法。

１、２、３ ＬＳＩ間伝送装置
１０−１〜１０−３、２０−１〜２０−３ ＬＳＩ
１３０−１〜１３０−３ 送信パケット処理部
１３０ａ−１〜１３０ａ−３ データ処理１部
１３０ｂ−１〜１３０ｂ−３ ＣＲＣ挿入部
１５０−３ 送信部
１５０ｔ−３ 送信側アップデート制御Ｔ部
１６０−１〜１６０−３ 受信部
１６３−１〜１６３−３ 終端抵抗調整回路
１６３ａ−１〜１６３ａ−３ 抵抗調整回路
１６３ｒ−１〜１６３ｒ−３ 受信側アップデート制御Ｒ部
１６３ｔ−２ タイマ制御部
１７０−１〜１７０−３ 受信パケット処理部
１７０ａ−１〜１７０ａ−３ データ処理４部
１７０ｂ−１〜１７０ｂ−３ ＣＲＣチェッカー
１７０ｃ エラーカウンタ
１７０ｄ エラー規定値チェック部
１７０ｅ−３ タイマ
１８０ レジスタ
１９１−１〜１９１−３、１９２−３ 信号線
２００ パケット
２１０ ヘッダ

Claims (10)

1. データを伝送路に送信する送信回路と、前記伝送路を介して前記データを受信する受信回路を有する伝送装置において、
   前記送信回路は、
   前記受信回路に送信するデータのエラー検出用のエラー検出符号を生成するエラー検出符号生成部と、
   前記データと前記エラー検出符号を含む送信データを前記伝送路に送信する送信回路側送信部と、
   前記受信回路からデータを受信する送信回路側受信部を有し、
   前記受信回路は、
   前記伝送路の前記受信回路側における終端を行う受信側終端部と、
   前記受信側終端部の抵抗値を適正値に更新する受信側終端部調整部と、
   前記送信回路から送信された前記送信データを、前記伝送路を介して受信する受信回路側受信部と、
   前記受信回路側受信部が受信したデータのエラーを検出するエラー検出部と、
   前記エラー検出部によりエラーが検出されたデータの再送を要求するデータ再送要求を前記送信回路に送信する受信回路側送信部と、
   前記エラー検出部によりエラーが検出されたことを契機として終端部調整期間に移行し、前記終端部調整期間内に前記受信側終端部調整部を制御して、前記終端部調整期間内に前記受信側終端部の抵抗値を適正値に更新させる受信回路側制御部と、
   を有し、
   前記終端部調整期間中において、前記送信回路は無効データを前記伝送路に送信し、前記受信回路は前記伝送路を介して前記送信回路から受信する前記無効データを破棄する
   ことを特徴とする伝送装置。
2. 前記受信回路において、
   前記受信回路側送信部は、前記エラー検出部が受信データのエラーを検出した場合に前記送信回路に対して受信側終端部調整リクエストの発行を依頼する受信側終端部調整リクエスト発行依頼リクエストを生成・送信し、前記受信側終端部の抵抗値の更新が終了した後に、終端抵部更新完了パケットを前記送信回路に送信し、
   前記エラー検出部は、前記送信回路が前記受信側終端部調整リクエスト発行依頼リクエストに応答して送信した終端抵抗調整リクエストを受信したとき、当該終端抵抗調整リクエストのエラーチェックを行い、前記終端部調整期間内に前記受信回路側受信部が前記送信回路から受信する調整中パケットのエラーは無効とみなし、
   前記受信回路側制御部は、前記終端抵抗調整リクエストにエラーが発生していれば前記終端抵抗調整リクエストの再送を、前記受信回路側送信部により前記送信回路に依頼し、前記終端抵抗調整リクエストにエラーが発生していなければ前記終端抵抗値調整期間に移行し、
   前記送信回路は、さらに、
   前記送信回路側受信部が前記受信回路側送信部から前記受信側終端部調整リクエスト発行依頼リクエストを受信した場合に前記送信回路側送信部により受信側終端部調整リクエストを前記伝送路に送信し、その後、前記送信回路側受信部が前記受信回路から受信側終端部更新完了通知を受信するまでの間、前記伝送路に前記無効データを送信するように制御する送信回路側制御部を有することを特徴とする請求項１記載の伝送装置。
3. 前記受信回路は、さらに、
   前記エラー検出部により前記受信回路側受信部が受信したデータのエラーが検出されてから、前記終端部調整期間の時間を計時する計時部を有し、
   前記受信回路は、前記計時部が計時を開始してから終了するまでの間に、前記受信側終端部調整部により受信側終端部の抵抗値を更新し、
   前記送信回路側送信部により前記伝送路に規定回数の終端抵抗調整中パケットを送信することを特徴とする請求項１記載の伝送装置。
4. 前記送信回路は、少なくとも前記受信回路の計時部が計時を終了するまでの期間まで、前記送信回路側送信部により前記伝送路に終端抵抗調整中パケットを送信し続けることを特徴とする請求項３記載の伝送装置。
5. 前記送信回路は、さらに、
   前記伝送路の前記送信回路側における終端を行う送信側終端部と、
   前記送信側終端部の抵抗値の更新を行う送信側終端部調整部を有し、
   前記送信側終端部調整部は、前記送信回路側受信部が前記受信回路から前記データ再送要求を受信してから前記送信回路側送信部が前記再送を要求されたデータを前記受信回路に再送するまでの期間内に前記送信側終端部の抵抗値を更新し、
   前記受信回路の受信側終端部調整部は、前記受信回路側送信部が前記データ再送要求を前記送信回路に送信してから前記受信回路側受信部が前記再送要求を行ったデータを前記送信回路から受信するまでの期間内に前記受信側終端部の抵抗値を更新する、
   ことを特徴とする請求項１記載の伝送装置。
6. 送信回路が伝送路に送信するデータを、前記伝送路を介して受信する受信回路において、
   前記伝送路の前記受信回路側における終端を行う受信側終端部と、
   前記受信側終端部の抵抗値を適正値に更新する受信側終端部調整部と、
   前記送信回路から送信された前記送信データを、前記伝送路を介して受信する受信回路側受信部と、
   前記受信回路側受信部が受信したデータのエラーを検出するエラー検出部と、
   前記エラー検出部によりエラーが検出されたデータの再送を要求するエラー発生データ再送要求を前記送信回路に送信する受信回路側送信部と、
   前記エラー検出部により受信データのエラーが検出されたことを契機として終端部調整期間に移行し、前記終端部調整期間内に前記受信側終端部調整部を制御して、前記終端部調整期間内に前記受信側終端部の抵抗値を適正値に更新させる受信回路制御部と、
   を有し、
   前記終端部調整期間中において、前記送信回路は無効データを前記伝送路に送信し、前記受信回路は前記伝送路を介して前記送信回路から受信する前記無効データを破棄する
   ことを特徴とする受信回路。
7. 前記受信回路において、
   前記受信回路側送信部は、前記エラー検出部が受信データのエラーを検出した場合に前記送信回路に対して受信側終端部調整リクエストの発行を依頼する受信側終端部調整リクエスト発行依頼リクエストを生成・送信し、前記受信側終端部の抵抗値の更新が終了した後に、終端抵部更新完了パケットを前記送信回路に送信し、
   前記エラー検出部は、前記送信回路が前記受信側終端部調整リクエスト発行依頼リクエストに応答して送信した終端抵抗調整リクエストを受信したとき、当該終端抵抗調整リクエストのエラーチェックを行い、前記終端部調整期間内に前記受信回路側受信部が前記送信回路から受信する調整中パケットのエラーは無効とみなし、
   前記受信回路側制御部は、前記終端抵抗調整リクエストにエラーが発生していれば前記終端抵抗調整リクエストの再送を、前記受信回路側送信部により前記送信回路に依頼し、前記終端抵抗調整リクエストにエラーが発生していなければ前記終端抵抗値調整期間に移行する、
   ことを特徴とする請求項６記載の受信回路。
8. 前記受信回路は、さらに、
   前記エラー検出部により前記受信回路側受信部が受信したデータのエラーが検出されてから、前記終端部調整期間の時間を計時する計時部を有し、
   前記受信回路は、前記計時部が計時を開始してから終了するまでの間に、受信側終端部調整部により受信側終端部の抵抗値を更新することを特徴とする請求項６記載の受信回路。
9. 前記受信回路の受信側終端部調整部は、前記受信回路側送信部が前記エラー発生データ再送要求を前記送信回路に送信してから前記受信回路側受信部が前記エラー発生データの再送データを受信するまでの期間内に、前記受信側終端部の抵抗値を更新することを特徴とする請求項６記載の受信回路。
10. データを伝送路に送信する送信回路と、前記伝送路を介して前記データを受信する受信回路を有する伝送装置の制御方法において、
    前記送信回路は、
    前記受信回路に送信するデータのエラー検出用のエラー検出符号を生成するエラー検出符号生成ステップと、
    前記データと前記エラー検出符号を含む送信データを前記伝送路に送信する送信回路側送信ステップと、
    前記受信回路からデータを受信する送信回路側受信ステップを有し、
    前記受信回路は、
    前記伝送路の前記受信回路側における終端を行う受信側終端ステップと、
    前記受信側終端部の抵抗値を適正値に更新する受信側終端部調整ステップと、
    前記送信回路から送信された前記送信データを、前記伝送路を介して受信する受信回路側受信ステップと、
    前記受信回路側受信部が受信したデータのエラーを検出するエラー検出ステップと、
    前記エラー検出ステップによりエラーが検出されたデータの再送を要求するエラー発生データ再送要求を前記送信回路に送信する受信回路側送信ステップと、
    前記エラー検出ステップによりエラーが検出されたことを契機として終端部調整期間に移行し、前記終端部調整期間内に前記受信側終端部調整部を制御して、前記終端部調整期間内に前記受信側終端部の抵抗値を適正値に更新させる制御ステップと
    を有し、
    前記終端部調整期間中において、前記送信回路は無効データを前記伝送路に送信し、前記受信回路は前記伝送路を介して前記送信回路から受信する前記無効データを破棄する
    ことを特徴とする伝送装置の制御方法。