KR20130020866A - 저전력 고속의 송수신 장치 - Google Patents

저전력 고속의 송수신 장치 Download PDF

Info

Publication number
KR20130020866A
KR20130020866A KR1020110082933A KR20110082933A KR20130020866A KR 20130020866 A KR20130020866 A KR 20130020866A KR 1020110082933 A KR1020110082933 A KR 1020110082933A KR 20110082933 A KR20110082933 A KR 20110082933A KR 20130020866 A KR20130020866 A KR 20130020866A
Authority
KR
South Korea
Prior art keywords
circuit
end circuit
isi
transmitting
receiving end
Prior art date
Application number
KR1020110082933A
Other languages
English (en)
Other versions
KR101273241B1 (ko
Inventor
박홍준
김종훈
이수민
Original Assignee
포항공과대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 포항공과대학교 산학협력단 filed Critical 포항공과대학교 산학협력단
Priority to KR1020110082933A priority Critical patent/KR101273241B1/ko
Priority to PCT/KR2011/009623 priority patent/WO2013027898A1/ko
Priority to JP2014525909A priority patent/JP5809360B2/ja
Priority to US14/239,535 priority patent/US9008194B2/en
Priority to CN201180072937.4A priority patent/CN103891227B/zh
Priority to DE112011105540.4T priority patent/DE112011105540T5/de
Publication of KR20130020866A publication Critical patent/KR20130020866A/ko
Application granted granted Critical
Publication of KR101273241B1 publication Critical patent/KR101273241B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0278—Arrangements for impedance matching
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0298—Arrangement for terminating transmission lines
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
    • H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
    • H04L25/03057—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a recursive structure
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03891—Spatial equalizers
    • H04L25/03949—Spatial equalizers equalizer selection or adaptation based on feedback
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/08—Modifications for reducing interference; Modifications for reducing effects due to line faults ; Receiver end arrangements for detecting or overcoming line faults
    • H04L25/085—Arrangements for reducing interference in line transmission systems, e.g. by differential transmission
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L2025/03592—Adaptation methods
    • H04L2025/03745—Timing of adaptation
    • H04L2025/03764—Timing of adaptation only during predefined intervals
    • H04L2025/0377—Timing of adaptation only during predefined intervals during the reception of training signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Dc Digital Transmission (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Abstract

본 발명은 송신단 회로 및 수신단 회로에 구비된 종단 저항 값을 전송선로의 특정 임피던스 값보다 크게 함으로써, 송신단 회로의 전력 소모를 감소시키는 저전력 고속의 송수신 장치에 관한 것이다.

Description

저전력 고속의 송수신 장치{A low-power high-speed data transceiver}
본 발명은 저전력 고속의 송수신 장치에 관한 것으로, 송수신 장치의 종단 저항의 증가를 통하여 송신 장치의 소비 전력을 감소시킬 수 있는 저전력 고속의 송수신 장치에 관한 것이다.
신호의 전송 장치에 있어서 일반적으로 송신단 회로 및 수신단 회로에 구비된 종단 저항은 반사파의 발생을 방지하기 위하여 전송선로의 특성 임피던스와 같은 값을 사용한다.
신호의 전송에 있어서 전송하는 신호의 크기는 사용된 종단 저항 값과 송신단 회로에서 소비되는 전류의 곱으로 결정된다.
일반적으로 사용되는 전송선로의 특성 임피던스는 약 50옴(Ohm) 정도의 작은 값이다. 따라서, 종단 저항 값도 50옴(Ohm) 으로 정해지는데, 상기 종단 저항에 의한 전력 소모가 고속 전송장치의 전체 전력 소모의 매우 큰 부분을 차지한다.
최근, 고속 전송장치를 개발하는데 있어서 가장 중요한 부분이 저전력이라는 점에서 전력 소비에 큰 비중을 차지하는 송신단 회로의 전력 소비를 낮추는 것이 매우 중요하다.
하지만, 기존 방식으로 종단 저항 값을 상기 전송선로의 특성 임피던스와 같은 값으로 결정할 경우 송신단 회로의 전류를 감소시킬 수 없다.
본 발명의 목적은 상기와 같은 문제점을 해결하기 위한 것으로써, 송신단 회로 및 수신단 회로에 구비된 종단 저항 값을 전송선로의 특정 임피던스 값보다 크게 함으로써, 송신단 회로의 전력 소모를 감소시키는 저전력 고속의 송수신 장치를 제공하는데 있다.
본 발명의 다른 목적은, 상기 종단 저항 값의 증가로 인해 송신단 회로 및 수신단 회로의 끝단에서 발생되는 전자파 반사 현상과, ISI(Inter Symbol Interference; 이하, 'ISI'로 명칭함) 현상을 보상하는 저전력 고속의 송수신 장치를 제공하는데 있다.
상기 목적을 달성하기 위한 본 발명에 따른 저전력 고속의 송수신 장치는, 입력된 신호를 송신하는 송신단 회로와; 상기 송신단 회로로부터 상기 신호를 수신하는 수신단 회로와; 상기 송신단 회로 및 수신단 회로와 각각 직렬로 연결되고, 상기 송신단 회로에서 송신된 신호를 상기 수신단 회로로 전달하기 위한 전송선로와; 상기 송신단 회로 및 수신단 회로 중 적어도 하나에 구비된 종단 저항;을 포함하고, 상기 종단 저항의 값은 상기 전송선로의 특정 임피던스 값보다 큰 것을 특징으로 한다.
이때, 상기 종단 저항 값은 상기 전송선로의 특정 임피던스 값 보다 1.5 배 이상이 될 수 있다.
또한, 상기 수신단 회로는 상기 종단 저항과 상기 전송선로의 특정 임피던스의 부정합(mismatch)으로 인해 발생하는 전자파 반사 현상 및 상기 종단 저항 값의 증가로 인해 ISI(Inter symbol interference)가 증가되는 현상 중 적어도 하나를 보상하는 결정 피드백 등화(Decision Feedback Equalization, 이하, 'DFE'라 명칭함) 회로를 더 포함할 수 있다.
즉, 상기 송신단 회로는 실제 신호를 전송하기 이전에, 상기 수신단 회로가 수신할 신호 내에 포함된 데이터 및 클럭 사이의 스큐(Skew) 제거를 위한 데이터 패턴을 상기 수신단 회로로 전송하고, 상기 수신단 회로는 상기 수신된 데이터 패턴을 이용하여 상기 수신할 신호에 대해 디스큐(Deskew) 동작을 실시할 수 있다.
이때, 상기 데이터 패턴은 '1'과 '0'이 교번적으로 반복되는 패턴이 될 수 있고, 상기 수신단 회로는 상기 수신된 데이터 패턴의 주기 정중앙에 엣지(Edge)가 일치하는 클럭신호를 생성하여 상기 디스큐 동작을 실시할 수 있다.
또한, 상기 송신단 회로는 상기 수신단 회로의 디스큐 동작이 완료되면, 실제 신호를 전송하기 이전에, 상기 전자파의 반사 시간 및 반사된 크기와, 상기 ISI의 크기를 측정하기 위한 펄스신호를 상기 수신단 회로로 송신하고, 상기 수신단 회로는 상기 DFE 회로를 통해 상기 수신된 펄스신호를 이용하여 상기 전자파의 반사 시간 및 반사된 크기와, 상기 ISI의 크기를 측정하고, 상기 추정된 전자파의 반사 시간 및 반사된 크기와, 상기 ISI의 크기를 근거로 상기 전자파 반사 현상 및 ISI를 보상할 수 있다.
이때, 상기 펄스신호는 1비트 시간 동안만 '1'이고, 나머지 시간에는 연속하여 '0'으로 유지되는 단일-1 펄스신호가 될 수 있고, 상기 수신단 회로는 상기 DFE 회로를 통해 상기 단일-1 펄스신호 내의 상기 '1'이 수신된 시간을 기준으로 상기 전자파의 반사 시간 및 반사된 크기와, 상기 ISI의 크기를 측정하여 보상할 수 있다.
이때, 상기 수신단 회로는 상기 '1'이 수신된 시간을 기준으로 수신된 상기 DFE 회로의 탭(Tap)들 중에서 상기 전자파의 반사 시간 및 반사된 크기와, 상기 ISI의 크기를 측정하기 위한 탭의 위치 및 계수를 결정하고, 상기 결정된 탭의 위치 및 계수를 이용하여 상기 전자파 반사 현상 및 ISI를 보상할 수 있다.
본 발명에 따른 저전력 고속의 송수신 장치는, 송신단 회로 및 수신단 회로에 구비된 종단 저항 값을 전송선로의 특정 임피던스 값보다 크게 함으로써, 송신단 회로의 전력 소모를 감소시킬 수 있는 효과가 있다.
또한, 본 발명에 따른 저전력 고속의 송수신 장치는, 수신단 회로에서 상기 종단 저항 값의 증가로 인해 발생되는 전자파 반사 및 ISI를 측정하여 보상함으로써, 저전력 고속의 송수신 장치의 신뢰성을 향상시킨다.
도 1은 본 발명에 따른 저전력 고속의 송수신 장치를 나타낸 도면이다.
도 2는 본 발명에 따라 수신단 회로전자파의 반사 시간 및 반사된 크기와, ISI의 크기를 측정하는데 사용하는 단일-1 펄스신호에 대한 신호 파형을 나타낸 도면이다.
도 3은 본 발명에 따른 수신단 회로를 나타낸 도면이다.
도 4 내지 도 6은 본 발명에 따른 초단 회로를 나타낸 도면이다.
도 7은 본 발명에 따른 초단 회로의 출력 파형 및 카운터 출력을 나타낸 도면이다.
도 8은 본 발명에 따른 DFE 회로를 이용하여 수신된 펄스 신호의 위치를 설정하는 과정을 나타낸 도면이다.
도 9는 본 발명에 따른 DFE 회로를 이용하여 1 탭의 후구체(post-cursor)의 크기를 설정하는 과정을 나타낸 도면이다.
도 10은 본 발명에 따른 DFE 회로를 이용하여 반사파의 크기 및 위치를 설정하는 과정을 나타낸 도면이다.
상술한 목적, 특징들 및 장점은 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 보다 분명해질 것이다. 이하 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예를 상세히 설명한다.
도 1은 본 발명에 따른 저전력 고속의 송수신 장치를 나타낸 도면이다.
도 1을 참조하면, 본 발명에 따른 저전력 고속의 송수신 장치는, 입력되는 신호를 전송하는 송신단 회로(100)와, 상기 송신단 회로(100)로부터 신호를 수신하는 수신단 회로(200)와, 상기 송신단 회로(100) 및 수신단 회로(200)에 구비되는 종단 저항(300)과, 상기 송신단 회로(100) 및 수신단 회로(200)와 각각 직렬로 연결되고, 상기 송신단 회로(100)에서 송신된 신호를 상기 수신단 회로(200)로 전달하기 위한 전송선로(400)를 포함하여 이루어진다.
본 발명에 따른 저전력 고속의 송수신 장치는 필요에 따라 전술한 구성요소 이외의 것(예를 들면, 메모리, 사용자 입력부, 디스플레이부, 스피커, 마이크 등등)이 포함되어 구성될 수 있을 것이나, 상기 전술한 구성요소 이외의 것은 본 발명에 직접적 연관이 있는 것은 아니므로 설명의 간명함을 위해 이에 대한 자세한 설명은 이하 생략된다.
본 발명에 따른 종단 저항(300)은 상기 전송선로(400)의 특정 임피던스 값(Zo)보다 큰 저항값을 가짐으로써, 송신단 회로(100)의 송신 전력 소모를 감소시킬 수 있다.
바람직하게, 상기 종단 저항(300)의 저항 값은, 상기 전송선로(400)의 특정 임피던스 값(Zo) 보다 1.5 배 이상이 될 수 있다.
이하의 도 2 내지 도 10의 본 발명의 설명에서는 상기 종단 저항(300)의 저항 값이 상기 전송선로(400)의 특정 임피던스 값(Zo) 보다 4배인 것으로 가정하여 설명하였고, 이로 인해 송신단 회로(100)의 소비 전력이 기존 대비 1/4 배 감소되는 것을 알 수 있다. 이때, 상기 종단 저항(300)의 저항 값이 상기 전송선로(400)의 특정 임피던스 값(Zo) 보다 4배일 때, 송신단 회로(100)에서 송신하는 신호의 진폭은 같도록 유지하였다.
한편, 본 발명에서와 같이, 종단 저항(300)의 저항 값이 전송선로(400)의 특정 임피던스 값(Zo) 보다 클 경우, 송신단 회로(100)의 송신 전력이 감소되나, 종단 저항(300)의 값과 전송선로(400)의 특정 임피던스 값(Zo)의 부정합에 의한 전자파 반사 현상 및 종단 저항(300)의 값 증가로 인한 ISI(inter symbol interference) 증가 현상이 발생될 수 있다.
이에 따라, 본 발명에서는 수신단 회로(200) 내에 상기 전자파가 반사된 시간 및 반사된 크기와, ISI의 크기를 측정하여 보상하는 결정 피드백 등화(Decision Feedback Equalization, 이하, 'DFE'라 명칭함) 회로(220)를 구비한다.
이때, 상기 전자파 반사 현상은 전송선로(400)의 전파 시간의 매 두배 시간마다 나타나서 오랜 기간 지속되지만, 연속적인 지속 구간은 간헐적으로 발생되는 특성이 있다.
따라서, 상기 특성을 이용하여 상기 전자파 반사 및 ISI 보상을 위한 DFE 회로(220)의 탭(Tap)들을 모든 시간 구간에 대해 다 구현하지 않고, 상기 전자파 반사 및 ISI가 발생되는 시간 구간에 해당하는 탭들만 구현함으로써, 결과적으로 수신단 회로(200)의 전력 소모를 감소시킬 수 있다.
즉, DFE 회로(220)로 ISI 현상을 보상하기 위해서는 상기 탭의 개수가 보통 한 개 내지 다섯 개 사이의 유한한 개수로 제한되지만, DFE 회로(220)로 전자파 반사 현상을 보상하기 위해 필요한 탭의 개수는 2ㅧ (반사파 횟수)ㅧ (전송선 전파시간)ㅧ (데이터 전송속도)로서 보통 지나치게 많은 개수가 된다.
상기와 같이 많은, 상기 탭들을 모두 수신단 회로(200) 내의 DFE 회로(220)에 수용하려면, 상기 DFE 회로(220)가 지나치게 크게 되어, 결과적으로 수신단 회로(200)의 크기 및 전력 소모를 증가시키게 된다.
그런데, 상기 전자파 반사 현상은 앞서 상술한 바와 같이, 시간에 대해 연속적으로 발생하지 않고, 전송선 전파 시간의 정수배 시간대 간격마다 모여서 발생하는 특성이 있다. 따라서, 상기 특성을 이용하면 상기 탭들의 개수를 획기적으로 줄여서, 수신단 회로(200)의 전력소모를 감소시킬 수 있다.
한편, 본 발명에 따른 송수신 장치에서, 송신단 회로(100)는 데이터 및 클럭을 함께 송신하고, 수신단 회로(200)에서 상기 수신된 클럭을 상기 수신된 데이터에 발생된 전자파 반사 현상 및 ISI의 왜곡을 보상하는 DFE 회로(220)의 입력 클럭으로 사용된다.
또한, 본 발명에 따른 송수신 장치는 차동신호 전송 기법(differential signaling) 및 단일신호 전송기법(single-ended signaling)을 적용할 수 있다.
도 2는 본 발명에 따라 수신단 회로전자파의 반사 시간 및 반사된 크기와, ISI의 크기를 측정하는데 사용하는 단일-1 펄스신호에 대한 신호 파형을 나타낸 도면이다.
도 2를 참조하면, 상기 단일-1 펄스신호는 총 32 비트 길이로써, 1비트 시간 동안만 '1'이고, 나머지 시간에는 연속하여 '0'으로 유지되는 펄스신호('1000...00')를 나타내고 있다.
또한, 도 2는 송신단 회로(100)에서 상기 단일-1 펄스신호(1000000000000…)를 반복적으로 전송할 때, 상기 송신단(VTX)과 수신단(VRX)에서의 신호 파형을 간략히 나타낸 것이다.
이때, 상기 단일-1 펄스신호의 전체 개수(도 2에서는 '32'로 가정함)는 상술한 DFE 회로(220)의 탭들의 개수[2 ㅧ (최대반사 횟수)ㅧ (전송선 전파시간)ㅧ (데이터 전송속도)]보다 큰 값으로 정하여, 전송선로(400)의 ISI 효과와, 임피던스 부정합으로 인하여 생기는 반사파 효과를 상기 단일-1 펄스신호의 한 주기 내에서 모두 나타나도록 한다.
즉, 송신단 회로(100)에서 상기 단일-1 펄스신호(10000…00)를 주기적으로 전송함에 따라, 상기 펄스 신호가 전송된 후 전송선로(400)의 전파시간(tf)이후에 수신단 회로(200)에 상기 단일-1 펄스신호가 도달한다.
이때, 상기 수신된 단일-1 펄스신호는 전송선로(400)의 ISI 효과로 인하여 일정 시간 동안 후구체(post-cursor)를 포함한다.
상기 수신된 단일-1 펄스신호는 종단 저항(300)의 임피던스 부정합(impedance mismatch)으로 인하여 반사파를 발생시키게 되며, 상기 발생된 반사파는 상기 단일-1 펄스신호가 수신된 후 3 tf이후 시각에 다시 수신단 회로(200)에 도달한다.
이때, 본 발명의 실시 예에서는 ISI 효과로 인해 1 개의 후구체(post-cursor)가 발생하며, 반사파의 영향 또한 데이터 한 주기 시간 동안만 지속되는 것으로 가정한다.
도 2에서는 전송선로(400)의 전파시간(tf)을 3T라고 가정하였다. 여기서 T는 데이터 한주기(period)를 나타낸다.
도 3은 본 발명에 따른 수신단 회로를 나타낸 도면이다.
도 3을 참조하면, 본 발명에 따른 수신단 회로(200)는, 디스큐(Deskew)부(210)와, DFE 회로(220)와, 직병렬 변환부(230)와, 카운터(240)와, 제어부(250)를 포함하여 이루어진다.
이때, 본 발명에 따른 저전력 고속의 송수신 장치는 필요에 따라 전술한 구성요소 이외의 것이 포함되어 구성될 수 있을 것이나, 상기 전술한 구성요소 이외의 것은 본 발명에 직접적 연관이 있는 것은 아니므로 설명의 간명함을 위해 이에 대한 자세한 설명은 이하 생략된다.
먼저, 수신단 회로(200)의 구성 요소에 대한 동작 과정을 설명하기 이전에, 송신단 회로(100)는 DFE 회로(220)의 올바른 데이터 복원 동작을 위하여 실제 신호를 수신단 회로(200)로 전송하기 이전에, 상기 수신단 회로(200)가 수신할 신호 내에 포함된 데이터 및 클럭 사이의 스큐(Skew) 제거를 위한 데이터 패턴을 상기 수신단 회로(200)로 전송한다.
이때, 상기 데이터 패턴은'1'과 '0'이 교번적으로 반복되는 '1010...' 패턴이 될 수 있다.
디스큐부(210)는 상기 송신단 회로(100)로부터 수신된 데이터와 클럭 사이의 스큐(Skew)를 제거하는 디스큐 동작을 실시한다.
즉, 디스큐부(210)는 상기 '1010...'으로 반복되는 데이터 패턴을 사용하여 클럭의 상승 엣지(Rising Edge)를 데이터 주기의 정중앙에 위치시킨다.
그 다음으로, 송신단(100)에서는 상기 디스큐부(210)의 디스큐 동작이 완료되면, 수신단(200)에서 전자파 반사 현상 및 ISI 증가 현상을 측정하기 위해 사용되는 도 2에서 이미 설명한 단일-1 펄스신호를 수신단(200)으로 전송한다.
제어부(250)는 본 발명에 따른 수신단 회로(200)의 전반적인 동작을 제어하고, 상기 DFE 회로(220)를 제어하여, 상기 송신단(100)으로부터 수신된 단일-1 펄스신호로부터 '1'이 수신된 시간과, ISI의 크기와, 반사파가 수신된 시간 및 반사파의 크기를 찾는다.
즉, DFE 회로(220)는 상기 제어부(250)의 제어에 따라, 상기 단일-1 펄스신호로부터 상기 '1'이 수신된 시간과, ISI의 크기와, 반사파가 수신된 시간 및 반사파의 크기를 찾고, 상기 찾은 '1'이 수신된 시간과, ISI의 크기와, 반사파가 수신된 시간 및 반사파의 크기를 근거로 상기 전자파 반사 현상 및 ISI 증가 현상을 보상한다.
한편, 직병렬 변환부(230)는 상기 DFE 회로(220)로부터 출력되는 신호를 직병렬 변환하여 출력하고, 카운터(240)는 상기 직병렬 변환부(230)에서 출력되는 신호의 일부를 상기 제어부(250)로 궤환한다.
이하에서는, 상기 DFE 회로(220)를 통해 상기 수신된 단일-1 펄스신호로부터 '1'이 수신된 시간과, ISI의 크기와, 반사파가 수신된 시간 및 반사파의 크기를 찾는 과정을 훈련 모드(Training mode)라 명칭한다.
즉, 제어부(250)는 상기 훈련 모드일 때는 상기 DFE 회로(220)를 통해 실제 데이터를 복원하기 위해 필요한 탭(CISI[4:0],CREFL[4:0],POSREFL[4:0])을 결정한다.
이때, 상기 훈련 모드의 동작은 DFE 회로(220) 내에 구비된 초단 회로(Front-end circuit)(221)를 이용하여 훈련 기능을 구현한다.
상기 훈련 모드일 때, 상기 송신단 회로(100)로부터 반복 수신되는 32비트 단일-1 펄스신호(10000…00)를 데이터 패턴으로 사용한다.
도 4는 본 발명에 따른 초단 회로를 나타낸 도면이다.
도 4를 참조하면, 상기 초단 회로(221)는, 입력 데이터(DATARP, DATARN)를 입력으로 받는 메인 드라이버(221A)와, 선택된 과거 데이터(DISI(DBISI), DREFL(DBREFL))를 각각 입력으로 받는 두 개의 제1 및 제2 서브 드라이버(221B, 221C)를 포함하여 이루어진다. 상기 제1 및 제2 서브 드라이버(221B, 221C)의 탭은 5비트 계수인 CISI[4:0], CREFL[4:0]로 각각 조정된다.
이때, 상기 메인 드라이버(221A)는 도 4에 도시된 바와 같이, 저항부하 주(main) 차동증폭기가 될 수 있고, 제1 서브 드라이버(221B)는 하나 이상의 ISI 보상용 보조 차동증폭기가 될 수 있고, 제2 서브 드라이버(221C)는 하나 이상의 반사파 보상용 보조 차동증폭기가 될 수 있다.
또한, 상기 초단 회로(221)는, 상기 메인 드라이버(221A)와, 제1 서브 드라이버(221B) 및 제2 서브 드라이버(221C)의 출력 단자들이 서로 병렬로 연결된 구조를 가진다.
이때, 제어부(250)의 제어에 따라, 상기 제1 서브 드라이버(221B)의 공통소스단자와 접지단자(또는 공급전압단자)에 연결된 전류원(tail current source)의 값과 메인 드라이버(221A)의 공통소스단자와 접지단자(또는 공급전압단자)에 연결된 전류원(tail current source)의 값의 비율은 ISI 계수와 같게 조정된다.
또한, 제어부(250)의 제어에 따라, 제2 서브 드라이버(221C)의 공통소스단자와 접지단자(또는 공급전압단자)에 연결된 전류원(tail current source)의 값과 메인 드라이버(221A)의 공통소스단자와 접지단자(또는 공급전압단자)에 연결된 전류원(tail current source)의 값의 비율은 반사파의 계수와 같게 조정된다.
제어부(250)는 상기 메인 드라이버(221A)의 입력단에 기 수신된 차동 데이터신호 또는 수신된 단일 데이터 신호와 기준전압을 인가한다.
또한, 제어부(250)는 ISI의 크기, 반사파의 위치 및 크기를 찾는 동작 시에는, 상기 제1 서브 드라이버(221B)와 제2 서브 드라이버(221C)의 입력단에 공급전압단자(VDD) 또는 접지단자(VSS)의 전압을 인가하고, 실제 신호 전송이 이루어지는 동작 시에는, ISI 및 반사파의 영향을 발생시키는 해당 시각의 과거 디지털 데이터(previous decision data)를 인가한다.
도 7은 도 4의 초단 회로에 단일-1 펄스신호가 입력되었을 때 출력 파형(OUTP, OUTN)과 수신된 데이터를 32b으로 병렬화한 32bit 데이터를 각 bit마다 카운팅하는 32 개의 2b의 카운터(240)의 출력을 (ECNT[31:0])을 나타낸 것이다.
제어부(250)는 훈련 모드의 첫 번째 과정으로써, DFE 회로(220)를 통해 수신된 단일-1 펄스신호에서 '1'이 수신된 시각을 찾는다.
제어부(250)는 상기 DFE 회로(220)의 두 계수 값(CISI[4:0],CREFL[4:0]) 중에서 CISI[4:0]은 CDC[4:0]로 할당하고, CREFL[4:0]은 사용하지 않으므로'0'으로 설정한다.
즉, 상기 훈련 모드에서의 초단 회로(221)의 동작은 이하의 도 5와 같다.
도 5를 참조하면, 메인 드라이버(221A)는 입력 데이터(DATARP, DATARN)를 입력으로 받아 동작을 하며,ISI 제거를 위한 제1 서브 드라이버(221B)에는 제어부(250)의 제어에 따라, CDC[4:0] 전류값이 입력되고, 상기 CDC[4:0] 전류값에 동작이 제어된다.
이때, 도 5에서의 제2 서브 드라이버(221C)는 아무런 기능을 하지 않기에 입력 데이터(DREFL,DBREFL)와 전류 계수(CREFL[4:0])가 모두 '0'이 되어 완전히 꺼지게 된다.
상기 상태에서, 최초 '0'으로 설정된 CDC[4:0]를 1비트씩 증가하게 되면 초단 회로(221)의 OUTP 및 OUTN 출력 중 상기 OUTN의 DC 레벨이 변화하게 되어 특정 CDC[4:0] 값에서 도 8에 도시된 바와 같이, 두 출력(OUTP, OUTN)이 교차한다.
상기 두 출력(OUTP, OUTN)이 교차됨을 카운터(240)에서 확인하고 동일한 시점에서 교차가 4회 발생할 경우 해당 시점의 카운터 출력을 '1'로 만든다.
제어부(250)는 카운터(240)에 의해 최초의 카운터 출력이 발생하면, 상기 최초 카운터 출력이 발생된 시점을 단일-1 펄스신호의 '1'이 수신된 시각으로 인식하여 저장한다.
그 다음으로, 제어부(250)는 훈련 모드의 두 번째 과정으로써, DFE 회로(220)를 통해 ISI의 크기를 측정하고, 상기 측정된 ISI를 제거하기 위한 DFE의 계수(CISI.DET[4:0])를 결정한다.
상술한 훈련 모드의 첫번째 과정과 동일한 상태에서, 제어부1(250)는 상기 DFE 회로(220)를 제어하여 다시 CDC[4:0]를 1비트씩 증가시킨다.
상기 CDC[4:0]를 1비트씩 증가시킬 경우, 도 9에 도시된 바와 같이, 상술한 훈련 모드의 첫번째 과정에서 찾아낸 단일-1 펄스신호의 '1'이 수신된 시점에서 데이터 한 주기만큼 지난 시점에 ISI에 의해서 교차점이 발생하게 된다.
이 경우에도, 상술한 훈련 모드의 첫번째 과정과 동일하게 상기 교차점의 발생을 카운터(240)에서 확인하고, 동일한 시점에서 교차점이 4회 발생될 경우에 해당 시점의 카운터 출력을 '1'로 만들고, 제어부(250)는 DFE 회로(220)의 계수인 CISI.DET[4:0]를 계산하여 저장한다.
이때, CISI.DET[4:0]는 초단 회로(221)의 총 DC 레벨에서 교차점이 발생할 때까지 하강된 DC 레벨(CDC[4:0])을 뺀 양과 동일하다.
그러므로 'CISI.DET[4:0]=31-CDC[4:0]'가 된다.
그 다음으로, 제어부(250)는 훈련 모드의 마지막 세 번째 과정으로써, 도 2에 도시된 바와 같이, DFE 회로(220)를 통해 반사파가 수신되는 시각과 반사파의 크기를 측정하고, 반사파의 영향을 제거하기 위한 DFE의 계수(CREFL.DET[4:0])와, 카운터(240)에 의해 피드백되는 과거 데이터의 위치(POSREFL[4:0])를 결정한다.
즉, 상술한 첫 번째 및 두 번째 과정과 동일한 방법으로, 제어부(250)는 다시 CDC[4:0]를 1비트씩 증가시킨다.
상기 CDC[4:0]를 1비트씩 증가시킬 경우, 반사파가 존재하는 지점에서 교차점이 발생되는지 카운터(240)에서 확인하고, 이하의 도 10에 도시된 바와 같이, 동일한 시점에서 상기 교차점이 4회 발생될 경우 해당 시점의 COUNTER 출력을 '1'로 만든다.
이때, 제어부(250)는 CREFL.DET[4:0]를 ISI와 동일하게 현재의 CDC[4:0]를 사용하여 'CREFL.DET[4:0]=31-CDC[4:0]'로 계산하여 저장한다.
그리고, 제어부(180)는 상기 훈련 모드의 첫 번째 과정에서 저장된 단일-1 펄스신호의 '1'의 시점과, 상기 반사파가 발생한 시점을 이용하여 피드백하는 과거 데이터의 위치를 계산한다.
도 10에서 도시된 바와 같이, 상기 반사파는 단일-1 펄스신호의 '1'의 시점에서 데이터 여섯 주기 이후 시점에 발생하였으므로, 'POSREFL[4:0]=8-2-1=5'가 된다.
상기와 같이, 제어부(180)는 상기 훈련 모드에서 세 변수 CISI.DET[4:0],CREFL.DET[4:0],POSREFL[4:0]가 모두 결정되면, 상기 훈련 모드를 종료시키고, 상기 DFE 회로(220)를 정상 모드(Normal mode)로 동작하도록 제어한다.
이상 본 발명은 본 발명의 정신 및 필수적 특징을 벗어나지 않는 범위에서 다른 특정한 형태로 구체화될 수 있음은 당업자에게 자명하다.
따라서, 상기의 상세한 설명은 모든 면에서 제한적으로 해석되어서는 아니되고 예시적인 것으로 고려되어야 한다.
본 발명의 범위는 첨부된 청구항의 합리적 해석에 의해 결정되어야 하고, 본 발명의 등가적 범위 내에서의 모든 변경은 본 발명의 범위에 포함된다.
100: 송신단 회로 200: 수신단 회로
210: 디스큐부 220: DFE 회로
221: 초단 회로 230: 직병렬 변환부
240: 카운터 250: 제어부
300: 종단 저항 400: 전송선로

Claims (8)

  1. 입력된 신호를 송신하는 송신단 회로;
    상기 송신단 회로로부터 상기 신호를 수신하는 수신단 회로;
    상기 송신단 회로 및 수신단 회로와 각각 직렬로 연결되고, 상기 송신단 회로에서 송신된 신호를 상기 수신단 회로로 전달하기 위한 전송선로; 및
    상기 송신단 회로 및 수신단 회로 중 적어도 하나에 구비된 종단 저항;
    을 포함하고,
    상기 종단 저항의 값은 상기 전송선로의 특정 임피던스 값보다 큰 것을 특징으로 하는 저전력 고속의 송수신 장치.
  2. 제1 항에 있어서,
    상기 종단 저항 값은, 상기 전송선로의 특정 임피던스 값 보다 1.5 배 이상인 것을 특징으로 하는 저전력 고속의 송수신 장치.
  3. 제1 항에 있어서,
    상기 수신단 회로는, 상기 종단 저항과 상기 전송선로의 특정 임피던스의 부정합(mismatch)으로 인해 발생하는 전자파 반사 현상 및 상기 종단 저항 값의 증가로 인해 ISI(Inter symbol interference)가 증가되는 현상 중 적어도 하나를 보상하는 결정 피드백 등화(Decision Feedback Equalization, 이하, 'DFE'라 명칭함) 회로를 더 포함하는 것을 특징으로 하는 저전력 고속의 송수신 장치.
  4. 제3 항에 있어서,
    상기 송신단 회로는, 실제 신호를 전송하기 이전에, 상기 수신단 회로가 수신할 신호 내에 포함된 데이터 및 클럭 사이의 스큐(Skew) 제거를 위한 데이터 패턴을 상기 수신단 회로로 전송하고,
    상기 수신단 회로는, 상기 수신된 데이터 패턴을 이용하여 상기 수신할 신호에 대해 디스큐(Deskew) 동작을 실시하는 것을 특징으로 하는 저전력 고속의 송수신 장치.
  5. 제4 항에 있어서,
    상기 데이터 패턴은, '1'과 '0'이 교번적으로 반복되는 패턴이고,
    상기 수신단 회로는, 상기 수신된 데이터 패턴의 주기 정중앙에 엣지(Edge)가 일치하는 클럭신호를 생성하여 상기 디스큐 동작을 실시하는 것을 특징으로 하는 저전력 고속의 송수신 장치.
  6. 제4 항에 있어서,
    상기 송신단 회로는, 상기 수신단 회로의 디스큐 동작이 완료되면, 실제 신호를 전송하기 이전에, 상기 전자파의 반사 시간 및 반사된 크기와, 상기 ISI의 크기를 측정하기 위한 펄스신호를 상기 수신단 회로로 송신하고,
    상기 수신단 회로는, 상기 DFE 회로를 통해 상기 수신된 펄스신호를 이용하여 상기 전자파의 반사 시간 및 반사된 크기와, 상기 ISI의 크기를 측정하고, 상기 추정된 전자파의 반사 시간 및 반사된 크기와, 상기 ISI의 크기를 근거로 상기 전자파 반사 현상 및 ISI를 보상하는 것을 특징으로 하는 저전력 고속의 송수신 장치.
  7. 제6 항에 있어서,
    상기 펄스신호는, 1비트 시간 동안만 '1'이고, 나머지 시간에는 연속하여 '0'으로 유지되는 단일-1 펄스신호이고,
    상기 수신단 회로는, 상기 DFE 회로를 통해 상기 단일-1 펄스신호 내의 상기 '1'이 수신된 시간을 기준으로 상기 전자파의 반사 시간 및 반사된 크기와, 상기 ISI의 크기를 측정하여 보상하는 것을 특징으로 하는 저전력 고속의 송수신 장치.
  8. 제7 항에 있어서,
    상기 수신단 회로는, 상기 '1'이 수신된 시간을 기준으로 상기 DFE 회로의 탭(Tap)들 중에서 하나를 사용, 상기 전자파의 반사 시간 및 반사된 크기와, 상기 ISI의 크기를 측정하여 탭의 위치 및 계수를 결정하고, 상기 결정된 탭의 위치 및 계수를 이용하여 상기 전자파 반사 현상 및 ISI를 보상하는 것을 특징으로 하는 저전력 고속의 송수신 장치.
KR1020110082933A 2011-08-19 2011-08-19 저전력 고속의 송수신 장치 KR101273241B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020110082933A KR101273241B1 (ko) 2011-08-19 2011-08-19 저전력 고속의 송수신 장치
PCT/KR2011/009623 WO2013027898A1 (ko) 2011-08-19 2011-12-14 저전력 고속의 송수신 장치
JP2014525909A JP5809360B2 (ja) 2011-08-19 2011-12-14 低電力高速の送受信装置
US14/239,535 US9008194B2 (en) 2011-08-19 2011-12-14 Low-power, high-speed transceiver
CN201180072937.4A CN103891227B (zh) 2011-08-19 2011-12-14 高速低功耗无线电收发器
DE112011105540.4T DE112011105540T5 (de) 2011-08-19 2011-12-14 Niedrigleistungs-Hochgeschwindigkeits-Sendeempfänger

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110082933A KR101273241B1 (ko) 2011-08-19 2011-08-19 저전력 고속의 송수신 장치

Publications (2)

Publication Number Publication Date
KR20130020866A true KR20130020866A (ko) 2013-03-04
KR101273241B1 KR101273241B1 (ko) 2013-06-11

Family

ID=47746618

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110082933A KR101273241B1 (ko) 2011-08-19 2011-08-19 저전력 고속의 송수신 장치

Country Status (6)

Country Link
US (1) US9008194B2 (ko)
JP (1) JP5809360B2 (ko)
KR (1) KR101273241B1 (ko)
CN (1) CN103891227B (ko)
DE (1) DE112011105540T5 (ko)
WO (1) WO2013027898A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107220193B (zh) * 2016-03-21 2019-06-11 综合器件技术公司 用于单端信号均衡的装置和方法
WO2019169568A1 (zh) * 2018-03-07 2019-09-12 厦门优迅高速芯片有限公司 一种可补偿信号码间干扰引入的带宽衰减的均衡电路
CN108183875B (zh) * 2018-03-07 2019-12-27 厦门优迅高速芯片有限公司 一种可补偿信号码间干扰引入的带宽衰减的均衡电路
KR102458308B1 (ko) 2018-05-31 2022-10-24 삼성전자주식회사 완화된 임피던스 매칭을 제공하는 송신 장치 및 수신 장치

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03284014A (ja) 1990-03-30 1991-12-13 Nec Corp 判定帰還形等化器
US5467455A (en) * 1993-11-03 1995-11-14 Motorola, Inc. Data processing system and method for performing dynamic bus termination
JP4052697B2 (ja) * 1996-10-09 2008-02-27 富士通株式会社 信号伝送システム、および、該信号伝送システムのレシーバ回路
JPH11177540A (ja) * 1997-12-09 1999-07-02 Fuji Xerox Co Ltd データ転送装置及び方法
US7010629B1 (en) * 1999-12-22 2006-03-07 Intel Corporation Apparatus and method for coupling to a memory module
JP3573701B2 (ja) * 2000-09-14 2004-10-06 Ｎｅｃエレクトロニクス株式会社 出力バッファ回路
US6944556B1 (en) * 2001-11-01 2005-09-13 Linear Technology Corporation Circuits and methods for current measurements referred to a precision impedance
US7020729B2 (en) * 2002-05-16 2006-03-28 Intel Corporation Protocol independent data transmission interface
JP2004254155A (ja) * 2003-02-21 2004-09-09 Kanji Otsuka 信号伝送装置および配線構造
JP2007201882A (ja) * 2006-01-27 2007-08-09 Toshiba Corp 半導体集積回路
KR101214636B1 (ko) * 2006-09-26 2012-12-21 삼성전자주식회사 통신 시스템에서 기지국의 모뎀 장치
KR100914074B1 (ko) * 2007-10-09 2009-08-28 창원대학교 산학협력단 고속 신호 전송과 저전력 소비를 구현하는 수신기
WO2009058790A1 (en) * 2007-10-30 2009-05-07 Rambus Inc. Signaling with superimposed differential-mode and common-mode signals
US8743973B2 (en) * 2010-05-25 2014-06-03 Rambus Inc. Receiver resistor network for common-mode signaling

Also Published As

Publication number Publication date
US9008194B2 (en) 2015-04-14
WO2013027898A1 (ko) 2013-02-28
KR101273241B1 (ko) 2013-06-11
JP2014529221A (ja) 2014-10-30
CN103891227B (zh) 2016-12-21
DE112011105540T5 (de) 2014-04-30
US20140211834A1 (en) 2014-07-31
JP5809360B2 (ja) 2015-11-10
CN103891227A (zh) 2014-06-25

Similar Documents

Publication Publication Date Title
US9705708B1 (en) Integrated circuit with continuously adaptive equalization circuitry
US7817727B2 (en) Hybrid output driver for high-speed communications interfaces
CN111061664B (zh) 用于电压模态信号发射器的两阶段式前馈均衡器
US7830167B2 (en) Pre-emphasis circuit
US8108710B2 (en) Differential communication link with skew compensation circuit
US6624670B2 (en) High speed voltage mode differential digital output driver with edge-emphasis and pre-equalization
JP2016181897A (ja) シングルエンド構成可能マルチモードドライバ
US20070014340A1 (en) Circuits and methods for a multi-differential embedded-clock channel
US7848404B2 (en) Current mode logic multi-tap feed-forward equalizer
US9544864B1 (en) Data transmission system and receiving device
JP2007036848A (ja) ドライバ回路
JP2014053814A (ja) 送信装置及び通信システム
KR101273241B1 (ko) 저전력 고속의 송수신 장치
CN101233732A (zh) 高速驱动器均衡
US7974304B2 (en) Out of band signaling enhancement for high speed serial driver
US20120032656A1 (en) Voltage regulator for impedance matching and pre-emphasis, method of regulating voltage for impedance matching and pre-emphasis, voltage mode driver including the voltage regulator, and voltage-mode driver using the method
TW201919349A (zh) 具有自適應發送端等化器調節功能的傳輸電路及利用其之通信裝置
CN109213708B (zh) 一种串行解串链路发射机的驱动器
US20190372681A1 (en) Transmitting device and receiving device providing relaxed impedance matching
KR101148596B1 (ko) 커패시티브 커플링을 등화기를 이용한 전압모드 송신 드라이버 및 이 전압모드 송신 드라이버에서 프리앰퍼시스를 수행하는 방법
CN216721352U (zh) 电压模预加重均衡电路、SerDes发射机及芯片
EP3826247B1 (en) Transmitter with equalization
US9924246B2 (en) Transition replacement for current leveling in a high-speed transmitter
Jia et al. A 8-Gb/s 0.256-pJ/b transceiver for 5-mm on-chip interconnects in 130-nm CMOS
JP2012156660A (ja) 受信回路並びにそれを備えた半導体装置及び情報処理システム

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180406

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190319

Year of fee payment: 7