TW201919349A - 具有自適應發送端等化器調節功能的傳輸電路及利用其之通信裝置 - Google Patents
具有自適應發送端等化器調節功能的傳輸電路及利用其之通信裝置 Download PDFInfo
- Publication number
- TW201919349A TW201919349A TW106137620A TW106137620A TW201919349A TW 201919349 A TW201919349 A TW 201919349A TW 106137620 A TW106137620 A TW 106137620A TW 106137620 A TW106137620 A TW 106137620A TW 201919349 A TW201919349 A TW 201919349A
- Authority
- TW
- Taiwan
- Prior art keywords
- mode voltage
- signal
- input terminal
- terminal
- equalizer
- Prior art date
Links
Landscapes
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Dc Digital Transmission (AREA)
Abstract
一種具有自適應發送端等化器調節功能的傳輸電路，其在一差動傳輸通道的一發送端及一接收端分別具有一前饋等化器及一接收等化器，其特徵在於，具有：一自適應補償調節模組，用以對該接收等化器之一輸出電壓信號進行一偽誤碼率運算以產生一共模電壓控制信號；一共模電壓產生模組，用以依該共模電壓控制信號產生一共模電壓，並將該共模電壓耦接至該差動傳輸通道；以及一共模電壓檢測模組，用以依該差動傳輸通道之一傳輸共模電壓與一參考電壓的一比較結果產生一回饋信號，並將該回饋信號傳送至該前饋等化器以調整該前饋等化器之一增益頻率響應分布或一補償電壓。
Description
本發明係關於一種發送端等化器調節電路，特別是關於用以實現一高速傳輸介面電路的具有自適應發送端等化器調節功能的傳輸電路。
在高速串列資料通信中，由於受通道衰減和趨膚效應等影響，接收端資料會受到嚴重的符號間干擾(inter-symbol interference；ISI)。
為解決符號間干擾的問題，一般的作法係在串列資料接收端通過一等化器補償通道衰減，例如採用一決策回饋等化器來消除符號間干擾。然而，由於通道衰減幅度的不確定性和等化器會有工藝的偏差等因素，其補償電路易產生欠補償或者過度補償的現象，而導致接收端的資料恢復裕量變小。
現有的補償模式一般包括：方法（1）上電後發送端和接收端的協定補償調節；方法（2）通過檢測補償後的資料高頻、低頻分量的比例關係自我調整一連續時間線性等化器；以及方法（3）基於最小平方法(least squares)的自我調整通道補償。然而，方法(1)需要次要通道方能完成，方法（2）需要複雜的頻譜檢測電路，而發法(3)則需複雜的計算。
為解決上述問題，本領域亟需一新穎的等化器補償電路。
本發明之一目的在於揭露一種具有自適應發送端等化器調節功能的傳輸電路，其可利用位於接收端的一自適應補償調節模組調整一發送端等化器的補償參數，從而快速又準確的補償一通道衰減效應。
本發明之另一目的在於揭露一種具有自適應發送端等化器調節功能的傳輸電路，其可利用位於接收端的一自適應補償調節模組調整一差動傳輸共模電壓以調整一發送端等化器的補償參數，從而快速又準確的消除資料信號的符號間干擾現象。
本發明之另一目的在於揭露一種具有自適應發送端等化器調節功能的傳輸電路，其可利用位於接收端的一自適應補償調節模組調整一發送端等化器的補償參數，從而快速又準確的修正電路參數因工藝偏差所造成的影響。
本發明之又一目的在於揭露一種具有自適應發送端等化器調節功能的傳輸電路，其可在一次補償調節結束後關閉一自適應補償調節模組以節省功耗。
為達前述目的，一種具有自適應發送端等化器調節功能的傳輸電路乃被提出，其具有：
一前饋等化器，具有一信號輸入端以接收一傳送資料信號，一回饋輸入端以接收一回饋信號，以及一信號輸出端以提供一傳送電壓信號，所述回饋信號係用以調整該前饋等化器之一增益頻率響應分布或一補償電壓；
一驅動單元，具有一輸入端以接收該傳送電壓信號，及二輸出端以輸出一差動電壓信號至一差動傳輸通道；
一接收等化器，具有一正接收端、一負接收端及一輸出端，其中，該正接收端及該負接收端係用以與該差動傳輸通道耦接以接收一差動輸入電壓信號，且該輸出端係用以提供一輸出電壓信號；
一自適應補償調節模組，具有一輸入端以接收該輸出電壓信號，及一輸出端以提供一共模電壓控制信號，且其係用以對該輸出電壓信號進行一偽誤碼率運算以產生該共模電壓控制信號；
一共模電壓產生模組，用以依該共模電壓控制信號產生一共模電壓，並將該共模電壓耦接至該差動傳輸通道；以及
一共模電壓檢測模組，具有一輸入端以與該差動傳輸通道耦接以接收一傳輸共模電壓，及一輸出端以提供該回饋信號，且其係用以依該傳輸共模電壓與一第一參考電壓的一比較結果產生該回饋信號。
在一實施例中，該自適應補償調節模組具有： 一第一比較器，具有一第一正輸入端、一第一負輸入端、一第一控制端及一第一輸出端，該第一正輸入端係與該輸出端耦接，該第一負輸入端係與一第二參考電壓耦接，該第一控制端係與一資料時鐘信號耦接；
一第二比較器，具有一第二正輸入端、一第二負輸入端、一第二控制端及一第二輸出端，該第二正輸入端係與該輸出端耦接，該第二負輸入端係與該第二參考電壓耦接，該第二控制端係與一輔助時鐘信號耦接，該輔助時鐘信號和該資料時鐘信號之間具有一相位差；
一互斥或運算單元，具有一第一輸入端、一第二輸入端及一第三輸出端，該第一輸入端係與該第一輸出端耦接，該第二輸入端係與該第二輸出端耦接；以及
一偽誤碼率計算模組，具有一位元資料輸入端、一第三控制端及一回饋輸出端，該位元資料輸入端係與該第三輸出端耦接，該第三控制端係與一系統時鐘信號耦接，所述回饋輸出端係用以輸出所述共模電壓控制信號，其中，該偽誤碼率計算模組係用以依該系統時鐘信號的控制對由該位元資料輸入端所接收的一互斥或輸出信號進行一偽誤碼率計算以產生一偽誤碼率，且所述共模電壓控制信號的電位係依該偽誤碼率而產生。
在一實施例中，該前饋等化器及該接收等化器均係一連續時間線性等化器或一決策回饋等化器。
在一實施例中，所述之具有自適應發送端等化器調節功能的傳輸電路進一步包含一輔助時鐘產生電路，該輔助時鐘產生電路係用以依該資料時鐘信號產生該輔助時鐘信號。
在一實施例中，該輔助時鐘產生電路包括一相位內插器。
在一實施例中，該輔助時鐘產生電路包括一延遲鎖相迴路。
在一實施例中，該輔助時鐘產生電路包括一延遲電路。
在一實施例中，該偽誤碼率計算係對該互斥或輸出信號進行一脈衝數目統計作業。
也就是說，本發明的具有自適應發送端等化器調節功能的傳輸電路是在一差動傳輸通道的一發送端及一接收端分別設有一前饋等化器及一接收等化器，且其特徵在於，具有：
一自適應補償調節模組，具有一輸入端以接收該接收等化器之一輸出電壓信號，及一輸出端以提供一共模電壓控制信號，且其係用以對該輸出電壓信號進行一偽誤碼率運算以產生該共模電壓控制信號；
一共模電壓產生模組，用以依該共模電壓控制信號產生一共模電壓，並將該共模電壓耦接至該差動傳輸通道；以及
一共模電壓檢測模組，具有一輸入端以與該差動傳輸通道耦接以接收一傳輸共模電壓，及一輸出端以提供一回饋信號至該前饋等化器以調整該前饋等化器之一增益頻率響應分布或一補償電壓，且該共模電壓檢測模組係用以依該傳輸共模電壓與一參考電壓的一比較結果產生該回饋信號。
另外，為達前述目的，本發明進一步提出一種通信裝置，其具有如前述之具有自適應發送端等化器調節功能的傳輸電路。
為使 貴審查委員能進一步瞭解本發明之結構、特徵及其目的，茲附以圖式及較佳具體實施例之詳細說明如後。
請參照圖1，其繪示本發明之具有自適應發送端等化器調節功能的傳輸電路之一實施例方塊圖。
如圖1所示，該具有自適應發送端等化器調節功能的傳輸電路包括一前饋等化器100、一驅動單元110、一差動傳輸通道120、一接收等化器130、一自適應補償調節模組140、一共模電壓產生模組150以及一共模電壓檢測模組160。
前饋等化器100，可為一連續時間線性等化器或一決策回饋等化器，具有一信號輸入端以接收一傳送資料信號DTX
，一回饋輸入端以接收一回饋信號FB，以及一信號輸出端以提供一傳送電壓信號VTX
，所述回饋信號FB係用以調整該前饋等化器100之一增益頻率響應分布或一補償電壓。由於連續時間線性等化器及決策回饋等化器均為習知的等化器，故在此不擬對其做進一步敘述。
驅動單元110具有一輸入端以接收該傳送電壓信號VTX
，及二輸出端以輸出一差動電壓信號(TXP,TXN)至差動傳輸通道120。
接收等化器130，可為一連續時間線性等化器或一決策回饋等化器，具有一正接收端、一負接收端及一輸出端，其中，該正接收端及該負接收端係用以與該差動傳輸通道120耦接以接收一差動輸入電壓信號Vin
，且該輸出端係用以提供一輸出電壓信號DRX
。
自適應補償調節模組140具有一輸入端以接收該輸出電壓信號DRX
，及一輸出端以提供一共模電壓控制信號VCMCNTL
，且其係用以對該輸出電壓信號DRX
進行一偽誤碼率運算以產生該共模電壓控制信號VCMCNTL
。
共模電壓產生模組150，具有一共模電壓產生單元151及二耦接電阻152、153，係用以依該共模電壓控制信號VCMCNTL
產生一共模電壓VCM
，並使該共模電壓VCM
經二耦接電阻152、153耦接至該差動傳輸通道120之正、負傳輸線。
共模電壓檢測模組160具有一輸入端以與該差動傳輸通道120耦接以接收一傳輸共模電壓VTRCM
，及一輸出端以提供該回饋信號FB以調整該前饋等化器100之一增益頻率響應分布或一補償電壓，且該共模電壓檢測模組160係用以依一比較器161對該傳輸共模電壓VTRCM
與一第一參考電壓VREF1
所產生的一比較結果產生該回饋信號FB。
在一可能的實施例中，如圖1所示，自適應補償調節模組140具有一第一比較器141、一第二比較器142、一互斥或運算單元143、偽誤碼率計算模組144。
第一比較器141具有一第一正輸入端、一第一負輸入端、一第一控制端及一第一輸出端，該第一正輸入端係與接收等化器130之所述輸出端耦接，該第一負輸入端係與一第二參考電壓VREF2
耦接，該第一控制端係與一資料時鐘信號CLK_DATA耦接。
第二比較器142具有一第二正輸入端、一第二負輸入端、一第二控制端及一第二輸出端，該第二正輸入端係與接收等化器130之所述輸出端耦接，該第二負輸入端係與該第二參考電壓VREF2
耦接，該第二控制端係與一輔助時鐘信號CLK_AUX耦接，該輔助時鐘信號CLK_AUX和該資料時鐘信號CLK_DATA之間具有一相位差。
互斥或運算單元143具有一第一輸入端、一第二輸入端及一第三輸出端，該第一輸入端係與第一比較器141之所述第一輸出端耦接，該第二輸入端係與第二比較器142之所述第二輸出端耦接。
偽誤碼率計算模組144具有一位元資料輸入端、一第三控制端及一回饋輸出端，該位元資料輸入端係與互斥或運算單元143之所述第三輸出端耦接，該第三控制端係與一系統時鐘信號CLK_SYS耦接，所述回饋輸出端係用以輸出所述共模電壓控制信號VCMCNTL
，其中，該偽誤碼率計算模組144係用以依該系統時鐘信號CLK_SYS的控制對由該位元資料輸入端所接收的一互斥或輸出信號進行一偽誤碼率計算以產生一偽誤碼率，且所述共模電壓控制信號VCMCNTL
的電位係依該偽誤碼率而產生。在一可能的實施例中，該偽誤碼率計算可為對該互斥或輸出信號進行一脈衝數目統計作業。
另外，請參照圖2，其為利用一輔助時鐘產生電路170以依資料時鐘信號CLK_DATA產生輔助時鐘信號CLK_AUX的方塊圖，其中，該輔助時鐘產生電路170可由一相位內插器、一延遲鎖相迴路或一延遲電路實現，以使資料時鐘信號CLK_DATA和輔助時鐘信號CLK_AUX之間具有一適當的固定相位差以使自適應補償調節模組140提供一精確的補償功能。
另外，請參照圖3a及圖3b，其分別為經一傳統等化器處理過的資料信號所產生的眼圖及經本發明的技術方案處理過的資料信號所產生的眼圖。由圖3a及圖3b可看出，經傳統等化器處理過的資料信號所產生的眼圖的「眼睛」部份較小，而經本發明的技術方案處理過的資料信號所產生的眼圖的「眼睛」部份較大。由於符碼間干擾會使眼圖的「眼睛」部份變小，因此，從圖3a及圖3b可看出本發明的技術方案確實可有效消除資料信號在經通信通道傳輸後所產生的符碼間干擾問題。
另外，依本發明所能獲致的技術效果，本發明的自適應發送端等化器調節電路乃可應用於V-by-one(一種平板顯示器的信號傳輸接口標準)高速串列資料通信、HDMI（high definition multimedia interface；高畫質多媒體介面）資料通信、EDP (embedded display port；嵌入式顯示埠) 資料通信、PCIE（peripheral component interconnect-express快速型周邊部件互連）資料通信及USB（universal serial bus；通用序列匯流排）資料通信。
藉由前述所揭露的設計，本發明乃可提供以下優點：
1.本發明之具有自適應發送端等化器調節功能的傳輸電路可利用位於接收端的一自適應補償調節模組調整一發送端等化器的補償參數，從而快速又準確的補償一通道衰減效應。
2.本發明之具有自適應發送端等化器調節功能的傳輸電路，其可利用位於接收端的一自適應補償調節模組調整一差動傳輸共模電壓以調整一發送端等化器的補償參數，從而快速又準確的消除資料信號的符號間干擾現象。
3.本發明之具有自適應發送端等化器調節功能的傳輸電路，其可利用位於接收端的一自適應補償調節模組調整一發送端等化器的補償參數，從而快速又準確的修正電路參數因工藝偏差所造成的影響。
4.本發明之具有自適應發送端等化器調節功能的傳輸電路可在一次補償調節結束後關閉一自適應補償調節模組以節省功耗。
本案所揭示者，乃較佳實施例，舉凡局部之變更或修飾而源於本案之技術思想而為熟習該項技藝之人所易於推知者，俱不脫本案之專利權範疇。
綜上所陳，本案無論就目的、手段與功效，在在顯示其迥異於習知之技術特徵，且其首先發明合於實用，亦在在符合發明之專利要件，懇請 貴審查委員明察，並祈早日賜予專利，俾嘉惠社會，實感德便。
100‧‧‧前饋等化器
110‧‧‧驅動單元
120‧‧‧差動傳輸通道
130‧‧‧接收等化器
140‧‧‧自適應補償調節模組
141‧‧‧第一比較器
142‧‧‧第二比較器
143‧‧‧互斥或運算單元
144‧‧‧偽誤碼率計算模組
150‧‧‧共模電壓產生模組
151‧‧‧共模電壓產生單元
152、153‧‧‧耦接電阻
160‧‧‧共模電壓檢測模組
161‧‧‧比較器
170‧‧‧輔助時鐘產生電路
圖1繪示本發明之具有自適應發送端等化器調節功能的傳輸電路之一實施例方塊圖。 圖2為利用一輔助時鐘產生電路以依圖1所示之一資料時鐘信號CLK_DATA產生圖1所示之一輔助時鐘信號CLK_AUX的方塊圖。 圖3a為經一傳統等化器處理過的資料信號所產生的眼圖。 圖5b為經本發明的技術方案處理過的資料信號所產生的眼圖。
Claims (10)
- 一種具有自適應發送端等化器調節功能的傳輸電路，其具有： 一前饋等化器，具有一信號輸入端以接收一傳送資料信號，一回饋輸 入端以接收一回饋信號，以及一信號輸出端以提供一傳送電壓信號，所述回饋信號係用以調整該前饋等化器之一增益頻率響應分布或一補償電壓； 一驅動單元，具有一輸入端以接收該傳送電壓信號，及二輸出端以輸出一差動電壓信號至一差動傳輸通道； 一接收等化器，具有一正接收端、一負接收端及一輸出端，其中，該正接收端及該負接收端係用以與該差動傳輸通道耦接以接收一差動輸入電壓信號，且該輸出端係用以提供一輸出電壓信號； 一自適應補償調節模組，具有一輸入端以接收該輸出電壓信號，及一輸出端以提供一共模電壓控制信號，且其係用以對該輸出電壓信號進行一偽誤碼率運算以產生該共模電壓控制信號； 一共模電壓產生模組，用以依該共模電壓控制信號產生一共模電壓，並將該共模電壓耦接至該差動傳輸通道；以及 一共模電壓檢測模組，具有一輸入端以與該差動傳輸通道耦接以接收一傳輸共模電壓，及一輸出端以提供該回饋信號，且其係用以依該傳輸共模電壓與一第一參考電壓的一比較結果產生該回饋信號。
- 如申請專利範圍第1項所述之具有自適應發送端等化器調節功能的傳輸電路，其中該自適應補償調節模組具有： 一第一比較器，具有一第一正輸入端、一第一負輸入端、一第一控制端及一第一輸出端，該第一正輸入端係與該輸出端耦接，該第一負輸入端係與一第二參考電壓耦接，該第一控制端係與一資料時鐘信號耦接； 一第二比較器，具有一第二正輸入端、一第二負輸入端、一第二控制端及一第二輸出端，該第二正輸入端係與該輸出端耦接，該第二負輸入端係與該第二參考電壓耦接，該第二控制端係與一輔助時鐘信號耦接，該輔助時鐘信號和該資料時鐘信號之間具有一相位差； 一互斥或運算單元，具有一第一輸入端、一第二輸入端及一第三輸出端，該第一輸入端係與該第一輸出端耦接，該第二輸入端係與該第二輸出端耦接；以及 一偽誤碼率計算模組，具有一位元資料輸入端、一第三控制端及一回饋輸出端，該位元資料輸入端係與該第三輸出端耦接，該第三控制端係與一系統時鐘信號耦接，所述回饋輸出端係用以輸出所述共模電壓控制信號，其中，該偽誤碼率計算模組係用以依該系統時鐘信號的控制對由該位元資料輸入端所接收的一互斥或輸出信號進行一偽誤碼率計算以產生一偽誤碼率，且所述共模電壓控制信號的電位係依該偽誤碼率而產生。
- 如申請專利範圍第1項所述之具有自適應發送端等化器調節功 能的傳輸電路，其中該前饋等化器及該接收等化器均係一連續時間線性等化器或一決策回饋等化器。
- 如申請專利範圍第2項所述之具有自適應發送端等化器調節功 能的傳輸電路，其進一步包含一輔助時鐘產生電路，該輔助時鐘產生電路係用以依該資料時鐘信號產生該輔助時鐘信號。
- 如申請專利範圍第4項所述之具有自適應發送端等化器調節功 能的傳輸電路，其中該輔助時鐘產生電路包括一相位內插器。
- 如申請專利範圍第4項所述之具有自適應發送端等化器調節功 能的傳輸電路，其中該輔助時鐘產生電路包括一延遲鎖相迴路。
- 如申請專利範圍第4項所述之具有自適應發送端等化器調節功 能的傳輸電路，其中該輔助時鐘產生電路包括一延遲電路。
- 如申請專利範圍第2項所述之具有自適應發送端等化器調節功 能的傳輸電路，其中該偽誤碼率計算係對該互斥或輸出信號進行一脈衝數目統計作業。
- 一種具有自適應發送端等化器調節功能的傳輸電路，其在一差動 傳輸通道的一發送端及一接收端分別具有一前饋等化器及一接收等化器，其特徵在於，具有： 一自適應補償調節模組，具有一輸入端以接收該接收等化器之一輸出電壓信號，及一輸出端以提供一共模電壓控制信號，且其係用以對該輸出電壓信號進行一偽誤碼率運算以產生該共模電壓控制信號； 一共模電壓產生模組，用以依該共模電壓控制信號產生一共模電壓，並將該共模電壓耦接至該差動傳輸通道；以及 一共模電壓檢測模組，具有一輸入端以與該差動傳輸通道耦接以接收一傳輸共模電壓，及一輸出端以提供一回饋信號至該前饋等化器以調整該前饋等化器之一增益頻率響應分布或一補償電壓，且該共模電壓檢測模組係用以依該傳輸共模電壓與一參考電壓的一比較結果產生該回饋信號。
- 一種通信裝置，其具有如申請專利範圍第1至9項中任一項所述 之具有自適應發送端等化器調節功能的傳輸電路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW106137620A TWI669918B (zh) | 2017-10-31 | 2017-10-31 | 具有自適應發送端等化器調節功能的傳輸電路及利用其之通信裝置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW106137620A TWI669918B (zh) | 2017-10-31 | 2017-10-31 | 具有自適應發送端等化器調節功能的傳輸電路及利用其之通信裝置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201919349A true TW201919349A (zh) | 2019-05-16 |
| TWI669918B TWI669918B (zh) | 2019-08-21 |
Family
ID=67347855
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW106137620A TWI669918B (zh) | 2017-10-31 | 2017-10-31 | 具有自適應發送端等化器調節功能的傳輸電路及利用其之通信裝置 |
Country Status (1)
| Country | Link |
|---|---|
| TW (1) | TWI669918B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112910605A (zh) * | 2021-02-18 | 2021-06-04 | 联想(北京)有限公司 | 信号调整方法、装置和电子设备 |
| TWI763459B (zh) * | 2021-04-23 | 2022-05-01 | 瑞昱半導體股份有限公司 | 交換裝置及其訊號調整方法 |
| TWI777796B (zh) * | 2020-09-30 | 2022-09-11 | 新加坡商聯發科技（新加坡）私人有限公司 | 具有等化電路的低功率接收器，通信單元及其方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN85103949B (zh) * | 1985-05-22 | 1988-09-21 | 富士通株式会社 | 多电平信号监视电路 |
| US7180963B2 (en) * | 2002-11-25 | 2007-02-20 | Ali Corporation | Digital receiver capable of processing modulated signals at various data rates |
| US7295618B2 (en) * | 2004-06-16 | 2007-11-13 | International Business Machines Corporation | Automatic adaptive equalization method and system for high-speed serial transmission link |
| US7424382B2 (en) * | 2004-11-23 | 2008-09-09 | Agilent Technologies, Inc. | Characterizing eye diagrams |
| ATE451777T1 (de) * | 2005-09-19 | 2009-12-15 | Nxp Bv | Datenkommunikationskreis mit entzerrungssteuerung |
| TWI322588B (en) * | 2006-07-18 | 2010-03-21 | Sunplus Technology Co Ltd | Adaptive equalizer apparatus with digital eye-opening monitor unit and method thereof |
| CN101184071B (zh) * | 2007-12-20 | 2011-11-09 | 清华大学 | 基于伪误码率统计的盲信噪比估计方法 |
-
2017
- 2017-10-31 TW TW106137620A patent/TWI669918B/zh active
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI777796B (zh) * | 2020-09-30 | 2022-09-11 | 新加坡商聯發科技（新加坡）私人有限公司 | 具有等化電路的低功率接收器，通信單元及其方法 |
| US11552830B2 (en) | 2020-09-30 | 2023-01-10 | Mediatek Singapore Pte. Ltd | Low power receiver with equalization circuit, communication unit and method therefor |
| CN112910605A (zh) * | 2021-02-18 | 2021-06-04 | 联想(北京)有限公司 | 信号调整方法、装置和电子设备 |
| TWI763459B (zh) * | 2021-04-23 | 2022-05-01 | 瑞昱半導體股份有限公司 | 交換裝置及其訊號調整方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI669918B (zh) | 2019-08-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9705708B1 (en) | Integrated circuit with continuously adaptive equalization circuitry | |
| Schrader et al. | Pulse-width modulation pre-emphasis applied in a wireline transmitter, achieving 33 dB loss compensation at 5-Gb/s in 0.13-/spl mu/m CMOS | |
| US8401065B2 (en) | Clock recovery circuit for receiver using decision feedback equalizer | |
| TWI669918B (zh) | 具有自適應發送端等化器調節功能的傳輸電路及利用其之通信裝置 | |
| US9219470B1 (en) | Systems and methods for clock path single-ended DCD and skew correction | |
| KR102430572B1 (ko) | 트레이닝 동작에서 조절되는 계수에 기초하여 동작하는 이퀄라이저를 포함하는 전자 장치 | |
| US8548108B2 (en) | Adaptive phase equalizer | |
| US9973356B1 (en) | Slicer and decision feedback equalization circuitry | |
| Fan et al. | A 32-Gb/s simultaneous bidirectional source-synchronous transceiver with adaptive echo cancellation techniques | |
| Su et al. | A 5 Gb/s voltage-mode transmitter using adaptive time-based de-emphasis | |
| US10341147B1 (en) | High performance equalizer achieving low deterministic jitter across PVT for various channel lengths and data rates | |
| US20180191530A1 (en) | Backchannel transmission adaptation | |
| EP2487848B1 (en) | Analog continuous-time phase equalizer for data transmission | |
| Roshan-Zamir et al. | A 16/32 Gb/s dual-mode NRZ/PAM4 SerDes in 65nm CMOS | |
| TWI663840B (zh) | 自適應接收等化器調節電路及利用其之通信裝置 | |
| Lee et al. | 0.37-pJ/b/dB PAM-4 transmitter and adaptive receiver with fixed data and threshold levels for 12-m automotive camera link | |
| US10348535B1 (en) | Fast-settling voltage reference generator for serdes applications | |
| Ramachandran et al. | Line coding techniques for channel equalization: Integrated pulse-width modulation and consecutive digit chopping | |
| KR101148596B1 (ko) | 커패시티브 커플링을 등화기를 이용한 전압모드 송신 드라이버 및 이 전압모드 송신 드라이버에서 프리앰퍼시스를 수행하는 방법 | |
| JP2012217081A (ja) | 適応型受信システム、適応型送受信システム及び複数チャネル送受信システム | |
| Kye et al. | A 22-Gb/s 0.95-pJ/b energy-efficient voltage-mode transmitter with time-based feedforward equalization in a 28-nm CMOS | |
| US8611451B1 (en) | Precoder coefficient optimization method and apparatus for communications systems | |
| TWI575893B (zh) | 傳送接收器及其運作方法 | |
| López-Araiza et al. | A multi-stage CTLE design and optimization for PCI Express Gen6. 0 link equalization | |
| WO2017037836A1 (ja) | 信号伝送装置および信号伝送システム |